CN116995013A - 扇出型封装方法和扇出型封装结构 - Google Patents

扇出型封装方法和扇出型封装结构 Download PDF

Info

Publication number
CN116995013A
CN116995013A CN202311237167.5A CN202311237167A CN116995013A CN 116995013 A CN116995013 A CN 116995013A CN 202311237167 A CN202311237167 A CN 202311237167A CN 116995013 A CN116995013 A CN 116995013A
Authority
CN
China
Prior art keywords
positioning
dielectric layer
layer
carrier
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311237167.5A
Other languages
English (en)
Other versions
CN116995013B (zh
Inventor
徐玉鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202311237167.5A priority Critical patent/CN116995013B/zh
Publication of CN116995013A publication Critical patent/CN116995013A/zh
Application granted granted Critical
Publication of CN116995013B publication Critical patent/CN116995013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本公开提供的一种扇出型封装方法和扇出型封装结构，涉及半导体封装技术领域。该扇出型封装方法包括提供具有定位件的载具；定位件上具有第一定位部；在载具上贴装具有焊盘的电子器件；在载具上形成包覆电子器件的塑封体；在塑封体远离载具的一侧形成介质层；根据第一定位部在介质层上形成第二定位部；根据第二定位部在介质层上设置和焊盘电连接的布线层；其中，定位件的高度不小于塑封体的厚度与介质层的厚度之和。该方法有利于提高电子器件的贴装定位精度，以及制作布线层的定位精度，提高定位效率和封装质量。

Description

扇出型封装方法和扇出型封装结构
技术领域
本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型封装方法和扇出型封装结构。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装（Fan-out wafer levelpackage，FOWLP）结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等。扇出封装技术主要是实现多引脚输出以及输出引脚间距更小。
现有技术中的扇出型晶圆封装，大多制作的晶圆尺寸如6寸、8寸、12寸等，其封装芯片数量较少，导致其产品作业效率低下。并且在扇出型晶圆封装过程中，掩模层进行图形层曝光显影形成图形层时，无固定的掩模层对位点，容易导致图形层制作过程中的位置偏差，并且图形层越多，图形层的累积公差就越大，导致其产品的性能下降。
发明内容
本发明的目的包括，例如，提供了一种扇出型封装方法和扇出型封装结构，其能够提高布线层的制作精度，提高产品性能。
本发明的实施例可以这样实现：
第一方面，本发明提供一种扇出型封装方法，包括：
提供具有定位件的载具；其中，所述定位件上具有第一定位部；
在所述载具上贴装具有焊盘的电子器件；
在所述载具上形成包覆所述电子器件的塑封体；
在所述塑封体远离所述载具的一侧形成介质层；
根据所述第一定位部在所述介质层上形成第二定位部；
根据所述第二定位部在所述介质层上设置和所述焊盘电连接的布线层；
其中，所述定位件的高度不小于所述塑封体的厚度与所述介质层的厚度之和。
在可选的实施方式中，提供具有定位件的载具的步骤包括：
提供载具；
在所述载具上贴装多个具有第一定位部的定位件；多个所述定位件用于确定所述电子器件在所述载具上的位置。
在可选的实施方式中，在所述载具上贴装多个具有第一定位部的定位件的步骤包括：
在所述载具上贴装第一定位件；
依据所述第一定位件在所述载具上贴装第二定位件和第三定位件；其中，所述第二定位件和所述第一定位件在第一方向上间隔第一预设距离，所述第三定位件和所述第一定位件在第二方向上间隔第二预设距离，所述第一方向和所述第二方向垂直；
依据所述第一定位件、所述第二定位件和所述第三定位件确定所述电子器件在所述载具上的中心位置。
在可选的实施方式中，所述电子器件在所述载具上的贴装区域呈圆形或矩形；多个定位件位于圆形的圆周上或位于矩形的角部。
在可选的实施方式中，所述第一定位件包括多个定位块，在所述载具上贴装第一定位件的步骤包括：
在所述载具上贴装第一定位块；
在所述载具上贴装与所述第一定位块在所述第一方向上间隔设置的第二定位块；
在所述载具上贴装与所述第一定位块在所述第二方向上间隔设置的第三定位块；
其中，所述第二定位件的位置依据所述第一定位块和所述第二定位块确定；所述第三定位件的位置依据所述第一定位块和所述第三定位块确定。
在可选的实施方式中，所述定位块呈矩形、圆形、三角形、平行四边形、五边形、六边形或八边形设置。
在可选的实施方式中，所述定位块的数量为四个，四个所述定位块呈矩阵排列。
在可选的实施方式中，所述第一定位部包括多个定位点，每个所述定位块上设有所述定位点。
在可选的实施方式中，每个所述定位块上设有至少两个所述定位点，两个所述定位点沿对角设置。
在可选的实施方式中，所述定位块的数量和所述布线层的层数相等，每个所述定位块上的定位点用于对一层布线层进行定位。
在可选的实施方式中，所述第二定位部包括定位槽；根据所述第一定位部在所述介质层上形成第二定位部的步骤包括：
在所述介质层上形成定位槽；所述定位槽在所述载具上的投影位于所述电子器件上；和/或，所述定位槽在所述载具上的投影位于所述电子器件之间的间隙内。
在可选的实施方式中，所述定位槽内填充缓冲层。
在可选的实施方式中，根据所述第二定位部在所述介质层上设置和所述焊盘电连接的布线层的步骤包括：
利用掩模板在所述介质层上形成图案化开口；其中，所述掩模板上设有与所述第一定位部和/或所述定位槽对应的标识部；
在所述图案化开口内填充金属层形成所述布线层。
在可选的实施方式中，所述布线层有多层；根据所述第二定位部在所述介质层上设置和所述焊盘电连接的布线层的步骤包括：
在所述塑封体远离所述载具的一侧形成第一介质层；
根据所述第一定位部在所述第一介质层上形成第一定位槽；
根据所述第一定位槽在所述第一介质层上设置和所述焊盘电连接的第一布线层；
在所述第一定位槽填充缓冲层；
在所述第一介质层上形成覆盖所述第一布线层的第二介质层；
根据所述第一定位部在所述第二介质层上形成第二定位槽；
根据所述第二定位槽在所述第二介质层上设置和所述第一布线层电连接的第二布线层；
在所述第二定位槽填充缓冲层；
在所述第二介质层上形成覆盖所述第二布线层的第三介质层；
以此类推，完成多层布线层的设置；其中，相邻两层布线层之间设有所述缓冲层。
在可选的实施方式中，所述定位件包括第一定位块、第二定位块、第三定位块和第四定位块；所述第一定位块上设有第一定位点，所述第二定位块上设有第二定位点，所述第三定位块上设有第三定位点，所述第四定位块上设有第四定位点；所述介质层包括第一介质层、第二介质层、第三介质层和第四介质层；
在所述塑封体远离所述载具的一侧形成第一介质层；
根据所述第一定位点在所述第一介质层上形成第一缓冲槽，所述第一缓冲槽延伸至所述塑封体内；
根据所述第二定位点在所述第一介质层上形成第二缓冲槽，所述第二缓冲槽延伸至所述塑封体表面；
在所述第一缓冲槽内填充第一缓冲层；
在所述第二缓冲槽内填充第二缓冲层；
根据所述第二缓冲槽在所述第一介质层上设置和所述焊盘电连接的第一布线层；
在所述第一介质层上形成覆盖所述第一布线层的第二介质层；
根据所述第三定位点在所述第二介质层上形成第三缓冲槽；
在所述第三缓冲槽内填充第三缓冲层；
根据所述第三缓冲槽在所述第二介质层上设置和所述第一布线层电连接的第二布线层；
在所述第二介质层上形成覆盖所述第二布线层的第三介质层；
根据所述第四定位点在所述第三介质层上形成第四缓冲槽；
在所述第四缓冲槽内填充第四缓冲层；
根据所述第四缓冲槽在所述第三介质层上设置和所述第二布线层电连接的第三布线层；
以此类推，完成多层布线层的设置；其中，相邻两层布线层之间设有缓冲层。
在可选的实施方式中，所述第一缓冲层在所述载具上的投影位于所述电子器件之间的间隙中。
在可选的实施方式中，所述第一定位块、所述第二定位块和所述第三定位块分别设有第一定位点；其中，所述第一定位点包括设于所述第一定位块上的第一矫正点、第二矫正点、设于所述第二定位块上的第三矫正点以及设于所述第三定位块上的第四矫正点；
所述第一定位块和所述第二定位块关于第一中线对称分布，所述第一定位块和所述第三定位块关于第二中线对称分布；所述第一矫正点和所述第三矫正点关于所述第一中线对称分布；所述第二矫正点和所述第四矫正点关于所述第二中线对称分布；
所述第一矫正点和所述第三矫正点连线的中点为第一基点，所述第二矫正点和所述第四矫正点连线的中点为第二基点，依据所述第一基点和所述第二基点确定所述第一缓冲槽在所述第一介质层上的位置。
在可选的实施方式中，所述第一缓冲槽位于切割道上。
在可选的实施方式中，所述定位块的截面尺寸形状和所述电子器件的截面尺寸形状一致。
第二方面，本发明提供一种扇出型封装结构，采用如前述实施方式中任一项所述的扇出型封装方法制成。
本发明实施例的有益效果包括，例如：
本发明实施例提供的扇出型封装方法和扇出型封装结构，通过载具上的定位件，由于定位件的高度不小于介质层和塑封体的厚度之和，在整个封装工艺中，都可以作为定位参考，并且定位精度高，便于操作定位。在进行电子器件贴装时，贴装定位精度高，在进行布线层设计时，也能提高布线层的制作精度，提高封装质量和产品性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1至图3为本发明实施例提供的扇出型封装方法的制程示意图；
图4为本发明实施例提供的扇出型封装方法中在载具上分别贴装定位件和电子器件的示意图；
图5为本发明实施例提供的扇出型封装方法中在载具上限定矩形贴装区域的示意图；
图6为本发明实施例提供的扇出型封装方法中第一定位件的示意图；
图7为本发明实施例提供的扇出型封装方法中在载具上限定圆形贴装区域的示意图；
图8为本发明实施例提供的第一种扇出型封装结构的示意图；
图9为本发明实施例提供的第二种扇出型封装结构的示意图；
图10为本发明实施例提供的第三种扇出型封装结构的示意图；
图11为本发明实施例提供的定位件的第一种定位点的结构示意图；
图12为本发明实施例提供的定位件的第二种定位点的结构示意图；
图13为本发明实施例提供的扇出型封装方法中完成布线后的结构示意图；
图14为图13中切割后的单颗封装产品的结构示意图。
图标：110-载具；120-定位件；121-定位块；123-定位点；131-第一定位件；132-第二定位件；133-第三定位件；134-第四定位件；135-中心定位件；141-第一定位块；142-第二定位块；143-第三定位块；144-第四定位块；151-第一矫正点；152-第二矫正点；153-第三矫正点；154-第四矫正点；155-第一基点；156-第二基点；200-电子器件；210-焊盘；220-金属柱；230-塑封体；240-表面焊盘；241-铜层；243-UBM层；245-锡球；250-背胶膜；300-介质层；301-定位槽；303-缓冲层；311-第一介质层；312-第二介质层；313-第三介质层；314-第四介质层；321-第一缓冲层；322-第二缓冲层；323-第三缓冲层；324-第四缓冲层；330-切割道；400-布线层；401-图案化开口；410-第一布线层；420-第二布线层；430-第三布线层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请结合图1至图3，本实施例提供了一种扇出型封装方法，包括：
步骤S1：提供具有定位件120的载具110；其中，定位件120上具有第一定位部。
步骤S2：在载具110上贴装具有焊盘210的电子器件200；
步骤S3：在载具110上形成包覆电子器件200的塑封体230；
步骤S4：在塑封体230远离载具110的一侧形成介质层300；
步骤S5：根据第一定位部在介质层300上形成第二定位部；
步骤S6：根据第二定位部在介质层300上设置和焊盘210电连接的布线层400。
其中，定位件120的高度不小于塑封体230的厚度与介质层300的厚度之和。
步骤S1中，提供一载具110。载具110可以采用玻璃、氧化硅、金属等材料。载具110可以是矩形、圆形、正方形或其它任意形状。当然，载具110与定位件120可以一体成型，这样，可以提高结构强度，减少贴装定位件120的步骤。此外，定位件120还能起到阻挡模流的作用，降低模流冲击导致的芯片贴装偏移的风险，吸收应力，缓解翘曲，提高封装质量。
结合图4，在载具110上贴装多个具有第一定位部的定位件120；多个定位件120用于确定电子器件200在载具110上的位置。可选的，在载具110上贴装第一定位件131。先在载具110表面涂覆胶层，胶层可以通过照射紫外光起到分离作用，胶层材质包括但不限于环氧树脂、聚酰亚胺或苯并环丁烯等高分子复合材料。在胶层上贴装定位件120。
可选地，定位件120有多个，每个定位件120有多个定位块121。本实施例中的电子器件200包括但不限于芯片和元器件等，以芯片为例。多个芯片扇出封装后被切割为单颗产品。定位块121的形状大小和单颗封装产品的形状大小一致。可以理解，在实际工艺中，可以将部分芯片用作定位块121，起到矫正定位的作用，充当定位块121的芯片被称为矫正芯片。这样实际尺寸和贴装芯片一致，便于计算间距和定位，提高定位精度，也无需制作额外的定位件120。当然，在其它一些实施方式中，定位件120也可以采用其他结构形式，如定位柱或矫正块等。
电子器件200在载具110上的贴装区域呈圆形或矩形；多个定位件120位于圆形的圆周上或位于矩形的角部。本实施例中，先在载具110上定位出圆形或矩形的芯片贴装区域，再在该贴装区域内贴装芯片，以提高芯片贴装的定位精度。圆形贴装区域直径约为1米至5米。矩形贴装区域的长度和宽度分别约为1米至3米。这样相较于现有的6寸、8寸晶圆封装，封装面积更大，可以一次性封装更多的芯片，生产效率更高。
结合图5和图6，定义矩形贴装区域的方法为：
在载具110的任意位置贴装第一定位件131。具体地，先在载具110的任意位置贴装第一定位块141（如矫正芯片），再沿第一方向，如沿X轴方向贴装第二定位块142，第一定位块141和第二定位块142在X方向上相距距离X1。以第一定位块141为基准，沿第二方向即Y轴方向贴装第三定位块143，第一定位块141和第三定位块143在Y方向上相距距离Y1。第一方向和第二方向垂直。后续所有待封装的芯片在贴装区域内都呈矩阵式分布，在X方向以X1的等间距排列，在Y方向以Y1的等间距分布。
依据第一定位件131在载具110上贴装第二定位件132和第三定位件133。第二定位件132的位置依据第一定位块141和第二定位块142确定；第三定位件133的位置依据第一定位块141和第三定位块143确定。其中，第二定位件132和第一定位件131在第一方向上间隔第一预设距离D1。D1根据预设的贴装区域尺寸而定。类似地，第三定位件133和第一定位件131在第二方向上间隔第二预设距离D2，D2根据预设的贴装区域尺寸而定。
第二定位件132可以是一个或多个定位块121，第三定位件133也可以是一个或多个定位块121，这里不作具体限定。容易理解，依据第一定位件131、第二定位件132和第三定位件133确定电子器件200在载具110贴装区域上的中心位置。第一定位件131、第二定位件132和第三定位件133分别位于矩形贴装区域的三个顶角，确定第一定位件131和第二定位件132连线的中线，确定第一定位件131和第三定位件133连线的中线，两条中线的交点即为矩形贴装区域的中心点O。中心点O处可贴装中心定位件135。
或者，第一定位件131、第二定位件132和第三定位件133分别位于矩形贴装区域的三个顶角，矩形贴装区域的第四个顶角可以很容易的确定出，即第四定位件134位于矩形贴装区域的第四个顶角处，矩形贴装区域两条对角线的交点即为矩形贴装区域的中心点O。
步骤S2中，确定中心点后，贴装机台可以依据中心点以及X1、Y1间距在矩形贴装区域完成待封装芯片的贴装，并且贴装过程中，机台可以以矫正芯片为参考基准，实时调整贴装位置，自动模拟出每个芯片的贴装中心，按照模拟出的贴装中心的位置进行每个芯片的贴装，从而提高芯片的贴装定位精度。可选地，将多个芯片依次贴装在载具110上，直至将贴装区域填满。贴装过程中，芯片的焊盘210朝上，即焊盘210位于远离载具110的一侧。
应当理解，定位块121的贴装间隔距离X1、Y1即为后续切割工艺中切割道330的宽度。
本实施例中，第一定位件131包括四个呈矩阵排列的定位块121。一些实施方式中可以包括三个定位块121。采用四个定位块121，可以形成网格结构，有利于抵消封装应力，缓冲效果更好，改善应力效果更好，缓解翘曲现象。当然，也可以是包括五个、六个、七个、八个或更多个定位块121，这里不作具体限定。类似地，第二定位件132和第三定位件133也可以是采用一个、两个、三个、四个或更多个定位块121。可选地，矩形贴装区域设有五个定位件120，即四个顶角和中心点各一个。每个定位件120设有四个定位块121，这样，缓冲效果更好，有利于更好地改善翘曲现象，提高导热性。当然，定位件120的数量、位置、定位块121的数量等可以灵活设定，这里不作具体限定。
容易理解，在一些实施方式中，定位块121的截面可以是矩形、圆形、三角形、平行四边形、五边形、六边形或八边形等。
定义圆形贴装区域的方法为：
结合图7，在载具110的任意位置贴装第一定位件131。具体贴装方法如上，第一定位件131可以包括多个定位块121。先贴装第一定位块141，再在第一方向间隔X1贴装第二定位块142，在第二方向上间隔Y1贴装第三定位块143。依据第一定位件131贴装Y轴方向的第二定位件132，根据第二定位件132贴装X轴方向的第三定位件133。再根据第一定位件131和第二定位件132连线的中线，第二定位件132和第三定位件133连线的中线，两条中线的交点即为圆形贴装区域的中心点O。这样即限定出圆形贴装区域，贴装机台根据矫正芯片以及中心点，按照第一方向上X1、第二方向上Y1等间距的贴装芯片，确保所有芯片位于该圆形区域内，并且模拟出每个芯片的贴装中心，按照模拟出的贴装中心对每个芯片进行贴装，从而提高定位精度。需要说明的是，中心点O处可以贴定位件120，也可以不贴定位件120。贴装机台能够根据第一定位件131、第二定位件132和第三定位件133自动模拟出每个芯片在载具110上的贴装位置，从而按照模拟出的位置进行贴装，提高芯片的贴装定位精度。
本实施例中，第一定位件131包括四个矩阵分布的定位块121，这样设置能改善应力，缓减翘曲。第二定位件132和第三定位件133分别采用一个定位块121，当然，也可以采用多个定位块121。圆形贴装区域中定位件120的数量不限于三个，也可以是四个、五个或更多。每个定位件120中定位块121的数量和形状等可以相同或不同，这里不作具体限定。
需要说明的是，每个载具110上可以制作出多个矩形贴装区域，或圆形贴装区域，或者，每个载具110上分别制作矩形贴装区域或圆形贴装区域，这里不作具体限定。
结合图6，可选的，第一定位部包括多个定位点123，每个定位块121上设有定位点123。每个定位块121上定位点123的设置位置可以相同或不同。比如，每个定位块121上设有至少两个定位点123，两个定位点123沿对角设置。这样有利于提高定位精度。该定位点123可以理解为在定位块121上设有标记，便于贴装机台识别定位。可以是颜色标记、图形标记、数字标记、凸块或凹槽等结构形式，这里不作具体限定。
可选的，定位块121的数量和布线层400的层数相等，每个定位块121上的定位点123用于对一层布线层400进行定位。这样，可以减少多层布线层400制作时，多次定位过程中的累计偏差，提高布线层400的制作精度。当然，在一些实施方式中，也可以是多个定位块121的定位点123设置相同，每层布线层400采用同一定位点123进行定位。
结合图1，步骤S3中，将芯片贴装完成，利用钢网印刷或塑封模具对贴装后的芯片进行塑封，在载具110上形成塑封体230，以保护贴装的芯片。塑封体230的高度大于芯片的高度，使整个芯片完全包封在塑封体230内。
在制作塑封体230后，需要在塑封体230上开槽，开槽位置与芯片的焊盘210位置对应，使焊盘210露出，在槽内填充金属柱220，金属柱220可采用铜、石墨稀或其它复合金属，实现金属柱220和芯片的焊盘210电连接。开槽可采用激光开槽或蚀刻开槽，开槽的定位可以通过定位块121上的定位点123进行定位，提高激光开槽精度。
步骤S4中，在设置金属柱220后，在塑封体230上旋涂一层介质层300。
结合图8，步骤S5中，可选的，若只有一层布线层400。第二定位部包括定位槽301。在介质层300上开设定位槽301。定位槽301的开设位置可以根据定位块121上的定位点123进行参考定位，提高开槽的定位精度。定位槽301在载具110上的投影位于电子器件200上；或者，定位槽301在载具110上的投影位于电子器件200之间的间隙内。或者，一部分定位槽301与电子器件200对应，一部分定位槽301与电子器件200之间的间隙对应，这里不作具体限定。本实施例中，每个定位块121上的定位点123都设置成相同的，比如在每个定位块121的左上和右下设置两个定位点123，根据多个定位件120上的定位点123，机台可以自动模拟计算出每个芯片区域上定位槽301的位置，定位槽301在单颗封装产品上的位置与定位点123在定位块121上的位置一致。这样，可以准确定位每个定位槽301的位置，提高定位槽301的开槽精度。
可选的，定位槽301内填充缓冲层303。缓冲层303采用热膨胀系数较低的材料，缓冲层303的热膨胀系数小于塑封体230的热膨胀系数，可优先于塑封体230变形，起到吸收应力，缓解翘曲的作用。并且，缓冲层303的设置，能起到支撑作用，提高封装产品的结构强度，防止封装过程中整个封装产品的变形。由于本实施例中的贴装区域尺寸更大，单次封装面积更大，越容易存在变形的问题。通过设置缓冲层303，可以缓减封装产品的变形问题。此外，缓冲层303的设置还能提高封装产品的导热性能。
步骤S6中，利用掩模板在介质层300上形成图案化开口401；其中，掩模板上设有与定位点123和/或定位槽301对应的标识部。即放掩模板的时候，可以根据定位块121上的定位点123对掩模板进行定位，提高掩模板的位置精度可以提升图案化开口401的精度，在图案化开口401内填充金属层形成布线层400，从而提高布线层400精度，提高信号传输效率和产品品质。当然，也可以通过定位槽301对掩模板进行定位，或者，同时参考定位点123和定位槽301，对掩模板进行定位，以提高布线层400精度，这里不作具体限定。
若布线层400有多层，则介质层300也有多层，每层介质层300上均可开设定位槽301并在定位槽301内形成缓冲层303，这样缓冲层303可位于两层布线层400之间。缓冲层303的数量更多，支撑强度更大，有利于吸收更多应力，缓减结构翘曲现象，提升封装质量。容易理解，相邻两层的缓冲层303的位置可以错位设置或对准，这里不作具体限定。优选不同层之间的缓冲层303可以错位设置，这样可以吸收更多的应力，吸收应力更均匀，防止结构翘曲，改善封装结构平整度。
可选的，若设置两层布线层400，即布线层400包括第一布线层410和第二布线层420，介质层300包括第一介质层311、第二介质层312和第三介质层313。在塑封体230远离载具110的一侧形成第一介质层311；根据定位块121上的定位点123在第一介质层311上形成第一定位槽301；在第一定位槽301填充缓冲层303。根据第一定位槽301在第一介质层311上形成图案化开口401，在图案化开口401内填充金属层，以形成和金属柱220电连接的第一布线层410。在第一介质层311上形成覆盖第一布线层410的第二介质层312；根据定位块121上的定位点123在第二介质层312上形成第二定位槽301；在第二定位槽301填充缓冲层303。根据第二定位槽301在第二介质层312上形成图案化开口401，在图案化开口401内填充金属层，以形成和第一布线层410电连接的第二布线层420。
步骤S7，在第二介质层312上形成覆盖第二布线层420的第三介质层313。在第三介质层313上开槽并填充金属层，形成表面焊盘240，表面焊盘240的底层为铜层241，铜层241上有UBM层243，UBM层243可以是钛层或钨层或钛-钨混合金属层。在UBM层243上设置锡球245。UBM层243能够提升锡球245的焊接性。表面焊盘240的形成可采用物理气相沉积工艺（PVD）、化学气相沉积工艺（CVD）、溅射、电镀或化学镀中的任一种制备方法得到。这样，芯片上的焊盘210和金属柱220电连接，金属柱220和布线层400电连接，布线层400和表面焊盘240电连接，实现电性功能导通。布线层400材料可采用铜层241，介质层300材料可以为氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等。
若还有第三、第四布线层400或更多布线层400，以此类推，每次制作布线层400之前，先根据定位点123精确定位掩模板的位置，形成高精度的图案化开口401，再形成布线层400，以提高布线层400的制作精度。这样可完成多层布线层400的设置，且布线层400的精度高，位置偏差小，产品品质好。并且，每次形成图案化开口401前，开设定位槽301，形成缓冲层303，可以在介质层300中形成多层缓冲层303，改善结构翘曲的问题以及提升导热性能。
结合图9、图10，此外，本实施例中还提供一种依据多个定位块121上的定位点123对每层布线层400单独定位的方式。这样有利于减少多层布线层400定位偏差带来的累积公差，更有利于提升布线精度，提高产品品质。可选的，每个定位件120包括第一定位块141、第二定位块142、第三定位块143和第四定位块144；第一定位块141上设有第一定位点，第二定位块142上设有第二定位点，第三定位块143上设有第三定位点，第四定位块144上设有第四定位点；介质层300包括第一介质层311、第二介质层312、第三介质层313和第四介质层314。
结合图11，可选地，每个定位块121上定位点123的位置可以相同或不同，当然，也可以是位置相同，采用不同的颜色或形状或高度等进行区分。或者，每个定位件120中，多个定位块121的高度可以不同，这样，一种高度的定位块121用于定位对应高度位置的布线层400，多个定位块121具有高度差，也有利于机台的定位识别，防止出现识别误差。此外，不同高度的定位块121还有利于控制每层介质层300的厚度。当多个定位块121具有高度差时，各个定位块121上定位点123的位置可以相同，也可以不同。容易理解，若需要设置五层布线层400，则每个定位件120中可以设计五个不同高度的定位块121，每个定位块121用于对其中一层布线层400进行定位，提高布线层400的定位精度。
第一定位槽301包括第一缓冲槽和第二缓冲槽。根据定位块121上的定位点123在第一介质层311上形成第一定位槽301的步骤包括：根据第一定位点在第一介质层311上形成第一缓冲槽，第一缓冲槽延伸至塑封体230内；即第一缓冲槽的深度大于第一介质层311的深度，但并没有贯穿塑封体230。根据第二定位点在第一介质层311上形成第二缓冲槽，第二缓冲槽延伸至塑封体230表面；即塑封体230作为第二缓冲槽的停止层，第二缓冲槽的深度等于第一介质层311的厚度。在第一缓冲槽内填充第一缓冲层321；在第二缓冲槽内填充第二缓冲层322；填充第一缓冲层321和第二缓冲层322的步骤可以同步进行，也可以分步进行，这里不作具体限定。
根据第二缓冲槽的位置在第一介质层311上设置和焊盘210电连接的第一布线层410。可以理解，第二缓冲槽有较高的定位精度，第二缓冲槽可以用来定位掩模板的位置，从而能提高图形化开口的精度，进而提高第一布线层410的精度。其次，在第一介质层311上开设第一缓冲槽和第二缓冲槽，本身具有应力释放的作用，再填充热膨胀系数较低的第一缓冲层321和第二缓冲层322，进一步吸收结构应力，可有效防止结构翘曲变形。这样再进行布线层400制作，就可以避免布线层400由于结构翘曲变形导致的布线偏移，提高布线精度，提高产品品质。
在第一介质层311上形成覆盖第一布线层410的第二介质层312。根据第三定位点在第二介质层312上形成第三缓冲槽，提高第三缓冲槽的定位精度。在第三缓冲槽内填充第三缓冲层323，改善结构翘曲现象。再根据第三缓冲槽的位置定位掩模板的位置，在第二介质层312上开设图案化开口401，形成和第一布线层410电连接的第二布线层420。可以理解，第三缓冲层323能改善结构变形和翘曲，提高图案化开口401的精度，从而提高布线层400的精度，防止布线层400偏移。
类似地，在第二介质层312上形成覆盖第二布线层420的第三介质层313。根据第四定位点在第三介质层313上形成第四缓冲槽；在第四缓冲槽内填充第四缓冲层324。根据第四缓冲槽在第三介质层313上设置和第二布线层420电连接的第三布线层430；以此类推，完成多层布线层400的设置；其中，每相邻两层布线层400之间分别设有缓冲层303。
这样，每层布线层400制作前，采用不同定位块121上的定位点123进行定位，有利于减少累计偏差，提高布线精度。可选地，布线层400的层数和每个定位件120中定位块121的数量相等。这样，每一个定位块121的定位点123可用于定位一层布线层400，避免在同一个定位块121上设计多个不同功能的定位点123。多个不同功能的定位点123设于同一定位块121上，会增加机台的识别难度，容易造成识别误差，从而影响布线层400精度。
还需说明的是，第一缓冲槽位于切割道330上。后期的切割工艺，沿切割道330进行切割分离成单颗产品，这样，会将第一缓冲槽所在的位置去除。为了提高后续的切割精度，需要对第一缓冲槽进行精确定位，其具体定位方法如下：
结合图12，可选的，第一定位块141、第二定位块142和第三定位块143分别设有第一定位点。其中，第一定位点包括设于第一定位块141上的第一矫正点151、第二矫正点152、设于第二定位块142上的第三矫正点153以及设于第三定位块143上的第四矫正点154。第一定位块141和第二定位块142关于第一中线L1对称分布，第一定位块141和第三定位块143关于第二中线L2对称分布；第一矫正点151和第三矫正点153关于第一中线L1对称分布；第二矫正点152和第四矫正点154关于第二中线L2对称分布。第一矫正点151和第三矫正点153连线的中点为第一基点155，第二矫正点152和第四矫正点154连线的中点为第二基点156，第一基点155和第二基点156分别位于切割道330上，且位于切割道330的中线上。需要说明的是，第一基点155和第二基点156是机台上根据第一矫正点151、第二矫正点152和第三矫正点153模拟出来的虚拟点，并不实际存在于载具110或定位块121之间。机台可依据第一基点155和第二基点156的确定方式，自动模拟出单颗产品之间切割道330上的中点位置。该中点位置即第一缓冲槽的位置，依据模拟出的切割道330上的中点位置，从而可确定第一缓冲槽在第一介质层311上的位置，这样，可提高开槽精度，也可提高切割精度。此外，第一缓冲槽位于切割道330上，第一缓冲层321在载具110上的投影位于电子器件200之间的间隙中，即位于切割道330上，有利于提高支撑强度，改善结构翘曲和变形。
结合图13和图14，容易理解，定位块121在切割工艺中，一并去除。本实施例中，单颗产品包括芯片、塑封体230、布线层400、介质层300以及锡球245等。定位块121的截面尺寸形状和电子器件200形成的单颗产品的截面尺寸形状一致。定位块121的高度不低于塑封体230和介质层300的厚度之和，定位块121上的定位点123与单颗产品上的缓冲槽的开口大小位置一致，可以先进行缓冲槽的开口位置定位，再次进行激光开孔以及曝光显影图案化开口401，利用缓冲槽的开口位置与定位点123的位置大小一致，提升其配对度，以及缓冲槽的开口提升每层图形层布线层400的精准度，防止布线偏移，提高产品性能。
可选地，可通过照射紫外光分离去除载具110，在封装结构的背面贴背胶膜250，以保护封装结构。
本发明实施例还提供一种扇出型封装结构，采用如前述实施方式中任一项的扇出型封装方法制成。每层介质层300上设有缓冲层303，可改善结构翘曲以及提高布线层400的定位精度，改善导热性能。另外，用于设置缓冲层303的缓冲槽的开设位置与定位块121的定位点123的位置一致，有利于提高布线层400的定位精度。此外，在panel大板上制作多个圆形或矩形结构，形成wafer晶圆结构，能大幅提升芯片扇出型封装结构的制作效率，提升良率。
综上所述，本发明实施例提供的扇出型封装方法和扇出型封装结构，具有以下几个方面的有益效果，包括：
本发明实施例提供的扇出型封装方法和扇出型封装结构，通过载具110上的定位件120，由于定位件120的高度不小于介质层300和塑封体230的厚度之和，在整个封装工艺中，都可以作为定位参考，并且定位精度高，便于操作定位。在进行电子器件200贴装时，贴装定位精度高，在进行布线层400设计时，也能提高布线层400的制作精度，提高封装质量和产品性能。此外，通过设置多个定位块121，不同定位块121实现对不同的布线层400进行定位，提高定位精度。并且在每层介质层300中分别设置缓冲层303，可改善结构翘曲和变形的问题，有利于防止结构翘曲带来的布线偏移，提高布线精度，同时，还有利于改善导热性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种扇出型封装方法，其特征在于，包括：
提供具有定位件的载具；其中，所述定位件上具有第一定位部；
在所述载具上贴装具有焊盘的电子器件；
在所述载具上形成包覆所述电子器件的塑封体；
在所述塑封体远离所述载具的一侧形成介质层；
根据所述第一定位部在所述介质层上形成第二定位部；
根据所述第二定位部在所述介质层上设置和所述焊盘电连接的布线层；
其中，所述定位件的高度不小于所述塑封体的厚度与所述介质层的厚度之和。
2.根据权利要求1所述的扇出型封装方法，其特征在于，提供具有定位件的载具的步骤包括：
提供载具；
在所述载具上贴装多个具有第一定位部的定位件；多个所述定位件用于确定所述电子器件在所述载具上的位置。
3.根据权利要求2所述的扇出型封装方法，其特征在于，在所述载具上贴装多个具有第一定位部的定位件的步骤包括：
在所述载具上贴装第一定位件；
依据所述第一定位件在所述载具上贴装第二定位件和第三定位件；其中，所述第二定位件和所述第一定位件在第一方向上间隔第一预设距离，所述第三定位件和所述第一定位件在第二方向上间隔第二预设距离，所述第一方向和所述第二方向垂直；
依据所述第一定位件、所述第二定位件和所述第三定位件确定所述电子器件在所述载具上的中心位置。
4.根据权利要求3所述的扇出型封装方法，其特征在于，所述电子器件在所述载具上的贴装区域呈圆形或矩形；多个定位件位于圆形的圆周上或位于矩形的角部。
5.根据权利要求3所述的扇出型封装方法，其特征在于，所述第一定位件包括多个定位块，在所述载具上贴装第一定位件的步骤包括：
在所述载具上贴装第一定位块；
在所述载具上贴装与所述第一定位块在所述第一方向上间隔设置的第二定位块；
在所述载具上贴装与所述第一定位块在所述第二方向上间隔设置的第三定位块；
其中，所述第二定位件的位置依据所述第一定位块和所述第二定位块确定；所述第三定位件的位置依据所述第一定位块和所述第三定位块确定。
6.根据权利要求5所述的扇出型封装方法，其特征在于，所述定位块呈矩形、圆形、三角形、平行四边形、五边形、六边形或八边形设置。
7.根据权利要求5所述的扇出型封装方法，其特征在于，所述定位块的数量为四个，四个所述定位块呈矩阵排列。
8.根据权利要求5所述的扇出型封装方法，其特征在于，所述第一定位部包括多个定位点，每个所述定位块上设有所述定位点。
9.根据权利要求8所述的扇出型封装方法，其特征在于，每个所述定位块上设有至少两个所述定位点，两个所述定位点沿对角设置。
10.根据权利要求8所述的扇出型封装方法，其特征在于，所述定位块的数量和所述布线层的层数相等，每个所述定位块上的定位点用于对一层布线层进行定位。
11.根据权利要求1所述的扇出型封装方法，其特征在于，所述第二定位部包括定位槽；根据所述第一定位部在所述介质层上形成第二定位部的步骤包括：
在所述介质层上形成定位槽；所述定位槽在所述载具上的投影位于所述电子器件上；和/或，所述定位槽在所述载具上的投影位于所述电子器件之间的间隙内。
12.根据权利要求11所述的扇出型封装方法，其特征在于，所述定位槽内填充缓冲层。
13.根据权利要求11所述的扇出型封装方法，其特征在于，根据所述第二定位部在所述介质层上设置和所述焊盘电连接的布线层的步骤包括：
利用掩模板在所述介质层上形成图案化开口；其中，所述掩模板上设有与所述第一定位部和/或所述定位槽对应的标识部；
在所述图案化开口内填充金属层形成所述布线层。
14.根据权利要求11所述的扇出型封装方法，其特征在于，所述布线层有多层；根据所述第二定位部在所述介质层上设置和所述焊盘电连接的布线层的步骤包括：
在所述塑封体远离所述载具的一侧形成第一介质层；
根据所述第一定位部在所述第一介质层上形成第一定位槽；
根据所述第一定位槽在所述第一介质层上设置和所述焊盘电连接的第一布线层；
在所述第一定位槽填充缓冲层；
在所述第一介质层上形成覆盖所述第一布线层的第二介质层；
根据所述第一定位部在所述第二介质层上形成第二定位槽；
根据所述第二定位槽在所述第二介质层上设置和所述第一布线层电连接的第二布线层；
在所述第二定位槽填充缓冲层；
在所述第二介质层上形成覆盖所述第二布线层的第三介质层；
以此类推，完成多层布线层的设置；其中，相邻两层布线层之间设有所述缓冲层。
15.根据权利要求14所述的扇出型封装方法，其特征在于，所述定位件包括第一定位块、第二定位块、第三定位块和第四定位块；所述第一定位块上设有第一定位点，所述第二定位块上设有第二定位点，所述第三定位块上设有第三定位点，所述第四定位块上设有第四定位点；所述介质层包括第一介质层、第二介质层、第三介质层和第四介质层；
在所述塑封体远离所述载具的一侧形成第一介质层；
根据所述第一定位点在所述第一介质层上形成第一缓冲槽，所述第一缓冲槽延伸至所述塑封体内；
根据所述第二定位点在所述第一介质层上形成第二缓冲槽，所述第二缓冲槽延伸至所述塑封体表面；
在所述第一缓冲槽内填充第一缓冲层；
在所述第二缓冲槽内填充第二缓冲层；
根据所述第二缓冲槽在所述第一介质层上设置和所述焊盘电连接的第一布线层；
在所述第一介质层上形成覆盖所述第一布线层的第二介质层；
根据所述第三定位点在所述第二介质层上形成第三缓冲槽；
在所述第三缓冲槽内填充第三缓冲层；
根据所述第三缓冲槽在所述第二介质层上设置和所述第一布线层电连接的第二布线层；
在所述第二介质层上形成覆盖所述第二布线层的第三介质层；
根据所述第四定位点在所述第三介质层上形成第四缓冲槽；
在所述第四缓冲槽内填充第四缓冲层；
根据所述第四缓冲槽在所述第三介质层上设置和所述第二布线层电连接的第三布线层；
以此类推，完成多层布线层的设置；其中，相邻两层布线层之间设有缓冲层。
16.根据权利要求15所述的扇出型封装方法，其特征在于，所述第一缓冲层在所述载具上的投影位于所述电子器件之间的间隙中。
17.根据权利要求16所述的扇出型封装方法，其特征在于，所述第一定位块、所述第二定位块和所述第三定位块分别设有第一定位点；其中，所述第一定位点包括设于所述第一定位块上的第一矫正点、第二矫正点、设于所述第二定位块上的第三矫正点以及设于所述第三定位块上的第四矫正点；
所述第一定位块和所述第二定位块关于第一中线对称分布，所述第一定位块和所述第三定位块关于第二中线对称分布；所述第一矫正点和所述第三矫正点关于所述第一中线对称分布；所述第二矫正点和所述第四矫正点关于所述第二中线对称分布；
所述第一矫正点和所述第三矫正点连线的中点为第一基点，所述第二矫正点和所述第四矫正点连线的中点为第二基点，依据所述第一基点和所述第二基点确定所述第一缓冲槽在所述第一介质层上的位置。
18.根据权利要求17所述的扇出型封装方法，其特征在于，所述第一缓冲槽位于切割道上。
19.根据权利要求5所述的扇出型封装方法，其特征在于，所述定位块的截面尺寸形状和所述电子器件形成的单颗封装产品的截面尺寸形状一致。
20.根据权利要求1至19中任一项所述的扇出型封装方法，其特征在于，所述在所述载具上形成包覆所述电子器件的塑封体的步骤包括：
在载具上形成所述塑封体；
根据所述第一定位部在所述塑封体上开槽，以露出所述焊盘；
在开槽内形成与所述焊盘电连接的金属柱。
21.一种扇出型封装结构，其特征在于，采用如权利要求1至20中任一项所述的扇出型封装方法制成。
CN202311237167.5A 2023-09-25 2023-09-25 扇出型封装方法和扇出型封装结构 Active CN116995013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311237167.5A CN116995013B (zh) 2023-09-25 2023-09-25 扇出型封装方法和扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311237167.5A CN116995013B (zh) 2023-09-25 2023-09-25 扇出型封装方法和扇出型封装结构

Publications (2)

Publication Number Publication Date
CN116995013A true CN116995013A (zh) 2023-11-03
CN116995013B CN116995013B (zh) 2023-12-08

Family

ID=88523470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311237167.5A Active CN116995013B (zh) 2023-09-25 2023-09-25 扇出型封装方法和扇出型封装结构

Country Status (1)

Country Link
CN (1) CN116995013B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043858A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
CN104795371A (zh) * 2014-01-17 2015-07-22 台湾积体电路制造股份有限公司 扇出型封装件及其形成方法
US20160005695A1 (en) * 2014-07-03 2016-01-07 Siliconware Precision Industries Co., Ltd. Package structure and fabrication method thereof
US20170018505A1 (en) * 2014-12-15 2017-01-19 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
CN111261608A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
US20200243497A1 (en) * 2019-01-29 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
WO2022077178A1 (zh) * 2020-10-12 2022-04-21 华为技术有限公司 芯片封装结构、电子设备及芯片封装结构的制备方法
KR20220115079A (ko) * 2021-02-09 2022-08-17 주식회사 네패스 반도체 패키지
WO2023087847A1 (zh) * 2021-11-19 2023-05-25 华天科技（昆山）电子有限公司 芯片的扇出型超薄封装结构及其制作方法
CN116314144A (zh) * 2023-01-03 2023-06-23 华天科技（西安）有限公司 一种高散热电磁屏蔽封装结构及其制造方法
CN219405740U (zh) * 2023-02-16 2023-07-25 甬矽半导体(宁波)有限公司 封装治具、塑封设备和封装产品
US20230253338A1 (en) * 2017-06-30 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043858A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
CN104795371A (zh) * 2014-01-17 2015-07-22 台湾积体电路制造股份有限公司 扇出型封装件及其形成方法
US20160005695A1 (en) * 2014-07-03 2016-01-07 Siliconware Precision Industries Co., Ltd. Package structure and fabrication method thereof
US20170018505A1 (en) * 2014-12-15 2017-01-19 Bridge Semiconductor Corporation Wiring board with embedded component and integrated stiffener and method of making the same
US20230253338A1 (en) * 2017-06-30 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
CN111261608A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US20200211980A1 (en) * 2018-12-27 2020-07-02 Powertech Technology Inc. Fan-out package with warpage reduction and manufacturing method thereof
US20200243497A1 (en) * 2019-01-29 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
TWI738325B (zh) * 2020-05-08 2021-09-01 大陸商上海兆芯集成電路有限公司 晶片封裝方法、晶片封裝體陣列及晶片封裝體
WO2022077178A1 (zh) * 2020-10-12 2022-04-21 华为技术有限公司 芯片封装结构、电子设备及芯片封装结构的制备方法
KR20220115079A (ko) * 2021-02-09 2022-08-17 주식회사 네패스 반도체 패키지
WO2023087847A1 (zh) * 2021-11-19 2023-05-25 华天科技（昆山）电子有限公司 芯片的扇出型超薄封装结构及其制作方法
CN116314144A (zh) * 2023-01-03 2023-06-23 华天科技（西安）有限公司 一种高散热电磁屏蔽封装结构及其制造方法
CN219405740U (zh) * 2023-02-16 2023-07-25 甬矽半导体(宁波)有限公司 封装治具、塑封设备和封装产品

Also Published As

Publication number Publication date
CN116995013B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US8193647B2 (en) Semiconductor device package with an alignment mark
US9378967B2 (en) Method of making a stacked microelectronic package
US8358001B2 (en) Semiconductor device packages, redistribution structures, and manufacturing methods thereof
TWI418013B (zh) 晶圓級半導體封裝及其製造方法
US8022527B2 (en) Edge connect wafer level stacking
US10163807B2 (en) Alignment pattern for package singulation
CN106876356B (zh) 芯片嵌入硅基式扇出型封装结构及其制作方法
CN110416100B (zh) 具有光栅图案的对准标记及其形成方法
US8629568B2 (en) Semiconductor device cover mark
TWI785278B (zh) 封裝基板及其製造方法
TW202002218A (zh) 積體扇出型封裝及其製造方法
US20230361052A1 (en) Package structure and manufacturing method thereof
US20230307305A1 (en) Semiconductor packages and methods of forming the same
KR102520346B1 (ko) 임베딩된 코어 프레임을 사용하는 패키지의 휨 제어
CN105225966A (zh) 封装结构及其制法与定位构形
US7897481B2 (en) High throughput die-to-wafer bonding using pre-alignment
CN116995013B (zh) 扇出型封装方法和扇出型封装结构
CN114464600A (zh) 封装元件及其制作方法
US8828846B2 (en) Method of computing a width of a scribe region based on a bonding structure that extends into the scribe reigon in a wafer-level chip scale (WLCSP) packaging
US20230064277A1 (en) Structure and formation method of chip package with reinforcing structures
US11676916B2 (en) Structure and formation method of package with warpage-control element
KR20230053445A (ko) 반도체 패키지
TWI464856B (zh) 已單離晶粒堆疊封裝件之逆取放定位方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant