CN219405740U - 封装治具、塑封设备和封装产品 - Google Patents

封装治具、塑封设备和封装产品 Download PDF

Info

Publication number
CN219405740U
CN219405740U CN202320341816.5U CN202320341816U CN219405740U CN 219405740 U CN219405740 U CN 219405740U CN 202320341816 U CN202320341816 U CN 202320341816U CN 219405740 U CN219405740 U CN 219405740U
Authority
CN
China
Prior art keywords
packaging
hole
carrier
jig
steel mesh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320341816.5U
Other languages
English (en)
Inventor
何正鸿
张超
宋祥祎
孔德荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yongsi Semiconductor Ningbo Co ltd
Original Assignee
Yongsi Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yongsi Semiconductor Ningbo Co ltd filed Critical Yongsi Semiconductor Ningbo Co ltd
Priority to CN202320341816.5U priority Critical patent/CN219405740U/zh
Application granted granted Critical
Publication of CN219405740U publication Critical patent/CN219405740U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本公开提供的一种封装治具、塑封设备和封装产品,涉及半导体封装技术领域。该封装治具包括连接筋和多个支撑部,支撑部包括相对设置的上表面和下表面以及连接上表面和下表面的侧面,下表面用于与载具连接,上表面用于承接钢网;上表面开设有第一通孔,侧面开设有第二通孔,第一通孔和第二通孔连通;连接筋连接多个支撑部。该封装治具能够在钢网印刷时对电子器件进行更好的保护,避免电子器件受压而损坏。

Description

封装治具、塑封设备和封装产品
技术领域
本实用新型涉及半导体封装技术领域,具体而言,涉及一种封装治具、塑封设备和封装产品。
背景技术
现有技术中,在进行晶圆级封装塑封体工艺时,大多采用印刷方式,将钢网覆盖在芯片背面,利用钢网印刷液态塑封体,当刮刀移动时对芯片背面存在挤压力,从而容易导致芯片背面受压力出现隐裂等问题。
实用新型内容
本实用新型的目的在于提供一种封装治具、塑封设备和封装产品,其能够避免电子器件在塑封过程中受到压力,防止电子器件出现隐裂等问题。
本实用新型的实施例是这样实现的:
第一方面,本实用新型提供一种封装治具,包括:
多个支撑部,所述支撑部包括相对设置的上表面和下表面以及连接所述上表面和所述下表面的侧面,所述下表面用于与载具连接,所述上表面用于搭接钢网;所述上表面开设有第一通孔,所述侧面开设有第二通孔,所述第一通孔和所述第二通孔连通;
连接筋,所述连接筋连接多个所述支撑部。
在可选的实施方式中,所述连接筋用于朝向所述载具的一面与所述下表面齐平。
在可选的实施方式中,所述侧面包括多个首尾连接的竖立面,每个所述竖立面设有至少一个所述第二通孔。
在可选的实施方式中,还包括固定挡边,所述固定挡边设于多个所述支撑部的外围,所述固定挡边与所述连接筋连接。
在可选的实施方式中,所述固定挡边、所述支撑部和所述连接筋一体成型。
在可选的实施方式中,所述固定挡边远离所述载具的一面与所述支撑部的上表面齐平,所述固定挡边的高度与所述支撑部的高度相等。
在可选的实施方式中,所述支撑部的下表面和/或所述连接筋上设有胶层。
第二方面,本实用新型提供一种塑封设备,包括载具、钢网和如前述实施方式中任一项所述的封装治具,所述载具用于贴装电子器件,所述封装治具设于所述载具上,所述钢网设于所述封装治具远离所述载具的一侧。
在可选的实施方式中,所述钢网上设有镂空孔,所述镂空孔与所述第一通孔相对设置,所述镂空孔用于供液态塑封体通过。
第三方面,本实用新型提供一种封装产品,包括电子器件、塑封体和如前述实施方式中任一项所述的封装治具,所述塑封体包覆所述电子器件,所述电子器件位于多个所述支撑部之间。
本实用新型实施例的有益效果包括:
本实用新型实施例提供的封装治具,钢网放置在支撑部上,在进行钢网印刷时,不会直接压在电子器件背面,而是支撑部受到压力,这样可以避免电子器件在塑封过程中出现隐裂或损伤等,提高产品的封装质量。
本实用新型实施例提供的塑封设备,包括钢网、载具和上述的封装治具,封装治具设于载具上,钢网设于封装治具上,封装治具承受了钢网印刷时刮刀的压力,避免电子器件出现隐裂等问题,提高塑封质量和产品性能。
本实用新型实施例提供的封装产品,包括电子器件和上述的封装治具,封装治具能够承受钢网印刷时刮刀的压力,避免电子器件在塑封过程中受压而出现隐裂或损伤等,同时有助于提高产品的结构强度,提升产品质量。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本实用新型实施例提供的封装治具的结构示意图;
图2为本实用新型实施例提供的塑封设备的应用场景示意图;
图3为本实用新型实施例提供的封装产品的一种结构示意图;
图4和图5为本实用新型实施例提供的塑封设备的封装过程示意图。
图标:100-封装治具;110-支撑部;111-第一通孔;113-第二通孔;120-连接筋;130-预留空位;140-固定挡边;150-胶层;200-塑封设备;210-载具;220-钢网;221-镂空孔;230-可去除胶层;240-液态塑封体;300-封装产品;310-电子器件;320-塑封体;330-线路层;340-介质层;350-金属块;360-金属层;370-锡球。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
此外,术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂,而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平,并不是表示该结构一定要完全水平,而是可以稍微倾斜。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
随着半导体行业的快速发展,扇出型晶圆级封装(Fan-out wafer levelpackage,缩写为FOWLP)的封装结构广泛应用于半导体行业中。一般采用从晶圆切下单个芯片,然后封装到一个载体晶圆上,这种封装方式的主要优势为高密度集成,封装产品尺寸小,产品性能优越,信号传输频率快等。现有技术中,在进行晶圆级封装塑封体工艺时,大多采用印刷方式,将钢网覆盖在芯片背面,利用钢网印刷液态塑封体,当刮刀移动时对芯片背面存在挤压力,从而容易导致芯片背面受压力出现隐裂等问题。
为了克服现有技术中的至少一个缺陷,本实用新型实施例提出了一种封装治具,有利于防止电子器件受压而出现隐裂等问题。
请参照图1至图3,本实施例提供一种封装治具100,包括连接筋120和多个支撑部110,支撑部110包括相对设置的上表面和下表面以及连接上表面和下表面的侧面,下表面用于与载具210连接,上表面用于承接钢网220;上表面开设有第一通孔111,侧面开设有第二通孔113,第一通孔111和第二通孔113连通;连接筋120连接多个支撑部110。该封装治具100能够在钢网220印刷时对电子器件310进行更好的保护,避免电子器件310受压而损坏。
可以理解,多个支撑部110间隔设置,预留有对应电子器件310的空位。电子器件310包括但不限于是芯片或元件等,只要需要塑封的器件均可。本实施例中,电子器件310为芯片,一个芯片的四周均有支撑部110,即四个支撑部110之间围合成一个预留空位130,该预留空位130与一个芯片的位置相对应。当然,在一些实施方式中,也可以两个支撑部110之间即形成一个预留空位130,这里不作具体限定。
侧面包括多个首尾连接的竖立面,每个竖立面设有至少一个第二通孔113。本实施例中,侧面包括四个竖立面,每个竖立面分别设有一个第二通孔113,上表面设有一个第一通孔111,下表面为镂空状态。可以理解,钢网220设置在上表面,液态塑封体240从钢网220进入上表面的第一通孔111,并从侧面的第二通孔113流向不同的方向,从芯片的周围流向芯片,对芯片进行包裹塑封。可以理解,第一通孔111和第二通孔113的流通截面可以尽量设置大一点,这样有利于提高塑封效率,提高液态塑封体240的流动速率,防止液态塑封体240在芯片周围堆积,大流速的液态塑封体240具有更好的填充性,有助于提升塑封质量。
可选地,连接筋120用于朝向载具210的一面与下表面齐平。即连接筋120与载具210接触,这样有利于增加封装治具100和载具210的接触面积,提高支撑部110的稳定性。连接筋120用于将多个支撑部110连接为一体,便于封装治具100的移动和定位,提高塑封效率,并且有利于提高封装治具100的结构强度,使用寿命更长。
该封装治具100还包括固定挡边140,固定挡边140设于多个支撑部110的外围,固定挡边140与连接筋120连接。固定挡边140用于防止液体塑封体320外溢,且具有支撑和结构加强的目的。固定挡边140根据实际情况,可以设置为圆环形、椭圆环形、矩形、菱形或其它任意形状,这里不作具体限定。
本实施方式中,固定挡边140、支撑部110和连接筋120一体成型。这样设置,加工制造更加方便。可选的,固定挡边140远离载具210的一面与支撑部110的上表面齐平,固定挡边140的高度与支撑部110的高度相等。当然,在其它一些实施方式中,固定挡边140也可以高于或低于支撑部110的上表面,这里不作具体限定。
本实施方式中,支撑部110的下表面和/或连接筋120上设有胶层150。比如,支撑部110的底部设置胶层150;或者,连接筋120上设置胶层150;或者,支撑部110的底部和连接筋120上分别设置胶层150。可以理解,若下表面呈镂空结构,则支撑部110的底部边缘与连接筋120连成一体。支撑部110的底部边缘与连接筋120分别设有胶层150,胶层150可以是硅胶或其它材料。胶层150能起到缓冲作用,减小封装治具100对载具210的压覆力。此外,通过设置胶层150,可以抬高支撑部110,使得支撑部110的上表面高于芯片背面(即芯片远离载具210的一侧表面),这样能够防止印刷钢网220的底部触碰到芯片背面,免受刮刀的挤压,从而避免芯片出现隐裂的问题。
本实用新型实施例还提供一种塑封设备200,包括载具210、钢网220和如前述实施方式中的封装治具100,载具210用于贴装电子器件310,封装治具100设于载具210上,钢网220设于封装治具100远离载具210的一侧。钢网220上设有镂空孔221,镂空孔221与第一通孔111相对设置,镂空孔221用于供液态塑封体240通过。即液态塑封体240从镂空孔221进入第一通孔111,再从第一通孔111流向各个第二通孔113,实现对芯片的封装。之后对液态塑封体240进行烘干加固。
结合图3,本实用新型实施例还提供一种封装产品300,包括电子器件310、塑封体320和如前述实施方式中任一项的封装治具100,塑封体320包覆电子器件310,电子器件310位于多个支撑部110之间。可以理解,该封装产品300中,由于设有封装治具100,能够起到加固塑封体320的作用,同时,也能起到增加芯片和塑封体320的结合力。
结合图4,本实用新型实施例提供的封装治具100和塑封设备200,其封装原理如下:
提供衬底或载具210,在载具210上旋转涂覆可去除胶层230,可去除胶层230包括但不限于采用环氧树脂或苯并环丁烯等高分子复合材料。可去除胶层230通过照射紫外光(UV光),可以实现可去除胶层230与载具210分离。
在可去除胶层230上贴装芯片。
对芯片进行钢网220印刷工艺塑封。可选地,先将封装治具100放置于可去除胶层230上,将钢网220放置在封装治具100的支撑部110上,钢网220上的镂空孔221与第一通孔111相对设置。从钢网220上方印刷液态塑封体240,液态塑封体240经镂空孔221、第一通孔111和第二通孔113流向芯片周围,对芯片进行包裹塑封。通过高压烘烤方式固化液态塑封体240,该烘烤步骤可在真空环境中进行。可以理解,由于封装治具100的底部设有胶层150,可减小封装治具100对载具210的压覆力。
可选地,在放置封装治具100于载具210之后,可再次于可去除胶层230上涂覆胶体,胶体覆盖封装治具100的连接筋120,可提升封装治具100与载具210的结合力。随后再在可去除胶层230上贴装芯片。
需要说明的是,在进行烘烤之前,可以移除钢网220。根据实际情况,封装治具100可以在钢网220移除时,和钢网220一并移开,也可以只移除钢网220,将封装治具100保留在塑封体320结构中。本实施例的制程中,封装治具100和钢网220一并移除。
结合图5,载具210背面(即载具210远离塑封体320的一侧)通过照射紫外光,实现载具210与芯片结构分离,再次在芯片表面(芯片和载具210分离的一面)涂覆光刻胶,利用曝光显影技术形成图形层开口后,再次通过溅射方式,在图形层开口上,形成线路层330,再次通过光照技术去除光刻胶,再次利用再次旋转涂覆介质层340覆盖线路层330,形成介质层340。介质层340可以采用物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)等形成。介质层340材料可以为氮化硅、氮氧化硅、聚酰亚胺或苯并环丁烯等。
利用激光开孔工艺在介质层340上形成凹槽,以漏出底部线路层330,再次通过溅射方式,在凹槽内填充金属形成金属块350,并在金属块350上形成金属层360,金属层360作为植球焊盘。在植球焊盘上形成锡球370。其中,锡球370材料可以为锡、银、铜,或至少其中两者的混合物。可选地,可在金属层360上通过印刷方式形成锡球370,最后利用切割工艺,将产品切割为单颗,完成制程。
综上所述,本实用新型实施例提供的封装治具100、塑封设备200和封装产品300,具有以下几个方面的有益效果:
本实用新型实施例提供的封装治具100,钢网220放置在支撑部110上,在进行钢网220印刷时,不会直接压在电子器件310背面,而是支撑部110受到压力,这样可以避免电子器件310在塑封过程中出现隐裂或损伤等,提高产品的封装质量。封装治具100的底部设有胶层150,可起到缓冲作用,减小封装治具100对载具210的压覆力。
本实用新型实施例提供的塑封设备200,包括钢网220、载具210和上述的封装治具100,封装治具100设于载具210上,钢网220设于封装治具100上,封装治具100承受了钢网220印刷时刮刀的压力,避免电子器件310出现隐裂等问题,提高塑封质量和产品性能。
本实用新型实施例提供的封装产品300,包括电子器件310和上述的封装治具100,封装治具100能够承受钢网220印刷时刮刀的压力,避免电子器件310在塑封过程中受压而出现隐裂或损伤等,同时有助于提高产品的结构强度,提升产品质量。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种封装治具,其特征在于,包括:
多个支撑部(110),所述支撑部(110)包括相对设置的上表面和下表面以及连接所述上表面和所述下表面的侧面,所述下表面用于与载具(210)连接,所述上表面用于承接钢网(220);所述上表面开设有第一通孔(111),所述侧面开设有第二通孔(113),所述第一通孔(111)和所述第二通孔(113)连通;
连接筋(120),所述连接筋(120)连接多个所述支撑部(110)。
2.根据权利要求1所述的封装治具,其特征在于,所述连接筋(120)用于朝向所述载具(210)的一面与所述下表面齐平。
3.根据权利要求1所述的封装治具,其特征在于,所述侧面包括多个首尾连接的竖立面,每个所述竖立面设有至少一个所述第二通孔(113)。
4.根据权利要求1所述的封装治具,其特征在于,还包括固定挡边(140),所述固定挡边(140)设于多个所述支撑部(110)的外围,所述固定挡边(140)与所述连接筋(120)连接。
5.根据权利要求4所述的封装治具,其特征在于,所述固定挡边(140)、所述支撑部(110)和所述连接筋(120)一体成型。
6.根据权利要求4或5所述的封装治具,其特征在于,所述固定挡边(140)远离所述载具(210)的一面与所述支撑部(110)的上表面齐平,所述固定挡边(140)的高度与所述支撑部(110)的高度相等。
7.根据权利要求1所述的封装治具,其特征在于,所述支撑部(110)的下表面和/或所述连接筋(120)上设有胶层(150)。
8.一种塑封设备,其特征在于,包括载具(210)、钢网(220)和如权利要求1至7中任一项所述的封装治具(100),所述载具(210)用于贴装电子器件(310),所述封装治具(100)设于所述载具(210)上,所述钢网(220)设于所述封装治具(100)远离所述载具(210)的一侧。
9.根据权利要求8所述的塑封设备,其特征在于,所述钢网(220)上设有镂空孔(221),所述镂空孔(221)与所述第一通孔(111)相对设置,所述镂空孔(221)用于供液态塑封体(240)通过。
10.一种封装产品,其特征在于,包括电子器件(310)、塑封体(320)和如权利要求1至7中任一项所述的封装治具(100),所述塑封体(320)包覆所述电子器件(310),所述电子器件(310)位于多个所述支撑部(110)之间。
CN202320341816.5U 2023-02-16 2023-02-16 封装治具、塑封设备和封装产品 Active CN219405740U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202320341816.5U CN219405740U (zh) 2023-02-16 2023-02-16 封装治具、塑封设备和封装产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202320341816.5U CN219405740U (zh) 2023-02-16 2023-02-16 封装治具、塑封设备和封装产品

Publications (1)

Publication Number Publication Date
CN219405740U true CN219405740U (zh) 2023-07-25

Family

ID=87204426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320341816.5U Active CN219405740U (zh) 2023-02-16 2023-02-16 封装治具、塑封设备和封装产品

Country Status (1)

Country Link
CN (1) CN219405740U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995013A (zh) * 2023-09-25 2023-11-03 甬矽电子(宁波)股份有限公司 扇出型封装方法和扇出型封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995013A (zh) * 2023-09-25 2023-11-03 甬矽电子(宁波)股份有限公司 扇出型封装方法和扇出型封装结构
CN116995013B (zh) * 2023-09-25 2023-12-08 甬矽电子(宁波)股份有限公司 扇出型封装方法和扇出型封装结构

Similar Documents

Publication Publication Date Title
US7262081B2 (en) Fan out type wafer level package structure and method of the same
CN100468719C (zh) 可叠置的半导体器件及其制造方法
US8004089B2 (en) Semiconductor device having wiring line and manufacturing method thereof
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7061106B2 (en) Structure of image sensor module and a method for manufacturing of wafer level package
US6294407B1 (en) Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
TWI533412B (zh) 半導體元件封裝結構及其形成方法
US20080020513A1 (en) Method of fabricating semiconductor device having conducting portion of upper and lower conductive layers on a peripheral surface of the semiconductor device
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
US20080197469A1 (en) Multi-chips package with reduced structure and method for forming the same
US20070132082A1 (en) Copper plating connection for multi-die stack in substrate package
CN219405740U (zh) 封装治具、塑封设备和封装产品
JP2006140508A (ja) 半導体パッケージの製造方法
US11508671B2 (en) Semiconductor package and manufacturing method thereof
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
EP1629533A2 (en) Semiconductor device and method of fabricating the same
KR101028051B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
KR20080091163A (ko) 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법
US7972903B2 (en) Semiconductor device having wiring line and manufacturing method thereof
KR101681360B1 (ko) 전자부품 패키지의 제조방법
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
US7060530B2 (en) Semiconductor package having a resin cap member
CN102779794B (zh) 用于控制封装翘曲的方法和结构
US7692284B2 (en) Package using array capacitor core

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant