CN116940110A - 半导体结构及其制备方法、三维存储器、电子设备 - Google Patents

半导体结构及其制备方法、三维存储器、电子设备 Download PDF

Info

Publication number
CN116940110A
CN116940110A CN202210357044.4A CN202210357044A CN116940110A CN 116940110 A CN116940110 A CN 116940110A CN 202210357044 A CN202210357044 A CN 202210357044A CN 116940110 A CN116940110 A CN 116940110A
Authority
CN
China
Prior art keywords
layer
signal line
gate
semiconductor structure
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210357044.4A
Other languages
English (en)
Inventor
范人士
郭朵
卜思童
方亦陈
丁士成
景蔚亮
谭万良
王正波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210357044.4A priority Critical patent/CN116940110A/zh
Priority to PCT/CN2023/082332 priority patent/WO2023193591A1/zh
Publication of CN116940110A publication Critical patent/CN116940110A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种半导体结构及其制备方法、三维存储器、电子设备，涉及半导体芯片技术领域，旨在如何提高三维存储器的存储密度。该半导体结构包括外围堆叠层、电容器、第一接触柱和第一信号线，外围堆叠层包括层叠设置的多个膜层对，膜层对包括第一介质层和栅极层，多个膜层对形成多个台阶。电容器包括第一电极和第二电极。第一接触柱位于第一目标台阶的上方，且一端与形成第一目标台阶的膜层对中的栅极层电连接，第一目标台阶为多个台阶中的一个台阶。第一信号线与第一接触柱的另一端电连接，第一信号线被配置为向栅极层传输第一电压信号，栅极层被配置为形成第一电极。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。

Description

半导体结构及其制备方法、三维存储器、电子设备
技术领域
本申请涉及半导体芯片技术领域，尤其涉及一种半导体结构及其制备方法、三维存储器、电子设备。
背景技术
随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D存储器的存储密度接近上限。
为克服2D存储器带来的限制，业界已经研发了具有三维结构的存储器(3D存储器，也称作三维存储器)，通过膜层的堆叠、微缩器件关键尺寸来提高存储密度。
上述三维存储器还包括外围电路，该外围电路与存储单元设置于三维存储器的不同区域。外围电路中包括金属-氧化物-金属(Metal-Oxide-Metal，简称MOM)电容器，基于此，如何减小MOM电容器所占区域的面积，增加存储单元所占区域的面积，以提高三维存储器的存储密度，成为本领域亟待解决的问题。
发明内容
本申请实施例提供一种半导体结构及其制备方法、三维存储器、电子设备，旨在如何提高三维存储器的存储密度。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种半导体结构，包括走线区。该半导体结构包括外围堆叠层、电容器、第一接触柱和第一信号线。其中，外围堆叠层设置于所述走线区，该外围堆叠层包括层叠设置的多个膜层对，所述膜层对包括第一介质层和栅极层，所述多个膜层对形成多个台阶。电容器包括第一电极和第二电极。第一接触柱位于第一目标台阶的上方，且一端与形成所述第一目标台阶的膜层对中的栅极层电连接，所述第一目标台阶为所述多个台阶中的一个台阶。所述第一信号线与所述第一接触柱的另一端电连接，所述第一信号线被配置为向所述栅极层传输第一电压信号，所述栅极层被配置为形成所述第一电极。
本申请的上述实施例所提供的半导体结构，通过采用面状的栅极层作为电容器的第一电极，有利于增加电容器的单位面积的电容值，在电容器的容值满足设计要求的基础上，有利于减小电容器的面积，即减小外围电路所占区域的面积，从而减小走线区的面积占比，增大阵列区的面积占比，以提高应用该半导体结构的三维存储器的存储密度。
在一些实施例中，所述多个膜层对中的多个栅极层包括第一栅极层和第二栅极层，沿垂直于所述外围堆叠层所在平面的方向，所述第一栅极层和所述第二栅极层交替设置。形成所述第一目标台阶的膜层对包括所述第一栅极层，所述第一栅极层通过所述第一接触柱与所述第一信号线电连接，所述第一栅极层被配置为形成所述第一电极。
上述实施例中，通过第一栅极层与第二栅极层交替设置，第一栅极层与第二栅极层正对以形成电容器，第一栅极层可形成电容器的第一电极。
在一些实施例中，所述半导体结构还包括第二接触柱和第二信号线，第二接触柱位于第二目标台阶的上方，形成所述第二目标台阶的膜层对包括所述第二栅极层，所述第二接触柱的一端与所述第二栅极层电连接，所述第二目标台阶为所述多个台阶中的一个台阶。所述第二信号线与所述第二接触柱的另一端电连接，所述第二信号线被配置为向所述第二栅极层传输第二电压信号，所述第二栅极层被配置为形成所述第二电极。
上述实施例中，第一栅极层和第二栅极层交替设置，相邻的第一栅极层与第二栅极层正对设置，以形成三维的类插指状的电容器。第一栅极层形成该电容器的第一电极，第二栅极层形成该电容器的第二电极，位于第一栅极层与第二栅极层之间的第一介质层作为该电容器的介质层，该电容器的单位面积的电容值较大，且电容器的设计电容值的精度较高。
在一些实施例中，所述半导体结构还包括覆盖所述外围堆叠层的第一保护层，所述第一接触柱和所述第二接触柱分别贯穿所述第一保护层与对应的栅极层电连接。
上述实施例中，通过设置覆盖外围堆叠层的第一保护层，后续在第一保护层远离外围堆叠层的一侧形成导电图案(例如，第一信号线和第二信号线)，第一保护层可实现导电图案与外围堆叠层中的栅极层的绝缘。
在一些实施例中，所述第一信号线和所述第二信号线设置于所述第一保护层远离所述外围堆叠层的一侧，且所述第一信号线与所述第二信号线的材料相同且同层设置。
上述实施例中，第一信号线与第二信号线的材料相同且同层设置，使得第一信号线和第二信号线可同步形成，可简化工艺步骤。
在一些实施例中，与多个所述第二栅极层电连接的多个所述第二接触柱，与同一条第二信号线电连接。
上述实施例中，采用同一条第二信号线向多个第二栅极层传输第二电压信号，可达到节省走线数量，减小走线区的面积占比的效果。
在一些实施例中，所述半导体结构还包括导电柱和第三信号线，所述导电柱贯穿所述外围堆叠层的所述多个膜层对，且与所述多个膜层对中的多个栅极层绝缘。第三信号线与所述导电柱电连接，所述第三信号线被配置为向所述导电柱传输第三电压信号，所述导电柱被配置为形成所述第二电极。
上述实施例中，通过导电柱贯穿外围堆叠层的多个膜层对，即导电柱贯穿多个栅极层，且导电柱与多个栅极层之间绝缘，以形成具有三维结构的电容器。多个栅极层形成该电容器的第一电极，导电柱形成该电容器的第二电极，导电柱与多个栅极层之间产生电容，通过将电容器由二维结构变为三维结构，可增加电容器沿其厚度方向的电容值，从而可增加电容器单位面积的电容值，有利于提高三维存储器的存储密度。并且，导电柱将多个膜层对中的栅极层串接起来，可提高外围堆叠层的结构强度，从而提高半导体结构在走线区的结构强度，有利于提高半导体结构的结构强度的均一性。
在一些实施例中，所述半导体结构还包括第二介质层，所述第二介质层为筒状结构，且贯穿所述外围堆叠层。所述第二介质层围绕所述导电柱。
上述实施例中，第二介质层可将导电柱与多个栅极层隔开，实现了导电柱与多个栅极层之间的绝缘。
在一些实施例中，所述第二介质层的材料包括铁电材料，和/或，所述第二介质层的介电常数的范围为25～35。
上述实施例中，第二介质层的介电常数较大，采用该第二介质层作为电容器的介质层，可进一步增加电容器的单位面积的电容值，从而有利于提高三维存储器的存储密度。
在一些实施例中，所述半导体结构包括多个所述导电柱，多个所述导电柱阵列式排布。多个所述导电柱与多条所述第三信号线电连接，多条所述第三信号线在所述外围堆叠层的同一侧电连接。
上述实施例中，通过多条第三信号线向多个导电柱传输第三电压信号，多个导电柱形成电容器的第二电极，有利于增大电容器的设计电容值。并且，多条第三信号线在外围堆叠层的同一侧电连接，以便于将多条第三信号线并联起来，这样可以达到节省走线数量，减小走线区的面积占比的效果。
在一些实施例中，所述半导体结构还包括第二保护层和连接部，第二保护层覆盖所述外围堆叠层。连接部贯穿所述第二保护层，且一端与所述导电柱电连接。其中，所述第三信号线设置于所述第二保护层远离所述外围堆叠层的一侧，所述第三信号线与所述连接部的另一端电连接。
上述实施例中，通过设置覆盖外围堆叠层的第二保护层，以在第二保护层远离外围堆叠层的一侧形成第三信号线，第二保护层可实现第三信号线与外围堆叠层中的栅极层的绝缘。并且，通过连接部可将导电柱和第三信号线连接起来。
在一些实施例中，所述第一信号线设置于所述第二保护层远离所述外围堆叠层的一侧，所述第三信号线与所述第一信号线的材料相同且同层设置。所述连接部与所述第一接触柱的材料相同。
上述实施例中，第一信号线与第三信号线的材料相同且同层设置，使得第一信号线和第三信号线可同步形成，可简化工艺步骤。并且，连接部与第一接触柱的材料相同，使得连接部和第一接触柱可同步形成，也可简化工艺步骤。
在一些实施例中，与多个所述栅极层电连接的多个所述第一接触柱，与同一条第一信号线电连接。
上述实施例中，采用同一条第一信号线向多个栅极层传输第一电压信号，可达到节省走线数量，减小走线区的面积占比的效果。
在一些实施例中，所述半导体结构还包括阵列区，所述半导体结构还包括设置于所述阵列区的存储堆叠层，所述存储堆叠层包括阵列式排布的多个存储单元。所述存储堆叠层包括交替设置的第三介质层和控制栅极层，所述外围堆叠层的多个第一介质层与所述存储堆叠层的多个第三介质层一一对应，相对应的第一介质层与第三介质层的材料相同且同层设置。所述外围堆叠层的多个栅极层与所述存储堆叠层的多个控制栅极层一一对应，相对应的栅极层与控制栅极层的材料相同且同层设置，且相互绝缘。
上述实施例中，外围堆叠层和存储堆叠层中相对应的第一介质层与第三介质层的材料相同且同层设置，即第一介质层和第三介质层由同一膜层形成；外围堆叠层和存储堆叠层中相对应的栅极层与控制栅极层的材料相同且同层设置，即栅极层和控制栅极层由同一膜层形成。也就是说，外围堆叠层的形成步骤兼容于存储堆叠层的形成步骤，有利于简化制备工艺；且电容器不占用其它导电层，有利于减少导电层在走线区的设置数量，也可减小走线区的面积占比，增大阵列区的面积占比，以提高三维存储器的存储密度；或通过减小走线区的面积，减小三维存储器的尺寸。
第二方面，提供了一种半导体结构的制备方法，该制备方法所应用的半导体结构包括走线区。该制备方法包括：在所述走线区形成外围堆叠层，所述外围堆叠层包括层叠设置的多个膜层对，所述膜层对包括第一介质层和栅极层，所述多个膜层对形成多个台阶。形成第一接触柱，所述第一接触柱位于第一目标台阶的上方，且一端与形成所述第一目标台阶的膜层对中的栅极层电连接。形成第一信号线，所述第一信号线与所述第一接触柱的另一端电连接，所述第一信号线被配置为向所述栅极层传输第一电压信号，所述栅极层被配置为形成电容器的第一电极。
本申请的上述实施例所提供的制备方法，在走线区形成外围堆叠层，该外围堆叠层包括层叠设置的多个膜层对，一个膜层对包括第一介质层和栅极层，多个膜层对形成多个台阶。在第一目标台阶的上方形成第一接触柱，且第一接触柱的一端与形成第一目标台阶的膜层对中的栅极层电连接。形成第一信号线，该第一信号线与第一接触柱的另一端电连接，第一信号线用于向栅极层传输第一电压信号，栅极层可形成电容器的第一电极。
通过形成面状的栅极层作为电容器的第一电极，有利于增加电容器的单位面积的电容值，在电容器的容值满足设计要求的基础上，有利于减小电容器的面积，即减小外围电路所占区域的面积，从而减小走线区的面积占比，增大阵列区的面积占比，以提高应用该半导体结构的三维存储器的存储密度。
在一些实施例中，所述多个膜层对中的多个栅极层包括第一栅极层和第二栅极层，沿垂直于所述外围堆叠层所在平面的方向，所述第一栅极层和所述第二栅极层交替设置。所述形成第一接触柱，包括：在所述第一目标台阶的上方形成第一接触柱，形成所述第一目标台阶的膜层对包括所述第一栅极层，所述第一接触柱的一端与所述第一栅极层电连接。
所述制备方法还包括：在所述形成第一接触柱的过程中，同步形成第二接触柱，所述第二接触柱位于第二目标台阶的上方，形成所述第二目标台阶的膜层对包括所述第二栅极层，所述第二接触柱的一端与所述第二栅极层电连接。在所述形成第一信号线的过程中，同步形成第二信号线，所述第二信号线与所述第二接触柱的另一端电连接。
上述实施例中，交替形成第一栅极层和第二栅极层，相邻的第一栅极层与第二栅极层正对设置，以形成三维的类插指状的电容器。第一栅极层形成该电容器的第一电极，第二栅极层形成该电容器的第二电极，位于第一栅极层与第二栅极层之间的第一介质层作为该电容器的介质层，该电容器的单位面积的电容值较大，且电容器的设计电容值的精度较高。
在一些实施例中，在所述走线区形成外围堆叠层之后，所述制备方法还包括：形成导电孔，所述导电孔贯穿所述外围堆叠层的所述多个膜层对。在所述导电孔的侧壁上形成第二介质层。在所述第二介质层的内侧形成导电柱。在所述形成第一信号线的过程中，同步形成第三信号线，所述第三信号线与所述导电柱电连接。
上述实施例中，形成贯穿外围堆叠层的多个膜层对的导电柱，即形成贯穿多个栅极层的导电柱，且导电柱与多个栅极层之间绝缘，以形成具有三维结构的电容器。多个栅极层形成该电容器的第一电极，导电柱形成该电容器的第二电极，导电柱与多个栅极层之间产生电容，通过增加电容器沿其厚度方向的电容值，可增加电容器沿其延展面的单位面积的电容值，从而有利于提高三维存储器的存储密度。
在一些实施例中，所述半导体结构还包括阵列区。所述制备方法还包括：在所述走线区形成外围堆叠层的过程中，在所述阵列区同步形成存储堆叠层。
上述实施例中，在走线区形成外围堆叠层的过程中，还在阵列区同步形成存储堆叠层，即外围堆叠层的形成步骤兼容于存储堆叠层的形成步骤，有利于简化制备工艺。
第三方面，提供了一种三维存储器，该三维存储器包括上述任一实施例所述的半导体结构。
第四方面，提供了一种电子设备，该电子设备包括电路板和上述实施例所述的三维存储器。所述三维存储器设置于所述电路板上，且与所述电路电连接。
可以理解地，本公开的上述实施例提供的三维存储器及电子设备，其所能达到的有益效果可参考上文中半导体结构的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对本申请一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本申请实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的电子设备的架构图；
图2为根据一些实施例的电子设备的爆炸图；
图3为根据一些实施例的三维存储器的俯视图；
图4为根据一些实施例的三维存储器的存储阵列的架构图；
图5为相关技术中的电容器的结构图；
图6为图3中的一种半导体结构在P1处的局部放大图；
图7为图6中的半导体结构在P2处的立体图；
图8为图6中的半导体结构沿剖面线A-A＇的局部剖视图；
图9为图6中的半导体结构沿剖面线B-B＇的局部剖视图；
图10为图3中的另一种半导体结构在P1处的局部放大图；
图11为图10中的半导体结构在P3处的立体图；
图12为图10中的半导体结构沿剖面线C-C＇的局部剖视图；
图13A为根据一些实施例的制备半导体结构的一种流程图；
图13B为根据一些实施例的制备半导体结构的另一种流程图；
图13C为根据一些实施例的制备半导体结构的又一种流程图；
图14A为根据一些实施例的制备初始堆叠层的步骤图；
图14B为根据一些实施例的制备外围堆叠层的步骤图；
图14C为根据一些实施例的制备第一接触柱的步骤图；
图14D为根据一些实施例的制备第二接触柱的步骤图；
图14E为根据一些实施例的制备第一信号线的步骤图；
图14F为根据一些实施例的制备第二信号线的步骤图；
图15A为根据一些实施例的制备半导体结构的一种流程图；
图15B为根据一些实施例的制备半导体结构的另一种流程图；
图16A为根据一些实施例的制备初始堆叠层的步骤图；
图16B为根据一些实施例的制备外围堆叠层的步骤图；
图16C为根据一些实施例的制备导电孔的步骤图；
图16D为根据一些实施例的制备第二介质层的步骤图；
图16E为根据一些实施例的制备导电柱和接触部的步骤图；
图16F为根据一些实施例的制备第一接触柱和连接部的步骤图；
图16G为根据一些实施例的制备第一信号线和第三信号线的步骤图。
具体实施方式
下面将结合附图，对本申请一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例性地”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本申请的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所申请的实施例并不必然限制于本文内容。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
在本申请的内容中，“在……上”、“上方”、和“之上”的含义应当以最宽泛的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”，还包括其间没有中间特征或层的在某物“上方”或“之上”的含义(即，直接在某物上)。
在本申请的内容中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本申请的一些实施例提供了一种电子设备，该电子设备例如可以为手机(mobilephone)、平板电脑(pad)、个人数字助理(personal digital assistant，简称PDA)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，简称VR)终端设备、增强现实(augmented reality，简称AR)终端设备、充电家用小型电器(例如豆浆机、扫地机器人)、无人机、雷达、航空航天设备和车载设备等不同类型的用户设备或者终端设备；该电子设备还可以为基站等网络设备。本申请的实施例对电子设备的具体形式不作特殊限制。
图1为根据一些实施例的电子设备的架构图。
如图1所示，电子设备1包括：存储装置11、处理器12、输入设备13、输出设备14等部件。本领域技术人员可以理解到，图1中示出的电子设备1的架构并不构成对该电子设备1的限定，该电子设备1可以包括比如图1所示的部件更多或更少的部件，或者可以组合如图1所示的部件中的某些部件，或者可以与如图1所示的部件布置不同。
其中，存储装置11用于存储软件程序以及模块。存储装置11主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备1的使用所创建的数据(比如音频数据、图像数据、电话本等)等。此外，存储装置11包括外存储器111和内存储器112。外存储器111和内存储器112存储的数据可以相互传输。外存储器111例如可以包括硬盘、U盘、软盘等。内存储器112例如可以包括随机存储器(Random Access Memory，简称RAM)、只读存储器(Read-Only Memory，简称ROM)等，其中，随机存储器例如可包括双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，简称DDR SDRAM)，其为主流的内存储器之一。
处理器12是该电子设备1的控制中心，利用各种接口和线路连接整个电子设备1的各个部分，通过运行或执行存储在存储装置11内的软件程序和/或模块，以及调用存储在存储装置11内的数据，执行电子设备1的各种功能和处理数据，从而对电子设备1进行整体监控。可选的，处理器12可以包括一个或多个处理单元。例如，处理器12可以包括应用处理器(application processor，AP)，调制解调处理器，图形处理器(graphics processingunit，GPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。例如，处理器12可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器12中。上述的应用处理器例如可以为中央处理器(central processing unit，CPU)。图1中以处理器12为CPU为例，CPU可以包括运算器121和控制器122。运算器121获取内存储器112存储的数据，并对内存储器112存储的数据进行处理，处理后的结果通常送回内存储器112。控制器122可以控制运算器121对数据进行处理，控制器122还可以控制外存储器置111和内存储器112存储数据或读取数据。
输入设备13用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。示例的，输入设备13可以包括触摸屏以及其他输入设备。触摸屏，也称为触摸面板，可收集用户在触摸屏上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触摸屏上或在触摸屏附近的操作)，并根据预先设定的程式驱动相应的连接装置。上述处理器12中的控制器122还可以控制输入设备13接收输入的信号或不接收输入的信号。此外，输入设备13接收到的输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入可以存储在内存储器112中。
输出设备14用于输出输入设备13的输入，并存储在内存储器112中的数据对应的信号。例如，输出设备14输出声音信号或视频信号。上述处理器12中的控制器122还可以控制输出设备14输出信号或不输出信号。
需要说明的是，图1中的粗箭头用于表示数据的传输，粗箭头的方向表示数据传输的方向。例如，输入设备13和内存储器112之间的单箭头表示输入设备13接收到的数据向内存储器112传输。又例如，运算器121和内存储器112之间的双箭头表示内存储器112存储的数据可以向运算器121传输，且运算器121处理后的数据可以向内存储器112传输。图1中的细箭头表示控制器122可以控制的部件。示例性地，控制器122可以对外存储器置111、内存储器112、运算器121、输入设备13和输出设备14等进行控制。
为了方便进一步对电子设备1的结构进行说明，以下以电子设备1为手机为例进行示例性介绍。
图2为根据一些实施例的电子设备的爆炸图。
参见图2，电子设备1还可以包括中框15、后壳16以及显示屏17。后壳16和显示屏17分别位于中框15的相对两侧，且中框15和显示屏17设置于后壳16内。中框15包括用于承载显示屏17的承载板150，以及绕承载板150一周的边框151。
继续参见图2，电子设备1还可以包括电路板18，该电路板18设置于承载板150的靠近后壳16的一侧，电子设备1中的一些部件(例如上述内存储器112)可以设置于电路板18上，内存储器112与电路板18电连接。
根据前文所述，内存储器112可以包括随机存储器、只读存储器等，按照工作原理进行划分，随机存储器还可以包括铁电存储器(Ferroelectric Random Access Memory，简称FeRAM)、相变存储器或磁性存储器。其中，铁电存储器具有存储数据非易失性，且存取速率快的特点，本文的以下实施例以铁电存储器为例进行示例性介绍。
图3为根据一些实施例的三维存储器的俯视图；图4为根据一些实施例的三维存储器的存储阵列的架构图。
参见图3和图4，上述铁电存储器为具有三维结构的三维存储器10，三维存储器10在X-Y平面中延伸，第一方向X和第二方向Y例如是三维存储器10所在平面中的两个正交方向。第三方向Z垂直于三维存储器10所在平面，即垂直于X-Y平面。
继续参见图3和图4，三维存储器10可以包括半导体结构100，及与半导体结构100耦接的源极层SL，例如，沿第三方向Z，半导体结构100位于源极层SL的上方。
需要说明的是，上述源极层SL可以包括半导体材料，半导体材料例如为单晶硅、单晶锗、III-V族化合物半导体材料、II-VI族化合物半导体材料以及其他合适的半导体材料。源极层SL可以部分或全部被掺杂。示例性地，源极层SL可以包括掺杂区，掺杂区由p型掺杂剂掺杂。源极层SL还可以包括非掺杂区。
再次参见图3和图4，半导体结构100包括阵列区A1和走线区A2，该半导体结构100可包括设置于阵列区A1的存储堆叠层D，该存储堆叠层D包括阵列式排布的多个存储单元U。沿第三方向Z，多个存储单元U形成一个存储单元串200，在X-Y平面中，多个存储单元串200可形成存储阵列，源极层SL可以与多个存储单元串200的源极耦接。
具体地，参见图4，存储单元U可以包括一个晶体管T，沿第三方向Z，多个晶体管T连接在一起形成了存储单元串200。
示例性地，如图4所示，晶体管T为铁电场效应晶体管(Ferroelectric Field-Effect Transistor，简称FeFET)，该铁电场效应晶体管的控制极与字线(WL1、WL2……WLm-1、WLm)电连接，源极与源极层SL电连接，漏极与位线(BL1、BL2……BLn-1、BLn)电连接，铁电场效应晶体管的栅介质层(也可以称为铁电层)的材料为铁电材料。铁电场效应晶体管通过电压脉冲改变铁电层的极性存储数据，并通过读取晶体管的电流来得到存储数据，其读取机制为非破坏性，并具有较高的密度。
需要说明的是，图4中存储单元串200的晶体管T的数目仅是示意性的，本申请实施例提供的三维存储器10的存储单元串200还可以包括其他数量的晶体管T，例如8、16、32、64。
半导体结构100还包括设置于走线区A2的外围电路、及输入/输出端(Input/Output，简称I/O)11，输入/输出端11可用于与上述的电路板18电连接。
其中，外围电路中包括MOM电容器，MOM电容器为外围电路中的关键器件之一，下面介绍相关技术中的一种MOM电容器。
图5为相关技术中的电容器的结构图。
如图5所示，半导体结构100＇包括堆叠设置的多个导电层M＇，每个导电层M＇包括多条电极线L＇，位于同一导电层M＇的电极线L＇的边沿之间可产生电容，基于此，通过电极线L＇之间周期性互连可产生插值电容，半导体结构100＇即为MOM电容器。
本申请的发明人经研究发现，上述MOM电容器采用多个导电层M＇制备而成，且每个导电层M＇包括多条电极线L＇，由于电极线L＇之间的正对面积较小，使得MOM电容器的单位面积(沿X-Y平面)的电容值较小，为满足对MOM电容器的容值的设计要求，需要将MOM电容器的面积(沿X-Y平面)设置较大。
但是，结合图3，在X-Y平面中，MOM电容器所占区域的面积较大，会使外围电路所占区域的面积较大，进而使走线区A2在三维存储器10中的面积占比较大，相应地，使阵列区A1在三维存储器10中的面积占比较小，导致三维存储器10的存储密度较小。
为解决上述问题，本申请的一些实施例提供了一种半导体结构，图6为图3中的一种半导体结构在P1处的局部放大图；图7为图6中的半导体结构在P2处的立体图；图8为图6中的半导体结构沿剖面线A-A＇的局部剖视图；图9为图6中的半导体结构沿剖面线B-B＇的局部剖视图。
参见图6、图7和图8，半导体结构100包括设置于走线区A2的外围堆叠层101，该外围堆叠层101包括层叠设置的多个膜层对P，一个膜层对P包括层叠设置的第一介质层101a和栅极层101b，且多个膜层对P形成多个台阶S。
需要说明的是，沿第三方向Z，一个膜层对P形成一个台阶S，多个膜层对P形成多个台阶S。多个膜层对P中的一个膜层对P，可露出位于其下方的膜层对P的台阶S，以便于膜层对P的台阶S处的栅极层101b外接信号线。
并且，前文提到的设置于阵列区A1的存储堆叠层D，该存储堆叠层D包括交替设置的第三介质层和控制栅极层，外围堆叠层101的多个第一介质层101a与存储堆叠层D的多个第三介质层一一对应，相对应的第一介质层101a与第三介质层的材料相同且同层设置。外围堆叠层101的多个栅极层101b与存储堆叠层D的多个控制栅极层一一对应，相对应的栅极层101b与控制栅极层的材料相同且同层设置。例如，第一介质层101a与第三介质层的材料可均包括二氧化硅，栅极层101b与控制栅极层的材料可均包括钨，本申请的实施例不限于此。
例如，本申请的存储堆叠层D设置于阵列区A1，外围堆叠层101设置于走线区A2，外围堆叠层101与存储堆叠层D设置于不同的区域，二者之间是不连续的，即外围堆叠层101的栅极层101b与存储堆叠层D的控制栅极层之间相互绝缘。
半导体结构100还包括电容器(第一电容器)，该电容器包括第一电极和第二电极，下面结合图7和图8对该电容器的结构进行介绍。
如图7和图8所示，半导体结构100包括第一接触柱102和第一信号线103。
其中，第一接触柱102位于第一目标台阶S1的上方，第一接触柱102的一端与形成第一目标台阶S1的膜层对P中的栅极层101b电连接。
需要说明的是，“第一目标台阶S1”为多个台阶S中的一个台阶S，例如，每个第一接触柱102所要连接的一个栅极层101b，该栅极层101b所在的膜层对P形成一个“第一目标台阶S1”。
第一信号线103与第一接触柱102的另一端电连接。第一信号线103被配置为向栅极层101b传输第一电压信号，栅极层101b被配置为形成电容器的第一电极。
本申请的上述实施例所提供的半导体结构100，结合图5和图7，相较于线状的电容器，通过采用面状的栅极层101b作为电容器的第一电极，有利于增加电容器的单位面积(沿X-Y平面)的电容值，在电容器的容值满足设计要求的基础上，有利于减小电容器的面积(沿X-Y平面)，即减小外围电路所占区域的面积，从而减小走线区A2的面积占比，增大阵列区A1的面积占比，以提高应用该半导体结构100的三维存储器10的存储密度。
并且，外围堆叠层101和存储堆叠层D中相对应的第一介质层101a与第三介质层的材料相同且同层设置，即第一介质层101a和第三介质层由同一膜层形成。外围堆叠层101和存储堆叠层D中相对应的栅极层101b与控制栅极层的材料相同且同层设置，即栅极层101b和控制栅极层由同一膜层形成。也就是说，外围堆叠层101的形成步骤兼容于存储堆叠层D的形成步骤，有利于简化制备工艺；并且，电容器不占用其它导电层，有利于减少导电层在走线区A2的设置数量，可减小走线区A2的面积占比，增大阵列区A1的面积占比，以提高三维存储器10的存储密度；或通过减小走线区A2的面积，减小三维存储器10的尺寸。
在一些实施例中，如图7和图8所示，多个膜层对P中的多个栅极层101b包括第一栅极层G1和第二栅极层G2，沿垂直于外围堆叠层101所在平面的方向(即第三方向Z)，第一栅极层G1和第二栅极层G2交替设置，第一栅极层G1与第二栅极层G2在第三方向Z上正对以形成电容器。
并且，每个第一栅极层G1所在的膜层对P形成一个“第一目标台阶S1”，基于此，第一栅极层G1通过第一接触柱102与第一信号线103电连接，通过第一信号线103向第一栅极层G1传输第一电压信号，第一栅极层G1可形成电容器的第一电极。
在一些实施例中，如图7和图9所示，半导体结构100还包括第二接触柱104和第二信号线105。
其中，第二接触柱104位于第二目标台阶S2的上方，第二接触柱104的一端与形成第二目标台阶S2的膜层对P中的栅极层101b电连接。
需要说明的是，“第二目标台阶S2”为多个台阶S中的一个台阶S，例如，每个第二接触柱104所要连接的一个栅极层101b，该栅极层101b所在的膜层对P形成一个“第二目标台阶S2”。
并且，每个第二栅极层G2所在的膜层对P形成一个“第二目标台阶S2”，即第二接触柱104的一端与第二栅极层G2电连接。
第二信号线105与第二接触柱104的另一端电连接，第二信号线105被配置为向第二栅极层传输第二电压信号，第二栅极层G2被配置为形成电容器的第二电极。
本申请的上述实施例，在第三方向Z上第一栅极层G1和第二栅极层G2交替设置，相邻的第一栅极层G1与第二栅极层G2正对设置，以形成三维的类插指状的电容器。第一栅极层G1形成该电容器的第一电极，第二栅极层G2形成该电容器的第二电极，位于第一栅极层G1与第二栅极层G2之间的第一介质层101a作为该电容器的介质层，该电容器的单位面积的电容值较大，且电容器的设计电容值的精度较高。
并且，结合图5和图7，相较于线状的电容器，面状的第一栅极层G1和第二栅极层G2所形成的电容器，外围堆叠层101的结构强度较高，有利于提高半导体结构100在走线区A2的结构强度，从而有利于提高半导体结构100的结构强度的均一性。
示例性地，第一介质层101a的材料可包括二氧化硅，其介电常数为3.9，本申请的实施例不限于此。
在一些实施例中，如图8和图9所示，半导体结构100还包括覆盖外围堆叠层101的第一保护层106，第一接触柱102和第二接触柱104分别贯穿第一保护层106与对应的栅极层101b电连接。
通过设置覆盖外围堆叠层101的第一保护层106，后续在第一保护层106远离外围堆叠层101的一侧形成导电图案(例如，第一信号线103和第二信号线105)，第一保护层106可实现导电图案与外围堆叠层101中的栅极层101b的绝缘。
可以理解的是，第一接触柱102和第二接触柱104分别贯穿第一保护层106与对应的栅极层101b电连接，即第一接触柱102和第二接触柱104可在同一步骤下形成。例如，可在第一保护层106中形成第一接触孔和第二接触孔，第一接触孔和第二接触孔分别暴露对应的栅极层101b，然后，可采用同一沉积工艺，在第一接触孔和第二接触孔内沉积导电材料，形成第一接触柱102和第二接触柱104，第一接触柱102和第二接触柱104的材料可以是相同的。
在一些实施例中，如图8和图9所示，第一信号线103和第二信号线105设置于第一保护层106远离外围堆叠层101的一侧，第一信号线103与第二信号线105的材料相同且同层设置，使得第一信号线103和第二信号线105可同步形成，可简化工艺步骤。
在一些实施例中，如图7所示，与多个栅极层101b(多个第一栅极层G1)电连接的多个第一接触柱102，与同一条第一信号线103电连接。采用同一条第一信号线103向多个栅极层101b传输第一电压信号，可达到节省走线数量，减小走线区A2的面积占比的效果。
如图7所示，与多个栅极层101b(第二栅极层G2)电连接的多个第二接触柱104，与同一条第二信号线105电连接，可采用同一条第二信号线105通过多个第二接触柱104向多个栅极层101b传输第二电压信号，该多个栅极层101b形成电容器的第二电极。
本申请的上述实施例，电容器的设计电容值与接收第一电压信号的栅极层101b(第一栅极层G1)的层数、接收第二电压信号的栅极层101b(第二栅极层G2)的层数、第一栅极层G1与第二栅极层G2的正对面积成正比，因此，可通过调整栅极层101b的接线方式来调整接收第一电压信号的栅极层101b的层数、接收第二电压信号的栅极层101b的层数，和/或通过调整第一栅极层G1与第二栅极层G2的正对面积，来调整电容器的设计电容值。
本申请的发明人研究上述电容器发现，参见图7，沿第三方向Z，相邻的两个栅极层101b之间正对的部分会产生正对电容，并且，除位于最上方的栅极层101b外，任一栅极层101b在台阶S处的部分会与位于其上方的栅极层101b之间产生边沿电容，该电容器的设计电容值等于正对电容与边沿电容的和，该边沿电容会影响该电容器的设计电容值的精度。
为解决上述问题，在一些实施例中，如图7～图9所示，可将多个栅极层101b沿第一方向X的尺寸设置的较大，来增加相邻两个栅极层101b之间的正对面积，从而增加正对电容在设计电容值中的占比，减小边沿电容在设计电容值中的占比，以减小边沿电容对电容器的设计电容值的精度的影响。
本申请的一些实施例还提供了一种半导体结构，图10为图3中的另一种半导体结构在P1处的局部放大图；图11为图10中的半导体结构在P3处的立体图；图12为图10中的半导体结构沿剖面线C-C＇的局部剖视图。
参见图10、图11和图12，半导体结构100包括设置于走线区A2的外围堆叠层101，该外围堆叠层101包括层叠设置的多个膜层对P，一个膜层对P包括层叠设置的第一介质层101a和栅极层101b，且多个膜层对P形成多个台阶S。
需要说明的是，该外围堆叠层101的多个第一介质层101a也与存储堆叠层D的多个第三介质层一一对应，相对应的第一介质层101a与第三介质层的材料相同且同层设置。该外围堆叠层101的多个栅极层101b也与存储堆叠层D的多个控制栅极层一一对应，相对应的栅极层101b与控制栅极层的材料相同且同层设置，且相互绝缘。例如，第一介质层101a与第三介质层的材料可均包括二氧化硅，栅极层101b与控制栅极层的材料可均包括钨，本申请的实施例不限于此。
半导体结构100还包括电容器(第二电容器)，该电容器包括第一电极和第二电极，下面结合图11和图12对该电容器的结构进行介绍。
如图11和图12所示，半导体结构100包括第一接触柱102和第一信号线103。
其中，第一接触柱102位于第一目标台阶S1的上方，且第一接触柱102的一端与形成第一目标台阶S1的膜层对P中的栅极层101b电连接。
需要说明的是，“第一目标台阶S1”为多个台阶S中的一个台阶S，例如，每个第一接触柱102所要连接的一个栅极层101b，该栅极层101b所在的膜层对P形成一个“第一目标台阶S1”。
第一信号线103与第一接触柱102的另一端电连接。第一信号线103被配置为向栅极层101b传输第一电压信号，栅极层101b被配置为形成电容器的第一电极。
示例性地，参考图11和图12，多个膜层对P所包括的多个栅极层101b，均通过第一接触柱102与第一信号线103电连接，即，该多个栅极层101b均形成电容器的第一电极。
本申请的上述实施例所提供的半导体结构100，通过采用面状的栅极层101b作为电容器的第一电极，有利于增加电容器的单位面积(沿X-Y平面)的电容值，在电容器的容值满足设计要求的基础上，有利于减小电容器的面积(沿X-Y平面)，即减小外围电路所占区域的面积，从而减小走线区A2的面积占比，增大阵列区A1的面积占比，提高三维存储器10的存储密度。
并且，外围堆叠层101和存储堆叠层D中相对应的第一介质层101a与第三介质层的材料相同且同层设置，即第一介质层101a和第三介质层由同一膜层形成。外围堆叠层101和存储堆叠层D中相对应的栅极层101b与控制栅极层的材料相同且同层设置，即栅极层101b和控制栅极层由同一膜层形成。也就是说，外围堆叠层101的形成步骤兼容于存储堆叠层D的形成步骤，有利于简化制备工艺；并且，电容器不占用其它导电层，有利于减少导电层在走线区A2的设置数量，可减小走线区A2的面积占比，增大阵列区A1的面积占比，以提高三维存储器10的存储密度；或通过减小走线区A2的面积，减小三维存储器10的尺寸。
在一些实施例中，如图11和图12所示，半导体结构100还包括导电柱107和第三信号线108。
其中，导电柱107贯穿外围堆叠层101的多个膜层对P，且该导电柱107与多个膜层对P中的多个栅极层101b绝缘。
需要说明的是，导电柱107贯穿外围堆叠层101中的所有膜层对P，且导电柱107不设置于台阶S处。
示例性地，导电柱107的材料可包括钨，本申请的实施例不限于此。
第三信号线108与导电柱107电连接，第三信号线108被配置为向导电柱107传输第三电压信号，导电柱107被配置为形成电容器的第二电极。
本申请的上述实施例，通过导电柱107贯穿外围堆叠层101的多个膜层对P，即沿第三方向Z，导电柱107贯穿多个栅极层101b，且导电柱107与多个栅极层101b之间绝缘，以形成具有三维结构的电容器。多个栅极层101b形成该电容器的第一电极，导电柱107形成该电容器的第二电极，导电柱107与多个栅极层101b之间产生电容，通过将电容器由二维结构变为三维结构，可增加电容器沿其厚度方向(第三方向Z)的电容值，从而可增加电容器的单位面积(沿X-Y平面)的电容值，有利于提高三维存储器10的存储密度。
并且，参考图3，相关技术中，半导体结构100在走线区A2会设置有虚拟存储阵列(dummy)，该虚拟存储阵列用于提高半导体结构100在走线区A2的结构强度，且该虚拟存储阵列不需要外接信号线来接收电压信号。而本申请中，参见图11，将虚拟存储阵列替换成导电柱107，导电柱107既可用于形成电容器的第二电极，又可将多个膜层对P中的栅极层101b串接起来，可提高外围堆叠层101的结构强度，从而提高半导体结构100在走线区A2的结构强度，有利于提高半导体结构100的结构强度的均一性。
此外，该电容器的设计电容值较高，可用作滤波电容器。
在一些实施例中，如图11和图12所示，半导体结构100还包括第二介质层109，第二介质层109为筒状结构，且第二介质层109贯穿外围堆叠层101，并围绕导电柱107设置。第二介质层109可将导电柱107与多个栅极层101b隔开，实现了导电柱107与多个栅极层101b之间的绝缘。
示例性地，第二介质层109的材料可包括铁电材料，例如，第二介质层109的材料可包括铪锆氧(Hafnium Zirconium Oxide，简称HZO)。和/或，第二介质层109的介电常数的范围为25～35，例如，第二介质层109的介电常数为25、28、30、32或35。该第二介质层109的介电常数较大，采用该第二介质层109作为电容器的介质层，可进一步增加电容器的单位面积(沿X-Y平面)的电容值，从而有利于提高三维存储器10的存储密度。
在一些实施例中，如图12所示，半导体结构100还包括第二保护层110和连接部CT。其中，第二保护层110覆盖外围堆叠层101，连接部CT贯穿第二保护层110，且连接部CT的一端与导电柱107电连接。
通过设置覆盖外围堆叠层101的第二保护层110，以在第二保护层110远离外围堆叠层101的一侧形成第三信号线108，第二保护层110可实现第三信号线108与外围堆叠层101中的栅极层101b的绝缘。
如图12所示，第三信号线108设置于第二保护层110远离外围堆叠层101的一侧，第三信号线108与连接部CT的另一端电连接，以通过连接部CT将导电柱107和第三信号线108连接起来。
在一些实施例中，如图12所示，第一信号线103也设置于第二保护层110远离外围堆叠层101的一侧，第三信号线108与第一信号线103的材料相同且同层设置，使得第一信号线103和第三信号线108可同步形成，可简化工艺步骤。
并且，如图12所示，连接部CT与第一接触柱102的材料相同，使得连接部CT和第一接触柱102可同步形成，也可简化工艺步骤。
可以理解的是，连接部CT贯穿第二保护层110与导电柱107电连接，第一接触柱102也贯穿第二保护层110与栅极层101b电连接，即连接部CT和第一接触柱102可在同一步骤下形成。例如，可在第一保护层106中形成第一接触孔和第三接触孔，第一接触孔暴露栅极层101b，第三接触孔暴露导电柱107，然后，可采用同一沉积工艺，在第一接触孔和第三接触孔内沉积导电材料，形成第一接触柱102和连接部CT。
在一些实施例中，如图11和图12所示，与多个栅极层101b电连接的多个第一接触柱102，与同一条第一信号线103电连接。采用同一条第一信号线103向多个栅极层101b传输第一电压信号，可达到节省走线数量，减小走线区A2的面积占比的效果。
在一些实施例中，如图10和图11所示，半导体结构100包括多个导电柱107，多个导电柱107呈阵列式排布。例如，多个导电柱107呈阵列式排布的行方向为第一方向X，列方向为第二方向Y，图11以多个导电柱107包括6行和6列，共计36个导电柱为例进行示意，本申请的实施例不限于此。
多个导电柱107与多条第三信号线108电连接，多条第三信号线108在外围堆叠层101的同一侧电连接。
通过多条第三信号线108向多个导电柱107传输第三电压信号，多个导电柱107形成电容器的第二电极，有利于增大电容器的设计电容值。并且，多条第三信号线108在外围堆叠层101的同一侧电连接，以便于将多条第三信号线108并联起来，这样可以达到节省走线数量，减小走线区A2的面积占比的效果。
本申请的上述实施例，电容器的设计电容值与导电柱107的数量、导电柱107所贯穿的栅极层101b的有效层数(“有效层数”是指：与第一信号线103连接的栅极层101b的层数)成正比，可调整导电柱107的数量和/或导电柱107所贯穿的栅极层101b的有效层数，调整电容器的设计电容值，以及电容器的长度、宽度和高度，以满足走线区A2设计需求和版图布局的面积要求。
本申请的以上各实施例提供了两种电容器的结构设计，本申请的发明人对该两种电容器的单位面积的电容值进行仿真测试，得到如下结果(见下表1)。可以理解的是，本申请的以上各实施例包括但不限于上述两种电容器的结构设计。
第一电容器 第二电容器
单位面积的电容值(F/100nm2) 2.95e-16 1.31e-16
边沿电容(F/600nm×2880nm×11) 0 1.11e-13
表1
表1中，“单位面积的电容值”是指，沿X-Y平面，电容器中每100nm2的电容值；“边沿电容”是指，电容器所包括的11个台阶S所产生的电容的和，且台阶S沿第一方向X的尺寸为600nm，沿第二方向Y的尺寸为2880nm。
根据表1可知，第一电容器的设计电容值等于，第一电容器的单位面积的电容值与面积的乘积；第二电容器的设计电容值等于，第二电容器的单位面积的电容值与面积的乘积，加上第二电容器的边沿电容。
本申请的一些实施例提供了一种半导体结构的制备方法，图13A为根据一些实施例的制备半导体结构的一种流程图；图13B为根据一些实施例的制备半导体结构的另一种流程图；图13C为根据一些实施例的制备半导体结构的又一种流程图；图14A为根据一些实施例的制备初始堆叠层的步骤图；图14B为根据一些实施例的制备外围堆叠层的步骤图；图14C为根据一些实施例的制备第一接触柱的步骤图；图14D为根据一些实施例的制备第二接触柱的步骤图；图14E为根据一些实施例的制备第一信号线的步骤图；图14F为根据一些实施例的制备第二信号线的步骤图。
如图13A所示，该制备方法包括如下S10～S30：
S10：如图14A和图14B所示，在走线区A2形成外围堆叠层101，该外围堆叠层101包括层叠设置的多个膜层对P，一个膜层对P包括层叠设置的第一介质层101a和栅极层101b，且多个膜层对P形成多个台阶S。
示例性地，上述S10可包括如下步骤：
如图14A所示，在走线区A2形成初始堆叠层101＇，该初始堆叠层101＇包括层叠设置的多个膜层对P，一个膜层对P包括层叠设置的第一介质层101a和栅极层101b。
如图14B所示，刻蚀初始堆叠层101＇的多个膜层对P，以形成多个台阶S，得到外围堆叠层101。
需要说明的是，在走线区A2形成外围堆叠层101的过程中，还在阵列区A1同步形成存储堆叠层D。
S20：如图14C所示，形成第一接触柱102，该第一接触柱102位于第一目标台阶S1的上方，且第一接触柱102的一端与形成第一目标台阶S1的膜层对P中的栅极层101b电连接。
需要说明的是，多个膜层对P中的多个栅极层101b包括第一栅极层G1和第二栅极层G2，沿垂直于外围堆叠层101所在平面的方向(即第三方向Z)，第一栅极层G1和第二栅极层G2交替设置。
基于此，如图13B所示，上述S20可包括如下S201：
S201：如图14C所示，在第一目标台阶S1的上方形成第一接触柱102，形成第一目标台阶S1的膜层对P包括第一栅极层G1，第一接触柱102的一端与第一栅极层G1电连接。
并且，如图13C所示，该制备方法还包括如下步骤：
结合图14C和图14D，在形成第一接触柱102的过程中，还同步形成第二接触柱104，该第二接触柱104位于第二目标台阶S2的上方，形成第二目标台阶S2的膜层对P包括第二栅极层G2，第二接触柱104的一端与第二栅极层G2电连接。
S30：如图14E所示，形成第一信号线103，该第一信号线103与第一接触柱102的另一端电连接，第一信号线103被配置为向栅极层101b(第一栅极层G1)传输第一电压信号，栅极层101b(第一栅极层G1)被配置为形成电容器的第一电极。
并且，如图13C所示，该制备方法还包括如下步骤：
结合图14E和图14F，在形成第一信号线103的过程中，还同步形成第二信号线105，该第二信号线105与第二接触柱104的另一端电连接，第二信号线105被配置为向第二栅极层G2传输第二电压信号，第二栅极层G2被配置为形成电容器的第一电极。
本申请的上述实施例所提供的制备方法，在走线区A2形成外围堆叠层101的过程中，还在阵列区A1同步形成存储堆叠层D，即外围堆叠层101的形成步骤兼容于存储堆叠层D的形成步骤，有利于简化制备工艺。示例性地，可采用同一构图工艺，例如，采用同一光刻工艺，利用同一光罩形成外围堆叠层101和存储堆叠层D，不需要额外增加光罩，可简化制备工艺，降低该制备工艺的成本。
并且，在第三方向Z上，交替形成第一栅极层G1和第二栅极层G2，相邻的第一栅极层G1与第二栅极层G2正对设置，以形成三维的类插指状的电容器。第一栅极层G1形成该电容器的第一电极，第二栅极层G2形成该电容器的第二电极，位于第一栅极层G1与第二栅极层G2之间的第一介质层101a作为该电容器的介质层，该电容器的单位面积的电容值较大，且电容器的设计电容值的精度较高。
此外，相较于线状的电容器，形成面状的第一栅极层G1和第二栅极层G2，有利于增加电容器的单位面积的电容值，并且，外围堆叠层101的结构强度较高，有利于提高半导体结构100在走线区A2的结构强度，从而有利于提高半导体结构100的结构强度的均一性。
本申请的一些实施例还提供了一种半导体结构的制备方法，图15A为根据一些实施例的制备半导体结构的一种流程图；图15B为根据一些实施例的制备半导体结构的另一种流程图；图16A为根据一些实施例的制备初始堆叠层的步骤图；图16B为根据一些实施例的制备外围堆叠层的步骤图；图16C为根据一些实施例的制备导电孔的步骤图；图16D为根据一些实施例的制备第二介质层的步骤图；图16E为根据一些实施例的制备导电柱和接触部的步骤图；图16F为根据一些实施例的制备第一接触柱和连接部的步骤图；图16G为根据一些实施例的制备第一信号线和第三信号线的步骤图。
如图15A所示，该制备方法包括如下S10＇～S30＇：
S10＇：如图16A和图16B所示，在走线区A2形成外围堆叠层101，该外围堆叠层101包括层叠设置的多个膜层对P，一个膜层对P包括层叠设置的第一介质层101a和栅极层101b，且多个膜层对P形成多个台阶S。
示例性地，上述S10＇可包括如下步骤：
如图16A所示，在走线区A2形成初始堆叠层101＇，该初始堆叠层101＇包括层叠设置的多个膜层对P，一个膜层对P包括层叠设置的第一介质层101a和栅极层101b。
如图16B所示，刻蚀初始堆叠层101＇的多个膜层对P，以形成多个台阶S，得到外围堆叠层101。
需要说明的是，在走线区A2形成外围堆叠层101的过程中，还在阵列区A1同步形成存储堆叠层D。
在一些实施例中，如图15B所示，在上述S10＇之后，该制备方法还包括如下S11＇～S13＇：
S11＇：如图16C所示，形成导电孔H1，该导电孔H1贯穿外围堆叠层101的多个膜层对P。
需要说明的是，导电孔H1贯穿外围堆叠层101中的所有膜层对P，且导电孔H1不设置于台阶S处。
S12＇：如图16D所示，在导电孔H1的侧壁上形成第二介质层109。
S13＇：如图16E所示，在第二介质层109的内侧形成导电柱107。
示例性地，可在第二介质层109的内侧沉积导电材料，以形成导电柱107，并且，在导电柱107的顶部沉积导电材料，形成与导电柱107连接的接触部C，该接触部C的径向尺寸要大于导电柱107的径向尺寸，以便于后续形成的连接部与接触部C对准并连接，从而实现连接部与导电柱107的电连接。
S20＇：如图16F所示，形成第一接触柱102，该第一接触柱102位于第一目标台阶S1的上方，且第一接触柱102的一端与形成第一目标台阶S1的膜层对P中的栅极层101b电连接。
示例性地，如图16F所示，多个膜层对P所包括的多个栅极层101b，均与第一接触柱102电连接。
并且，如图16F所示，在形成第一接触柱102的过程中，还同步形成连接部CT，连接部CT与位于导电柱107顶部的接触部C连接，以实现连接部CT与导电柱107的电连接。
S30＇：如图16G所示，形成第一信号线103，该第一信号线103与第一接触柱102的另一端电连接，第一信号线103被配置为向栅极层101b传输第一电压信号，栅极层101b被配置为形成电容器的第一电极。
如图15B所示，该制备方法还包括如下步骤：
如图16G所示，在形成第一信号线103的过程中，还同步形成第三信号线108，该第三信号线108与导电柱107电连接，例如，第三信号线108可通过连接部CT和接触部C与导电柱107电连接。第三信号线108被配置为向导电柱107传输第三电压信号，导电柱107被配置为形成电容器的第二电极。
本申请的上述实施例所提供的制备方法，在走线区A2形成外围堆叠层101的过程中，还在阵列区A1同步形成存储堆叠层D，即外围堆叠层101的形成步骤兼容于存储堆叠层D的形成步骤，有利于简化制备工艺。示例性地，可采用同一构图工艺，例如，采用同一光刻工艺，利用同一光罩形成外围堆叠层101和存储堆叠层D，不需要额外增加光罩，可简化制备工艺，降低该制备工艺的成本。
并且，形成贯穿外围堆叠层101的多个膜层对P的导电柱107，即沿第三方向Z，形成贯穿多个栅极层101b的导电柱107，且导电柱107与多个栅极层101b之间绝缘，以形成具有三维结构的电容器。多个栅极层101b形成该电容器的第一电极，导电柱107形成该电容器的第二电极，导电柱107与多个栅极层101b之间产生电容，通过增加电容器沿第三方向Z的电容值，可增加电容器的单位面积(沿X-Y平面)的电容值，从而有利于提高三维存储器10的存储密度。
并且，结合图16G，导电柱107既可用于形成电容器的第二电极，又可将多个膜层对P中的栅极层101b串接起来，可提高外围堆叠层101的结构强度，从而提高半导体结构100在走线区A2的结构强度，有利于提高半导体结构100的结构强度的均一性。
本申请的以上各实施例提供了两种半导体结构的制备方法，可以理解的是，本申请的以上各实施例包括但不限于上述两种制备方法。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括走线区；
所述半导体结构包括：
外围堆叠层，设置于所述走线区，包括层叠设置的多个膜层对；所述膜层对包括第一介质层和栅极层，所述多个膜层对形成多个台阶；
电容器，包括第一电极和第二电极；
第一接触柱，位于第一目标台阶的上方，且一端与形成所述第一目标台阶的膜层对中的栅极层电连接；所述第一目标台阶为所述多个台阶中的一个台阶；
第一信号线，所述第一信号线与所述第一接触柱的另一端电连接；所述第一信号线被配置为向所述栅极层传输第一电压信号，所述栅极层被配置为形成所述第一电极。
2.根据权利要求1所述的半导体结构，其特征在于，所述多个膜层对中的多个栅极层包括第一栅极层和第二栅极层，沿垂直于所述外围堆叠层所在平面的方向，所述第一栅极层和所述第二栅极层交替设置；
形成所述第一目标台阶的膜层对包括所述第一栅极层，所述第一栅极层通过所述第一接触柱与所述第一信号线电连接，所述第一栅极层被配置为形成所述第一电极。
3.根据权利要求2所述的半导体结构，其特征在于，还包括：
第二接触柱，位于第二目标台阶的上方；形成所述第二目标台阶的膜层对包括所述第二栅极层，所述第二接触柱的一端与所述第二栅极层电连接；所述第二目标台阶为所述多个台阶中的一个台阶；
第二信号线，所述第二信号线与所述第二接触柱的另一端电连接；所述第二信号线被配置为向所述第二栅极层传输第二电压信号，所述第二栅极层被配置为形成所述第二电极。
4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括覆盖所述外围堆叠层的第一保护层，所述第一接触柱和所述第二接触柱分别贯穿所述第一保护层与对应的栅极层电连接。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一信号线和所述第二信号线设置于所述第一保护层远离所述外围堆叠层的一侧，且所述第一信号线与所述第二信号线的材料相同且同层设置。
6.根据权利要求3所述的半导体结构，其特征在于，与多个所述第二栅极层电连接的多个所述第二接触柱，与同一条第二信号线电连接。
7.根据权利要求1所述的半导体结构，其特征在于，还包括：
导电柱，所述导电柱贯穿所述外围堆叠层的所述多个膜层对，且与所述多个膜层对中的多个栅极层绝缘；
第三信号线，与所述导电柱电连接；所述第三信号线被配置为向所述导电柱传输第三电压信号，所述导电柱被配置为形成所述第二电极。
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括第二介质层，所述第二介质层为筒状结构，且贯穿所述外围堆叠层；所述第二介质层围绕所述导电柱。
9.根据权利要求8所述的半导体结构，其特征在于，所述第二介质层的材料包括铁电材料，和/或，所述第二介质层的介电常数的范围为25～35。
10.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构包括多个所述导电柱，多个所述导电柱阵列式排布；
多个所述导电柱与多条所述第三信号线电连接，多条所述第三信号线在所述外围堆叠层的同一侧电连接。
11.根据权利要求7所述的半导体结构，其特征在于，还包括：
第二保护层，覆盖所述外围堆叠层；
连接部，贯穿所述第二保护层，且一端与所述导电柱电连接；
其中，所述第三信号线设置于所述第二保护层远离所述外围堆叠层的一侧，所述第三信号线与所述连接部的另一端电连接。
12.根据权利要求11所述的半导体结构，其特征在于，所述第一信号线设置于所述第二保护层远离所述外围堆叠层的一侧，所述第三信号线与所述第一信号线的材料相同且同层设置；
所述连接部与所述第一接触柱的材料相同。
13.根据权利要求1～12中任一项所述的半导体结构，其特征在于，与多个所述栅极层电连接的多个所述第一接触柱，与同一条第一信号线电连接。
14.根据权利要求1～12中任一项所述的半导体结构，其特征在于，还包括阵列区；
所述半导体结构还包括设置于所述阵列区的存储堆叠层，所述存储堆叠层包括阵列式排布的多个存储单元；
所述存储堆叠层包括交替设置的第三介质层和控制栅极层；所述外围堆叠层的多个第一介质层与所述存储堆叠层的多个第三介质层一一对应，相对应的第一介质层与第三介质层的材料相同且同层设置；所述外围堆叠层的多个栅极层与所述存储堆叠层的多个控制栅极层一一对应，相对应的栅极层与控制栅极层的材料相同且同层设置，且相互绝缘。
15.一种半导体结构的制备方法，其特征在于，所述半导体结构包括走线区；
所述制备方法包括：
在所述走线区形成外围堆叠层，所述外围堆叠层包括层叠设置的多个膜层对，所述膜层对包括第一介质层和栅极层，所述多个膜层对形成多个台阶；
形成第一接触柱，所述第一接触柱位于第一目标台阶的上方，且一端与形成所述第一目标台阶的膜层对中的栅极层电连接；
形成第一信号线，所述第一信号线与所述第一接触柱的另一端电连接；所述第一信号线被配置为向所述栅极层传输第一电压信号，所述栅极层被配置为形成电容器的第一电极。
16.根据权利要求15所述的制备方法，其特征在于，所述多个膜层对中的多个栅极层包括第一栅极层和第二栅极层，沿垂直于所述外围堆叠层所在平面的方向，所述第一栅极层和所述第二栅极层交替设置；
所述形成第一接触柱，包括：
在所述第一目标台阶的上方形成第一接触柱；形成所述第一目标台阶的膜层对包括所述第一栅极层，所述第一接触柱的一端与所述第一栅极层电连接；
所述制备方法还包括：
在所述形成第一接触柱的过程中，同步形成第二接触柱；所述第二接触柱位于第二目标台阶的上方，形成所述第二目标台阶的膜层对包括所述第二栅极层，所述第二接触柱的一端与所述第二栅极层电连接；
在所述形成第一信号线的过程中，同步形成第二信号线；所述第二信号线与所述第二接触柱的另一端电连接。
17.根据权利要求15所述的制备方法，其特征在于，在所述走线区形成外围堆叠层之后，所述制备方法还包括：
形成导电孔，所述导电孔贯穿所述外围堆叠层的所述多个膜层对；
在所述导电孔的侧壁上形成第二介质层；
在所述第二介质层的内侧形成导电柱；
在所述形成第一信号线的过程中，同步形成第三信号线；所述第三信号线与所述导电柱电连接。
18.根据权利要求15～17中任一项所述的制备方法，其特征在于，所述半导体结构还包括阵列区；
所述制备方法还包括：
在所述走线区形成外围堆叠层的过程中，在所述阵列区同步形成存储堆叠层。
19.一种三维存储器，其特征在于，包括：如权利要求1～14中任一项所述的半导体结构。
20.一种电子设备，其特征在于，包括：
电路板；
如权利要求19所述的三维存储器，所述三维存储器设置于所述电路板上，且与所述电路电连接。
CN202210357044.4A 2022-04-06 2022-04-06 半导体结构及其制备方法、三维存储器、电子设备 Pending CN116940110A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210357044.4A CN116940110A (zh) 2022-04-06 2022-04-06 半导体结构及其制备方法、三维存储器、电子设备
PCT/CN2023/082332 WO2023193591A1 (zh) 2022-04-06 2023-03-17 半导体结构及其制备方法、三维存储器、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210357044.4A CN116940110A (zh) 2022-04-06 2022-04-06 半导体结构及其制备方法、三维存储器、电子设备

Publications (1)

Publication Number Publication Date
CN116940110A true CN116940110A (zh) 2023-10-24

Family

ID=88243958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210357044.4A Pending CN116940110A (zh) 2022-04-06 2022-04-06 半导体结构及其制备方法、三维存储器、电子设备

Country Status (2)

Country Link
CN (1) CN116940110A (zh)
WO (1) WO2023193591A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956968B2 (en) * 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
JP6430302B2 (ja) * 2015-03-13 2018-11-28 東芝メモリ株式会社 不揮発性半導体記憶装置
EP3262680B1 (en) * 2015-06-15 2019-08-21 SanDisk Technologies LLC Passive devices for integration with three-dimensional memory devices
KR20180126914A (ko) * 2017-05-19 2018-11-28 에스케이하이닉스 주식회사 캐패시터를 구비하는 반도체 메모리 장치
CN113782538B (zh) * 2021-09-07 2023-12-26 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
WO2023193591A1 (zh) 2023-10-12

Similar Documents

Publication Publication Date Title
JP2778977B2 (ja) 半導体装置及びその製造方法
US20200295042A1 (en) Semiconductor devices
US9419008B2 (en) Method of fabricating semiconductor devices having vertical cells
TWI566447B (zh) 具有三維反及記憶體之電容器
US8592912B2 (en) Semiconductor device and method of fabricating the same
US8372724B2 (en) Device and manufacturing method thereof
JP2519569B2 (ja) 半導体記憶装置およびその製造方法
US9087790B2 (en) Method of fabricating three-dimensional semiconductor device and three-dimensional semiconductor device fabricated using the same
CN111435661A (zh) 3d 1t1c堆叠dram结构及制造方法
JPH0221652A (ja) 半導体記憶装置
KR20130020333A (ko) 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9224741B2 (en) Semiconductor devices including vertical transistors, electronic systems including the same and methods of manufacturing the same
CN108155173A (zh) 包括位线的半导体器件
KR20160035407A (ko) 반도체 장치 및 그 제조 방법
JPH02156566A (ja) 半導体記憶装置およびその製造方法
CN116940110A (zh) 半导体结构及其制备方法、三维存储器、电子设备
KR20120121727A (ko) 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템
US20120286351A1 (en) Cell array
US20210358915A1 (en) Microelectronic devices including decoupling capacitors, and related apparatuses, electronic systems, and methods
WO2024055685A1 (zh) 铁电存储器、三维集成电路、电子设备
WO2023245818A1 (zh) 半导体结构及其制造方法、存储芯片、电子设备
CN116686403A (zh) 一种铁电存储器及电子设备
WO2022228281A1 (zh) 一种三维存储器、芯片封装结构及电子设备
WO2023245817A1 (zh) 半导体结构及其制造方法、存储芯片、电子设备
CN118742020A (zh) 三维存储阵列及其制备方法、存储器、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication