CN116936525A - 一种环形电容及其制备方法、电容阵列及其制备方法 - Google Patents
一种环形电容及其制备方法、电容阵列及其制备方法 Download PDFInfo
- Publication number
- CN116936525A CN116936525A CN202310878615.3A CN202310878615A CN116936525A CN 116936525 A CN116936525 A CN 116936525A CN 202310878615 A CN202310878615 A CN 202310878615A CN 116936525 A CN116936525 A CN 116936525A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric substrate
- thin film
- film transistor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 120
- 238000002360 preparation method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 239000010410 layer Substances 0.000 claims description 242
- 239000010409 thin film Substances 0.000 claims description 72
- 239000000463 material Substances 0.000 claims description 50
- 239000011229 interlayer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供一种环形电容，其包括介质基板、第一极板、电介质层和第二极板，其中，所述介质基板具有盲槽，所述第一极板、所述电介质层和所述第二极板均位于所述盲槽内，且三者填充所述盲槽；所述第一极板覆盖所述盲槽侧壁，所述电介质层覆盖所述第一极板，所述第二极板覆盖所述电介质层。
Description
技术领域
本公开属于微电子集成电路领域，具体涉及一种环形电容及其制备方法、电容阵列及其制备方法。
背景技术
目前常用的芯片互连技术主要包括:引线键合技术(WB)、载带自动焊接技术(TAB)、倒装焊接技术(FCB)、机械接触法等。
而现有技术中至少存在如下问题：1、在连接芯片时需要粘接剂，粘接剂会影响芯片的散热性能和高速性能；2、在高速检测器件时比较困难；3、制备工艺成本和设备比较昂贵。
基于上述问题，发明人提出了一种新的芯片间互连技术：将一种环形电容作为芯片与芯片之间的传递信号的载体，这种环形形状可以减少电容导电层截面积，同时这种新的芯片间互联技术可以降低工艺成本和器件的热应力，提高器件的信赖性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种可减少导电层截面积，降低工艺成本，同时可降低热应力的环形电容及其制备方法、电容阵列及其制备方法。
解决本发明/发明技术问题所采用的技术方案是一种环形电容，包括：包括介质基板、第一极板、电介质层和第二极板，其中，
所述介质基板具有盲槽，所述第一极板、所述电介质层和所述第二极板均位于所述盲槽内，且三者填充所述盲槽；所述第一极板覆盖所述盲槽侧壁，所述电介质层覆盖所述第一极板，所述第二极板覆盖所述电介质层。
优选的是，环形电容还包括设置在所述介质基板上的第一连接走线和第二连接走线；
所述第一连接走线和所述第二连接走线中的一者与所述第一极板连接，另一者与所述第二极板连接。
优选的是所述第一连接走线与所述第一极板直接连接，在所述第一连接走线背离所述介质基板的一侧设置有第一层间绝缘层，所述第二连接走线位于所述第一层间绝缘层背离所述介质基板的一侧，且所述第二连接走线通过管贯穿所述第一层间绝缘层的第一连接过孔与所述第二极板连接；或者，
所述第一连接走线与所述第二极板直接连接，在所述第一连接走线背离所述介质基板的一侧设置有第一层间绝缘层，所述第二连接走线位于所述第一层间绝缘层背离所述介质基板的一侧，且所述第二连接走线通过管贯穿所述第一层间绝缘层的第一连接过孔与所述第一极板连接。
优选的是，所述环形电容还包括位于所述第一连接走线和所述第二连接走线所在层背离所述介质基板一侧的保护层。
优选的是，所述介质基板具有沿其厚度方向相对设置的第一表面和第二表面；所述盲槽在所述第一表面所在平面的正投影为环形、圆形、椭圆形、多边形中的任意一种。
优选的是，一种电容阵列，其包括电连接的多个电容，所述电容上述环形电容，且各所述环形电容的介质基板共用。
优选的是，所述环形电容包括第一连接走线和第二连接走线，所述第一连接走线和所述第二连接走线所在层之间设置有第一层间绝缘层，且所述第二连接走线位于所述第一层间绝缘层背离所述第一连接走线的一侧；
所述电容阵列还包括第一引出线和第二引出线；所述第一引出线和所述第二引出线位于所述第一层间绝缘层背离所述介质基板的一侧，且各所述环形电容的第一连接走线均连接所述第一引出线，各所述环形电容的第二连接走线均连接所述第二引出线。
优选的是，所述电容阵列还包括位于所述第一层间绝缘层背离所述介质基板一侧的第一薄膜晶体管，所述第一薄膜晶体管的源极电连接所述第一引出走线，第一薄膜晶体管的漏极电连接所述第二引出走线。
优选的是，所述第一薄膜晶体管的源极和漏极与所述第一引出走线同层设置，所述第一薄膜晶体管的有源层和栅极依次设置在第一薄膜晶体管的源极和漏极背离所述介质基板的一侧。
优选的是，多个第二薄膜晶体管，位于同一列的所述环形电容的第一连接走线通过一个所述第二薄膜晶体管与所述第一引出线连接；
对于所述第一连接走线和与之连接的所述第二薄膜晶体管和所述第一引出线，所述第一连接走线连接所述第二薄膜晶体管的源极，所述第一引出线连接所述第二薄膜晶体管的漏极。
优选的是，所述第二薄膜晶体管的源极和漏极与所述第一引出走线同层设置，所述第二薄膜晶体管的有源层和栅极依次设置在第二薄膜晶体管的源极和漏极背离所述介质基板的一侧。
优选的是，还提供一种环形电容的制备方法，其包括：
提供一介质基板，所述介质基板具有盲槽；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述介质基板上形成第一导电层，所述第一导电层覆盖所述第二表面和所述盲槽侧壁；
形成第一电介质层，所述第一电介质层覆盖所述第一导电层；
形成覆盖所述电介质层，且填充所述盲槽的第二导电层；
去除位于所述第二表面上的第一导电层材料、第一电介质层材料和第二导电层材料，形成填充所述盲槽的环形电容的第一极板、电介质层和第二极板。
优选的是，所述形成覆盖所述电介质层，且填充所述盲槽的第二导电层的步骤包括：
在所述电介质层背离第一导电层的一侧形成导电薄膜，作为种子层，并对所述种子层进行电镀层进行电镀形成所述第二导电层。
优选的是，所述去除位于所述第二表面上的第一导电层材料、电介质层材料和第二导电层材料，形成填充所述盲槽的环形电容的第一极板、电介质和第二极板的步骤包括：采用化学机械抛光技术去除位于所述第二表面上的第一导电层材料、电介质层材料和第二导电层材料，以形成填充所述盲槽的环形电容的第一极板、电介质和第二极板。
优选的是，所述电容阵列的制备方法包括形成多个电容的步骤；所述电容的制备采用上述制备方法，所述多个电容的介质基板共用；
所述电容阵列的制备方法还包括：提供一介质基板，所述介质基板具有多个所述环形电容；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述介质基板的第二表面侧依次形成第一引线层、第一层间绝缘层、第二引线层；所述第一引线层包括多条电连接的所述第一连接走线；所述第二引线层包括多条电连接的所述第二连接走线、所述第一引出走线、所述第二引出走线、所述第一薄膜晶体管的源极和漏极、多个所述第二晶体管的源极和漏极；
在所述第二引线层背离介质基板的一侧形成保护层；
在第一层间绝缘层背离所述介质基板的一侧依次形成所述第一薄膜晶体管的有源层和栅极，以形成所述电容阵列。
优选的是，所述第一薄膜晶体管的源极电连接所述第一引出走线，第一薄膜晶体管的漏极电连接所述第二引出走线；
所述多个第二薄膜晶体管，位于同一列的所述环形电容的第一连接走线通过一个所述第二薄膜晶体管与所述第一引出线连接；
对于所述第一连接走线和与之连接的所述第二薄膜晶体管和所述第一引出线，所述第一连接走线连接所述第二薄膜晶体管的源极，所述第一引出线连接所述第二薄膜晶体管的漏极。
优选的是，所述保护层覆盖所述引线层的至少部分区域。
附图说明
图1为本公开提供的环形电容的制备流程图；
图2a为本公开提供的制备环形电容过程中步骤S11的结构示意图；
图2b为本公开提供的制备环形电容过程中步骤S12-S14的结构示意图；
图2c为本公开提供的环形电容结构示意图；
图3为本公开提供的一种电容阵列的制备流程图；
图4a为本公开提供的制备一种电容阵列过程中步骤S21的结构示意图；
图4b为本公开提供的制备一种电容阵列过程中步骤S22-S24的结构示意图；
图4c为本公开提供的制备一种电容阵列过程中步骤S25的结构示意图；
图4d为本公开提供的制备一种电容阵列过程中步骤S26的结构示意图；
图4e为本公开提供的制备一种电容阵列过程中步骤S27的结构示意图；
图4f为本公开提供的制备一种电容阵列过程中步骤S28的结构示意图；
图4g为本公开提供的制备一种电容阵列过程中步骤S29的结构示意图；
图4h为本公开提供的一种电容阵列的结构示意图；
图5a为本公开提供的图4f中电容阵列的俯视图；
图5b为本公开提供的图4h中电容阵列(不包含保护层9)的俯视图；
图5c为本公开提供的图5b中电容阵列(不包含保护层9)的侧视图；
图6为本公开提供的另一种电容阵列的结构示意图；
图7为本公开提供的另一种电容阵列的结构示意图；
图8为本公开提供的另一种电容阵列的结构示意图；
图9为本公开提供的另一种电容阵列的结构示意图；
其中附图标记为：100、环形电容；200、电容阵列；2001、第一引线层；1、介质基板；2、盲槽；3、第一极板；4、电介质层；5、第二极板；301、第一导电层；401、第一电介质层；501、第二导电层；601、第一连接走线；602、第一引出走线；7、第一层间绝缘层；701、第一连接过孔；701、第二连接过孔；801、第二连接走线；802、第二引出走线；9、保护层；10、第一薄膜晶体管；101、第一薄膜晶体管的源极；102、第一薄膜晶体管的漏极；103、第一薄膜晶体管的有源层；104、第一薄膜晶体管的栅极；11、第二薄膜晶体管；111、第二薄膜晶体管的源极；112、第二薄膜晶体管的漏极。
具体实施方式
为使本领域技术人员更好地理解本发明/发明的技术方案，下面结合附图和具体实施方式对本发明/发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
第一方面，本公开实施例提供一种环形电容100，该环形电容100包括：介质基板1、第一极板3、电介质层4和第二极板5，其中，介质基板1具有盲槽2，第一极板3、电介质层4和第二极板5均位于盲槽2内，且三者填充盲槽；第一极板3覆盖盲槽2侧壁，电介质层4覆盖第一极板3，第二极板5覆盖电介质层4。这种环形电容可以减少导电层截面积降低工艺成本和器件的热应力，提高器件的信赖性。
在一些示例中，本公开实施例中的介质基板为玻璃基。
在一些示例中，本公开实施例的环形电容不仅包括上述结构，而且还可以包括第一连接走线601和第二连接走线801，第一连接走线601和第二连接走线801中的一者与第一极板3连接，另一者与第二极板5连接。
例如，第一极板3与第一连接走线601连接，第二极板5与第二连接走线801连接。具体的，第一连接走线601设置在介质基板1上，且与第一极板3直接连接，在第一连接走线601所在层背离介质基板1的一侧设置有第一层间绝缘层7，第二连接走线801位于第一层间绝缘层7背离介质基板1的一侧，且第二连接走线801通过贯穿第一层间绝缘层7的第二连接过孔702与第二极板5连接。
再例如，第一极板3与第二连接走线801连接，第二极板5与第一连接走线601连接。具体的，第一连接走线601位于第一层间绝缘层7背离介质基板1的一侧，且第一连接走线801通过贯穿第一层间绝缘层7的第二连接过孔702与第二极板5连接，第二连接走线801设置在介质基板1上，且与第一极板3直接连接，在第二连接走线801所在层背离介质基板1的一侧设置有第一层间绝缘层7。
在一些示例中，环形电容100不仅包括上述结构，还可以设置保护层9。保护层9用以对布局的引线进行保护，保护层位于第二连接走线801所在层背离介质基板1一侧。
以下提供一种上述的环形电容的制备方法，如图1所述，该方法具体包括如下步骤：
S11、提供一介质基板1，该介质基板具有盲槽2。
在一些示例中，步骤S11具体可以包括在介质基板1上形成盲槽2，如图2a所示。
其中，可以通过激光诱导加溶剂腐蚀的方式形成盲槽2。先用激光诱导技术在介质基板1的第二表面形成凹槽，再使用氢氟酸(HF)、氢氧化钠(NaOH)或者氢氧化钾(KOH)体系对凹槽进行腐蚀，形成盲槽2。在本公开实施例中，盲槽2的深度可以为50-600μm，孔径可以为20-50μm。
在一些示例中，盲槽2在介质基板1上的正投影的形状可以是环形、圆形、椭圆形、多边形中的任意一种。
S12、在完成步骤S11的介质基板1上，形成第一导电层301，第一导电层301覆盖介质基板1的第二表面和盲槽2的侧壁，如图2b所示。
在一些示例中，步骤S12具体可以通过溅射工艺(Sputter)将第一导电层溅射在介质基板1的第二表面和盲槽2的侧壁上。第一导电层的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等。
S13、在完成步骤S12的介质基板1上，形成第一电介质层401，第一电介质层401覆盖第一导电层301，如图2b所示。
在一些示例中，可以采用沉积工艺(PECVD)在第一导电层301远离介质基板1的一侧制备第一电介质层401，第一电介质层401的材料可以为SiNx，SiOx，SiON，a-Si等。
S14、在完成步骤S13的介质基板1上，形成第二导电层501，第二导电层501覆盖第一电介质层401且填充满盲槽2，如图2b所示。
在一些示例中，步骤S14具体可以包括：首先，通过Sputter工艺依次形成辅助膜层和第一导电薄膜，其中，辅助膜层的材料选用钛、铝、钼中的任意一种，第一导电薄膜选用铜；接下来，采用对铜材料的第一导电薄膜进行电镀，形成第二导电层，此时第二导电层填充盲槽。
S15、在完成步骤S14的介质基板1上，去除位于介质基板1的第二表面上的第一导电层材料、电介质层材料和第二导电层材料，以形成填充盲孔2的环形电容100的第一极板3、电介质层4和第二极板5,如图2c所示。
在一些示例中，步骤S15可以采用化学机械抛光(CMP)技术去除第二表面上的第一导电层材料、电介质层材料和第二导电层材料。化学机械抛光技术，一般使用硝酸或磷酸等氧化剂溶液，在一定的条件下，使工件表面氧化，此氧化层又能逐渐溶入溶液，表面微凸起处氧化较快而较多，而微凹处则被氧化慢而少。同样凸起处的氧化层又比四处更多、更快地扩散，溶解于酸型溶液中，因此使加工表面逐渐被整平，达到去除第二表面上的第一导电层材料、电介质层材料和第二导电层材料的目的。
在此需要说明的是，实施例中的盲槽2相对较大，所以第一导电层301、第一介质层401和第二导电层501三者的沉积过程互相不影响，即第一导电层301和第一介质层401的制备不会堵塞盲槽2，不会影响第二导电层501的制备。
至此完成本实施例中环形电容的制备，由于其特有的形状和结构，从而可以减少导电层界面剂，降低工艺成本，提高芯片的信赖性。
另一方面，本公开实施例提供一种电容阵列200，该电容阵列200可用于多个芯片连接传递信号。该电容阵列200包括：电连接的多个电容100，且各电容共用一个介质基板1。其中，电容阵列中的电容可以采用上述示例中的环形电容。这种电容阵列，由于其特有的形状和结构，可以减少导电层界面积，降低工艺成本，提高芯片的信赖性。
本公开实施例的电容阵列200中多个环形电容100可以彼此串联、并联、或者部分串联部分并联。在图4a-图7中仅以电容阵列中包括9个并联电容、且9个电容排成3*3阵列为例。
在一些示例中，电容阵列200不仅包括上述结构，而且还包括第一引出走线602和第二引出走线802，各环形电容10的第一连接走线601通过各环形电容的第一连接过孔701与第一引出线602电连接，各环形电容10的第二接走线801通过各环形电容的第二连接过孔702与第二引出线802电连接。
进一步的，第一引出走线602和第二引出走线802与第二连接走线801位于同一层。
在一些示例中，电容阵列200还包括第一薄膜晶体管10，第一薄膜晶体管10具有源极101、漏极102、有源层103、栅极104。其中，源极101电连接第一引出走线602，漏极102电连接第二引出走线802。
进一步的，第一薄膜晶体管10的源极101和漏极102与第二连接走线801位于同一层。第一薄膜晶体管10的有源层103位于第一薄膜晶体管10的源极101和漏极102远离介质基板1的一侧，且在介质基板的第一表面的正投影与源极101和漏极102在介质基板第一表面的正投影至少部分的重叠。第一薄膜晶体管10的栅极104位于有源层103远离介质基板的一侧，且在介质基板第一表面的正投影与有源层103在介质基板第一表面的正投影完全重叠。
在一些示例中，电容阵列200还包括多个第二薄膜晶体管11，第二薄膜晶体管11具有源极111、漏极112。其中，源极111通过第一连接过孔701连接每一列的三个环形电容100的第一连接走线601，漏极112电连接第一引出走线602。
进一步的，多个第二薄膜晶体管11与第二连接走线801位于同一层。
以下提供一种上述的电容阵列200的制备方法，其包括上述环形电容100的制备方法，电容阵列的制备方法具体包括如下步骤：
S21、提供一介质基板1，该介质基板具有多个盲槽2，如图4a所示。
在一些示例中，盲槽2在介质基板1上的正投影的形状可以是环形、圆形、椭圆形、多边形中的任意一种，如图8-9所示，盲槽2的深度可以为50-600μm，孔径可以为20-50μm。
在一些示例中，步骤S21具体可以包括在介质基板1上形成多个相同深度、相同孔径的盲槽2。
其中，可以通过激光诱导加溶剂腐蚀的方式形成盲槽2。先用激光诱导技术在介质基板1的第二表面形成多个凹槽，再使用氢氟酸(HF)、氢氧化钠(NaOH)或者氢氧化钾(KOH)体系对凹槽进行腐蚀，形成多个盲槽2。
在另一些示例中，多个盲槽2的深度和孔径可以不同，如图6所示。盲槽2的不同深度和不同空间可以导致多个环形电容的电容面积和电容极板间距不同，进一步导致各环形电容的容值不同。
其中，步骤S21具体可以包括通过分批激光诱导并控制溶液刻蚀时间形成多个不同深度、不同孔径的盲槽，或者，先在介质基板1上刻蚀一定深度的盲槽后，用掩膜PR遮挡这部分凹槽，再对整个介质基板1进行刻蚀，以形成更深的盲孔。
S22、在完成步骤S21的介质基板1上，形成第一导电层301，第一导电层301覆盖介质基板1的第二表面和盲槽2的侧壁，如图4b所示。
在一些示例中，步骤S22具体可以通过溅射工艺(Sputter)将第一导电层溅射在介质基板1的第二表面和盲槽2的侧壁上。第一导电层的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等。
S23、在完成步骤S22的介质基板1上，形成第一电介质层401，第一电介质层401覆盖第一导电层301，如图4b所示。
在一些示例中，步骤S22具体可以采用沉积工艺(PECVD)在第一导电层301远离介质基板1的一侧制备第一电介质层401，第一电介质层401的材料可以为SiNx，SiOx，SiON，a-Si等。
S24、在完成步骤S23的介质基板1上，形成第二导电层501，第二导电层501覆盖第一电介质层401且填充满盲槽2如图4b所示。
在一些示例中，步骤S24具体可以包括：首先，通过溅射工艺(Sputter)Sputter工艺依次形成辅助膜层和第一导电薄膜，其中，辅助膜层的材料选用钛、铝、钼中的任意一种，第一导电薄膜选用铜；接下来，采用对铜材料的第一导电薄膜进行电镀，形成第二导电层，此时第二导电层填充盲槽。
S25、在完成步骤S24的介质基板1上，去除位于介质基板1的第二表面上的第一导电层材料、电介质层材料和第二导电层材料，以形成填充盲孔2的环形电容100的第一极板3、电介质层4和第二极板5，如图4c所示。
在一些示例中，步骤S25具体可以采用化学机械抛光(CMP)技术去除第二表面上的第一导电层材料、电介质层材料和第二导电层材料。化学机械抛光技术，一般使用硝酸或磷酸等氧化剂溶液，在一定的条件下，使工件表面氧化，此氧化层又能逐渐溶入溶液，表面微凸起处氧化较快而较多，而微凹处则被氧化慢而少。同样凸起处的氧化层又比四处更多、更快地扩散，溶解于酸型溶液中，因此使加工表面逐渐被整平，达到去除第二表面上的第一导电层材料、电介质层材料和第二导电层材料的目的。
S26、在完成步骤S25的介质基板1上，形成多条第一连接走线601，第一连接走线601位于介质基板1的第二表面，如图4d所示。
在一些示例中，步骤S26具体可以采用构图工艺在介质基板1的第二表面形成第一连接走线601，第一连接走线601的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等。
S27、在完成步骤S26的介质基板1上，形成第一层间绝缘层7，如图4e所示，第一层间绝缘层7位于第一连接走线层远离介质基板1的一侧且覆盖介质基板1的第二表面。
在一些示例中，步骤S27具体可以采用沉积工艺在第一连接走线层远离介质基板1的一侧形成第一层间绝缘层7，第一层间绝缘层7的材料可以为SiNx，SiOx，SiON，a-Si等。
另外，在制备好的第一层间绝缘层7的多个第一连接走线601与第一引出走线602连接处制备多个第一连接过孔701，在制备好的第一层间绝缘层7的多个第二连接走线801与第二极板5的连接处制备多个第二过孔702。
在一些示例中，制备第一连接过孔701和第二连接过孔702的步骤可以采用金刚石打孔法、激光打孔法、超声波打孔法。
S28、在完成步骤S27的介质基板1上，形成第一引线层2001，如图4f所示，第一引线层位于第一层间绝缘层7远离介质基板1的一侧。
在一些示例中，第一引线层2001包括：第一引出线602、多条第一连接走线801、第二连接走线802、第一薄膜晶体管10的源极101和漏极102，如图5a所示。
其中，步骤S28具体可以采用一次性构图工艺在第一层间绝缘层7远离介质基板1的一侧形成第一引线层2001，第一引线层2001的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等。
在另一些示例中，第一引线层2001包括：第一引出线602、多条第一连接走线801、第二连接走线802、第一薄膜晶体管10的源极101和漏极102、第二薄膜晶体管11的源极111和漏极112。其中，多个第二薄膜晶体管11可以作为开关。第二薄膜晶体管11的源极111通过第一连接过孔701连接每一列的三个环形电容100的第一连接走线601，漏极112电连接第一引出走线602，如图7所示。
其中，步骤S28具体可以采用一次性构图工艺在第一层间绝缘层7远离介质基板1的一侧形成第一引线层2001，第一引线层2001的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等。
S29、在完成步骤S28的介质基板1上，形成保护层9，如图4g所示，保护层9位于第一引线层2001远离介质基板1的一侧。
在一些示例中，步骤S29具体可以采用沉积工艺在第一引线层2001远离介质基板1的一侧形成保护层9，保护层9的材料可以为SiNx，SiOx，SiON，a-Si等。
S210、在完成步骤S29的介质基板1上，形成第一薄膜晶体管10的有源层103，有源层103位于第一层间绝缘层7远离介质基板1的一侧，如图4h所示。
在一些示例中，有源层103具有开态高导电性和低关态电流，可以当作开关使用。有源层103可以由交替层叠的半导体层和导体层构成，导体层的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等，半导体层的材料可以为SiNx，SiOx，SiON，a-Si等。
S211、在完成S210的介质基板1上，形成第一薄膜晶体管10的栅极104，以形成电容阵列200，如图4h所示。其中，栅极104位于有源层103远离介质基板的一侧，且栅极104在介质基板第一表面的正投影与有源层在介质基板第一表面的正投影完全重叠。
在一些示例中，步骤S211具体可以采用沉积工艺在有源层103远离介质基板的一侧形成栅极104，栅极104的材料可以为金属，例如钼、铝、铬、钛、铜、镍、钨、金或各种合金等。
在此需要说明的是，第一薄膜晶体管10的源极101、漏极102及栅极103的尺寸不小于40*40μm，方便打金线或做solder ball或Cu Piller，以方便Bonding IC使用，实现芯片间互连及三维堆叠使用。
至此完成本实施例中电容阵列的制备，由于其特有的形状和结构，从而可以减少导电层界面积，降低工艺成本，提高芯片的信赖性。
可以理解的是，以上实施方式仅仅是为了说明本发明/发明的原理而采用的示例性实施方式，然而本发明/发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明/发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明/发明的保护范围。
Claims (17)
1.一种环形电容，其包括介质基板、第一极板、电介质层和第二极板，其中，
所述介质基板具有盲槽，所述第一极板、所述电介质层和所述第二极板均位于所述盲槽内，且三者填充所述盲槽；所述第一极板覆盖所述盲槽侧壁，所述电介质层覆盖所述第一极板，所述第二极板覆盖所述电介质层。
2.根据权利要求1所述的环形电容，其中，还包括设置在所述介质基板上的第一连接走线和第二连接走线；所述第一连接走线和所述第二连接走线中的一者与所述第一极板连接，另一者与所述第二极板连接。
3.根据权利要求2所述的环形电容，其中，所述第一连接走线与所述第一极板直接连接，在所述第一连接走线背离所述介质基板的一侧设置有第一层间绝缘层，所述第二连接走线位于所述第一层间绝缘层背离所述介质基板的一侧，且所述第二连接走线通过管贯穿所述第一层间绝缘层的第一连接过孔与所述第二极板连接；或者，
所述第一连接走线与所述第二极板直接连接，在所述第一连接走线背离所述介质基板的一侧设置有第一层间绝缘层，所述第二连接走线位于所述第一层间绝缘层背离所述介质基板的一侧，且所述第二连接走线通过管贯穿所述第一层间绝缘层的第一连接过孔与所述第一极板连接。
4.根据权利要求2所述的环形电容，其中，还包括位于所述第一连接走线和所述第二连接走线所在层背离所述介质基板一侧的保护层。
5.根据权利要求1-4中任一项所述的环形电容，其中，所述介质基板具有沿其厚度方向相对设置的第一表面和第二表面；所述盲槽在所述第一表面所在平面的正投影为环形、圆形、椭圆形、多边形中的任意一种。
6.一种电容阵列，其包括电连接的多个电容，所述电容为权利要求1-5中任一项所述的环形电容，且各所述环形电容的介质基板共用。
7.根据权利要求6所述的电容阵列，其中，所述环形电容包括第一连接走线和第二连接走线，所述第一连接走线和所述第二连接走线所在层之间设置有第一层间绝缘层，且所述第二连接走线位于所述第一层间绝缘层背离所述第一连接走线的一侧；
所述电容阵列还包括第一引出线和第二引出线；所述第一引出线和所述第二引出线位于所述第一层间绝缘层背离所述介质基板的一侧，且各所述环形电容的第一连接走线均连接所述第一引出线，各所述环形电容的第二连接走线均连接所述第二引出线。
8.根据权利要求7所述的电容阵列，其中，还包括位于所述第一层间绝缘层背离所述介质基板一侧的第一薄膜晶体管，所述第一薄膜晶体管的源极电连接所述第一引出走线，第一薄膜晶体管的漏极电连接所述第二引出走线。
9.根据权利要求8所述的电容阵列，其中，所述第一薄膜晶体管的源极和漏极与所述第一引出走线同层设置，所述第一薄膜晶体管的有源层和栅极依次设置在第一薄膜晶体管的源极和漏极背离所述介质基板的一侧。
10.根据权利要求8所述的电容阵列，其中，多个第二薄膜晶体管，位于同一列的所述环形电容的第一连接走线通过一个所述第二薄膜晶体管与所述第一引出线连接；
对于所述第一连接走线和与之连接的所述第二薄膜晶体管和所述第一引出线，所述第一连接走线连接所述第二薄膜晶体管的源极，所述第一引出线连接所述第二薄膜晶体管的漏极。
11.根据权利要求10所述的电容阵列，其中，所述第二薄膜晶体管的源极和漏极与所述第一引出走线同层设置，所述第二薄膜晶体管的有源层和栅极依次设置在第二薄膜晶体管的源极和漏极背离所述介质基板的一侧。
12.一种环形电容的制备方法，其包括：
提供一介质基板，所述介质基板具有盲槽；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述介质基板上形成第一导电层，所述第一导电层覆盖所述第二表面和所述盲槽侧壁；
形成第一电介质层，所述第一电介质层覆盖所述第一导电层；
形成覆盖所述第一电介质层，且填充所述盲槽的第二导电层；
去除位于所述第二表面上的第一导电层材料、第一电介质层材料和第二导电层材料，形成填充所述盲槽的环形电容的第一极板、电介质层和第二极板。
13.根据权利要求12所述的制备方法，其中，所述形成覆盖所述电介质层，且填充所述盲槽的第二导电层的步骤包括：
在所述电介质层背离第一导电层的一侧形成导电薄膜，作为种子层，并对所述种子层进行电镀层进行电镀形成所述第二导电层。
14.根据权利要求12所述的制备方法，其中，所述去除位于所述第二表面上的第一导电层材料、电介质层材料和第二导电层材料，形成填充所述盲槽的环形电容的第一极板、电介质和第二极板的步骤包括：采用化学机械抛光技术去除位于所述第二表面上的第一导电层材料、电介质层材料和第二导电层材料，以形成填充所述盲槽的环形电容的第一极板、电介质和第二极板。
15.一种电容阵列的制备方法，其包括形成多个电容的步骤；其中，所述电容的制备采用权利要求12-14中任一项所述的电容的制备方法进行制备，且各个所述电容的介质基板共用；
所述电容阵列的制备方法还包括：提供一介质基板，所述介质基板具有多个所述环形电容；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述介质基板的第二表面侧依次形成第一引线层、第一层间绝缘层、第二引线层；所述第一引线层包括多条电连接的所述第一连接走线；所述第二引线层包括多条电连接的所述第二连接走线、所述第一引出走线、所述第二引出走线、所述第一薄膜晶体管的源极和漏极、多个所述第二晶体管的源极和漏极；
在所述第二引线层背离介质基板的一侧形成保护层；
在第一层间绝缘层背离所述介质基板的一侧依次形成所述第一薄膜晶体管的有源层和栅极，以形成所述电容阵列。
16.根据权利要求15所述的制备方法，其中，所述第一薄膜晶体管的源极电连接所述第一引出走线，第一薄膜晶体管的漏极电连接所述第二引出走线；
所述多个第二薄膜晶体管，位于同一列的所述环形电容的第一连接走线通过一个所述第二薄膜晶体管与所述第一引出线连接；
对于所述第一连接走线和与之连接的所述第二薄膜晶体管和所述第一引出线，所述第一连接走线连接所述第二薄膜晶体管的源极，所述第一引出线连接所述第二薄膜晶体管的漏极。
17.根据权利要求15所述的制备方法，其中，所述保护层覆盖所述第二引线层的至少部分区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310878615.3A CN116936525A (zh) | 2023-07-17 | 2023-07-17 | 一种环形电容及其制备方法、电容阵列及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310878615.3A CN116936525A (zh) | 2023-07-17 | 2023-07-17 | 一种环形电容及其制备方法、电容阵列及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116936525A true CN116936525A (zh) | 2023-10-24 |
Family
ID=88376790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310878615.3A Pending CN116936525A (zh) | 2023-07-17 | 2023-07-17 | 一种环形电容及其制备方法、电容阵列及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936525A (zh) |
-
2023
- 2023-07-17 CN CN202310878615.3A patent/CN116936525A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101692434B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100889553B1 (ko) | 시스템 인 패키지 및 그 제조 방법 | |
| JP4035034B2 (ja) | 半導体装置およびその製造方法 | |
| US8129833B2 (en) | Stacked integrated circuit packages that include monolithic conductive vias | |
| JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
| TWI431759B (zh) | 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法 | |
| TWI416679B (zh) | 半導體結構及其製造方法 | |
| KR20110033022A (ko) | ＴＳＶｓ에 연결된 웨이퍼 후면의 상호접속 구조 | |
| CN101483149A (zh) | 一种硅通孔互连结构的制备方法 | |
| US20130001746A1 (en) | Multi-finger capacitor with reduced series resistance | |
| TW201841309A (zh) | 貫通電極基板、半導體裝置及貫通電極基板之製造方法 | |
| CN106898589B (zh) | 集成电路 | |
| CN112310023A (zh) | 晶片结构及其制造方法 | |
| US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
| CN102760710B (zh) | 硅穿孔结构及其形成方法 | |
| JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
| CN112563241B (zh) | 半导体装置 | |
| CN103531533A (zh) | 基底穿孔的制造方法、硅穿孔结构及其电容控制方法 | |
| US10950525B2 (en) | Fabrication method of packaging structure | |
| JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
| JP4114660B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
| CN116936525A (zh) | 一种环形电容及其制备方法、电容阵列及其制备方法 | |
| CN203312288U (zh) | 一种tsv露头结构 | |
| CN113629020B (zh) | 一种毫米波封装结构及其制备方法 | |
| CN115312493A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |