CN116936465A - 半导体结构的制作方法及半导体结构 - Google Patents

半导体结构的制作方法及半导体结构 Download PDF

Info

Publication number
CN116936465A
CN116936465A CN202210373096.0A CN202210373096A CN116936465A CN 116936465 A CN116936465 A CN 116936465A CN 202210373096 A CN202210373096 A CN 202210373096A CN 116936465 A CN116936465 A CN 116936465A
Authority
CN
China
Prior art keywords
groove
etching
layer
conductive layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210373096.0A
Other languages
English (en)
Inventor
徐陈明
林红波
武贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210373096.0A priority Critical patent/CN116936465A/zh
Priority to PCT/CN2022/087494 priority patent/WO2023197340A1/zh
Priority to US17/842,788 priority patent/US20230326760A1/en
Publication of CN116936465A publication Critical patent/CN116936465A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例属于半导体制造技术领域，具体涉及一种半导体结构的制作方法及半导体结构。该半导体结构的制作方法包括：提供基底，基底上覆盖有导电层；干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上有聚合物残留；去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽；形成钝化层，其填充在第二凹槽内。通过去除第一凹槽的槽壁对应的部分导电层，可以同时去除沉积在第一凹槽的槽壁上的聚合物残留，避免后续在第二凹槽内填充钝化层时提前封口，避免钝化层内部出现缝隙。

Description

半导体结构的制作方法及半导体结构
技术领域
本申请实施例涉及半导体制造技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
芯片在制作完成后，一般需要制作封装结构，以对芯片进行封装。封装结构包括重布线层，重布线层设置在芯片具有接触垫的侧面上，并且重布线层中具有多个金属线，每一金属线的一端与接触垫连接，金属线的另一端设置有焊接结构，合理的设置金属线的形状，可以改变焊接结构的排布。
发明内容
本申请实施例提供一种半导体结构的制作方法及半导体结构。第一方面，本申请实施例提供一种半导体结构的制作方法，包括：
提供基底，所述基底上覆盖有导电层；
干法蚀刻去除部分所述导电层，以形成第一凹槽，所述第一凹槽的深度小于所述导电层的厚度，所述第一凹槽的槽壁上有聚合物残留；
去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线以及位于相邻所述导电线间构成的第二凹槽；
形成钝化层，其填充在所述第二凹槽内。
在一种可能实现的方式中，干法蚀刻去除部分所述导电层，以形成所述第一凹槽，包括：
在所述导电层上形成第一掩膜层，所述第一掩膜层上具有第一蚀刻开口；
以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成所述第一凹槽。
在一种可能实现的方式中，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线以及位于相邻所述导电线间构成的第二凹槽；包括：
在所述导电层上形成第二掩膜层，所述第二掩膜层上具有第二蚀刻开口，所述第二蚀刻开口正对所述第一凹槽设置，且所述第二蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积；
以所述第二掩膜层为掩膜蚀刻所述导电层，以形成所述导电线和所述第二凹槽。
在一种可能实现的方式中，在所述导电层上形成第二掩膜层包括：
在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述第二掩膜层及位于所述第二掩膜层上的所述第二蚀刻开口。
在一种可能实现的方式中，对所述第一掩膜层进行收缩处理包括：
对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。
在一种可能实现的方式中，对所述第一掩膜层进行蚀刻包括干法蚀刻，所述干法蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。
在一种可能实现的方式中，以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成第一凹槽，所述第一凹槽的深度为所述导电层厚度的1/3-1/2。
在一种可能实现的方式中，所述第二蚀刻开口与所述第一凹槽的槽壁之间的距离包括50nm-100nm。
在一种可能实现的方式中，以所述第二掩膜层为掩膜蚀刻所述导电层，以形成第二凹槽包括：
以所述第二掩膜层为掩膜蚀刻所述导电层及部分所述基底，形成所述第二凹槽。
在一种可能实现的方式中，以所述第一掩膜层为掩膜，通过干法蚀刻的方式对所述导电层进行蚀刻；以所述第二掩膜层为掩膜通过干法蚀刻的方式对所述导电层进行蚀刻。
在一种可能实现的方式中，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽，包括：中间蚀刻；所述中间蚀刻包括：
在所述导电层上形成中间掩膜层，所述中间掩膜层上具有中间蚀刻开口，所述中间蚀刻开口正对所述第一凹槽设置，所述中间蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积，并且所述中间蚀刻开口在所述基底上的正投影面积小于所述第二蚀刻开口在所述基底上的正投影面积；
以所述中间掩膜层为掩膜，对所述导电层进行蚀刻，以形成中间凹槽，所述中间凹槽的深度大于所述第一凹槽的深度且小于所述第二凹槽的深度。
在一种可能实现的方式中，在形成中间凹槽以后，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线和所述第二凹槽，还包括：
去除所述中间凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽。
在一种可能实现的方式中，在所述导电层上形成中间掩膜层包括：
在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述中间掩膜层及位于所述中间掩膜层上的所述第二蚀刻开口。
在一种可能实现的方式中，对所述中间掩膜层进行收缩处理包括：
对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。
在一种可能实现的方式中，对所述中间掩膜层进行蚀刻包括干法蚀刻，所述干法蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。
在一种可能实现的方式中，所述中间蚀刻为多次，每一次所述中间蚀刻中，所述中间蚀刻开口在所述基底上的正投影面积均大于上一次所述中间蚀刻中所述中间蚀刻开口在所述基底上的正投影面积。
在一种可能实现的方式中，形成钝化层，其填充在所述第二凹槽内之前，还包括：
去除所述第二掩膜层。
在一种可能实现的方式中，形成钝化层，其填充在所述第二凹槽内之前，还包括：去除所述第二掩膜层之后，
形成绝缘层，其覆盖在所述导电线以及所述第二凹槽的槽壁和槽底。
在一种可能实现的方式中，所述导电层包括在所述基底上依次设置的多个子导电层。
第二方面，本申请实施例提供一种半导体结构，包括：上述的半导体结构的制作方法形成的半导体结构。
本申请实施例提供一种半导体结构的制作方法以及半导体结构，半导体结构的制作方法包括：提供基底，基底上覆盖有导电层；干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上有聚合物残留；去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽；形成钝化层，其填充在第二凹槽内。通过去除第一凹槽的槽壁对应的部分导电层，可以同时去除沉积在第一凹槽的槽壁上的聚合物，避免后续在第二凹槽内填充钝化层时提前封口，进一步避免钝化层内部出现缝隙，有利于提高半导体结构性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种干法蚀刻形成的导电线的结构示意图；
图2为一种在导电线上形成的钝化层的结构示意图；
图3为本申请实施例提供的一种半导体结构的制作方法的步骤流程图；
图4为本申请实施例提供的半导体结构的制作方法中形成第一掩膜层的结构示意图；
图5为本申请实施例提供的半导体结构的制作方法中形成第一凹槽的结构示意图；
图6为本申请实施例提供的半导体结构的制作方法中形成第二掩膜层的结构示意图一；
图7为本申请实施例提供的半导体结构的制作方法中形成第二凹槽的结构示意图一；
图8为本申请实施例提供的半导体结构的制作方法中形成钝化层的结构示意图一；
图9为本申请实施例提供的半导体结构的制作方法中形成中间掩膜层的结构示意图；
图10为本申请实施例提供的半导体结构的制作方法中形成中间凹槽的结构示意图；
图11为本申请实施例提供的半导体结构的制作方法中形成第二掩膜层的结构示意图二；
图12为本申请实施例提供的半导体结构的制作方法中形成第二凹槽的结构示意图二；
图13为本申请实施例提供的半导体结构的制作方法中形成钝化层的结构示意图二。
具体实施方式
下面结合附图对本申请的几种可选地实现方式进行介绍，当本领域技术人员应当理解，下述实现方式仅是示意性的，并非是穷尽式的列举，在这些实现方式的基础上，本领域技术人员可以对某些特征或者某些示例进行替换、拼接或者组合，这些仍应视为本申请的公开内容。
通常，对重布线层中的金属层进行一次干法蚀刻，以得到金属线之后，需要形成覆盖金属线且填充相邻金属线之间的凹槽的钝化层，以对形成的金属线进行保护，同时确保相邻金属线之间彼此绝缘。然而，在研究的过程中，本申请的发明人注意到：通过上述工艺流程形成的钝化层的质量相对较低，性能相对较差。
图1为一种干法蚀刻形成的导电线的结构示意图，图2为一种在导电线上形成的钝化层的结构示意图。本申请的发明人发现，如图1所示，在对重布线层中的金属层进行一次干法蚀刻，以得到金属线20之后，相邻金属线20之间的凹槽的侧壁上容易形成聚合物残留40；如图2所示，由于聚合物残留40的存在，在后续形成钝化层60时，凹槽内的钝化层60容易提前封口，进而导致钝化层60内存在缝隙，使得钝化层60性能相对较差。
有鉴于此，本申请实施例提供一种半导体结构的制作方法以及半导体结构，半导体结构的制作方法包括：提供基底，基底上覆盖有导电层；干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上有聚合物残留；去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽；形成钝化层，其填充在第二凹槽内。通过去除第一凹槽的槽壁对应的部分导电层，可以同时去除沉积在第一凹槽的槽壁上的聚合物，避免后续在第二凹槽内填充钝化层时提前封口，进一步避免钝化层内部出现缝隙，有利于改善半导体结构性能。
请参照图3，本申请实施例提供一种半导体结构的制作方法，包括以下步骤S101至步骤S104。
步骤S101、提供基底，基底上覆盖有导电层。
本实施例中，参照图4，基底10可以为半导体衬底，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
本实施例中，导电层30可以通过电镀或者沉积等方式形成。例如，导电层30可以与基底10内部具有的接触垫连接，以使后续能使半导体结构通过导电层30与外部电连接。在一种具体的实现方式中，导电层30的材质例如可以包括铝、钛、钨、氮化钛等导电金属和/或化合物。
例如，导电层30可以包括在基底10上依次设置的多个子导电层。例如，如图4所示，导电层30可以包括在基底10上依次设置的三个子导电层，即第一子导电层301、第二子导电层302、第三子导电层303。例如，在一种具体的实现方式中，第一子导电层301的材质可以包括钛，第二子导电层302的材质可以包括铝，第三子导电层303的材质可以包括氮化钛。需要说明的是，本实施例包括但不限于此。
步骤S102、干法蚀刻去除部分导电层，以形成第一凹槽，第一凹槽的深度小于导电层的厚度，第一凹槽的槽壁上形成聚合物。
参照图4，干法蚀刻去除部分导电层30，包括：在导电层30上形成第一掩膜层50，第一掩膜层50上具有第一蚀刻开口51。
在一种具体的实现方式中，第一掩膜层50的材质可以包括光阻，通过曝光显影的工艺去除部分光阻，以形成第一蚀刻开口51。
本实施例中，参照图5，干法蚀刻去除部分导电层30，还包括：在导电层30上形成第一掩膜层50以后，以第一掩膜层50为掩膜，对导电层30进行蚀刻，以形成第一凹槽31。
值得说明的是，以第一掩膜层50为掩膜对导电层30进行干法蚀刻，干法蚀刻是一种使用等离子体进行薄膜蚀刻的技术，在蚀刻过程中，使等离子体轰击被蚀刻物体的表面，从而去除被蚀刻物体，达到蚀刻的目的。在本实施例中，干法蚀刻去除导电层30，等离子体轰击导电层30的过程中，会产生结合物，结合物会残留在第一凹槽31的槽壁上，该残留的结合物即为聚合物残留40。在干法蚀刻去除部分导电层30的过程中，可以通过控制干法蚀刻的时间进而控制形成的第一凹槽31的深度，使第一凹槽31的深度小于导电层30的厚度，以便后续通过继续蚀刻第一凹槽31，以去除第一凹槽31槽壁上的聚合物残留40。
步骤S103、去除第一凹槽的槽壁和槽底对应的部分导电层，以形成导电线以及位于相邻导电线间的第二凹槽。
例如，通过去除第一凹槽31的槽底对应的部分导电层30，可以形成导电线20，形成的导电线20即为重分布线，相邻的导电线20之间的凹槽即为第二凹槽33。通过去除第一凹槽31的槽壁对应的部分导电层30，可以去除沉积在第一凹槽31的槽壁上的聚合物残留40，避免后续在第二凹槽33内填充钝化层80时提前封口(即使第二凹槽33的侧壁上仍有聚合物残留，该聚合物残留的体积也远小于图1所示的一次干法刻蚀中的聚合物残留的体积)，从而避免钝化层80内部出现缝隙，有利于提高半导体结构性能。
本实施例中，参照图6和图7，去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20以及位于相邻导电线20间的第二凹槽33，包括：在导电层30上形成第二掩膜层60，第二掩膜层60上具有第二蚀刻开口61，第二蚀刻开口61正对第一凹槽31设置，且第二蚀刻开口61在基底10上的正投影面积大于第一蚀刻开口51在基底10上的正投影面积。
在一些实施例中，第二掩膜层60可以覆盖在第一掩膜层50上，第二蚀刻开口61正对第一凹槽31，且由于第一蚀刻开口51正对第一凹槽31，第二蚀刻开口61正对第一蚀刻开口51，并使第二蚀刻开口61在基底10上的正投影面积大于第一蚀刻开口51在基底10上的正投影面积，便于后续去除第一凹槽31的槽壁对应的部分导电层30，进而使得沉积在第一凹槽31槽壁上的聚合物残留40被一同去除掉。
在本实施例中，在导电层30上形成第二掩膜层60包括：在形成第一凹槽31后，对第一掩膜层50进行收缩处理，以增大第一蚀刻开口51在基底10上的正投影面积，形成第二掩膜层60及位于第二掩膜层60上的第二蚀刻开口61。
本实施例中，第二掩膜层60也即为进行收缩处理后的第一掩膜层50，由于第一蚀刻开口51在基底10上的正投影面积增大，也即形成的第二蚀刻开口61在基底10上的正投影面积大于第一蚀刻开口51在基底10上的正投影面积，使得后续以第二掩膜层60做掩膜进行蚀刻时，不仅能蚀刻第一凹槽31的槽底对应的部分导电层30，还能蚀刻第一凹槽31的槽壁对应的部分导电层30，便于后续去除第一凹槽31的槽壁对应的部分导电层30，进而使得沉积在第一凹槽31槽壁上的聚合物残留40被一同去除掉。
在本实施例中，对第一掩膜层50进行收缩处理包括：对第一掩膜层50进行蚀刻，以去除第一蚀刻开口51的侧壁。
通过去除第一蚀刻开口51的侧壁，可以增大第一蚀刻开口51在基底10上的正投影面积，从而形成第二蚀刻开口61，并且形成的第二蚀刻开口61正对第一凹槽31。
可选地，可以对第一掩膜层50进行干法蚀刻，以去除第一蚀刻开口51的侧壁。在一种具体的实现方式中，通过干法蚀刻，从第一掩膜层50的上表面和侧壁对第一掩膜层50进行整体减薄，以扩大第一蚀刻开口51，从而得到第二掩膜层60(即减薄后的第一掩膜层)以及位于第二掩膜层60中的第二蚀刻开口61(即扩大的第一蚀刻开口)。可选地，干法蚀刻的蚀刻气体可以包括氧气、氢气、氮气中的至少一种。
本实施例中，参照图7，去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20以及位于相邻导电线20间的第二凹槽33，还包括：在形成第二掩膜层60以后，以第二掩膜层60为掩膜蚀刻导电层30，以形成导电线20和第二凹槽33。
以第二掩膜层60为掩膜蚀刻导电层30时，会继续蚀刻第一凹槽31的槽底对应的部分导电层30，直至蚀刻贯穿导电层30，从而形成导电线20。同时，还会继续蚀刻第一凹槽31的槽壁对应的部分导电层30，可以去除沉积在第一凹槽31的槽壁上的聚合物残留40，避免后续在第二凹槽33内填充钝化层80时提前封口，进一步避免钝化层80内部出现缝隙，有利于提高半导体结构性能。
例如，参照图6，第二蚀刻开口61与第一凹槽31的槽壁之间的距离D可以包括50nm-100nm，通过调节导电层30的蚀刻面积，可以调节去除的聚合物残留40的体积，以便通过进一步去除沉积在第一凹槽31的槽壁上的聚合物残留40，避免后续在第二凹槽33内填充钝化层80时提前封口，从而进一步改善半导体结构性能。
本实施例中，参照图7，以第二掩膜层60为掩膜蚀刻导电层30，以形成第二凹槽33，还包括：以第二掩膜层60为掩膜蚀刻导电层30及部分基底10，形成第二凹槽33。
以第二掩膜层60为掩膜蚀刻导电层30时，在蚀刻第一凹槽31的槽底对应的部分导电层30以后，还会继续蚀刻第一凹槽31的槽底对应的部分基底10，从而形成导电线20。本实施例中，形成的第二凹槽33的槽底即为基底10，形成的第二凹槽33的槽壁包括基底10和导电层30。
例如，以第二掩膜层60为掩膜蚀刻导电层30还包括：以第二掩膜层60为掩膜通过干法蚀刻的方式对导电层30进行蚀刻。干法蚀刻的过程中，使用等离子体轰击导电层30，同时，等离子体还能够轰击第一凹槽31的槽壁上的聚合物残留40，使得聚合物残留40被击碎成碎屑，从而进一步去除聚合物残留40。值得说明的是，在干法蚀刻的过程中聚合物残留40被去除，同时，第二凹槽33的槽壁上有可能形成新的聚合物残留40，由于第二凹槽33上的聚合物残留40的体积小于第一凹槽31上聚合物残留40的体积，可以避免后续在第二凹槽33内填充钝化层80时提前封口，改善半导体结构性能。
步骤S104、形成钝化层，其填充在第二凹槽内。
本实施例中，参照图8，形成钝化层80，其填充在第二凹槽33内之前，还包括：去除第二掩膜层60。
例如，可以通过清洗液清洗去除第二掩膜层60。在蚀刻第一凹槽31的槽壁对应的部分导电层30时，沉积在第一凹槽31槽壁上的聚合物残留40的碎屑可能会掉落在第二凹槽33的槽底。在通过清洗液去除第二掩膜层60的过程中，可以进一步去除掉落在第二凹槽33的槽底的碎屑，有利于进一步提高半导体结构的性能。
在形成钝化层80，其填充在第二凹槽33内之前，还包括：在去除第二掩膜层60之后，形成绝缘层70，其覆盖在导电线20以及第二凹槽33的槽壁和槽底。通过形成绝缘层70，可以隔绝相邻的导电线20。绝缘层70的材质例如可以包括氮化物、氧化物以及氮氧化物等。
在形成绝缘层70之后，可以形成覆盖其的钝化层80，钝化层80填充在第二凹槽33内，且钝化层80还覆盖在导电线20上。钝化层80的材质例如可以包括聚酰亚胺，从而起到应力缓冲以及保护导电线20的作用。例如，钝化层80还能够起到平坦化的作用。
本申请实施例提供一种半导体结构的制作方法，包括：提供基底10，基底10上覆盖有导电层30；干法蚀刻去除部分导电层30，以形成第一凹槽31，第一凹槽31的深度小于导电层30的厚度，第一凹槽31的槽壁上形成聚合物残留40；去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20以及位于相邻导电线20间的第二凹槽33；形成钝化层80，其填充在第二凹槽33内。通过去除第一凹槽31的槽壁对应的部分导电层30，可以同时去除沉积在第一凹槽31的槽壁上的聚合物残留40，避免后续在第二凹槽33内填充钝化层80时提前封口，进一步避免钝化层80内部出现缝隙，有利于提高半导体结构性能。
本实施例中，参照图5，以第一掩膜层50为掩膜，对导电层30进行蚀刻，以形成第一凹槽31，还包括：第一凹槽31的深度H1为导电层30厚度H2的1/3-1/2。第一凹槽31的深度H1为导电层30厚度H2的1/3-1/2时，第一凹槽31槽壁上形成的聚合物残留40便于通过后续蚀刻第一凹槽31的槽壁，而从第一凹槽31上剥离，有利于进一步去除聚合物残留40，从而进一步提高半导体结构的性能。
例如，形成的第一凹槽31的深度，还可以通过控制蚀刻时间来调节。例如，以第一掩膜层50为掩膜，对导电层30进行蚀刻，以形成第一凹槽31的蚀刻时间可以为第一时段，去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20以及第二凹槽33的蚀刻时间可以为第二时段，第一时段与第二时段的和为总的蚀刻时间，为进一步去除聚合物残留40，进一步提高半导体结构的性能，可使第一时段为总的蚀刻时间的1/3-1/2。
上述实施例中，通过一次收缩处理和一次蚀刻工艺形成第二凹槽33，从而实现了去除第一凹槽31上的聚合物残留40。参照图9至图13，在一些其他的实施例中，根据第一凹槽31上聚合物残留40的实际情况，去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20和第二凹槽33，还可以包括：中间蚀刻。通过设置中间蚀刻步骤，有利于进一步去除第一凹槽31的槽壁上的聚合物残留40。
请参照图9，中间蚀刻的步骤可以包括：在导电层30上形成中间掩膜层90，中间掩膜层90上具有中间蚀刻开口91，中间蚀刻开口91正对第一凹槽31设置，中间蚀刻开口91在基底10上的正投影面积大于第一蚀刻开口51在基底10上的正投影面积，并且中间蚀刻开口91在基底10上的正投影面积小于第二蚀刻开口61在基底10上的正投影面积。
在本实施例中，在导电层30上形成中间掩膜层90包括：在形成第一凹槽31后，对第一掩膜层50进行收缩处理，以增大第一蚀刻开口51在基底10上的正投影面积，形成中间掩膜层90及位于中间掩膜层90上的中间蚀刻开口91。
中间掩膜层90也即为进行收缩处理后的第一掩膜层50，由于第一蚀刻开口51在基底10上的正投影面积增大，也即形成的中间蚀刻开口91在基底10上的正投影面积大于第一蚀刻开口51在基底10上的正投影面积，使得后续以中间掩膜层90做掩膜进行蚀刻时，不仅能蚀刻第一凹槽31的槽底对应的部分导电层30，还能蚀刻第一凹槽31的槽壁对应的部分导电层30，便于后续去除第一凹槽31的槽壁对应的部分导电层30，进而使得沉积在第一凹槽31槽壁上的聚合物残留40被一同去除掉。
对中间掩膜层90进行收缩处理包括：对第一掩膜层50进行蚀刻，以去除第一蚀刻开口51的侧壁。
通过去除第一蚀刻开口51的侧壁，可以增大第一蚀刻开口51在基底10上的正投影面积，从而形成中间蚀刻开口91，并且形成的中间蚀刻开口91正对第一凹槽31。
可选地，可以对第一掩膜层50进行干法蚀刻，以去除第一蚀刻开口51的侧壁。在一种具体的实现方式中，通过干法蚀刻，从第一掩膜层50的上表面和侧壁对第一掩膜层50进行整体减薄，以扩大第一蚀刻开口51，从而得到中间掩膜层90(即减薄后的第一掩膜层)以及位于中间掩膜层90中的中间蚀刻开口91(即扩大的第一蚀刻开口)。可选地，干法蚀刻的蚀刻气体可以包括氧气、氢气、氮气中的至少一种。
参照图10，中间蚀刻的步骤还包括：在形成中间掩膜层90以后，以中间掩膜层90为掩膜，对导电层30进行蚀刻，以形成中间凹槽32。值得说明的是，通过去除第一凹槽31的槽壁对应的部分导电层30，进而使得沉积在第一凹槽31槽壁上的部分聚合物残留301被一同去除掉，同时，在进行中间蚀刻的过程中，中间凹槽32的槽壁上还会继续形成聚合物残留301，此时聚合物残留301的体积较之前减小。
参照图10，中间凹槽32的深度大于第一凹槽31的深度且小于第二凹槽33的深度。在蚀刻的过程中，去除第一凹槽31的槽底对应的部分导电层30，以使中间凹槽32的深度大于第一凹槽31的深度，后续通过继续蚀刻中间凹槽32的槽底对应的部分导电层30，中间凹槽32的深度小于第二凹槽33的深度。在蚀刻的过程中，可以通过控制蚀刻的时间，进而控制形成的中间凹槽32的深度。
参照图11以及图12，在形成中间凹槽32以后，去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20和第二凹槽33，还包括：去除中间凹槽32的槽壁和槽底对应的部分导电层30，以形成导电线20和第二凹槽33。
具体地，在形成中间凹槽32以后，在导电层30上形成第二掩膜层60，第二掩膜层60上具有第二蚀刻开口61，第二蚀刻开口61正对中间凹槽32设置，且第二蚀刻开口61在基底10上的正投影面积大于中间蚀刻开口91在基底10上的正投影面积。在形成第二掩膜层60以后，以第二掩膜层60为掩膜蚀刻导电层30，以形成导电线20和第二凹槽33，以便完全去除聚合物残留40。参照图13，在完全去除聚合物残留40以后，再形成填充在第二凹槽33内的钝化层80。
可选地，上述实施例中的中间蚀刻可以为多次，每一次中间蚀刻中，中间蚀刻开口91在基底10上的正投影面积均大于上一次中间蚀刻中中间蚀刻开口91在基底10上的正投影面积。根据第一凹槽31上形成的聚合物残留40的体积，可以通过调节中间蚀刻步骤的次数，进一步去除聚合物残留40。通过将每次中间蚀刻的中间蚀刻开口91的导电层30上的投影面积相较上一次而进行扩大，可以使得每次中间蚀刻时，都能去除中间凹槽32的槽壁对应的部分导电层30，进而使得沉积在中间凹槽32的槽壁上的聚合物残留40被一同去除掉。值得说明的是，每次中间蚀刻步骤均可以采用上述实施例中的步骤实现，在此不再赘述。
本申请实施例还提供一种半导体结构，半导体结构由上述半导体结构的制作方法形成。半导体结构的制作方法包括：提供基底10，基底10上覆盖有导电层30；干法蚀刻去除部分导电层30，以形成第一凹槽31，第一凹槽31的深度小于导电层30的厚度，第一凹槽31的槽壁上形成聚合物残留40；去除第一凹槽31的槽壁和槽底对应的部分导电层30，以形成导电线20以及位于相邻导电线20间的第二凹槽33；形成钝化层80，其填充在第二凹槽33内。通过去除第一凹槽31的槽壁对应的部分导电层30，可以同时去除沉积在第一凹槽31的槽壁上的聚合物残留40，避免后续在第二凹槽33内填充钝化层80时提前封口，进一步避免钝化层80内部出现缝隙，有利于提高半导体结构性能。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (20)

1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底上覆盖有导电层；
干法蚀刻去除部分所述导电层，以形成第一凹槽，所述第一凹槽的深度小于所述导电层的厚度，所述第一凹槽的槽壁上有聚合物残留；
去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成导电线以及位于相邻所述导电线间的第二凹槽；
形成钝化层，其填充在所述第二凹槽内。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，干法蚀刻去除部分所述导电层，以形成所述第一凹槽，包括：
在所述导电层上形成第一掩膜层，所述第一掩膜层上具有第一蚀刻开口；
以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成所述第一凹槽。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线以及位于相邻所述导电线间的第二凹槽，包括：
在所述导电层上形成第二掩膜层，所述第二掩膜层上具有第二蚀刻开口，所述第二蚀刻开口正对所述第一凹槽设置，且所述第二蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积；
以所述第二掩膜层为掩膜蚀刻所述导电层，以形成所述导电线和所述第二凹槽。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，在所述导电层上形成第二掩膜层包括：
在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述第二掩膜层及位于所述第二掩膜层上的所述第二蚀刻开口。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，对所述第一掩膜层进行收缩处理包括：
对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，对所述第一掩膜层进行蚀刻包括干法蚀刻，所述干法蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。
7.根据权利要求2-6任一项所述的半导体结构的制作方法，其特征在于，以所述第一掩膜层为掩膜，对所述导电层进行蚀刻，以形成第一凹槽，所述第一凹槽的深度为所述导电层厚度的1/3-1/2。
8.根据权利要求3-6任一项所述的半导体结构的制作方法，其特征在于，所述第二蚀刻开口与所述第一凹槽的槽壁之间的距离包括50nm-100nm。
9.根据权利要求3-6任一项所述的半导体结构的制作方法，其特征在于，以所述第二掩膜层为掩膜蚀刻所述导电层，以形成第二凹槽包括：
以所述第二掩膜层为掩膜蚀刻所述导电层及部分所述基底，形成所述第二凹槽。
10.根据权利要求3-6任一项所述的半导体结构的制作方法，其特征在于，以所述第二掩膜层为掩膜通过干法蚀刻的方式对所述导电层进行蚀刻。
11.根据权利要求3-6任一项所述的半导体结构的制作方法，其特征在于，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽，包括：中间蚀刻；所述中间蚀刻包括：
在所述导电层上形成中间掩膜层，所述中间掩膜层上具有中间蚀刻开口，所述中间蚀刻开口正对所述第一凹槽设置，所述中间蚀刻开口在所述基底上的正投影面积大于所述第一蚀刻开口在所述基底上的正投影面积，并且所述中间蚀刻开口在所述基底上的正投影面积小于所述第二蚀刻开口在所述基底上的正投影面积；
以所述中间掩膜层为掩膜，对所述导电层进行蚀刻，以形成中间凹槽，所述中间凹槽的深度大于所述第一凹槽的深度且小于所述第二凹槽的深度。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，在形成所述中间凹槽以后，去除所述第一凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽，还包括：
去除所述中间凹槽的槽壁和槽底对应的部分所述导电层，以形成所述导电线和所述第二凹槽。
13.根据权利要求11所述的半导体结构的制作方法，其特征在于，在所述导电层上形成中间掩膜层包括：
在形成所述第一凹槽后，对所述第一掩膜层进行收缩处理，以增大所述第一蚀刻开口在所述基底上的正投影面积，形成所述中间掩膜层及位于所述中间掩膜层上的所述中间蚀刻开口。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，对所述中间掩膜层进行收缩处理包括：
对所述第一掩膜层进行蚀刻，以去除所述第一蚀刻开口的侧壁。
15.根据权利要求14所述的半导体结构的制作方法，其特征在于，
对所述中间掩膜层进行蚀刻包括干法蚀刻，所述干法蚀刻的蚀刻气体包括氧气、氢气、氮气中的至少一种。
16.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述中间蚀刻为多次，每一次所述中间蚀刻中，所述中间蚀刻开口在所述基底上的正投影面积均大于上一次所述中间蚀刻中所述中间蚀刻开口在所述基底上的正投影面积。
17.根据权利要求3-6任一项所述的半导体结构的制作方法，其特征在于，形成钝化层，其填充在所述第二凹槽内之前，还包括：
去除所述第二掩膜层。
18.根据权利要求17所述的半导体结构的制作方法，其特征在于，形成钝化层，其填充在所述第二凹槽内之前，还包括：去除所述第二掩膜层之后，形成绝缘层，其覆盖在所述导电线以及所述第二凹槽的槽壁和槽底。
19.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述导电层包括在所述基底上依次设置的多个子导电层。
20.一种半导体结构，其特征在于，包括：以权利要求1-19任一所述的半导体结构的制作方法形成的半导体结构。
CN202210373096.0A 2022-04-11 2022-04-11 半导体结构的制作方法及半导体结构 Pending CN116936465A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210373096.0A CN116936465A (zh) 2022-04-11 2022-04-11 半导体结构的制作方法及半导体结构
PCT/CN2022/087494 WO2023197340A1 (zh) 2022-04-11 2022-04-18 半导体结构的制作方法及半导体结构
US17/842,788 US20230326760A1 (en) 2022-04-11 2022-06-17 Method for fabricating semiconductor structure, and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210373096.0A CN116936465A (zh) 2022-04-11 2022-04-11 半导体结构的制作方法及半导体结构

Publications (1)

Publication Number Publication Date
CN116936465A true CN116936465A (zh) 2023-10-24

Family

ID=88328689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210373096.0A Pending CN116936465A (zh) 2022-04-11 2022-04-11 半导体结构的制作方法及半导体结构

Country Status (2)

Country Link
CN (1) CN116936465A (zh)
WO (1) WO2023197340A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US6277752B1 (en) * 1999-06-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Multiple etch method for forming residue free patterned hard mask layer
SG112804A1 (en) * 2001-05-10 2005-07-28 Inst Of Microelectronics Sloped trench etching process
CN100468618C (zh) * 2006-07-10 2009-03-11 中芯国际集成电路制造(上海)有限公司 可去除刻蚀后残留聚合物的半导体器件制造方法
CN102249179A (zh) * 2010-05-20 2011-11-23 上海华虹Nec电子有限公司 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法
CN105789134B (zh) * 2014-12-25 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体存储器件及其制备方法、电子装置
CN110875240A (zh) * 2018-09-04 2020-03-10 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN111900128B (zh) * 2020-09-30 2020-12-25 晶芯成(北京)科技有限公司 一种金属互连结构的形成方法

Also Published As

Publication number Publication date
WO2023197340A1 (zh) 2023-10-19

Similar Documents

Publication Publication Date Title
KR101804733B1 (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조의 형성 방법
KR101782218B1 (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조물의 형성 방법
US11728376B2 (en) Structure and formation method of semiconductor device structure with gate stack
US10366926B1 (en) Structure and formation method of semiconductor device structure
TWI637482B (zh) 半導體裝置結構
US9812549B2 (en) Formation method of semiconductor device structure
CN111092050B (zh) 金属互连结构及其制作方法
KR101734687B1 (ko) 반도체 디바이스 구조체 및 반도체 디바이스 구조체의 형성 방법
US9859165B1 (en) Planarization process for forming semiconductor device structure
CN116936465A (zh) 半导体结构的制作方法及半导体结构
US8389404B2 (en) Semiconductor device and method for manufacturing the same
US20230326760A1 (en) Method for fabricating semiconductor structure, and semiconductor structure
TW201727825A (zh) 積體電路結構及形成方法
CN107346743B (zh) 半导体结构及其制造方法
US11948982B2 (en) Semiconductor device and manufacturing method thereof
US20220310810A1 (en) Semiconductor structure and method for forming the same
TWI809866B (zh) 具有位元線保護襯墊之半導體元件的製備方法
WO2023184571A1 (zh) 半导体结构及其制备方法
US20220359763A1 (en) Structure and formation method of semiconductor device with embedded epitaxial structure
CN114284208A (zh) 半导体器件的制造方法
KR20030089567A (ko) 반도체 소자의 구리배선 형성방법
CN115483899A (zh) 封装结构、封装方法以及滤波器
CN118315366A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination