CN110875240A - 半导体结构的形成方法及半导体结构 - Google Patents
半导体结构的形成方法及半导体结构 Download PDFInfo
- Publication number
- CN110875240A CN110875240A CN201811061292.4A CN201811061292A CN110875240A CN 110875240 A CN110875240 A CN 110875240A CN 201811061292 A CN201811061292 A CN 201811061292A CN 110875240 A CN110875240 A CN 110875240A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- semiconductor structure
- sacrificial
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 211
- 239000000463 material Substances 0.000 claims description 41
- 239000011241 protective layer Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 230000008054 signal transmission Effects 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体结构的形成方法及半导体结构，首先衬底上形成有通过开口隔开的若干金属线，然后填充牺牲层在所述开口中，再形成覆盖牺牲层及金属层上方部分的介质层，通过介质层中的沟槽去除所述牺牲层，最后形成遮盖层以遮盖所述沟槽的槽口，以在相邻的所述金属线之间构成空气隙，空气隙降低了相邻的所述金属线之间的寄生电容，从而降低了信号传输中的寄生效应，且由于所述空气隙是通过去除牺牲层及遮盖所述沟槽的槽口而形成的，所以在所述金属线之间开口尺寸较大的情况下也可以实现较大尺寸的空气隙的形成，从而进一步降低了信号传输中的寄生效应，提高了器件的性能。
Description
技术领域
本发明涉及半导体制造工艺，尤其涉及一种半导体结构的形成方法及半导体结构。
背景技术
目前，半导体集成电路通常都会通过图形化的金属在其表面形成布线层，布线层是由若干用于信号传输的金属线构成的，相邻金属线之间具有间隙。随着半导体集成电路器件集成密度的快速增加，特别是在一些复杂的集成电路中，由于金属线之间存在寄生效应，会对信号传输产生延迟(τ＝RC)，导致半导体集成电路的性能降低。如何降低金属线之间寄生效应的影响成为亟待解决的问题。
发明内容
本发明的目的在于提供一种半导体结构的形成方法及半导体结构，以解决金属线之间因为寄生效应而导致的集成电路性能下降的问题。
为了达到上述目的，本发明提供了一种半导体结构的形成方法，包括：
提供衬底，所述衬底上形成有若干金属线，相邻的所述金属线之间通过开口隔开；
在所述开口中填充牺牲层，且所述牺牲层不高于所述开口的顶部；
在所述牺牲层上介质层，所述介质层覆盖所述牺牲层并延伸覆盖所述金属线，并且在所述介质层中形成暴露出所述牺牲层沟槽；
通过所述沟槽去除所述牺牲层，以使所述介质层中对应所述开口的部分悬空在所述开口的上方；以及，
在所述介质层上形成遮盖层，所述遮盖层覆盖所述介质层并延伸遮盖所述沟槽的槽口，以封闭所述沟槽，并在相邻的所述金属线之间形成空气隙。
可选的，形成所述牺牲层之前，所述半导体结构的形成方法还包括：
在所述衬底上形成保护层，所述保护层覆盖所述开口的侧壁和底壁，并延伸覆盖所述金属线。
可选的，所述保护层的材料与所述介质层的材料相同。
可选的，形成所述牺牲层的步骤包括：
在所述保护层上形成牺牲材料层，所述牺牲材料层填充所述开口并延伸覆盖所述保护层中位于所述金属线上方的顶层部；以及，
去除所述牺牲材料层中覆盖所述保护层的顶层部的部分，并保留所述牺牲材料层中填充所述开口的部分，以形成所述牺牲层。
可选的，去除所述牺牲层的步骤包括：
以所述介质层为掩膜执行第一刻蚀工艺，刻蚀所述牺牲层，以在所述牺牲层中形成对应所述沟槽的开孔；以及，
执行第二刻蚀工艺，所述第二刻蚀工艺的刻蚀剂经由所述沟槽进入所述开孔中，并横向刻蚀剩余的所述牺牲层，以去除所述牺牲层。
可选的，一个所述开口对应至少一个所述沟槽。
可选的，所述第二刻蚀工艺中，对所述牺牲层的刻蚀速率大于对所述保护层的刻蚀速率。
可选的，所述保护层的材料包括氮化硅和/或碳化硅，所述牺牲层的材料包括二氧化硅；或者，所述保护层的材料包括二氧化硅，所述牺牲层的材料包括氮化硅和/或碳化硅。
可选的，所述遮盖层的材料与所述牺牲层的材料相同。
可选的，所述沟槽的槽口尺寸小于所述开口的开口尺寸，以使所述遮盖层遮盖所述沟槽的槽口并且未完全填充所述开口。
可选的，在垂直于所述沟槽深度的方向上，所述沟槽的横截面宽度介于50nm-100nm，所述开口的横截面宽度介于200nm-400nm。
本发明提供了一种半导体结构，所述半导体结构包括：
衬底；
多条金属线，形成在所述衬底上，并且相邻的所述金属线之间通过开口隔开；
介质层，形成在所述金属线的上方，所述金属线上方的部分支撑所述介质层，以使所述介质层对应所述开口的悬空部悬空，所述介质层的所述悬空部中还形成有沟槽；以及，
遮盖层，覆盖所述介质层上并遮盖所述沟槽的槽口，以封闭所述沟槽，并在相邻的所述金属线之间形成空气隙。
可选的，所述开口的数量为多个，且至少两个所述开口的横截面宽度不同。
可选的，所述半导体结构还包括保护层，形成在所述衬底上并覆盖所述开口的侧壁和底壁，所述保护层还延伸覆盖所述金属线。
可选的，在垂直于所述沟槽深度的方向上，所述空气隙的横截面宽度与所述开口的横截面宽度相差两倍所述保护层的厚度。
可选的，所述沟槽的槽口尺寸小于所述开口的开口尺寸，以使所述遮盖层遮盖所述沟槽的槽口并且未完全填充所述开口。
可选的，在垂直于所述沟槽深度的方向上，所述沟槽的横截面宽度介于50nm-100nm，所述开口的横截面宽度介于200nm-400nm。
在本发明提供的半导体结构的形成方法及半导体结构中，首先衬底上形成有通过开口隔开的若干金属线，然后在所述开口中填充牺牲层，再形成覆盖牺牲层及金属层上方部分的介质层，通过介质层中的沟槽去除所述牺牲层，最后形成遮盖层以遮盖所述沟槽的槽口，以在相邻的所述金属线之间形成空气隙，空气隙降低了相邻的所述金属线之间的寄生电容，从而降低了信号传输中的寄生效应，且由于所述空气隙是通过去除牺牲层及遮盖所述沟槽的槽口而形成的，所以在所述金属线之间开口尺寸较大的情况下也可以实现较大尺寸的空气隙，从而进一步降低了信号传输中的寄生效应，提高了器件的性能。
附图说明
图1为一种半导体结构的剖面示意图；
图2为本实施例提供的半导体结构的形成方法的流程图；
图3为本实施例提供的衬底上的金属线的剖面示意图；
图4为本实施例提供的在衬底上形成保护层后的剖面示意图；
图5为本实施例提供的形成牺牲材料层后的剖面示意图；
图6为本实施例提供的形成牺牲层后的剖面示意图；
图7为本实施例提供的形成介质层后的剖面示意图；
图8为本实施例提供的形成沟槽后的剖面示意图；
图9为本实施例提供的刻蚀部分牺牲层后的剖面示意图；
图10为本实施例提供的去除牺牲层后的剖面示意图；
图11为本实施例提供的封住沟槽槽口以形成空气隙的剖面示意图；
其中，附图标记如下：
1’-衬底； 1-衬底；
2’-金属线； 2-金属线，
3’-开口， 3-开口，
4’-介质层， 4-保护层，
5’-空洞， 5-牺牲材料层，
51-牺牲层， 6-介质层，
7-沟槽， 8-遮盖层，
9-空气隙，
H-开口的横截面宽度， H’-空气隙的横截面宽度，
h-沟槽的横截面宽度。
具体实施方式
图1为一种半导体结构的剖面示意图。所述半导体结构包括衬底1’及形成于所述衬底1’上的若干金属线2’，相邻所述金属线2’之间通过开口3’隔开，一介质层4’填充所述开口3’并延伸覆盖所述金属线2’，所述开口3’中的介质层4’中形成有空气隙5’。由于工艺限制，所述金属线2’之间的开口3’的尺寸越大，所述开口3’对应的空气隙5’的尺寸越小；反之，所述金属线2’之间的开口3’的尺寸越小，所述开口3’对应的空气隙5’的尺寸越大。此种半导体结构通过空气隙5’减小了介质层4’的有效介电常数，从而降低了所述金属线2’之间的电容，但是由于在所述开口3’的尺寸较大的情况下，所述开口3’对应的空气隙5’的尺寸较小，降低所述金属线2’之间的电容的幅度非常有限，也就无法进一步提高集成电路的性能。
基于此，本发明提供了一种半导体结构的形成方法及半导体结构，首先衬底上形成有通过开口隔开的若干金属线，然后在所述开口中填充牺牲层，再形成覆盖牺牲层及金属层上方部分的介质层，通过介质层中的沟槽去除所述牺牲层，最后形成遮盖层以遮盖所述沟槽的槽口，以在相邻的所述金属线之间形成空气隙，空气隙降低了相邻的所述金属线之间的寄生电容，从而降低了信号传输中的寄生效应，且由于所述空气隙是通过去除牺牲层及遮盖所述沟槽的槽口而形成的，所以在所述金属线之间开口尺寸较大的情况下也可以实现较大尺寸的空气隙，从而进一步降低了信号传输中的寄生效应，提高了器件的性能。
下面将结合示意图对本发明的具体实施方式进行更详细地描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例提供的半导体结构的形成方法的流程图。所述半导体结构的形成方法包括：
S1：提供衬底，所述衬底上形成有若干金属线，相邻的所述金属线之间通过开口隔开；
S2：在所述开口中填充牺牲层，且所述牺牲层不高于所述开口的顶部；
S3：在所述牺牲层上介质层，所述介质层覆盖所述牺牲层并延伸覆盖所述金属线，并且在所述介质层中形成暴露出所述牺牲层沟槽；
S4：通过所述沟槽去除所述牺牲层，以使所述介质层中对应所述开口的部分悬空在所述开口的上方；以及，
S5：在所述介质层上形成遮盖层，所述遮盖层覆盖所述介质层并延伸遮盖所述沟槽的槽口，以封闭所述沟槽，并在相邻的所述金属线之间形成空气隙。
具体的，请参阅图3-图11，其为采用本实施例提供的半导体结构的形成方法形成的半导体结构的剖面示意图，接下来，将结合图3-图11对本实施提供的半导体结构的形成方法作进一步说明。
首先，请参阅图3，执行步骤S1，提供衬底1，所述衬底1上形成有若干金属线2，相邻的所述金属线2之间通过开口3隔开。所述衬底1可以是硅衬底、锗衬底、砷化镓衬底或绝缘体上硅衬底等，且，所述衬底1中可以通过离子注入形成有源区，所述有源区中可以形成各种器件结构，例如晶体管等。进一步，所述衬底1上通过图形化的金属形成了金属布线层，所述金属布线层包括若干金属线2，所述金属线2用于信号传输，相邻的所述金属线2之间具有间距。由于所述金属线2具有一定的厚度，相邻的所述金属线2之间构成了开口3，所述开口3将相邻的所述金属线2隔开。可以理解的是，由于所述金属线2之间的间距有大有小，则所述开口3的尺寸也是有大有小的，即，每两个相邻的所述金属线2之间的开口3的横截面宽度H可能是相等的，也可能是不相等的，可选的，所述开口3的数量为多个，至少两个所述开口3的横截面宽度H不同。
接着请参阅图4，首先在所述金属线2上形成保护层4，所述保护层4覆盖所述开口3的侧壁及底壁并延伸覆盖所述金属线2。具体的，本实施例中，采用原子层沉积(ALD)工艺形成所述保护层4，使所述保护层4的厚度和均匀性都比较一致，缺陷比较少，且，可以通过控制所述原子层沉积工艺的参数方便的控制所述保护层4的厚度，以便于所述开口3的封口及控制后续形成的空气隙的尺寸。可选的，所述保护层4的材料可以是氮化硅、碳化硅或其他低K介质材料中的一种或多种，本实施例中，所述保护层4为氮化硅层，且在形成所述氮化硅层之前，所述开口3的内壁及所述金属线2上已经形成有一层氧化硅层(图中未示出)。
接下来如图5-图11所示，在所述开口3的尺寸较大的情况下，难以快速而简单的封住所述开口3，可以选择如下方式封住所述开口3。
首先如图4及图5所示，执行步骤S2，在所述保护层4上形成牺牲材料层5，所述牺牲材料层5填充所述开口3并延伸覆盖所述保护层4中位于所述金属线2上方的顶层部，再采用研磨或者刻蚀工艺去除所述保护层4上的所述牺牲材料层5中覆盖所述保护层4的顶层部的部分，并保留所述牺牲材料层5中填充所述开口3的部分，以形成所述牺牲层51，且所述牺牲层不高于所述开口3的顶部，其需要将所述开口3填住以支撑后续的形成的膜层，具体如图6所示。所述牺牲材料层5与所述牺牲层51的材料相同，且不同于所述保护层4，本实施例中，所述牺牲材料层5与所述牺牲层51的材料为二氧化硅。进一步，所述牺牲材料层5可以采用沟槽填充能力较好的膜层沉积工艺形成，例如是高密度等离子体化学气相沉积(HDPCVD)工艺形成，使所述牺牲材料层5能够更好的填充所述开口3。
接下来，如图7所示，执行步骤S3，在所述保护层4及所述牺牲层51上形成介质层6，所述介质层6覆盖所述牺牲层51并延伸覆盖所述保护层4的顶层部的部分，接着如图3及图8所示，刻蚀所述介质层6以形成沟槽7，所述沟槽7露出部分所述牺牲层51。进一步，所述介质层6中的沟槽7具有多个，一个所述开口3与至少一个所述沟槽7对应，以通过所述沟槽7去除所述开口3中的牺牲层51。对于尺寸较大的开口，可通过设置多个所述沟槽，避免后续牺牲层难以去除的问题。所述沟槽7的横截面宽度h在50nm-100nm之间，且小于所述开口3的横截面宽度H。可选的，所述介质层6的材料与所述保护层4的材料可以相同。
进一步，执行步骤S4，可以采用刻蚀工艺去除所述开口3中的牺牲层51。如图3及图9所示，本实施例中，依次执行第一刻蚀工艺和第二刻蚀工艺去除所述牺牲层51，所述第一刻蚀工艺为干法刻蚀，所述第二刻蚀工艺为湿法刻蚀。首先执行第一刻蚀工艺，以所述介质层为掩膜沿着所述沟槽7的底部继续往下刻蚀部分所述牺牲层51，以在所述牺牲层51中形成对应所述沟槽7的开孔，使第二刻蚀工艺的刻蚀液与所述牺牲层51接触的面积更大，提高了刻蚀效率。接着如图9所示，执行第二刻蚀工艺去除所述开口3中剩余的牺牲层51，所述第二刻蚀工艺的刻蚀剂经由所述沟槽7进入所述开孔中，并横向刻蚀剩余的所述牺牲层51，以去除所述牺牲层51，以使所述介质层6中对应所述开口3的部分悬空在所述开口3的上方。优选的，所述第二刻蚀工艺采用的刻蚀液可以对所述牺牲层51及所述保护层4具有非常高的刻蚀选择比(例如100倍以上)，使对所述牺牲层51的刻蚀速率大于对所述保护层4的刻蚀速率，可以在对所述保护层4不产生太大影响的情况下去除所述牺牲层51。本实施例中，由于所述保护层4的材料为氮化硅，所述牺牲层51的材料为二氧化硅，则所述刻蚀液可以是氢氟酸；在其他实施例中，所述保护层4的材料可以为氧化硅，所述牺牲层51的材料可以为氮化硅和/或碳化硅，所述刻蚀液可以选择磷酸。
最后如图3、图10及图11所示，执行步骤S5，在所述介质层6上形成遮盖层8，所述遮盖层8覆盖所述介质层6，并延伸遮盖所述沟槽7的槽口，以封闭所述沟槽7，并在相邻的所述金属线2之间形成封闭的空气隙(9)。此时，由于所述沟槽7横截面宽度h较所述开口3的横截面宽度H小，以使所述遮盖层8遮盖所述沟槽7的槽口并且未完全填充所述开口3，封住沟槽7的槽口也比较容易。可选的，在垂直于所述沟槽7深度的方向上，所述沟槽7的横截面宽度h介于50nm-100nm，所述开口3的横截面宽度H介于200nm-400nm。
进一步，采用快速化学气相沉积工艺快速形成所述遮盖层8，使所述遮盖层8形成的速度很快来不及填充满所述沟槽7便将其封住，形成了封闭的所述空气隙9。可以理解的是，由于所述空气隙9是通过去除所述开口3中的牺牲层51并封住所述沟槽7而形成的，每个所述空气隙9的横截面宽度H’与所述开口3的横截面宽度H相差两倍所述保护层4的厚度。可选的，所述遮盖层8的材料可以与所述牺牲层51的材料相同。
基于此，如图3-图11所示，本发明还提供了一种半导体结构，所述半导体结构包括衬底1；多条金属线2，形成在所述衬底1上，并且相邻的所述金属线2之间通过开口3隔开；介质层6，形成在所述金属线2的上方，所述金属线2上方的部分支撑所述介质层6，以使所述介质层6对应所述开口3的悬空部悬空，所述介质层6的所述悬空部中还形成有沟槽7；以及，遮盖层8，覆盖所述介质层6上并遮盖所述沟槽7的槽口，以封闭所述沟槽7，并在相邻的所述金属线2之间形成空气隙9。
可选的，所述半导体结构还包括保护层4，形成在所述衬底1上并覆盖所述开口3的侧壁和底壁，所述保护层4还延伸覆盖所述金属线2，所述保护层4可以在形成所述空气隙9的工艺中保护所述金属线2，避免了金属线2被损坏从而影响信号传输的情况。
进一步，在垂直于所述沟槽7深度的方向上，所述空气隙9的横截面宽度H’与所述开口3的横截面宽度H相差两倍所述保护层4的厚度，使形成的所述空气隙9的尺寸与所述开口3的尺寸相关，即，相邻金属线2之间的所述开口3的尺寸大，则其间形成的空气隙9的尺寸也大；反之，相邻金属线2之间的所述开口3的尺寸小，则其间形成的空气隙9的尺寸也小，克服了当开口3的尺寸较大的情况下无法形成较大尺寸的空气隙9的工艺限制。
进一步，所述沟槽7的槽口尺寸小于所述开口3的开口尺寸，以使所述遮盖层8遮盖所述沟槽7的槽口并且未完全填充所述开口3，以使形成的所述空气隙9的尺寸更大，可选的，在垂直于所述沟槽7深度的方向上，所述沟槽7的横截面宽度h介于50nm-100nm，所述开口3的横截面宽度H介于200nm-400nm。
综上，在本发明实施例提供的半导体结构的形成方法及半导体结构中，首先衬底上形成有通过开口隔开的若干金属线，然后在所述开口中填充牺牲层，再形成覆盖牺牲层及金属层上方部分的介质层，通过介质层中的沟槽去除所述牺牲层，最后形成遮盖层以遮盖所述沟槽的槽口，以在相邻的所述金属线之间构成空气隙，空气隙降低了相邻的所述金属线之间的寄生电容，从而降低了信号传输中的寄生效应，且由于所述空气隙是通过去除牺牲层及遮盖所述沟槽的槽口而形成的，所以在所述金属线之间开口尺寸较大的情况下也可以实现较大尺寸的空气隙的形成，从而进一步降低了信号传输中的寄生效应，提高了集成电路的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有若干金属线，相邻的所述金属线之间通过开口隔开；
在所述开口中填充牺牲层，且所述牺牲层不高于所述开口的顶部；
在所述牺牲层上介质层，所述介质层覆盖所述牺牲层并延伸覆盖所述金属线，并且在所述介质层中形成暴露出所述牺牲层沟槽；
通过所述沟槽去除所述牺牲层，以使所述介质层中对应所述开口的部分悬空在所述开口的上方；以及，
在所述介质层上形成遮盖层，所述遮盖层覆盖所述介质层并延伸遮盖所述沟槽的槽口，以封闭所述沟槽，并在相邻的所述金属线之间形成空气隙。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述牺牲层之前，所述半导体结构的形成方法还包括：
在所述衬底上形成保护层，所述保护层覆盖所述开口的侧壁和底壁，并延伸覆盖所述金属线。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层的材料与所述介质层的材料相同。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述牺牲层的步骤包括：
在所述保护层上形成牺牲材料层，所述牺牲材料层填充所述开口并延伸覆盖所述保护层中位于所述金属线上方的顶层部；以及，
去除所述牺牲材料层中覆盖所述保护层的顶层部的部分，并保留所述牺牲材料层中填充所述开口的部分，以形成所述牺牲层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的步骤包括：
以所述介质层为掩膜执行第一刻蚀工艺，刻蚀所述牺牲层，以在所述牺牲层中形成对应所述沟槽的开孔；以及，
执行第二刻蚀工艺，所述第二刻蚀工艺的刻蚀剂经由所述沟槽进入所述开孔中，并横向刻蚀剩余的所述牺牲层，以去除所述牺牲层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，一个所述开口对应至少一个所述沟槽。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺中，对所述牺牲层的刻蚀速率大于对所述保护层的刻蚀速率。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氮化硅和/或碳化硅，所述牺牲层的材料包括二氧化硅；或者，所述保护层的材料包括二氧化硅，所述牺牲层的材料包括氮化硅和/或碳化硅。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述遮盖层的材料与所述牺牲层的材料相同。
10.如权利要求1～9任一项所述的半导体结构的形成方法，其特征在于，所述沟槽的槽口尺寸小于所述开口的开口尺寸，以使所述遮盖层遮盖所述沟槽的槽口并且未完全填充所述开口。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在垂直于所述沟槽深度的方向上，所述沟槽的横截面宽度介于50nm-100nm，所述开口的横截面宽度介于200nm-400nm。
12.一种半导体结构，其特征在于，所述半导体结构包括：
衬底；
多条金属线，形成在所述衬底上，并且相邻的所述金属线之间通过开口隔开；
介质层，形成在所述金属线的上方，所述金属线上方的部分支撑所述介质层，以使所述介质层对应所述开口的悬空部悬空，所述介质层的所述悬空部中还形成有沟槽；以及，
遮盖层，覆盖所述介质层上并遮盖所述沟槽的槽口，以封闭所述沟槽，并在相邻的所述金属线之间形成空气隙。
13.如权利要求12所述的半导体结构，其特征在于，所述开口的数量为多个，且至少两个所述开口的横截面宽度不同。
14.如权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括保护层，形成在所述衬底上并覆盖所述开口的侧壁和底壁，所述保护层还延伸覆盖所述金属线。
15.如权利要求14所述的半导体结构，其特征在于，在垂直于所述沟槽深度的方向上，所述空气隙的横截面宽度与所述开口的横截面宽度相差两倍所述保护层的厚度。
16.如权利要求12所述的半导体结构，其特征在于，所述沟槽的槽口尺寸小于所述开口的开口尺寸，以使所述遮盖层遮盖所述沟槽的槽口并且未完全填充所述开口。
17.如权利要求16所述的半导体结构，其特征在于，在垂直于所述沟槽深度的方向上，所述沟槽的横截面宽度介于50nm-100nm，所述开口的横截面宽度介于200nm-400nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811061292.4A CN110875240A (zh) | 2018-09-04 | 2018-09-04 | 半导体结构的形成方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811061292.4A CN110875240A (zh) | 2018-09-04 | 2018-09-04 | 半导体结构的形成方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110875240A true CN110875240A (zh) | 2020-03-10 |
Family
ID=69717021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811061292.4A Pending CN110875240A (zh) | 2018-09-04 | 2018-09-04 | 半导体结构的形成方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110875240A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197340A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066075A (zh) * | 2011-09-01 | 2013-04-24 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104617093A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20160148833A1 (en) * | 2014-11-26 | 2016-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a shallow trench isolation structure and methods of forming the same |
| US20170278740A1 (en) * | 2016-03-22 | 2017-09-28 | International Business Machines Corporation | Structure and method for maximizing air gap in back end of the line interconnect through via landing modification |
| US9837305B1 (en) * | 2016-07-05 | 2017-12-05 | International Business Machines Corporation | Forming deep airgaps without flop over |
| CN208655630U (zh) * | 2018-09-04 | 2019-03-26 | 长鑫存储技术有限公司 | 半导体结构 |
-
2018
- 2018-09-04 CN CN201811061292.4A patent/CN110875240A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066075A (zh) * | 2011-09-01 | 2013-04-24 | 三星电子株式会社 | 半导体器件及其制造方法 |
| CN104617093A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20160148833A1 (en) * | 2014-11-26 | 2016-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a shallow trench isolation structure and methods of forming the same |
| US20170278740A1 (en) * | 2016-03-22 | 2017-09-28 | International Business Machines Corporation | Structure and method for maximizing air gap in back end of the line interconnect through via landing modification |
| US9837305B1 (en) * | 2016-07-05 | 2017-12-05 | International Business Machines Corporation | Forming deep airgaps without flop over |
| CN208655630U (zh) * | 2018-09-04 | 2019-03-26 | 长鑫存储技术有限公司 | 半导体结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023197340A1 (zh) * | 2022-04-11 | 2023-10-19 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9305823B2 (en) | Semiconductor device including STI structure and fabrication method | |
| US9711393B2 (en) | Silicon on nothing devices and methods of formation thereof | |
| US9515078B2 (en) | Semiconductor structure and method for forming the same | |
| US10020253B2 (en) | Manufacturing method of memory device | |
| TW201933430A (zh) | 製造半導體裝置的方法以及半導體裝置 | |
| TWI571967B (zh) | 記憶體元件及其製造方法 | |
| JP2019526936A (ja) | Ｖｄｍｏｓ装置およびその製造方法 | |
| CN208655630U (zh) | 半导体结构 | |
| EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
| CN108666263B (zh) | 接触孔的制造方法 | |
| KR20180042591A (ko) | 반도체 소자의 제조 방법 | |
| US10043675B2 (en) | Semiconductor device and method for fabricating the same | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| US6232646B1 (en) | Shallow trench isolation filled with thermal oxide | |
| CN110875240A (zh) | 半导体结构的形成方法及半导体结构 | |
| US8435900B2 (en) | Method for manufacturing a transistor | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| CN110085555B (zh) | 半导体结构及其形成方法 | |
| CN111384151B (zh) | 半导体基底及其制备方法 | |
| CN112233978B (zh) | 一种半导体结构的制造方法 | |
| CN108022843B (zh) | 半导体结构的形成方法 | |
| CN113903660B (zh) | 半导体器件的制造方法 | |
| US10818541B2 (en) | Semiconductor structure | |
| US10522415B1 (en) | Semiconductor device | |
| CN108807267B (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |