CN116936435A - 一种针对晶上系统的对准方法及装置 - Google Patents

一种针对晶上系统的对准方法及装置 Download PDF

Info

Publication number
CN116936435A
CN116936435A CN202311195903.5A CN202311195903A CN116936435A CN 116936435 A CN116936435 A CN 116936435A CN 202311195903 A CN202311195903 A CN 202311195903A CN 116936435 A CN116936435 A CN 116936435A
Authority
CN
China
Prior art keywords
alignment
test
silicon substrate
chip
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311195903.5A
Other languages
English (en)
Other versions
CN116936435B (zh
Inventor
张坤
邓庆文
霍婷婷
胡守雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202311195903.5A priority Critical patent/CN116936435B/zh
Publication of CN116936435A publication Critical patent/CN116936435A/zh
Application granted granted Critical
Publication of CN116936435B publication Critical patent/CN116936435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种针对晶上系统的对准装置,包括晶上处理器,晶上处理器包括硅基板和芯粒阵列,芯粒阵列包括内部芯粒和外围Dummy芯粒,硅基板背面刻蚀内部焊盘、对准焊盘和测试焊盘;晶圆连接器包括校对孔和弹性连接器,校对孔对准对准焊盘以核准晶圆连接器的位置,弹性连接器连接内部焊盘和测试焊盘;和供电PCB底板,包括测试连线、测试点和定位孔,用定位孔核准供电PCB底板的位置,当加强筋加压供电PCB底板时通过检测测试点的阻抗以确定弹性连接器是否对准和检测翘曲度,通过测试点还能够检测外围Dummy芯粒是否相连。该对准装置能够较为方便的检测对准和翘曲程度,本发明还公开了一种针对晶上系统的对准方法。

Description

一种针对晶上系统的对准方法及装置
技术领域
本发明属于集成电路技术领域,具体涉及一种针对晶上系统的对准方法及装置。
背景技术
随着深度学习、大规模数据交换等领域对处理器算力需求的不断提升,单一处理器已经无法满足所有用于大规模数据处理的场景。于是,晶上系统以极高的互联带宽和功率密度等优势被提出,通过将多个同构或异构的处理器芯粒集成在一块大尺寸晶圆或类似的高速介质上,由介质内的高速总线将各个芯粒彼此互联,进而实现一个超大规模的处理器集群。
目前,为了最大化单系统算力,晶上系统通常采用12寸硅基板作为衬底,其背面用于与供电单元及对外高速通信器件连接的PAD总数量一般达10万个以上,PAD的直径和间距通常为几百微米,如此大面积高密度的PAD需要与负责供电及对外通信的PCB板通过特殊的高密度晶圆连接器对接。因此,对于晶上系统,大尺寸硅基板、高密度晶圆连接器、供电PCB底板之间的对准和稳定连接尤为关键,一旦某些PAD或连接器引脚不能与其相对应的触点相连接,会导致晶上系统中的处理器芯粒无法正常工作,甚至某些芯粒的部分电源与地bump之间短路而导致其对应的整个供电单元故障。
晶上系统中的12寸硅基板内部包含大量的硅通孔技术(TSV,Through SiliconVia),其深宽比的限制使TSV的深度无法贯穿标准12寸硅基板700um左右的厚度,所以需要将硅基板减薄至100um左右再键合所有芯粒,这导致整个硅基板韧性大幅度降低,具有更强的易碎性和易翘曲性。因此,无法在硅基板上打定位孔、固定孔或施加太大的应力,以免硅基板翘曲或破碎。
目前,市面上现存的硅基板对准及互连方案都是针对小尺寸硅基板,翘曲度较小。装配时,将与处理器芯粒键合后的小尺寸硅基板直接与小尺寸IC载板使用标准的机台通过回流焊的方式连接。而针对大尺寸超薄硅基板的对准及其产生的影响评估,并没有成熟的方案。
因此,对于晶上系统,需要一种高精密的对准及测试方案,完成由12寸超薄硅基板为衬底的晶上处理器、高密度晶圆连接器、大尺寸供电PCB底板之间的对准、固定及连接良率测试。
发明内容
本发明提供了一种针对晶上系统的对准装置,该对准装置能够较为方便的检测芯粒对准,以及硅基板和供电PCB底部的翘曲程度。
本发明具体实施例提供的一种针对晶上系统的对准装置,其特征在于,包括:
基座,所述基座上设置安装凹槽;
晶上处理器,包括硅基板和键合在硅基板正面的芯粒阵列,芯粒阵列远离硅基板正面的一面与安装凹槽表面贴合,芯粒阵列包括内部芯粒和外围Dummy芯粒,内部芯粒包括KGD芯粒或者由KGD芯粒和内部Dummy芯粒组成,硅基板背面刻蚀有与内部芯粒连接的内部焊盘,以及与外围Dummy芯粒分别连接的对准焊盘和测试焊盘;
晶圆连接器,包括校对孔和弹性连接器,校对孔对准所述对准焊盘以核准晶圆连接器的位置,弹性连接器分别连接内部焊盘和测试焊盘;
和供电PCB底板,包括测试连线、测试点和定位孔,定位孔与校对孔对接以核准供电PCB底板的位置,通测试连线将测试点与弹性连接器连接,当加强筋加压供电PCB底板时通过检测测试点的阻抗以确定弹性连接器分别与对应的内部焊盘和测试连线是否对准,以及检测供电PCB底板和硅基板的翘曲度,通过测试点还能够检测外围Dummy芯粒内部的金属线是否相连。
进一步的,将每个外围Dummy芯粒内部的金属线与硅基板的金属线连接,使得外围Dummy芯粒相互串联以构建菊花链,外围Dummy芯粒包括测试芯粒,菊花链的两端分别位于对应的测试芯粒,将测试芯粒内的菊花链的每个端分别与对应的测试焊盘的金属线连接,然后通过对应的弹性连接器将菊花链的两端引出至测试点,通过测试点测量菊花链是否导通以判断外围Dummy芯粒是否相连。
进一步的,所述外围Dummy芯粒还包括粗对准芯粒和精细对准芯粒,所述对准焊盘包括粗对准焊盘和精细对准焊盘;
所述粗对准芯粒与粗对准焊盘连接,且位于粗对准焊盘的投影位置;
所述精细对准芯粒与精细对准焊盘连接,且位于精细对准焊盘的投影位置;
所述硅基板为正方形或类正方形的多边形,粗对准芯粒位于硅基板的角位置,精细对准芯粒位于硅基板的每条边上;
通过校对孔或定位孔先对准粗对准焊盘,然后对准精细对准焊盘,以分别确定晶圆连接器和PCB底板的位置。
进一步的,在安装凹槽表面,且与粗对准芯粒对应贴合的位置设置点胶凹槽,在点胶凹槽内部放置热熔胶,用于固定晶上处理器。
进一步的,在基座内部设置加热腔,加热腔位于点胶凹槽的下方,通过在加热腔上加热使得热熔胶融合从而使得晶上处理器脱离基座。
进一步的,在基座内部,且芯粒阵列下方设置水冷流道,通过水冷流道内流动的液体对芯粒阵列进行散热。
进一步的,所述测试点包括输出IO测试点和菊花链测试点;
其中,通过测试连接线将IO测试点与连接内部焊盘的弹性连接器相连,从而能够通过测量IO测试点的阻抗以确定弹性连接器分别与对应的内部焊盘和测试连线是否对准,以及检测供电PCB底板和硅基板的翘曲度;
通过测量连接线将菊花链测试点与连接测试焊盘的弹性连接器连接,通过菊花链测试点能够检测外围Dummy芯粒是否相连。
进一步的,所述硅基板的正面包括密集型焊盘,通过密集型焊盘与芯粒阵列键合;
所述硅基板的背面采用全局曝光的方式得到内部焊盘、对准焊盘和测试焊盘,内部焊盘包括供电与外信号连接焊盘,KGD芯粒与供电与外信号连接焊盘相连,且供电与外信号连接焊盘位于KGD芯粒的投影位置;
所述硅基板的内部包括金属线,通过硅基板的金属线将外围Dummy芯粒相互连接形成菊花链,将内部芯粒与内部焊盘连接,以及将外围Dummy芯粒分别与对准焊盘和测试焊盘连接。
进一步的,还包括供电单元,供电单元与供电PCB底板的测试点连接,通过测试点将供电单元与KGD芯粒连接。
本发明还提供了一种针对晶上系统的对准方法,包括:
S1、获得在正面和背面均具有焊盘,且正面和背面的焊盘通过内部金属线连接的硅基板,将芯粒阵列键合在硅基板的正面焊盘上,硅基板背面的焊盘包括内部焊盘、对准焊盘和测试焊盘,通过检测内部焊盘、对准焊盘和测试焊盘的电阻值以确定芯粒阵列已键合至硅基板上,如果芯粒阵列的内部芯粒均为KGD芯粒则得到晶上处理单元,如果芯粒阵列的内部芯粒包括KGD芯粒和内部Dummy芯粒则得到晶上测试单元;
S2、获得具有安装凹槽的基座,在安装凹槽的表面,且与粗对准芯粒对应的位置铣出点胶凹槽,在基座远离安装凹槽的一面铣出水冷流道和加热腔,所述水冷流道位于芯粒阵列下发,所述加热腔位于点胶凹槽下发,向点胶凹槽加入热熔胶;
S3、将晶上测试单元放入安装凹槽,芯粒阵列中远离硅基板正面的一面与安装凹槽表面贴合,通过热溶胶将晶上测试单元固定在安装凹槽内;
S4、获得晶圆连接器,通过光源和精密对准镜头透过校对孔对准硅基板背面的对准焊盘,然后下压晶圆连接器,使得弹性连接器与硅基板的内部焊盘和测试焊盘接触,将晶圆连接器固定连接在基座上;
S5、将供电PCB底板的定位孔和晶圆连接器的校对孔对接,通过光源和精密对准镜头对准硅基板上的对准焊盘,以对准供电PCB底板,将供电PCB底板通过固定连接在基座上;
S6、将加强筋加压在供电PCB底板的表面,然后测量内部Dummy芯粒和测试焊盘对应的测试点的阻抗值以确定硅基板上的芯粒是否与弹性连接器对准、供电PCB底部和硅基板的翘曲度是否满足设定阈值,同时将与KGD芯粒对应的测量点与供电测试单元连接以测试KGD芯粒是否正常工作;
S7、步骤S6测试的值均满足要求时,将晶上测试单元更换为晶上处理单元,重复步骤S2-S6,以完成对对晶上系统的校准。
与现有技术相比,本发明的有益效果为:
本发明在硅基板的背面刻蚀有对准焊盘(PAD),在晶圆连接器和供电PCB底板的安装过程中通过校对孔和定位孔来进行位置核准,从而解决了高密度的芯粒与弹性连接器、弹性连接器与测试连线的对准需求。
本发明通过测试与外围Dummy芯粒相连的测试点,如果得到外围Dummy芯粒连接的金属线断开,则判断切割键合有芯粒的硅基板时内部芯粒遭到破坏,从而避免了内部芯粒由于硅基板切割造出的功能失效。
本发明通过测试测试点的阻抗,如果阻抗值较高则该测试点未连通,则确定该点处的弹性连接器与内部焊盘和/或测试连线未对准,如果测试点中间连通两边未连通则说明晶上处理器和/或供电PCB底板的翘曲度较高,从而能够通过较小的代价检测得知对准精度和翘曲度是否满足系统的要求。
附图说明
图1为本发明具体实施例提供的针对晶上系统的对准装置的框图;
图2为本发明具体实施例提供的针对晶上系统的对准装置的剖面示意图;
图3为本发明具体实施例提供的硅基板正面的芯粒排布示意图;
图4为本发明具体实施例提供的硅基板背面的焊盘排布示意图;
图5为本发明具体实施例提供的外围Dummy芯粒的连接示意图;
图6为本发明具体实施例提供的安装晶上测试单元的针对晶上系统的对准装置的示意图;
图7为本发明具体实施例提供的针对晶上系统的对准方法的方法流程图。
其中,1-基座,11-金属基体,12-点胶凹槽,13-加热腔,14-水冷流道,15-安装凹槽,16-导冷液,2-晶上处理器,21-芯粒阵列,211-外围Dummy芯粒,粗对准芯2111,精细对准芯粒2112,测试芯粒2113,212-内部芯粒,2121-KGD芯粒,2122-内部Dummy芯粒,22-塑封材料,23-硅基板,231-内部焊盘,232-对准焊盘,2321-粗对准焊盘,2322-精细对准焊盘,233-测试焊盘,24-PAD1,25-切割线,26-精细对准区及测试区,27-粗对准区,28-芯粒供电及对外信号连接区,3-晶圆连接器,31-螺丝,32-刚性载板,33-弹性连接器,34-第一固定孔,35-第二固定孔,36-PAD2,4-供电PCB底板,41-测试连线,42-输出IO测试点,43-菊花链测试点,44-避让孔,45-第二定位螺丝,46-定位螺孔,47-底板,48-菊花链,5-加强筋,6-精细对准孔,7-粗对准孔,8-金属板,9-供电单元。
具体实施方式
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
由于现有技术中针对大尺度晶上系统和高密度芯粒并没有较为有效的对准装置和方法,从而在高密度的芯粒对准过程中由于公差带的存在导致芯粒对准误差,造出晶上系统失效,本发明具体实施例提供通过在硅基板上制作对准标记,在晶圆连接器和供电PCB底板上分别制作校对孔和定位孔以对准对准标记从而较为精准的确定相应的位置,并通过测试点测试芯粒和弹性连接器是否对准,以及硅基板和供电PCB底部的翘曲度,以及KGD芯粒的功能是否有效来解决上述问题,本发明提供的针对晶上系统的对准装置,如图1和图2所示,包括基座1、晶上处理器2、晶圆连接器3、供电PCB底板4和加强筋5:
本发明具体实施例提供的基座1的金属基体11上设置安装凹槽15,将晶上处理器2安装在安装凹槽15内,在一具体实施例中,在安装凹槽15上,且外围Dummy芯粒211中的粗对准芯粒2111的对应位置上设置点胶凹槽12,在点胶凹槽内部导入热熔胶,通过热熔胶固定晶上处理器2。
在一具体实施例中,在金属基体11下表面铣出加热腔13,该加热腔13位于点胶凹槽12的下方,通过在加热腔13处加热使得点胶凹槽12内的加热胶软化从而能够方便取出晶上处理器2。
在一具体实施例中,在金属基体11下表面铣出水冷流道14的一部分,在金属板8上铣出水冷流道的另一部发,通过螺栓将金属基体11和金属板8连接以构建水冷流道14,该水冷流道14位于芯粒阵列21的下方,用于将芯粒阵列的热量通流动的水导出至外界。
本发明具体实施例提供的晶上处理器2包括硅基板23和芯粒阵列21,芯粒阵列21键合在硅基板23的正面,在芯粒阵列21远离硅基板正面的一面与安装凹槽15相贴合,如图3所示,芯粒阵列21包括内部芯粒212和外围Dummy芯粒213,内部芯粒212分为两种布局,其中,一种布局为内部芯粒212均为KGD芯粒2121,此时获得的晶上处理器作为晶上处理单元使用,另一种布局为内部芯粒212由内部Dummy芯粒2122和KGD芯粒2121组成,而内部Dummy芯粒2122占有大多数,此时获得的晶上处理器作为晶上测试单元来使用,由于内部Dummy芯粒2122的内部仅仅有金属线连接,因此通过内部Dummy芯粒2122测试硅基板23和供电PCB底板4的翘曲度和与弹性连接体33的对准情况更加灵敏,且成本比KGD芯粒2121低很多,因此构建的晶上测试单元能够用来多次预先检测翘曲度和对准的情况,然后在使用晶上处理单元最终对准,从而实现准确、较低成本的实现对准,Dummy芯粒为一个没有功能的芯粒,KGD芯粒是指合格芯粒。
如图4所示,本发明具体实施例提供的硅基板23的背面采用全局曝光的方式刻蚀有内部焊盘231、对准焊盘232和测试焊盘233,内部焊盘231与内部芯粒212连接,对准焊盘232和测试焊盘233分别与外围Dummy芯粒211相连。
在一具体实施例中,本实施例提供的外围Dummy芯粒211还包括粗对准芯2111和精细对准芯粒2112,本实施例提供的对准焊盘232还包括粗对准焊盘2321和精细对准焊盘2322,粗对准焊盘2321与粗对准芯2111连接,且位于粗对准焊盘2321的投影位置,精细对准芯粒2112与精细对准焊盘2322,且位于精细对准焊盘2322的投影位置,精细对准焊盘2322和测试焊盘233位于精细对准区及测试区29,粗对准焊盘2321位于粗对准区27。
在一具体实施例中,内部焊盘231包括供电与外信号连接焊盘,供电与外信号连接焊盘位于芯粒供电与对外信号连接区,KGD芯粒2121与供电与外信号连接焊盘相连,且供电与外信号连接焊盘位于KGD芯粒2121的投影位置;该硅基板23的内部包括金属线,通过硅基板23的金属线将外围Dummy芯粒211相互连接形成菊花链,将内部芯粒与内部焊盘231连接,以及将外围Dummy芯粒211分别与对准焊盘232和测试焊盘233连接。
在一具体实施例中,本实施例提供的晶上处理器2还包括塑封材料22,塑封材料22将芯粒阵列21的空隙处填满,以增加晶上处理器2的强度,减少切割加工工程中破碎的概率。
本发明具体实施例提供了晶圆连接器3,晶圆连接器3的刚性载板32内部具有多个弹性连接器33和校对孔,校对孔包括粗校对孔和精细校对孔,首先通过粗校对孔与对粗对准焊盘2321对准,然后将精细校对孔与精细对准焊盘2322对准,从而确定晶圆连接器3的位置,当晶圆连接器3的位置确定后,弹性连接器33分别与内部焊盘231和测试焊盘233对接。本发明通过在第一固定孔34内的螺丝31将晶圆连接器3固定在金属基体11上。
本发明具体实施例提供了供电PCB底板4,该供电PCB底板4包括测试连线41、输出IO测试点42、菊花链测试点43、避让孔44、第二定位螺丝45、定位螺孔46和底板47,其中,通过测试连线41将输出IO测试点42与弹性连接器33连接,通过加强筋5加压供电PCB底板4,将供电PCB底板4和硅基板23尽量压平,并且施加一定的力将弹性连接器33的针压缩,进而能够与对应的焊盘充分接触。加强筋5加压完成后,通过检测输出IO测试点42的阻抗值,当输出IO测试点42的阻抗值远大于初始测量的各个芯粒的平均阻抗值,则确定弹性连接器33与对应的焊盘未对准,如果检测到中间的IO测试点42的阻抗值接近于初始测量的各个芯粒的平均阻抗值,而边缘的IO测试点42的阻抗值较高,则检测得到供电PCB底板4和/或硅基板23的翘曲程度较高。本发明通过避让孔44使得螺丝31进入第一固定孔34。通过第二定位螺丝45进入定位螺孔46和第二固定孔35,以将供电PCB底板固定在基座1的金属基体11上。
本发明具体实施例提供的精细对准孔6是通过晶圆连接器的精细校对孔和供电PCB底板的精细定位孔对接后得到,粗对准孔7是通过晶圆连接器的粗校对孔和供电PCB底板的粗定位孔对接后得到,通过粗对准孔7粗略确定供电PCB底板4的位置,通过精细对准孔6微调并确定供电PCB底板的位置。
如图5所示,本发明具体实施例提供的每个外围Dummy芯粒211内部的金属线与硅基板的金属线连接,使得外围Dummy芯粒211相互串联以构建菊花链48,外围Dummy芯粒211还包括测试芯粒2113,菊花链48的两端分别位于对应的测试芯粒2113内部,将测试芯粒2113内的菊花链48的每个端分别与对应的测试焊盘233的金属线连接,然后通过硅基板的(PAD1)24与对应的弹性连接器33连接,弹性连接器33通过(PAD2)36与对应的测试连接线41连接,将菊花链48的两端引出至菊花链测试点43,通过万用表测试菊花链测试点43测量菊花链是否导通以判断外围Dummy芯粒211是否相连。如果菊花链导通说明切割后的硅基板没有破坏外围Dummy芯粒211,进而没有破坏内部芯粒212。
在一具体实施例中,返回图2,本实施例提供的KGD芯粒2121对应的IO测试点42与供电单元9连接,通过检测供电单元9是否正常工作以判断KGD芯粒2121是否失效。
本发明还提供了针对晶上系统的对准方法,包括:
S1、获得在正面和背面均具有焊盘,且正面和背面的焊盘通过内部金属线连接的硅基板,将芯粒阵列键合在硅基板的正面焊盘上,硅基板背面的焊盘包括内部焊盘、对准焊盘和测试焊盘,通过检测内部焊盘、对准焊盘和测试焊盘的电阻值以确定芯粒阵列已键合至硅基板上,如果芯粒阵列的内部芯粒均为KGD芯粒则得到晶上处理单元,如果芯粒阵列的内部芯粒包括KGD芯粒和内部Dummy芯粒则得到晶上测试单元。
S2、获得具有安装凹槽的基座,在安装凹槽的表面,且与粗对准芯粒对应的位置铣出点胶凹槽,在基座远离安装凹槽的一面铣出水冷流道和加热腔,所述水冷流道位于芯粒阵列下发,所述加热腔位于点胶凹槽下发,向点胶凹槽加入热熔胶。通过加热腔加热点胶凹槽从而能够基于需要将晶上处理器进行拆卸。
S3、将晶上测试单元放入安装凹槽,芯粒阵列中远离硅基板正面的一面与安装凹槽表面贴合,通过热溶胶将晶上测试单元固定在安装凹槽内。
S4、获得晶圆连接器,通过光源和精密对准镜头透过校对孔对准硅基板背面的对准焊盘,然后下压晶圆连接器,使得弹性连接器与硅基板的内部焊盘和测试焊盘接触,将晶圆连接器固定连接在基座上。
S5、将供电PCB底板的定位孔和晶圆连接器的校对孔对接,通过光源和精密对准镜头对准硅基板上的对准焊盘,以对准供电PCB底板,将供电PCB底板通过固定连接在基座上。
S6、将加强筋加压在供电PCB底板的表面得到安装有安装晶上测试单元的针对晶上系统的对准装置,如图6所示,然后测量内部Dummy芯粒和测试焊盘对应的测试点的阻抗值以确定硅基板上的芯粒是否与弹性连接器对准、供电PCB底部和硅基板的翘曲度是否满足设定阈值,同时将与KGD芯粒对应的测量点与供电测试单元连接以测试KGD芯粒是否正常工作。通过预校准能够较低代价的进行多次、高效的进行对准和验证翘曲,且节省成本。
S7、步骤S6测试的值均满足要求时,将晶上测试单元更换为晶上处理单元,重复步骤S2-S6,以完成对对晶上系统的校准。
在一具体实施例中,本实施例通过具体的参数已体现对准检测的全部过程,具体对准装置和方法如下:
如图1所示,本实施例提供一种针对晶上系统的对准装置,在晶上处理器2中的KGD芯粒2121,外围Dummy芯粒211和内部Dummy芯粒2122的尺寸均为15.3*15.3mm2,每个芯粒的金属凸点(bump)约为5000多个,bump直径为103um,间距为77um,每个Dummy芯粒中包含至少2个用于测试的bump,测试bump的位置选用KGD芯粒2121中需要引出到供电PCB底板4上的输出IO信号bump,Dummy芯粒内部将测试bump互连,其余的bump只作为支撑使用,不传输任何信号。
使用中芯国际集成电路制造有限公司65纳米2P5M工艺的12寸无源硅基板23,厚度约700um,其正面制作与芯粒焊接的PAD,背面制作与晶圆连接器对接的PAD。在硅基板内部制作金属线、导通孔(via)和硅通孔(TSV),将芯粒中的bump引出到硅基板背面的PAD上,将处理器芯粒中的电源和地bump通过层层合并的方式引出到硅基板背面的PAD上。最终,每个芯粒的PAD为500多个,平均每10个左右的电源bump合并成一个PAD,用于与晶圆连接器3对接。
进一步的,对于硅基板23正面制作的PAD,其整体布局如图3所示,其中标注为“D”的区域主要用于安装KGD芯粒2121,其中为填充的“D”的区域可以将KGD芯粒2121换成内部Dummy芯粒2122以获得晶上测试单元,标注为“B”和“C”及图示中未标注的区域主要用于安装外围Dummy芯粒211,其中“B”对应的为精细对准芯粒2112和测试芯粒2113,如果“C”对应的粗对准芯2111,因为硅基板键合芯粒时要保证所有区域受力均匀,所以所有区域内都需要键合芯粒,对于标注“B”的芯粒所在的精细对准区及测试区26,按照上下左右四个方位将每个方位上所有的B型的精细对准芯粒2112和测试芯粒2113串接,形成共4条测试菊花链,如图5所示。
此外,为保证硅基板内金属线和RDL密度(RDL,Reinforced Directed Loop)的均匀性,在硅基板中Dummy芯粒对应区域除了用于测试的金属线、RDL和PAD外,还增加无任何连接的金属线、RDL和PAD。
进一步的,在完成硅基板正面PAD的制作后,在硅基板背面进行减薄处理,将硅基板减薄至100um左右,使TSV露头,因为TSV长度约100um左右。然后在硅基板背面使用全局曝光工艺制作PAD,其图案如图4所示,分为1、芯粒供电及对外信号连接区28,2、粗对准区27和3、精细对准区及测试区26,每个粗对准区27中包含一个直径为8mm的粗对准焊盘2321,精细对准区及测试区26中的精细对准焊盘2322和测试焊盘233的尺寸与间距与芯粒供电及对外信号连接区28相同,精细对准焊盘2322和测试焊盘233的直径为300um,间距为320um,如图4所示,测试焊盘233位于四个精细对准区及测试区26中每个区域的两端,用于将外围Dummy芯粒211菊花链测试结构引出。
本实施例还提供了一种针对晶上系统的对准方法,如图7所示,包括:
S1、 制作晶上处理器:
S1.1、制作晶上测试单元:
在完成12寸硅基板的加工后,将KGD芯粒和Dummy芯粒按照图3所示布局键合到硅基板上,其中标注为“D”的无填充区域键合内部Dummy芯粒,标注为“D1”的4个有填充区域键合16个KGD芯粒,标注为“B”、“C”和其他图示中方块区域键合Dummy芯粒,芯粒的间距为1mm,键合完后使用万用表对4个精细对准区及测试区26的Dummy芯粒和硅基板内金属连线组成的4条菊花链48进行测试,记录其连通性和电阻值,若符合要求则代表芯粒键合成功。之后是整体注塑处理,用塑封材料填满芯粒和芯粒之间、芯粒与硅基板之间的空隙。然后再沿着图3所示的切割线25进行划片切割,将晶上处理器切割成边长为246.3mm2的正方形,其内部包含16*16共256颗芯粒,其中最外围的一周为标注为“B”和“C”的为外围Dummy 芯粒,共计60颗,四个角落中标注为“D”的填充区域包含16颗KGD芯粒,中心180颗未填充标注为“D”的为Dummy芯粒。切割完成后,再次使用万用表对4条菊花链测试结构进行测试,与注塑前数据一致则证明划片切割成功。
S1.2、制作晶上处理单元:
将步骤S1.1中制作晶上测试单元的中心标注为白色“D”的180颗Dummy芯粒更换成KGD芯粒,其他方法与步骤S1相同,即可制作出一个完整的晶上处理单元。
S2、制作基座的安装凹槽、点胶凹槽和加入腔:
使用长和宽为320mm、高为100mm的铜块作为晶上系统基座的原始加工件,在铜块上方铣出一个248*248mm2的正方形安装凹槽,考虑到加工公差,其尺寸比正方形晶上处理器尺寸略大,凹槽的深度等于硅基板的厚度加上芯粒及bump的厚度,使晶上处理器能够完全嵌入到基座内。凹槽内部与C型的外围Dummy芯粒对应的位置铣出4个直径为12mm、深度为2mm的点胶凹槽。点胶凹槽正下方为一个圆柱形加热腔,直径为12mm,离小凹槽距离为2mm。基座的下方铣出散热流道,将另一个铣出同样散热流道的铜块与之键合,形成散热通道,导冷液16通过键合后基座内部的水冷流道进入和输出,将热量带走。
S3、将晶上测试单元装配到基座的案子凹槽内:
当基座加工和键合完成后,就可以安装晶上测试单元或晶上处理器。首先,在4个2-小凹槽内点上热熔胶,然后立即将正方形的晶上测试单元或晶上处理器按照图示嵌入到散热结构件中,再用另一块未加工的裸晶圆(翘曲度低,未经加工和减薄,不易变形)将晶上测试单元或晶上处理器按压在基座的凹槽中等待热熔胶成型,经过30分钟,热熔胶成型后取下裸晶圆,晶上测试单元或晶上处理器已经固定在基座中。
S4、在晶上测试单元上装配和核准晶圆连接器:
晶圆连接器长宽为320*320mm2,厚度为10mm,主要由一整块不易翘曲的玻璃载板内嵌大量弹性连接器构成,弹性连接器对上与供电PCB底板的PAD对接,对下与硅基板上的PAD对接,弹性连接器直径为25.4um,其中的18-对准孔包含位于4个角的4个粗对准孔和位于4个边的224个精密对准孔,其位置与图4中硅基板背面的PAD对应。粗对准孔与精密对准孔的直径与硅基板上通过全局曝光的对准PAD232相同。此外,晶圆连接器中还包含8和20-定位螺孔,孔径略大于定位螺丝直径。
安装晶圆连接器时,使用精密机械手先将晶圆连接器水平移至硅基板上方,其内部弹性连接器与硅基板保持1mm左右的距离,使用光源和精密对准镜头透过粗对准孔先查看是否能看到粗对准PAD232,然后调整机械手进行对准,待四个粗对准点对准后,再透过精密对准孔查看硅基板上其对应的PAD并微调,待所有PAD都透过精密对准镜头完成对准后,调整机械手Z轴,将晶圆连接器压在硅基板上,使弹性连接器与硅基板接触,然后再使用固定螺丝将晶圆连接器固定在散热结构件上,固定后再次通过对准镜头查看对准孔中的PAD,如部分PAD没有被完全看到,则代表没有完全对准,需要拆掉螺丝重新对准。
S5、在晶圆连接器上装配和校准供电PCB底板:
供电PCB底板用于承载供电系统中的供电单元,其尺寸与晶圆连接器尺寸相同,PCB底板底部的PAD与晶圆连接器的弹性连接器触点连接。PCB底板中包含:定位螺孔、避让孔、测试连线、对准孔,其中,11-定位螺孔与晶圆连接器中的8-定位孔直径相同,12-避让孔的直径大于晶圆连接器6-定位螺丝头直径,12-测试连线与13-测试针脚对接,15-对准孔直径与晶圆连接器中的对准孔直径相同。
安装供电PCB底板时,其步骤与安装晶圆连接器步骤基本相同,都是使用精密机械手和高精密对准镜头采用先粗对准,后精密对准的方式完成对准,然后将固定螺丝拧紧,完成PCB底板与晶圆连接器、基座的固定。
S6、晶上测试单元装配后进行预测试:如图6所示,基于安装晶上测试单元的晶上系统预对准测试装置后,首先使用万用表对中心区域标注为白色“D”的180个Dummy芯粒的测试点进行测试,然后使用万用表对四边区域中的4个菊花链进行测试。
若以上测试结果符合系统要求,则使用一个供电测试单元测试四个标注为未填充“D”的KGD芯粒键合区,使用PCB底板上的调试接口和对外高速互连接口测试数据正常,则证明晶上系统预测试装置安装对准精度和翘曲度满足要求。
如果测试发现所有测试点都无法连通,则证明是对准精度没有达到要求;如果测试发现边缘部分的测试点可以连通,中央部分的测试点无法连通,则证明是翘曲度太大,因为硅基板的翘曲是中间凹陷,两边翘起;如果所有测试点正常,但KGD芯粒无法工作,则证明是KGD芯粒的配置信号连接有问题。
如果使用万用表测试供电PCB底板的测试点连通,可以根据测试的数值计算弹性连接器的接触电阻,根据测得的接触电阻与单独测试的接触电阻数值对比,推算弹性连接器受力的大小。
此外,对于晶上系统预测试装置,需反复多次安装和测试,保证对准安装方案测试结果的一致性,在多次测试均满足系统要求后,可进行晶上处理器的安装。
S7、晶上处理单元装配后进行正式测试:
如图2所示,在装配好基座、晶上处理器、晶圆连接器、供电PCB底板、加强筋后,首先使用万用表测试任意一个KGD芯粒输出IO引出到供电PCB底板表面的PAD与数字地之间的阻抗,正常芯粒输出IO的阻抗较小,若测试得到的阻抗为无穷大,则证明芯粒的输出IO与PCB底板没有连通,此区域的弹性连接器没有对准或系统中某一层(包括晶上处理器、晶圆连接器、供电PCB底板或加强筋)此区域的翘曲过大,若测得IO的阻抗较小,与芯粒IO的输出阻抗接近,则证明弹性连接器阵列与硅基板、供电PCB底板间的正常连通。然后使用万用表测试供电PCB底板外围的菊花链测试点,判断菊花链是否连通,若测试所有链条连通,则证明硅基板在键合了芯粒和切割成正方形之后,芯粒和硅基板连接正常,并进一步证明系统的晶上处理器、晶上连接器、供电PCB底板之间对准精度满足要求。
以上步骤完成后,就可以继续进行安装供电系统、上电测试晶上处理器等步骤,直至完成整个晶上系统的安装、调试和测试。
综上所述,本发明具体实施例提供了一种适用于晶上系统中晶上处理器、晶圆连接器、供电PCB底板的对准和固定方法及测试装置,可以使用在大尺寸、高密度连接的晶上系统中,可提升晶上系统的对准精度、降低硅基板的翘曲度,同时可以使用测试装置在安装晶上处理前进行预测试,在晶上处理器和供电PCB底板上设置电路进行安装后的正式测试,保证在安装供电系统和上电前装置的对准精度和翘曲度满足系统要求,防止晶上处理器安装测试时发生损坏,降低成本。此外,对准测试装置还具备方便使用者拆卸的特点。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种针对晶上系统的对准装置,其特征在于,包括:
基座,所述基座上设置安装凹槽;
晶上处理器,包括硅基板和键合在硅基板正面的芯粒阵列,芯粒阵列远离硅基板正面的一面与安装凹槽表面贴合,芯粒阵列包括内部芯粒和外围Dummy芯粒,内部芯粒包括KGD芯粒或者由KGD芯粒和内部Dummy芯粒组成,硅基板背面刻蚀有与内部芯粒连接的内部焊盘,以及与外围Dummy芯粒分别连接的对准焊盘和测试焊盘;
晶圆连接器,包括校对孔和弹性连接器,校对孔对准所述对准焊盘以核准晶圆连接器的位置,弹性连接器分别连接内部焊盘和测试焊盘;
和供电PCB底板,包括测试连线、测试点和定位孔,定位孔与校对孔对接以核准供电PCB底板的位置,通测试连线将测试点与弹性连接器连接,当加强筋加压供电PCB底板时通过检测测试点的阻抗以确定弹性连接器分别与对应的内部焊盘和测试连线是否对准,以及检测供电PCB底板和硅基板的翘曲度,通过测试点还能够检测外围Dummy芯粒内部的金属线是否相连。
2.根据权利要求1所述的针对晶上系统的对准装置,其特征在于,将每个外围Dummy芯粒内部的金属线与硅基板的金属线连接,使得外围Dummy芯粒相互串联以构建菊花链,外围Dummy芯粒包括测试芯粒,菊花链的两端分别位于对应的测试芯粒,将测试芯粒内的菊花链的每个端分别与对应的测试焊盘的金属线连接,然后通过对应的弹性连接器将菊花链的两端引出至测试点,通过测试点测量菊花链是否导通以判断外围Dummy芯粒是否相连。
3.根据权利要求1所述的针对晶上系统的对准装置,其特征在于,所述外围Dummy芯粒还包括粗对准芯粒和精细对准芯粒,所述对准焊盘包括粗对准焊盘和精细对准焊盘;
所述粗对准芯粒与粗对准焊盘连接,且位于粗对准焊盘的投影位置;
所述精细对准芯粒与精细对准焊盘连接,且位于精细对准焊盘的投影位置;
所述硅基板为正方形或类正方形的多边形,粗对准芯粒位于硅基板的角位置,精细对准芯粒位于硅基板的每条边上;
通过校对孔或定位孔先对准粗对准焊盘,然后对准精细对准焊盘,以分别确定晶圆连接器和PCB底板的位置。
4.根据权利要求3所述的针对晶上系统的对准装置,其特征在于,在安装凹槽表面,且与粗对准芯粒对应贴合的位置设置点胶凹槽,在点胶凹槽内部放置热熔胶,用于固定晶上处理器。
5.根据权利要求4所述的针对晶上系统的对准装置,其特征在于,在基座内部设置加热腔,加热腔位于点胶凹槽的下方,通过在加热腔上加热使得热熔胶融合从而使得晶上处理器脱离基座。
6.根据权利要求1所述的针对晶上系统的对准装置,其特征在于,在基座内部,且芯粒阵列下方设置水冷流道,通过水冷流道内流动的液体对芯粒阵列进行散热。
7.根据权利要求1所述的针对晶上系统的对准装置,其特征在于,所述测试点包括输出IO测试点和菊花链测试点;
其中,通过测试连接线将IO测试点与连接内部焊盘的弹性连接器相连,从而能够通过测量IO测试点的阻抗以确定弹性连接器分别与对应的内部焊盘和测试连线是否对准,以及检测供电PCB底板和硅基板的翘曲度;
通过测量连接线将菊花链测试点与连接测试焊盘的弹性连接器连接,通过菊花链测试点能够检测外围Dummy芯粒是否相连。
8.根据权利要求1所述的针对晶上系统的对准装置,其特征在于,所述硅基板的正面包括密集型焊盘,通过密集型焊盘与芯粒阵列键合;
所述硅基板的背面采用全局曝光的方式得到内部焊盘、对准焊盘和测试焊盘,内部焊盘包括供电与外信号连接焊盘,KGD芯粒与供电与外信号连接焊盘相连,且供电与外信号连接焊盘位于KGD芯粒的投影位置;
所述硅基板的内部包括金属线,通过硅基板的金属线将外围Dummy芯粒相互连接形成菊花链,将内部芯粒与内部焊盘连接,以及将外围Dummy芯粒分别与对准焊盘和测试焊盘连接。
9.根据权利要求1所述的针对晶上系统的对准装置,其特征在于,还包括供电单元,供电单元与供电PCB底板的测试点连接,通过测试点将供电单元与KGD芯粒连接。
10.一种针对晶上系统的对准方法,其特征在于,包括:
S1、获得在正面和背面均具有焊盘,且正面和背面的焊盘通过内部金属线连接的硅基板,将芯粒阵列键合在硅基板的正面焊盘上,硅基板背面的焊盘包括内部焊盘、对准焊盘和测试焊盘,通过检测内部焊盘、对准焊盘和测试焊盘的电阻值以确定芯粒阵列已键合至硅基板上,如果芯粒阵列的内部芯粒均为KGD芯粒则得到晶上处理单元,如果芯粒阵列的内部芯粒包括KGD芯粒和内部Dummy芯粒则得到晶上测试单元;
S2、获得具有安装凹槽的基座,在安装凹槽的表面,且与粗对准芯粒对应的位置铣出点胶凹槽,在基座远离安装凹槽的一面铣出水冷流道和加热腔,所述水冷流道位于芯粒阵列下发,所述加热腔位于点胶凹槽下发,向点胶凹槽加入热熔胶;
S3、将晶上测试单元放入安装凹槽,芯粒阵列中远离硅基板正面的一面与安装凹槽表面贴合,通过热溶胶将晶上测试单元固定在安装凹槽内;
S4、获得晶圆连接器,通过光源和精密对准镜头透过校对孔对准硅基板背面的对准焊盘,然后下压晶圆连接器,使得弹性连接器与硅基板的内部焊盘和测试焊盘接触,将晶圆连接器固定连接在基座上;
S5、将供电PCB底板的定位孔和晶圆连接器的校对孔对接,通过光源和精密对准镜头对准硅基板上的对准焊盘,以对准供电PCB底板,将供电PCB底板通过固定连接在基座上;
S6、将加强筋加压在供电PCB底板的表面,然后测量内部Dummy芯粒和测试焊盘对应的测试点的阻抗值以确定硅基板上的芯粒是否与弹性连接器对准、供电PCB底部和硅基板的翘曲度是否满足设定阈值,同时将与KGD芯粒对应的测量点与供电测试单元连接以测试KGD芯粒是否正常工作;
S7、步骤S6测试的值均满足要求时,将晶上测试单元更换为晶上处理单元,重复步骤S2-S6,以完成对对晶上系统的校准。
CN202311195903.5A 2023-09-18 2023-09-18 一种针对晶上系统的对准方法及装置 Active CN116936435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311195903.5A CN116936435B (zh) 2023-09-18 2023-09-18 一种针对晶上系统的对准方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311195903.5A CN116936435B (zh) 2023-09-18 2023-09-18 一种针对晶上系统的对准方法及装置

Publications (2)

Publication Number Publication Date
CN116936435A true CN116936435A (zh) 2023-10-24
CN116936435B CN116936435B (zh) 2024-01-16

Family

ID=88380690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311195903.5A Active CN116936435B (zh) 2023-09-18 2023-09-18 一种针对晶上系统的对准方法及装置

Country Status (1)

Country Link
CN (1) CN116936435B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117234310A (zh) * 2023-11-14 2023-12-15 之江实验室 一种针对晶上处理器的辅助系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045831A1 (en) * 2003-05-09 2007-03-01 Wong Paul C Separating and assembling semiconductor strips
CN206992074U (zh) * 2017-07-06 2018-02-09 武汉新芯集成电路制造有限公司 一种用于测试键合晶圆对准误差的结构
US20210210396A1 (en) * 2020-01-07 2021-07-08 Dialog Semiconductor (Uk) Limited Modular WLCSP Die Daisy Chain Design for Multiple Die Sizes
CN114823592A (zh) * 2022-06-30 2022-07-29 之江实验室 一种晶上系统结构及其制备方法
CN114843250A (zh) * 2022-07-06 2022-08-02 之江实验室 一种晶圆级集成系统的测试结构及测试方法
CN116525475A (zh) * 2023-07-05 2023-08-01 湖北芯研投资合伙企业(有限合伙) 一种基于预定位自补偿式对准的晶圆级混合键合方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045831A1 (en) * 2003-05-09 2007-03-01 Wong Paul C Separating and assembling semiconductor strips
CN206992074U (zh) * 2017-07-06 2018-02-09 武汉新芯集成电路制造有限公司 一种用于测试键合晶圆对准误差的结构
US20210210396A1 (en) * 2020-01-07 2021-07-08 Dialog Semiconductor (Uk) Limited Modular WLCSP Die Daisy Chain Design for Multiple Die Sizes
CN114823592A (zh) * 2022-06-30 2022-07-29 之江实验室 一种晶上系统结构及其制备方法
CN114843250A (zh) * 2022-07-06 2022-08-02 之江实验室 一种晶圆级集成系统的测试结构及测试方法
CN116525475A (zh) * 2023-07-05 2023-08-01 湖北芯研投资合伙企业(有限合伙) 一种基于预定位自补偿式对准的晶圆级混合键合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117234310A (zh) * 2023-11-14 2023-12-15 之江实验室 一种针对晶上处理器的辅助系统
CN117234310B (zh) * 2023-11-14 2024-02-13 之江实验室 一种针对晶上处理器的辅助系统

Also Published As

Publication number Publication date
CN116936435B (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
CN116936435B (zh) 一种针对晶上系统的对准方法及装置
CN100523898C (zh) Lsi封装及其装配方法
US6892449B1 (en) Method of manufacturing electro-optical devices
US7255493B2 (en) Optical semiconductor module and its manufacturing method
JP4496240B2 (ja) インターフェイスモジュール付きlsiパッケージ
KR100249537B1 (ko) 반도체 장치 및 그 제조 방법
KR960000793B1 (ko) 노운 굳 다이 어레이 및 그 제조방법
KR100784454B1 (ko) 전자 장치 및 그 제조 방법
US7129730B2 (en) Probe card assembly
US6174751B1 (en) Method of manufacturing resin encapsulated semiconductor device
US6815729B1 (en) Electro-optical apparatus
US7129722B1 (en) Methods of improving reliability of an electro-optical module
JPH11148949A (ja) 半導体装置をテストするためのプローブカード
JPH10144862A (ja) 半導体集積回路
US5977575A (en) Semiconductor sensor device comprised of plural sensor chips connected to function as a unit
KR20010091940A (ko) 반도체장치 및 검사용 컨덕터
US5275897A (en) Precisely aligned lead frame using registration traces and pads
JP2007071699A (ja) 垂直型プローブカード
JP2003506833A (ja) コンプライアンスを制御したファインピッチ配線
US6890107B1 (en) Electro-optical apparatus
JP3415413B2 (ja) 半導体装置の製造方法
US11402407B2 (en) Positionable probe card and manufacturing method thereof
JP2000227443A (ja) プローブカード
JP2889800B2 (ja) 画像装置
Cohen et al. Packaging aspects of the JITNEY parallel optical interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant