CN116909432A - 输入感测部以及包括其的显示装置 - Google Patents

输入感测部以及包括其的显示装置 Download PDF

Info

Publication number
CN116909432A
CN116909432A CN202310066922.1A CN202310066922A CN116909432A CN 116909432 A CN116909432 A CN 116909432A CN 202310066922 A CN202310066922 A CN 202310066922A CN 116909432 A CN116909432 A CN 116909432A
Authority
CN
China
Prior art keywords
sensing
dummy
electrode
connection pattern
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310066922.1A
Other languages
English (en)
Inventor
金亨培
赵炫昱
金相国
金兑俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116909432A publication Critical patent/CN116909432A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了输入感测部以及包括其的显示装置，输入感测部可以包括：第一感测电极；第二感测电极，与所述第一感测电极绝缘且交叉；多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极以及所述第二感测电极之间的虚设区域；以及虚设连接图案，与所述第一感测电极以及所述第二感测电极绝缘，当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测电极或者所述第二感测电极交叉而连接所述虚设电极。

Description

输入感测部以及包括其的显示装置
技术领域
本发明涉及一种输入感测部以及包括其的显示装置。
背景技术
通常向用户提供图像的智能电话、数码相机、笔记本计算机、导航仪以及智能电视等电子设备包括用于显示图像的显示装置。显示装置生成图像，并将生成的图像通过显示屏幕提供给用户。
显示装置包括生成图像的显示面板以及配置于显示面板上而用于感测外部输入的输入感测部。输入感测部配置于显示面板上，并感测作为外部的输入的用户的触摸。输入感测部包括用于感测外部输入的多个感测电极以及与感测电极连接的感测布线。感测电极配置于激活区域，感测布线配置于激活区域的周边的非激活区域。
向感测电极施加驱动信号，感测电极的电容的变化作为感测信号输出。驱动信号通过感测布线施加于感测电极。当具有预定的频率的驱动信号施加于感测电极时，根据驱动信号的电磁波可能作为不必要的电磁信号放射。
这样的电磁信号可能作为噪声作用于其它装置，从而妨碍其它装置的工作。这样的现象可以定义为电磁干扰(EMI：electromagnetic interference)。需要进行可以减少电磁干扰的技术开发。
发明内容
本发明的目的在于提供一种可以减少电磁干扰的输入感测部以及包括其的显示装置。
可以是，根据本发明的实施例的输入感测部包括：第一感测电极；第二感测电极，与所述第一感测电极绝缘且交叉；多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极和所述第二感测电极之间的虚设区域；以及虚设连接图案，与所述第一感测电极以及所述第二感测电极绝缘，当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测电极或者所述第二感测电极交叉而连接所述虚设电极。
可以是，根据本发明的实施例的输入感测部包括：第一感测电极；第二感测电极，与所述第一感测电极绝缘且交叉；以及多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极和所述第二感测电极之间的虚设区域而彼此连接，向所述第一感测电极施加驱动信号，向所述虚设电极施加具有与所述驱动信号相反相位的抵消信号。
可以是，根据本发明的实施例的显示装置包括：显示面板；以及输入感测部，配置于所述显示面板上，所述输入感测部包括：第一感测电极；第二感测电极，与所述第一感测电极绝缘且交叉；多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极和所述第二感测电极之间的虚设区域；以及虚设连接图案，与所述第一感测电极以及所述第二感测电极绝缘，当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测电极或者所述第二感测电极交叉而连接所述虚设电极。
根据本发明的实施例，可以在界定在第一以及第二感测电极之间的虚设区域配置虚设电极，并向虚设电极施加具有与施加于第一感测电极的驱动信号相反相位的抵消信号。因此，可以通过抵消信号衰减在输入感测部中产生的电磁信号。
附图说明
图1是示出配置有根据本发明的实施例的显示装置的车辆的内部的图。
图2是图1中示出的显示装置的平面图。
图3是示例性地示出图2中示出的显示装置的截面的图。
图4是示例性地示出图3中示出的显示面板的截面的图。
图5是示例性地示出根据本发明的另一实施例的显示面板的截面的图。
图6是图3中示出的显示装置的平面图。
图7是示例性地示出图4中示出的显示面板的像素以及输入感测部的截面结构的图。
图8是示出根据本发明的另一实施例的像素以及输入感测部的截面结构的图。
图9是图4中示出的输入感测部的平面图。
图10是图9中示出的区域的放大图。
图11a是示例性地示出施加于图10中示出的第一感测电极的驱动信号以及施加于图10中示出的虚设电极的抵消信号的时序的图。
图11b至图11f是示出根据本发明的各种实施例的驱动信号以及抵消信号的时序的图。
图12是图10中示出的区域的放大图。
图13是图12中示出的I-I'线的截面图。
图14是图12中示出的II-II'线的截面图。
图15是图12中示出的III-III'线的截面图。
图16a以及图16b是用于示例性地说明图9中示出的输入感测部的电磁信号的抵消工作的电路图。
图17是示例性地示出图5中示出的输入感测部的第一以及第二感测部、虚设电极、虚设布线以及虚设连接图案的结构的图。
图18是示出根据本发明的另一实施例的虚设电极、虚设布线以及虚设连接图案的结构的图。
图19是图18中示出的IV-IV'线的截面图。
图20是示出根据本发明的另一实施例的输入感测部的结构的图。
图21是图20中示出的区域的放大图。
图22是图21中示出的区域的放大图。
图23是示出根据本发明的另一实施例的输入感测部的结构的图。
图24是图23中示出的区域的放大图。
图25是图24中示出的区域的放大图。
图26是示出根据本发明的另一实施例的输入感测部的结构的图。
图27是根据本发明的另一实施例的输入感测部的一部分的平面图。
图28是根据本发明的另一实施例的输入感测部的一部分的平面图。
图29是根据本发明的另一实施例的输入感测部的一部分的平面图。
(附图标记的说明)
DD：显示装置 DP：显示面板
ISP：输入感测部 SE1、SE2：第一以及第二感测电极
SP1、SP2：第一以及第二感测部 DME：虚设电极
DMA：虚设区域 DML：虚设布线
DPT：虚设连接图案 EP：延伸图案
CP：连接图案 GP1、GP2：第一以及第二组
具体实施方式
在本说明书中，在提及任一构成要件(或者区域、层、部分等)“在”其它构成要件“上”、“连接于”或者“结合于”其它构成要件的情况下，其意指可以直接配置/连接/结合于其它构成要件上或者也可以在它们之间配置有第三构成要件。
相同的附图标记指代相同的构成要件。另外，在附图中，构成要件的厚度、比例以及尺寸为了技术内容的有效说明而放大。
“及/或”将关联的结构能够定义的一个以上的组合全部包括。
第一、第二等术语可以用于说明各种构成要件，但是所述构成要件不能由所述术语限定。所述术语仅以将一个构成要件区分于其它构成要件的目的而使用。例如，在不脱离本发明的权利范围的同时，第一构成要件可以命名为第二构成要件，类似地，第二构成要件也可以命名为第一构成要件。除非在文脉上明确不同地表示，否则单数的表述包括复数的表述。
另外，“之下”、“下侧”、“之上”、“上侧”等术语为了说明图示于附图的结构的关联关系而使用。所述术语是相对的概念，以在附图中标示的方向为基准进行说明。
除非不同地定义，否则在本说明书中使用的所有术语(包括技术术语以及科学术语)具有与由本发明所属的技术领域的技术人员通常理解的含义相同的含义。另外，与在通常使用的词典中定义的术语相同的术语应该解释为具有与在关联技术的脉络中所具有的含义一致的含义，并且不解释为理想化的或过于形式化的含义，除非在此明示地定义。
“包括”或“具有”等术语应理解为是要指定存在说明书中记载的特征、数字、步骤、工作、构成要件、部件或这些组合，并不预先排除一个或其以上的其它特征或数字、步骤、工作、构成要件、部件或这些组合的存在或附加可能性。
以下，参照附图说明本发明的实施例。
图1是示出配置有根据本发明的实施例的显示装置的车辆的内部的图。图2是图1中示出的显示装置的平面图。
参照图1，在车辆AM内部可以配置显示装置DD。显示装置DD可以配置于车辆AM内部而向驾驶员US(以下称为用户)提供各种信息。显示装置DD可以向用户US提供速度、天气或者地图之类信息。显示装置DD可以界定为根据用户US的触摸输入进行工作的触摸显示器。
参照图1以及图2，根据本发明的实施例的显示装置DD可以具有四边形形状，该四边形形状具有在第一方向DR1上延伸的短边且具有在与第一方向DR1交叉的第二方向DR2上延伸的长边。但是，不限于此，显示装置DD可以具有圆形或多边形等各种形状。
以下，与由第一方向DR1以及第二方向DR2界定的平面实质上垂直地交叉的方向界定为第三方向DR3。另外，在本说明书中，当在平面上观察时的含义界定为在第三方向DR3上观察的状态。
向用户US提供图像的显示装置DD的上面可以界定为显示面DS，并且可以具有由第一方向DR1以及第二方向DR2界定的平面。可以通过显示面DS向用户US提供在显示装置DD中生成的图像IM。显示装置DD可以感测用户US的触摸。
显示面DS可以包括显示区域DA以及显示区域DA周边的非显示区域NDA。可以是，显示区域DA显示图像，非显示区域NDA不显示图像。非显示区域NDA可以围绕显示区域DA，并界定以预定的颜色印刷的显示装置DD的边缘。
虽然示例性地示出了车辆用显示装置DD，但是本发明的实施例不限于此。例如，根据本发明的实施例的显示装置DD也可以用于向用户提供图像的智能电话、数码相机、笔记本计算机、监视器以及智能电视等电子设备。
图3是示例性地示出图2中示出的显示装置的截面的图。
示例性地，在图3中示出了在第一方向DR1上观察的显示装置DD的截面。
参照图3，显示装置DD可以包括显示面板DP、输入感测部ISP、反射防止层RPL、窗体WIN、面板保护膜PPF以及第一至第三粘合层AL1～AL3。
显示面板DP可以是柔性显示面板。根据本发明的一实施例的显示面板DP可以是发光型显示面板，并不特别限制。例如，显示面板DP可以是有机发光显示面板或无机发光显示面板。有机发光显示面板的发光层可以包含有机发光物质。无机发光显示面板的发光层可以包含无机发光物质。量子点显示面板的发光层可以包含量子点以及量子棒等。以下，显示面板DP说明为有机发光显示面板。
输入感测部ISP可以配置于显示面板DP上。输入感测部ISP可以包括用于以电容方式感测外部的输入的多个感测部。输入感测部ISP可以在制造显示装置DD时直接制造在显示面板DP上。但是，不限于此，输入感测部ISP可以制造为与显示面板DP单独的面板，并通过粘合层附着于显示面板DP。
反射防止层RPL可以配置于输入感测部ISP上。反射防止层RPL可以界定为外部光反射防止膜。反射防止层RPL可以降低从显示装置DD之上朝向显示面板DP入射的外部光的反射率。
在朝向显示面板DP行进的外部光在显示面板DP处反射而再次提供给外部的用户的情况下，用户可以识别到外部光。为了防止这种现象，示例性地，反射防止层RPL可以包括显示与显示面板DP的像素相同的颜色的多个滤色器。
滤色器可以将外部光过滤为与像素相同的颜色。在此情况下，外部光可以不被用户识别到。但是，不限于此，反射防止层RPL可以为了降低外部光的反射率而包括相位延迟器(retarder)及/或偏振器(polarizer)。
窗体WIN可以配置于反射防止层RPL上。窗体WIN可以保护显示面板DP、输入感测部ISP以及反射防止层RPL免受外部的刮伤以及冲击。
面板保护膜PPF可以配置于显示面板DP之下。面板保护膜PPF可以保护显示面板DP的下方。面板保护膜PPF可以包含聚对苯二甲酸乙二醇酯(Polyethyleneterephthalate，PET)之类柔性塑料物质。
第一粘合层AL1可以配置于显示面板DP和面板保护膜PPF之间。通过第一粘合层AL1，显示面板DP和面板保护膜PPF可以彼此粘合。
第二粘合层AL2可以配置于反射防止层RPL和输入感测部ISP之间。通过第二粘合层AL2，反射防止层RPL和输入感测部ISP可以彼此粘合。
第三粘合层AL3可以配置于窗体WIN和反射防止层RPL之间。通过第三粘合层AL3，窗体WIN和反射防止层RPL可以彼此粘合。
图4是示例性地示出图3中示出的显示面板的截面的图。
示例性地，在图4中示出了在第一方向DR1上观察的显示面板DP的截面，并与显示面板DP一起示出了输入感测部ISP。
参照图4，显示面板DP可以包括基板SUB、电路元件层DP-CL、显示元件层DP-OLED、封装基板EN-SB、密封层SAL以及填充材料FL。电路元件层DP-CL可以配置于基板SUB上。显示元件层DP-OLED可以配置于电路元件层DP-CL上。
在电路元件层DP-CL以及显示元件层DP-OLED中可以配置多个像素。像素的每一个可以包括配置于电路元件层DP-CL的晶体管以及配置于显示元件层DP-OLED而与晶体管连接的发光元件。
基板SUB可以包括显示区域DA以及显示区域DA周边的非显示区域NDA。显示元件层DP-OLED可以配置于显示区域DA上。在显示元件层DP-OLED上可以配置封装基板EN-SB。基板SUB和封装基板EN-SB可以是刚性类型。
在基板SUB和封装基板EN-SB之间可以配置密封层SAL。密封层SAL可以配置于非显示区域NDA上。密封层SAL可以使基板SUB和封装基板EN-SB粘合。显示元件层DP-OLED可以通过密封层SAL密封在基板SUB和封装基板EN-SB之间。密封层SAL可以包含光固化性物质。
填充材料FL可以配置于基板SUB和封装基板EN-SB之间。填充材料FL可以配置于在基板SUB和封装基板EN-SB之间通过密封层SAL密封的空间。填充材料FL可以包含热固化性物质。
输入感测部ISP可以直接配置于显示面板DP上。例如，输入感测部ISP可以直接配置于封装基板EN-SB上。
图5是示例性地示出根据本发明的另一实施例的显示面板的截面的图。
示例性地，在图5中与显示面板DP'一起示出了输入感测部ISP'。
参照图5，显示面板DP'可以包括基板SUB、配置于基板SUB上的电路元件层DP-CL、配置于电路元件层DP-CL上的显示元件层DP-OLED以及配置于显示元件层DP-OLED上的薄膜封装层TFE。电路元件层DP-CL以及显示元件层DP-OLED的配置结构可以与图4中示出的电路元件层DP-CL以及显示元件层DP-OLED相同。在图5中，基板SUB可以是柔性基板。
薄膜封装层TFE可以以覆盖显示元件层DP-OLED的方式配置于电路元件层DP-CL上。薄膜封装层TFE可以包括无机层以及无机层之间的有机层。无机层可以保护像素免受水分/氧气的影响。有机层可以保护像素免受灰尘颗粒之类异物的影响。
输入感测部ISP'可以直接配置于显示面板DP'上。例如，输入感测部ISP'可以直接配置于薄膜封装层TFE上。
图6是图3中示出的显示装置的平面图。
参照图6，显示装置DD可以包括显示面板DP、扫描驱动部SDV(scan driver)、多个数据驱动部DDV(data driver)、多个柔性电路基板FPCB、发光驱动部EDV(emissiondriver)以及印刷电路基板PCB。
显示面板DP可以包括显示区域DA以及围绕显示区域DA的非显示区域NDA。显示面板DP的显示区域DA以及非显示区域NDA可以分别对应于图2中示出的显示区域DA以及非显示区域NDA。显示面板DP可以具有矩形形状，该矩形形状具有在第二方向DR2上延伸的长边以及在第一方向DR1上延伸的短边，但是显示面板DP的形状不限于此。
显示面板DP可以包括多个像素PX、多个扫描线SL1～SLm、多个数据线DL1～DLn以及多个发光线EL1～ELm。m以及n是1以上的自然数。
像素PX可以配置于显示区域DA。扫描驱动部SDV以及发光驱动部EDV可以配置于分别与显示面板DP的短边相邻的非显示区域NDA。
当在平面上观察时，数据驱动部DDV可以与界定为显示面板DP的长边中的一个长边的显示面板DP的下侧相邻地配置。当在平面上观察时，印刷电路基板PCB可以与显示面板DP的下侧相邻地配置。柔性电路基板FPCB可以连接于显示面板DP的下侧和印刷电路基板PCB。数据驱动部DDV可以以集成电路芯片形式制作而分别安装于柔性电路基板FPCB上。
扫描线SL1～SLm可以在第二方向DR2上延伸而连接于像素PX以及扫描驱动部SDV。发光线EL1～ELm可以在第二方向DR2上延伸而连接于像素PX以及发光驱动部EDV。
数据线DL1～DLn可以在第一方向DR1上延伸而连接于像素PX以及数据驱动部DDV。示例性地，示出了与配置于最左侧以及最右侧的数据驱动部DDV连接的两个数据线DL1、DLn，但是实质上，在数据驱动部DDV的每一个可以连接多个数据线。
虽然未示出，但显示装置DD可以还包括用于控制扫描驱动部SDV、数据驱动部DDV以及发光驱动部EDV的工作的时序控制器。时序控制器可以以集成电路芯片形式制作而安装于印刷电路基板PCB上。时序控制器可以通过印刷电路基板PCB以及柔性电路基板FPCB连接于数据驱动部DDV、扫描驱动部SDV以及发光驱动部EDV。
可以是，扫描驱动部SDV生成多个扫描信号，扫描信号通过扫描线SL1～SLm施加于像素PX。可以是，数据驱动部DDV生成多个数据电压，数据电压通过数据线DL1～DLn施加于像素PX。可以是，发光驱动部EDV生成多个发光信号，发光信号通过发光线EL1～ELm施加于像素PX。
像素PX可以响应于扫描信号而接收数据电压。像素PX可以通过响应于发光信号而发出与数据电压对应的亮度的光来显示图像。像素PX的发光时间可以通过发光信号来控制。
图7是示例性地示出图4中示出的显示面板的像素以及输入感测部的截面结构的图。
图7中示出的像素PX可以是图6中示出的像素PX中的一个。
参照图7，像素PX可以包括晶体管TR以及发光元件OLED。发光元件OLED可以包括第一电极AE(或阳极)、第二电极CE(或阴极)、空穴控制层HCL、电子控制层ECL以及发光层EL。
晶体管TR以及发光元件OLED可以配置于基板SUB上。示例性地示出了一个晶体管TR，但是实质上，像素PX可以包括用于驱动发光元件OLED的多个晶体管以及至少一个电容器。
显示区域DA可以包括与像素PX的每一个对应的发光区域LA以及发光区域LA的周边的非发光区域NLA。发光元件OLED可以配置于发光区域LA。
可以是，在基板SUB上配置缓冲层BFL，缓冲层BFL是无机层。在缓冲层BFL上可以配置半导体图案。半导体图案可以包含多晶硅、非晶硅或金属氧化物。
半导体图案可以以N型掺杂剂或P型掺杂剂掺杂。半导体图案可以包括高掺杂区域和低掺杂区域。可以是，高掺杂区域的导电性大于低掺杂区域的导电性，并且实质上起到晶体管TR的源极电极以及漏极电极的作用。低掺杂区域可以实质上相当于晶体管TR的有源区(或沟道)。
晶体管TR的源极S、有源区A以及漏极D可以从半导体图案形成。在半导体图案上可以配置第一绝缘层INS1。在第一绝缘层INS1上可以配置晶体管TR的栅极G。在栅极G上可以配置第二绝缘层INS2。在第二绝缘层INS2上可以配置第三绝缘层INS3。
连接电极CNE可以包括用于连接晶体管TR和发光元件OLED的第一连接电极CNE1以及第二连接电极CNE2。第一连接电极CNE1可以配置于第三绝缘层INS3上，并通过界定于第一至第三绝缘层INS1～INS3的第一接触孔CH1连接于漏极D。
第四绝缘层INS4可以配置于第一连接电极CNE1上。在第四绝缘层INS4上可以配置第五绝缘层INS5。第二连接电极CNE2可以配置于第五绝缘层INS5上。第二连接电极CNE2可以通过界定于第四绝缘层INS4以及第五绝缘层INS5的第二接触孔CH2连接于第一连接电极CNE1。
在第二连接电极CNE2上可以配置第六绝缘层INS6。从缓冲层BFL到第六绝缘层INS6的层可以界定为电路元件层DP-CL。第一绝缘层INS1至第六绝缘层INS6可以是无机层或有机层。
在第六绝缘层INS6上可以配置第一电极AE。第一电极AE可以通过界定于第六绝缘层INS6的第三接触孔CH3连接于第二连接电极CNE2。在第一电极AE以及第六绝缘层INS6上可以配置界定有用于暴露第一电极AE的预定的部分的开口部PX_OP的像素界定膜PDL。
空穴控制层HCL可以配置于第一电极AE以及像素界定膜PDL上。空穴控制层HCL可以包括空穴传输层以及空穴注入层。
发光层EL可以配置于空穴控制层HCL上。发光层EL可以配置于与开口部PX_OP对应的区域。发光层EL可以包含有机物质及/或无机物质。发光层EL可以生成红色、绿色以及蓝色中的任一种颜色的光。
电子控制层ECL可以配置于发光层EL以及空穴控制层HCL上。电子控制层ECL可以包括电子传输层以及电子注入层。空穴控制层HCL以及电子控制层ECL可以共同配置于发光区域LA和非发光区域NLA。
第二电极CE可以配置于电子控制层ECL上。第二电极CE可以共同配置于像素PX。例如，第二电极CE可以作为整电极配置于显示区域DA整体。配置有发光元件OLED的层可以界定为显示元件层DP-OLED。
可以是，第一电压通过晶体管TR施加于第一电极AE，第二电压施加于第二电极CE。第二电压可以定义为公共电压。可以是，注入于发光层EL的空穴和电子复合而形成激子(exciton)，在激子跃迁为基态的同时，发光元件OLED发光。
填充材料FL可以配置于第二电极CE上而覆盖像素PX。在填充材料FL上可以配置封装基板EN-SB。在封装基板EN-SB上可以配置输入感测部ISP。
在封装基板EN-SB上可以配置绝缘层IOL。绝缘层IOL可以包括无机绝缘层。可以是至少一个的绝缘层IOL提供在封装基板EN-SB上。例如，也可以是两个无机绝缘层IOL依次层叠在封装基板EN-SB上。
输入感测部ISP可以包括第一导电层CPT1以及第二导电层CPT2。第一以及第二导电层CPT1、CPT2可以包含透明的导电性物质。例如，第一以及第二导电层CPT1、CPT2可以包含氧化铟锡(indium tin oxide，ITO)、氧化铟锌(indium zinc oxide，IZO)、氧化锌(zinoxide，ZnO)或氧化铟锌锡(indium zinc tin oxide，IZTO)等之类透明的导电性物质。
第一导电层CPT1可以配置于绝缘层IOL上。在第一导电层CPT1上可以配置第一绝缘层TC-IL1。第一绝缘层TC-IL1可以以覆盖第一导电层CPT1的方式配置于绝缘层IOL上。第一绝缘层TC-IL1可以包括无机绝缘层或有机绝缘层。
在第一绝缘层TC-IL1上可以配置第二导电层CPT2。可以通过第一以及第二导电层CPT1、CPT2形成输入感测部ISP的感测电极，这样的结构将在下面详细进行说明。当在平面上观察时，第一以及第二导电层CPT1、CPT2可以重叠于发光区域LA。在发光元件OLED中生成的光可以透过透明的第一以及第二导电层CPT1、CPT2而向上方行进。
在第二导电层CPT2上可以配置第二绝缘层TC-IL2。第二绝缘层TC-IL2可以以覆盖第二导电层CPT2的方式配置于第一绝缘层TC-IL1上。第二绝缘层TC-IL2可以包括有机绝缘层。
当驱动像素PX时，施加于与晶体管TR连接的布线的信号可以对施加于第一以及第二导电层CPT1、CPT2的信号造成影响。由于这种信号干扰，在输入感测部ISP中可能产生噪声。但是，在本发明的实施例中，接收公共电压的第二电极CE配置于显示区域DA整体，从而可以阻断这种信号干扰。其结果，可以减少输入感测部ISP的噪声。
图8是示出根据本发明的另一实施例的像素以及输入感测部的截面结构的图。
图8中示出的像素PX'可以是图5中示出的显示面板DP'的像素。图8中示出的像素PX'的结构可以实质上与图7中示出的像素PX相同。以下，将以与图7中示出的输入感测部ISP不同的结构为主来说明图8中示出的输入感测部ISP'的结构。
参照图8，在薄膜封装层TFE上可以配置绝缘层IOL。输入感测部ISP'可以包括第一导电层CPT1以及第二导电层CPT2。第一导电层CPT1可以配置于绝缘层IOL上。可以是，当在平面上观察时，第一导电层CPT1不与发光区域LA重叠而与非发光区域NLA重叠。第一绝缘层TC-IL1可以以覆盖第一导电层CPT1的方式配置于绝缘层IOL上。
在第一绝缘层TC-IL1上可以配置第二导电层CPT2。可以是，当在平面上观察时，第二导电层CPT2不与发光区域LA重叠而与非发光区域NLA重叠。第二导电层CPT2的一部分可以通过界定于第一绝缘层TC-IL1的接触孔TC-CH与第一导电层CPT1连接。可以通过第一以及第二导电层CPT1、CPT2形成输入感测部ISP'的感测电极，这样的结构将在下面详细进行说明。第二绝缘层TC-IL2可以以覆盖第二导电层CPT2的方式配置于第一绝缘层TC-IL1上。
第一以及第二导电层CPT1、CPT2可以包含金属物质。例如，第一以及第二导电层CPT1、CPT2可以包含钼、银、钛、铜、铝或它们的合金。由于可以反射光的第一以及第二导电层CPT1、CPT2不配置于发光区域LA，在发光元件OLED中生成的光可以通过发光区域LA向上方行进。第一以及第二导电层CPT1、CPT2可以具有网格形状，这样的结构将在下面详细进行说明。
图9是图4中示出的输入感测部的平面图。图10是图9中示出的区域AA1的放大图。
参照图9以及图10，输入感测部ISP可以包括多个感测电极SE1、SE2、多个感测布线TXL、RXL、防护布线GDL、接地布线GNL、多个第一焊盘PD1、多个第二焊盘PD2、多个第三焊盘PD3、多个虚设电极DME、多个虚设布线DML、多个布线L以及多个虚设焊盘DPD。
感测电极SE1、SE2、感测布线TXL、RXL、防护布线GDL、接地布线GNL、虚设电极DME、虚设布线DML、虚设焊盘DPD以及第一、第二以及第三焊盘PD1、PD2、PD3可以配置于图4以及图7中示出的封装基板EN-SB上。
当在平面上观察时，输入感测部ISP的平面区域可以包括激活区域AA以及激活区域AA的周边的非激活区域NAA。非激活区域NAA可以围绕激活区域AA。可以是，当在平面上观察时，激活区域AA与显示区域DA(参照图2)重叠，非激活区域NAA与非显示区域NDA(参照图2)重叠。
感测电极SE1、SE2、虚设电极DME以及虚设布线DML可以配置于激活区域AA。第一、第二以及第三焊盘PD1、PD2、PD3以及虚设焊盘DPD可以配置于非激活区域NAA。当在平面上观察时，第一、第二以及第三焊盘PD1、PD2、PD3以及虚设焊盘DPD可以配置于与激活区域AA的下侧相邻的非激活区域NAA(以下称为下侧非激活区域)。第一、第二以及第三焊盘PD1、PD2、PD3可以以下侧非激活区域NAA的中心为基准左右分开配置。
第一焊盘PD1可以包括多个第1-1焊盘PD1-1以及多个第1-2焊盘PD1-2。第二焊盘PD2可以包括多个第2-1焊盘PD2-1以及多个第2-2焊盘PD2-2。第三焊盘PD3可以包括多个第3-1焊盘PD3-1以及多个第3-2焊盘PD3-2。
第1-1焊盘PD1-1、第2-1焊盘PD2-1以及第3-1焊盘PD3-1可以以下侧非激活区域NAA的中心为基准配置于左侧。第1-2焊盘PD1-2、第2-2焊盘PD2-2以及第3-2焊盘PD3-2可以以下侧非激活区域NAA的中心为基准配置于右侧。
可以是，以第二方向DR2为基准，在下侧非激活区域NAA内，第2-1焊盘PD2-1比第1-1焊盘PD1-1配置于外围，第3-1焊盘PD3-1比第2-1焊盘PD2-1配置于外围。因此，第2-1焊盘PD2-1可以配置于第1-1焊盘PD1-1和第3-1焊盘PD3-1之间。
可以是，以第二方向DR2为基准，在下侧非激活区域NAA内，第2-2焊盘PD2-2比第1-2焊盘PD1-2配置于外围，第3-2焊盘PD3-2比第2-2焊盘PD2-2配置于外围。因此，第2-2焊盘PD2-2可以配置于第1-2焊盘PD1-2和第3-2焊盘PD3-2之间。虚设焊盘DPD可以配置于第1-1焊盘PD1-1和第1-2焊盘PD1-2之间。
感测布线TXL、RXL可以连接于感测电极SE1、SE2，并延伸至非激活区域NAA而连接于第一以及第二焊盘PD1、PD2。虽然未示出，但用于控制输入感测部ISP的感测控制部可以连接于第一以及第二焊盘PD1、PD2。
感测电极SE1、SE2可以包括在第一方向DR1上延伸且在第二方向DR2上排列的多个第一感测电极SE1以及在第二方向DR2上延伸且在第一方向DR1上排列的多个第二感测电极SE2。第二感测电极SE2可以延伸为与第一感测电极SE1彼此绝缘且交叉。
感测布线TXL、RXL可以包括连接于第一感测电极SE1的多个第一感测布线TXL以及连接于第二感测电极SE2的多个第二感测布线RXL。第一感测布线TXL可以连接于第一感测电极SE1的一端。第一感测电极SE1的一端可以与下侧非激活区域NAA相邻。第二感测布线RXL可以连接于第二感测电极SE2的两端。第二感测电极SE2的两端可以在第二方向DR2上彼此相反。
第一感测布线TXL可以延伸至非激活区域NAA而连接于第一焊盘PD1。第一感测布线TXL可以延伸至下侧非激活区域NAA。
第二感测布线RXL可以延伸至非激活区域NAA而连接于第二焊盘PD2。第二感测布线RXL可以延伸至与在第二方向DR2上彼此相反的激活区域AA的两侧相邻的非激活区域NAA以及下侧非激活区域NAA。
第一感测布线TXL可以包括多个第一传送布线TXL1以及多个第二传送布线TXL2。第一传送布线TXL1可以连接于一部分第一感测电极SE1和第1-1焊盘PD1-1。示例性地，第一传送布线TXL1可以连接于以激活区域AA的中心为基准配置于左侧的第一感测电极SE1的一端。
第二传送布线TXL2可以连接于其它第一感测电极SE1和第1-2焊盘PD1-2。示例性地，第二传送布线TXL2可以连接于以激活区域AA的中心为基准配置于右侧的第一感测电极SE1的一端。
第二感测布线RXL可以包括多个第一接收布线RXL1以及多个第二接收布线RXL2。第一接收布线RXL1可以连接于第二感测电极SE2的一端以及第2-1焊盘PD2-1。示例性地，可以是，第一接收布线RXL1配置于当在平面上观察时与激活区域AA的左侧相邻的非激活区域NAA(以下称为左侧非激活区域)，第二感测电极SE2的一端与左侧非激活区域NAA相邻。
第二接收布线RXL2可以连接于第二感测电极SE2的另一端以及第2-2焊盘PD2-2。示例性地，可以是，第二接收布线RXL2配置于当在平面上观察时与激活区域AA的右侧相邻的非激活区域NAA(以下称为右侧非激活区域)，第二感测电极SE2的另一端与右侧非激活区域NAA相邻。
感测控制部可以通过第一焊盘PD1将驱动信号TS施加于第一感测布线TXL。驱动信号TS可以通过第一感测布线TXL施加于第一感测电极SE1。
形成在第一以及第二感测电极SE1、SE2之间的电容的变化可以作为感测信号通过第二感测布线RXL输出。通过第二感测布线RXL输出的感测信号可以通过第二焊盘PD2提供于感测控制部。
第一感测电极SE1的每一个可以包括在第一方向DR1上排列的多个第一感测部SP1。第一感测部SP1可以通过连接图案连接，这样的结构将在下面参照图12详细进行说明。
第二感测电极SE2的每一个可以包括在第二方向DR2上排列的多个第二感测部SP2。第二感测电极SE2可以通过延伸图案彼此一体地形成，这样的结构将在下面参照图12详细进行说明。
第一感测部SP1以及第二感测部SP2可以彼此不重叠且彼此隔开，从而彼此交替地配置。可以通过第一感测部SP1以及第二感测部SP2形成电容。
以下，当在平面上观察时，与激活区域AA的上侧相邻的非激活区域NAA称为上侧非激活区域NAA。
防护布线GDL以及接地布线GNL可以与感测布线TXL、RXL隔开而配置于非激活区域NAA。防护布线GDL以及接地布线GNL可以延伸为围绕具有四边形形状的激活区域AA的三条边。例如，防护布线GDL以及接地布线GNL可以配置于左侧非激活区域NAA、右侧非激活区域NAA以及上侧非激活区域NAA。
防护布线GDL以及接地布线GNL可以连接于第三焊盘PD3。防护布线GDL以及接地布线GNL的一端可以连接于第3-1焊盘PD3-1。防护布线GDL以及接地布线GNL的另一端可以连接于第3-2焊盘PD3-2。防护布线GDL以及接地布线GNL可以在左侧非激活区域NAA、上侧非激活区域NAA以及右侧非激活区域NAA中沿着输入感测部ISP的边缘延伸。
防护布线GDL以及接地布线GNL可以在非激活区域NAA中比感测布线TXL、RXL配置于外围。例如，防护布线GDL以及接地布线GNL可以在左侧非激活区域NAA以及右侧非激活区域NAA中比第二感测布线RXL配置于外围。
防护布线GDL可以比接地布线GNL与激活区域AA相邻地配置。防护布线GDL可以比接地布线GNL与感测布线TXL、RXL相邻。接地布线GNL可以比防护布线GDL配置于外围。
在上侧非激活区域NAA中，防护布线GDL的一部分以及接地布线GNL的一部分可以开放。但是不限于此，在上侧非激活区域NAA中防护布线GDL以及接地布线GNL也可以不开放且连续延伸。
当在平面上观察时，在第一感测电极SE1和第二感测电极SE2之间可以界定虚设区域DMA。虚设电极DME可以配置于虚设区域DMA。当在平面上观察时，虚设电极DME可以配置于界定在第一以及第二感测部SP1、SP2之间的虚设区域DMA。
虚设电极DME可以在第一对角方向DDR1以及第二对角方向DDR2上排列。从虚设电极DME的每一个可以延伸虚设布线DML。虚设布线DML可以在第一对角方向DDR1以及第二对角方向DDR2上延伸。
第一对角方向DDR1可以界定为在由第一以及第二方向DR1、DR2界定的平面上与第一以及第二方向DR1、DR2交叉的方向。第二对角方向DDR2可以界定为在由第一以及第二方向DR1、DR2界定的平面上与第一对角方向DDR1交叉的方向。
虚设电极DME以及虚设布线DML可以划分为第一组GP1以及第二组GP2。第一组GP1的虚设电极DME以及虚设布线DML和第二组GP2的虚设电极DME以及虚设布线DML可以以激活区域AA的中心部为基准左右分离。
第一组GP1的虚设电极DME以及虚设布线DML可以彼此一体地连接。第二组GP2的虚设电极DME以及虚设布线DML可以彼此一体地连接。第二组GP2的虚设电极DME以及虚设布线DML可以与第一组GP1的虚设电极DME以及虚设布线DML分离。
第一组GP1的虚设电极DME可以彼此一体地连接而连接于虚设焊盘DPD中的对应的虚设焊盘DPD。第二组GP2的虚设电极DME可以彼此一体地连接而连接于虚设焊盘DPD中的对应的虚设焊盘DPD。
布线L可以配置于下侧非激活区域NAA而分别连接于虚设焊盘DPD。第一组GP1的虚设电极DME可以连接于布线L中的对应的布线L而连接于对应的虚设焊盘DPD。第二组GP2的虚设电极DME可以连接于布线L中的对应的布线L而连接于对应的虚设焊盘DPD。
示例性地，虚设电极DME以及虚设布线DML划分为两个组，但不限于此，也可以划分为多于两个的组。
虚设电极DME和虚设布线DML可以通过与第一感测电极SE1和第二感测电极SE2之间的交叉点相邻地配置的虚设连接图案一体地连接，这样的结构将在下面详细进行说明。
可以向接地布线GNL施加接地电压。接地布线GNL可以通过第3-1以及第3-2焊盘PD3-1、PD3-2连接于显示装置DD(参照图2)的接地端子。外部的静电可以施加于输入感测部ISP。在这种情况下，外部的静电可以通过接地布线GNL放出至接地端子。因此，可以通过接地布线GNL保护输入感测部ISP免受外部的静电的影响。
防护布线GDL可以通过第3-1以及第3-2焊盘PD3-1、PD3-2连接于感测控制部。感测控制部可以将具有预定的电平的信号施加于防护布线GDL。
由于接地布线GNL和感测布线TXL、RXL之间的电位差，在接地布线GNL和感测布线TXL、RXL之间可能发生耦合(coupling)现象。即，由于相互间的信号干扰，可能产生噪声。
为了减少这种现象，具有预定的电平的信号可以施加于防护布线GDL。防护布线GDL可以在接地布线GNL和感测布线TXL、RXL之间减少接地布线GNL和感测布线TXL、RXL之间的耦合现象。
感测控制部可以将具有预定的频率的抵消信号OS施加于虚设电极DME。抵消信号OS可以通过虚设焊盘DPD施加于虚设布线DML以及虚设电极DME。
当具有预定的频率的驱动信号TS施加于第一感测电极SE1时，根据驱动信号TS的电磁波可能作为不必要的电磁信号被放射。这种电磁信号可能作为噪声作用于其它装置(电磁干扰：EMI)，从而妨碍其它装置的工作。例如，输入感测部ISP的电磁信号可能对显示面板DP(参照图3)的工作造成影响。
抵消信号OS可以与驱动信号TS具有相反相位。由于抵消信号OS与施加于激活区域AA的驱动信号TS具有相反相位，因此可以通过抵消信号OS抵消电磁信号。通过向虚设电极DME施加与驱动信号TS具有相反相位的抵消信号OS，可以通过抵消信号OS衰减在输入感测部ISP中产生的电磁信号。
在本发明的实施例中，可以通过防护布线GDL、虚设电极DME以及接地布线GNL在输入感测部ISP中减少噪声以及电磁信号，并保护输入感测部ISP免受外部的静电的影响。因此，可以提升输入感测部ISP的工作可靠性。
图11a是示例性地示出施加于图10中示出的第一感测电极的驱动信号以及施加于图10中示出的虚设电极的抵消信号的时序的图。图11b至图11f是示出根据本发明的各种实施例的驱动信号以及抵消信号的时序的图。
参照图10以及图11a，可以是，具有预定的频率的驱动信号TS施加于第一感测电极SE1，具有预定的频率的抵消信号OS施加于虚设电极DME。抵消信号OS可以具有与驱动信号TS相反相位。抵消信号OS可以具有大于驱动信号TS的第一振幅AMP1的第二振幅AMP2。
通过具有预定的频率的驱动信号TS，在输入感测部ISP中可以产生电磁信号。由于抵消信号OS与施加于激活区域AA的驱动信号TS具有相反相位，可以通过抵消信号OS抵消电磁信号。
电磁信号的强度可以与第一感测电极SE1的数量以及面积成正比。第一感测电极SE1的面积可以大于虚设电极DME的面积。因此，电磁信号可以产生得更进一步大。在本发明的实施例中，由于抵消信号OS具有大于驱动信号TS的振幅，因此可以更进一步抵消产生得大的电磁信号。
参照图11b，抵消信号OS可以具有与驱动信号TS相反相位。抵消信号OS的振幅AMP可以等于驱动信号TS的振幅AMP。
参照图11c，抵消信号OS可以具有与驱动信号TS相反相位。抵消信号OS可以具有大于驱动信号TS的第一振幅AMP1的第二振幅AMP2。驱动信号TS可以具有激活区间H1。激活区间H1可以界定为1周期期间的高电平区间。抵消信号OS可以具有非激活区间H2。非激活区间H2可以界定为1周期期间的低电平区间。抵消信号OS的非激活区间H2可以大于驱动信号TS的激活区间H1。
参照图11d，抵消信号OS可以具有与驱动信号TS相反相位。抵消信号OS可以具有大于驱动信号TS的第一振幅AMP1的第二振幅AMP2。抵消信号OS可以比驱动信号TS向右侧移位而输出。例如，抵消信号OS的低电平区间的一部分可以与驱动信号TS的高电平区间的一部分重叠。
参照图11e，抵消信号OS可以具有与驱动信号TS相反相位。驱动信号TS可以具有大于抵消信号OS的第一振幅AMP1的第二振幅AMP2。
参照图11f，抵消信号OS可以具有与驱动信号TS相反相位。驱动信号TS可以具有大于抵消信号OS的第一振幅AMP1的第二振幅AMP2。抵消信号OS可以比驱动信号TS向右侧移位而输出。例如，抵消信号OS的低电平区间的一部分可以与驱动信号TS的高电平区间的一部分重叠。
图12是图10中示出的区域BB1的放大图。
在图9以及图10中，示例性地，示出了虚设布线DML经过第一感测电极SE1和第二感测电极SE2的交叉点的结构。在缩小示出虚设电极DME以及虚设布线DML的情况下，示例性地，可以如图9以及图10那样示出。
但是，实质上，如图12所示，在放大虚设电极DME以及虚设布线DML的情况下，虚设布线DML可以通过虚设连接图案DPT彼此连接。以下，将参照图12说明更细节的虚设电极DME、虚设布线DML以及虚设连接图案DPT的结构。
参照图12，第一感测电极SE1可以包括在第一方向DR1上排列的一对第一感测部SP1以及配置于第一感测部SP1之间而连接第一感测部SP1的连接图案CP。
可以是，在连接图案CP和第一感测部SP1之间配置绝缘层(以下，在图13至图15中示出)，通过界定于绝缘层的接触孔TC-CH而连接图案CP连接于第一感测部SP1。图12中示出的连接图案CP可以在图9中提供为多个，从而第一感测部SP1彼此连接。
第二感测电极SE2可以包括在第二方向DR2上排列的一对第二感测部SP2以及配置于第二感测部SP2之间而从第二感测部SP2延伸的延伸图案EP。
延伸图案EP可以延伸为与连接图案CP绝缘且与连接图案CP交叉。延伸图案EP可以与第二感测部SP2一体地形成。图12中示出的延伸图案EP可以在图9中提供为多个而从第二感测部SP2延伸。
第一以及第二感测部SP1、SP2和延伸图案EP可以配置于相同的层。连接图案CP可以配置于与第一以及第二感测部SP1、SP2以及延伸图案EP不同的层。
虚设电极DME可以配置于第一以及第二感测部SP1、SP2之间。虚设电极DME可以在第一对角方向DDR1以及第二对角方向DDR2上排列。示例性地，虚设电极DME可以具有四边形形状，但不限于此，可以具有圆形、椭圆形或多边形等各种形状。
虚设布线DML可以从虚设电极DME的每一个在第一对角方向DDR1以及第二对角方向DDR2上延伸。虚设布线DML可以与虚设电极DME一体地形成。虚设布线DML可以朝向第一感测电极SE1和第二感测电极SE2的交叉点延伸。第一感测电极SE1和第二感测电极SE2的交叉点可以定义为当在平面上观察时连接图案CP和延伸图案EP的交叉点。
图9中示出的输入感测部ISP可以包括图12中示出的虚设连接图案DPT。虚设连接图案DPT可以与第一感测电极SE1以及第二感测电极SE2绝缘。虚设连接图案DPT可以延伸为当在平面上观察时与第一感测电极SE1以及第二感测电极SE2交叉。虚设连接图案DPT可以与第一感测电极SE1以及第二感测电极SE2的交叉点相邻地配置。
虚设电极DME可以配置于第一以及第二感测部SP1、SP2之间而彼此连接。虚设连接图案DPT可以将虚设电极DME彼此连接。例如，通过虚设连接图案DPT连接于从虚设电极DME延伸的虚设布线DML，虚设电极DME可以通过虚设连接图案DPT彼此一体地连接。
可以是，在虚设连接图案DPT和虚设布线DML之间配置绝缘层(以下，在图13至图15中示出)，虚设连接图案DPT通过界定于绝缘层的接触孔D-CH连接于虚设布线DML。
根据这种连接结构，虚设电极DME可以在第一对角方向DDR1以及第二对角方向DDR2上连接。图12中示出的虚设连接图案DPT可以在图9中提供为多个，从而虚设电极DME彼此连接。
当在平面上观察时，虚设连接图案DPT可以与连接图案CP以及延伸图案EP不重叠。虚设连接图案DPT可以当在平面上观察时与连接图案CP以及延伸图案EP相邻。虚设连接图案DPT可以延伸为与第一感测部SP1以及第二感测部SP2交叉。具体地，虚设连接图案DPT可以延伸为与相邻于连接图案CP以及延伸图案EP的第一以及第二感测部SP1、SP2的部分交叉。
虚设连接图案DPT可以具有四边形的闭环形状。但是，不限于此，虚设连接图案DPT可以具有圆形、多边形或椭圆形的闭环形状。虚设连接图案DPT可以围绕连接图案CP以及延伸图案EP。
虚设电极DME以及虚设布线DML可以配置于与第一以及第二感测部SP1、SP2以及延伸图案EP相同层。虚设连接图案DPT可以配置于与连接图案CP相同层。
参照图9以及图12，通过在第一以及第二感测部SP1、SP2之间的剩余的空间即虚设区域DMA中配置虚设电极DME，可以有效地应用空间。另外，通过应用这样剩余的空间而多个虚设电极DME配置于激活区域AA，可以有效地执行电磁屏蔽。
图13是图12中示出的I-I'线的截面图。图14是图12中示出的II-II'线的截面图。图15是图12中示出的III-III'线的截面图。
参照图13、图14以及图15，在封装基板EN-SB上可以配置绝缘层IOL。在绝缘层IOL上可以配置连接图案CP以及虚设连接图案DPT。连接图案CP以及虚设连接图案DPT可以通过图7中示出的第一导电层CPT1形成。在连接图案CP以及虚设连接图案DPT上可以配置第一绝缘层TC-IL1。第一绝缘层TC-IL1可以以覆盖连接图案CP以及虚设连接图案DPT的方式配置于绝缘层IOL上。
在第一绝缘层TC-IL1上可以配置第一以及第二感测部SP1、SP2、延伸图案EP、虚设布线DML以及虚设电极DME。第一以及第二感测部SP1、SP2、延伸图案EP、虚设布线DML以及虚设电极DME可以通过图7中示出的第二导电层CPT2形成。连接图案CP以及虚设连接图案DPT可以比第一以及第二感测部SP1、SP2、延伸图案EP、虚设布线DML以及虚设电极DME配置于下方。
第一感测部SP1可以通过界定于第一绝缘层TC-IL1的接触孔TC-CH连接于连接图案CP。因此，第一感测部SP1可以通过连接图案CP彼此连接。
虚设布线DML可以通过界定于第一绝缘层TC-IL1的接触孔D-CH连接于虚设连接图案DPT。因此，虚设电极DME可以通过虚设布线DML连接于虚设连接图案DPT。
在第一以及第二感测部SP1、SP2、延伸图案EP、虚设布线DML以及虚设电极DME上可以配置第二绝缘层TC-IL2。第二绝缘层TC-IL2可以以覆盖第一以及第二感测部SP1、SP2、延伸图案EP、虚设布线DML以及虚设电极DME的方式配置于第一绝缘层TC-IL1上。
图16a以及图16b是用于示例性地说明图9中示出的输入感测部的电磁信号的抵消工作的电路图。
以下，将与图16a以及图16b一起说明图9以及图10。
参照图9、图10、图16a以及图16b，输入感测部ISP可以包括由第一以及第二感测电极SE1、SE2形成的电容器Cm。根据第一以及第二感测电极SE1、SE2的电阻(未图示附图标记)与电容器Cm一起示出。
在输入感测部ISP中可以形成第一寄生电容器Cb1。第一寄生电容器Cb1可以由显示面板DP的导电体和输入感测部ISP的导电体形成。例如，输入感测部ISP的导电体可以是第一以及第二感测电极SE1、SE2，显示面板DP的导电体可以是第二电极E2。
在显示面板DP中可以形成第二寄生电容器Cb2。第二寄生电容器Cb2可以由显示面板DP内的导电体形成。例如，可以由连接于第一电极E1的布线和第二电极E2形成第二寄生电容器Cb2。
参照图16a，当驱动信号TS施加于输入感测部ISP时，根据驱动信号TS的电磁信号(以虚线箭头示出)可以通过第一以及第二寄生电容器Cb1、Cb2施加于显示面板DP的第一电极E1。在这种情况下，根据驱动信号TS的电磁信号可能作为噪声作用于显示面板DP，从而显示面板DP不正常地工作。
参照图9、图10以及图16b，在输入感测部ISP中可以还配置由虚设电极DME和显示面板DP的导电体形成的第三寄生电容器Cb3。根据虚设电极DME的电阻(未图示附图标记)与第三寄生电容器Cb3一起示出。
根据驱动信号TS的电磁信号可以通过第一寄生电容器Cb1以及第二寄生电容器Cb2施加于显示面板DP的第一电极E1。根据抵消信号OS的电磁信号(以实线箭头示出)可以通过由虚设电极DME形成的第三寄生电容器Cb3以及显示面板DP的第二寄生电容器Cb2施加于显示面板DP的第一电极E1。
因此，根据驱动信号TS的电磁信号可以通过与驱动信号TS具有相反相位的抵消信号OS抵消。其结果，施加于显示面板DP的电磁信号衰减，从而显示面板DP可以正常地工作。
图17是示例性地示出图5中示出的输入感测部的第一以及第二感测部、虚设电极、虚设布线以及虚设连接图案的结构的图。
示例性地，图17示出为与图12对应的平面图。
参照图17，输入感测部ISP'可以包括多个图17中示出的结构。输入感测部ISP'可以包括第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'。第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'可以配置于图5以及图8中示出的薄膜封装层TFE上。
第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'可以具有网格形状。例如，第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'的每一个可以包括在第一对角方向DDR1上延伸的多个第一分支部BP1以及在第二对角方向DDR2上延伸的多个第二分支部BP2。例如，第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'的边界以虚线示出。
第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'的每一个的第一分支部BP1以及第二分支部BP2可以彼此交叉而一体地形成。可以通过第一分支部BP1以及第二分支部BP2界定菱形形状的触摸开口部TOP。
第一感测电极SE1'的连接图案CP'可以通过图8中示出的第一导电层CPT1形成。第一以及第二感测部SP1'、SP2'、延伸图案EP'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'可以通过图8中示出的第二导电层CPT2形成。
当在平面上观察时，触摸开口部TOP的每一个可以与图8中示出的发光区域LA重叠。因此，当在平面上观察时，发光元件OLED可以与触摸开口部TOP的每一个重叠。当在平面上观察时，第一以及第二分支部BP1、BP2可以与图8中示出的非发光区域NLA重叠。由于第一以及第二分支部BP1、BP2配置于非发光区域NLA，因此在发光区域LA中生成的光可以不受第一以及第二分支部BP1、BP2的影响而正常地发出光。
除了网格形状之外，第一以及第二感测电极SE1'、SE2'、虚设电极DME'、虚设布线DML'以及虚设连接图案DPT'的结构可以实质上与图12中示出的第一以及第二感测电极SE1、SE2、虚设电极DME、虚设布线DML以及虚设连接图案DPT的结构相同。
图18是示出根据本发明的另一实施例的虚设电极、虚设布线以及虚设连接图案的结构的图。图19是图18中示出的IV-IV'线的截面图。
示例性地，图18示出为与图12对应的平面图。图18中示出的第一以及第二感测电极SE1、SE2的结构可以与图12中示出的第一以及第二感测电极SE1、SE2的结构相同。因此，以下，将主要说明图18中示出的虚设电极DME-1、虚设布线DML-1以及虚设连接图案DPT-1的结构。
参照图18以及图19，可以是，第一以及第二感测部SP1、SP2以及延伸图案EP配置于相同层，连接图案CP可以配置于与第一以及第二感测部SP1、SP2不同的层。
虚设电极DME-1、虚设布线DML-1以及虚设连接图案DPT-1可以配置于与第一以及第二感测部SP1、SP2不同的层。虚设电极DME-1、虚设布线DML-1以及虚设连接图案DPT-1可以配置于与连接图案CP相同层。
虚设电极DME-1、虚设布线DML-1以及虚设连接图案DPT-1可以比第一以及第二感测部SP1、SP2配置于下方。虚设电极DME-1、虚设布线DML-1以及虚设连接图案DPT-1可以一体地形成。
图20是示出根据本发明的另一实施例的输入感测部的结构的图。图21是图20中示出的区域AA2的放大图。图22是图21中示出的区域BB2的放大图。
示例性地，图20示出为与图9对应的平面图，图21示出为与图10对应的平面图，图22示出为与图12对应的平面图。图20以及图21中示出的第一以及第二感测电极SE1、SE2的结构可以与图9以及图10中示出的第一以及第二感测电极SE1、SE2的结构相同。因此，以下，将主要说明图20以及图21中示出的输入感测部ISP-1的虚设电极DME-2、虚设布线DML-2以及虚设连接图案DPT-2的结构。
参照图20以及图21，虚设电极DME-2可以在第一对角方向DDR1上排列。虚设布线DML-2可以从虚设电极DME-2的每一个延伸。虚设布线DML-2可以在第一对角方向DDR1上延伸。
虚设电极DME-2以及虚设布线DML-2可以划分为第一组GP1以及第二组GP2。第一组GP1以及第二组GP2可以以界定于激活区域AA的任意的对角线DDL为基准左右划分而界定。第一组GP1的虚设电极DME-2以及虚设布线DML-2可以与第二组GP2的虚设电极DME-2以及虚设布线DML-2分离。
第一组GP1的虚设电极DME-2以及虚设布线DML-2可以彼此一体地连接。例如，在第一组GP1的虚设电极DME-2中的配置于最左侧以及最下侧的虚设电极DME-2可以通过第一连接线CNL1彼此连接。第一组GP1的虚设电极DME-2以及虚设布线DML-2可以通过第一连接线CNL1彼此一体地连接。
第一连接线CNL1可以通过布线L中的对应的布线L连接于虚设焊盘DPD中的对应的虚设焊盘DPD。第一连接线CNL1可以延伸为与第一以及第二感测布线TXL、RXL绝缘且交叉。
第二组GP2的虚设电极DME-2以及虚设布线DML-2可以彼此一体地连接。例如，第二组GP2的虚设电极DME-2中的配置于最下侧的虚设电极DME-2可以通过第二连接线CNL2彼此连接。第二组GP2的虚设电极DME-2以及虚设布线DML-2可以通过第二连接线CNL2彼此一体地连接。
第二连接线CNL2可以通过布线L中的对应的布线L连接于虚设焊盘DPD中的对应的虚设焊盘DPD。第二连接线CNL2可以延伸为与第一感测布线TXL绝缘且交叉。
虚设电极DME-2和虚设布线DML-2也可以通过虚设连接图案DPT-2一体地连接，这样的结构将在下面参照图22详细进行说明。
参照图22，虚设电极DME-2可以配置于第一以及第二感测部SP1、SP2之间，并在第一对角方向DDR1上排列。虚设布线DML-2可以从虚设电极DME-2的每一个在第一对角方向DDR1上延伸，并与虚设电极DME-2一体地形成。虚设布线DML-2可以朝向第一感测电极SE1和第二感测电极SE2的交叉点延伸。
虚设连接图案DPT-2可以与第一感测电极SE1以及第二感测电极SE2的交叉点相邻地配置。虚设连接图案DPT-2可以延伸为与第一感测电极SE1以及第二感测电极SE2交叉。
当在平面上观察时，虚设连接图案DPT-2可以延伸为与第一以及第二感测部SP1、SP2中的彼此相邻的一对第一感测部SP1以及第二感测部SP2交叉。具体地，虚设连接图案DPT-2可以具有使“L”字形状上下翻转的形状，并延伸为与上侧第一感测部SP1以及左侧第二感测部SP2交叉。
通过虚设连接图案DPT-2连接于从虚设电极DME-2延伸的虚设布线DML-2，虚设电极DME-2可以通过虚设连接图案DPT-2彼此一体地连接。根据这种连接结构，虚设电极DME-2可以在第一对角方向DDR1上连接。
可以是，当在平面上观察时，虚设连接图案DPT-2与连接图案CP以及延伸图案EP不重叠而与连接图案CP以及延伸图案EP相邻。虚设连接图案DPT-2可以延伸为与相邻于连接图案CP以及延伸图案EP的第一以及第二感测部SP1、SP2的部分交叉。
图23是示出根据本发明的另一实施例的输入感测部的结构的图。图24是图23中示出的区域AA3的放大图。图25是图24中示出的区域BB3的放大图。
示例性地，图23示出为与图9对应的平面图，图24示出为与图10对应的平面图，图25示出为与图12对应的平面图。图23以及图24中示出的第一以及第二感测电极SE1、SE2的结构可以与图9以及图10中示出的第一以及第二感测电极SE1、SE2的结构相同。因此，以下，将主要说明图23以及图24中示出的输入感测部ISP-2的虚设电极DME-3、虚设布线DML-3以及虚设连接图案DPT-3的结构。
参照图23以及图24，虚设电极DME-3可以在第一方向DR1上排列。虚设布线DML-3可以从虚设电极DME-3在第一以及第二对角方向DDR1、DDR2上延伸。
虚设电极DME-3以及虚设布线DML-3可以划分为第一组GP1以及第二组GP2。第一组GP1以及第二组GP2可以以激活区域AA的中心为基准左右划分而界定。第一组GP1的虚设电极DME-3以及虚设布线DML-3可以与第二组GP2的虚设电极DME-3以及虚设布线DML-3分离。
第一组GP1的虚设电极DME-3以及虚设布线DML-3可以彼此一体地连接。例如，第一组GP1的虚设电极DME-3中的配置于最下侧的虚设电极DME-3可以通过第一连接线CNL1彼此连接。第一组GP1的虚设电极DME-3以及虚设布线DML-3可以通过第一连接线CNL1彼此一体地连接。
第一连接线CNL1可以延伸为与第一感测布线TXL绝缘且交叉。第一连接线CNL1可以通过布线L中的对应的布线L连接于虚设焊盘DPD中的对应的虚设焊盘DPD。
第二组GP2的虚设电极DME-3以及虚设布线DML-3可以彼此一体地连接。例如，第二组GP2的虚设电极DME-3中的配置于最下侧的虚设电极DME-3可以通过第二连接线CNL2彼此连接。第二组GP2的虚设电极DME-3以及虚设布线DML-3可以通过第二连接线CNL2彼此一体地连接。
第二连接线CNL2可以延伸为与第一感测布线TXL绝缘且交叉。第二连接线CNL2可以通过布线L中的对应的布线L连接于虚设焊盘DPD中的对应的虚设焊盘DPD。
虚设电极DME-3和虚设布线DML-3也可以通过虚设连接图案DPT-3一体地连接，这样的结构将在下面参照图25详细进行说明。
参照图25，虚设电极DME-3可以配置于第一以及第二感测部SP1、SP2之间，并在第一方向DR1上排列。虚设布线DML-3可以从虚设电极DME-3的每一个在第一以及第二对角方向DDR1、DDR2上延伸。例如，虚设布线DML-3可以从虚设电极DME-3的每一个的四个边中的与第一方向DR1平行的任一边的两端在第一以及第二对角方向DDR1、DDR2上延伸。
虚设布线DML-3可以与虚设电极DME-3一体地形成而朝向第一感测电极SE1和第二感测电极SE2的交叉点延伸。虚设连接图案DPT-3可以在第一方向DR1上延伸而与第一感测电极SE1以及第二感测电极SE2的交叉点相邻地配置。当在平面上观察时，虚设连接图案DPT-3可以延伸为与第二感测部SP2中的对应的第二感测部SP2交叉。
通过虚设连接图案DPT-3连接于从虚设电极DME-3延伸的虚设布线DML-3，虚设电极DME-3可以通过虚设连接图案DPT-3彼此一体地连接。根据这种连接结构，虚设电极DME-3可以在第一方向DR1上连接。
可以是，当在平面上观察时，虚设连接图案DPT-3与连接图案CP以及延伸图案EP不重叠而与连接图案CP以及延伸图案EP相邻。虚设连接图案DPT-3可以延伸为与相邻于连接图案CP以及延伸图案EP的第二感测部SP2的部分交叉。
图26是示出根据本发明的另一实施例的输入感测部的结构的图。
示例性地，图26示出为与图9对应的平面图。以下，将以与图9中示出的输入感测部ISP不同的结构为主说明输入感测部ISP-3的结构。
参照图26，输入感测部ISP-3可以包括虚设电极DME以及虚设布线DML。图26中示出的虚设电极DME以及虚设布线DML可以具有与图9中示出的虚设电极DME以及虚设布线DML相同的结构。
在图9中，虚设电极DME以及虚设布线DML划分为第一组GP1以及第二组GP2，但是与此不同，在图26中虚设电极DME以及虚设布线DML可以不划分为第一组GP1以及第二组GP2。配置于激活区域AA内的所有虚设电极DME以及虚设布线DML可以一体地连接。图12中示出的虚设连接图案DPT可以在图26中提供为多个，从而虚设电极DME以及虚设布线DML一体地连接。
图27是根据本发明的另一实施例的输入感测部的一部分的平面图。
示例性地，图27示出为与图10对应的平面图。以下，将以与图10中示出的输入感测部ISP不同的结构为主说明图27中示出的输入感测部ISP-4的结构。
参照图27，虚设电极DME-L可以延伸为线形状。线形状可以界定为具有一定的宽度延伸的形状。虚设电极DME-L可以在第一以及第二感测部SP1、SP2之间以线形状在第一对角方向DDR1以及第二对角方向DDR2上延伸。
图28是根据本发明的另一实施例的输入感测部的一部分的平面图。
示例性地，图28示出为与图10对应的平面图。以下，将以与图10中示出的输入感测部ISP不同的结构为主说明图28中示出的输入感测部ISP-5的结构。
参照图28，输入感测部ISP-5可以包括第一以及第二感测电极SE1、SE2，并且不包括图10中示出的虚设电极DME以及虚设布线DML。第一感测部SP1可以具有比第二方向DR2在第一方向DR1上更长地延伸的菱形形状。第二感测部SP2可以具有比第一方向DR1在第二方向DR2上更长地延伸的菱形形状。
第一以及第二感测部SP1、SP2可以不具有在图28中以虚线示出的菱形形状RB。菱形形状RB可以具有作为直角的内角。因此，菱形形状RB可以在第一方向DR1以及第二方向DR2上具有相同的长度。
当在平面上观察时，第一以及第二感测部SP1、SP2的每一个的面积可以小于菱形形状RB的面积。电容器的容量可以与导电体的面积成正比。若第一以及第二感测部SP1、SP2的每一个具有菱形形状RB，则由显示面板DP(参照图3)的导电体和第一以及第二感测部SP1、SP2形成的寄生电容器的容量可以增大。但是，由于第一以及第二感测部SP1、SP2的每一个的面积小于菱形形状RB，因此由显示面板DP的导电体和第一以及第二感测部SP1、SP2形成的寄生电容器的容量可以减小。
图29是根据本发明的另一实施例的输入感测部的一部分的平面图。
示例性地，图29示出为与图10对应的平面图。以下，将以与图10中示出的输入感测部ISP不同的结构为主说明图29中示出的输入感测部ISP-6的结构。
参照图29，输入感测部ISP-6可以包括第一以及第二感测电极SE1-1、SE2-1以及虚设电极DME-L。第一以及第二感测电极SE1-1、SE2-1的第一以及第二感测部SP1-1、SP2-1可以具有菱形形状，所述菱形形状具有作为直角的内角。虚设电极DME-L可以在第一以及第二感测部SP1-1、SP2-1之间以线形状在第一对角方向DDR1以及第二对角方向DDR2上延伸。
以上参照实施例进行了说明，但是相应技术领域的熟练的技术人员可以理解的是，在不脱离所附的权利要求书中记载的本发明的构思以及领域的范围内可以对本发明进行各种修改以及变更。另外，本发明中公开的实施例不用于限定本发明的技术构思，在所附的权利要求书以及与其等同的范围内的所有技术构思应该解释为包括在本发明的权利范围中。

Claims (20)

1.一种输入感测部，其中，包括：
第一感测电极；
第二感测电极，与所述第一感测电极绝缘且交叉；
多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极和所述第二感测电极之间的虚设区域；以及
虚设连接图案，与所述第一感测电极以及所述第二感测电极绝缘，当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测电极或者所述第二感测电极交叉而连接所述虚设电极。
2.根据权利要求1所述的输入感测部，其中，
所述输入感测部还包括：
多个虚设布线，从所述虚设电极延伸而连接于所述虚设连接图案。
3.根据权利要求1所述的输入感测部，其中，
所述虚设连接图案与所述第一感测电极以及所述第二感测电极的交叉点相邻地配置。
4.根据权利要求1所述的输入感测部，其中，
所述第一感测电极包括：
一对第一感测部，在第一方向上排列；以及
连接图案，配置于所述第一感测部之间而连接所述第一感测部，
所述第二感测电极包括：
一对第二感测部，在与所述第一方向交叉的第二方向上排列；以及
延伸图案，配置于所述第二感测部之间而从所述第二感测部延伸，并与所述连接图案交叉。
5.根据权利要求4所述的输入感测部，其中，
当在所述平面上观察时，所述虚设连接图案与所述连接图案以及所述延伸图案不重叠。
6.根据权利要求4所述的输入感测部，其中，
所述第一感测部、所述第二感测部以及所述延伸图案配置于相同层，所述连接图案配置于与所述第一感测部以及所述第二感测部不同的层，
所述虚设电极配置于与所述第一感测部以及所述第二感测部相同层，所述虚设连接图案配置于与所述连接图案相同层。
7.根据权利要求4所述的输入感测部，其中，
所述虚设电极在与所述第一方向以及所述第二方向交叉的第一对角方向以及与所述第一对角方向交叉的第二对角方向上连接。
8.根据权利要求4所述的输入感测部，其中，
当在所述平面上观察时，所述虚设连接图案与所述连接图案以及所述延伸图案相邻。
9.根据权利要求4所述的输入感测部，其中，
当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测部以及所述第二感测部交叉。
10.根据权利要求4所述的输入感测部，其中，
当在所述平面上观察时，所述虚设连接图案具有闭环形状且围绕所述连接图案以及所述延伸图案。
11.根据权利要求4所述的输入感测部，其中，
所述第一感测电极以及所述第二感测电极分别提供为多个，所述虚设连接图案提供为多个，
所述虚设电极配置于所述第一感测部和所述第二感测部之间而通过所述多个虚设连接图案连接，
所述虚设电极中的第一组的虚设电极一体地连接，所述虚设电极中的第二组的虚设电极与所述第一组的所述虚设电极分离而一体地连接。
12.根据权利要求4所述的输入感测部，其中，
所述第一感测部、所述第二感测部以及所述虚设电极具有网格形状。
13.根据权利要求4所述的输入感测部，其中，
所述第一感测部、所述第二感测部以及所述延伸图案配置于相同层，所述连接图案配置于与所述第一感测部以及所述第二感测部不同的层，
所述虚设电极以及所述虚设连接图案一体地形成而配置于与所述连接图案相同层。
14.根据权利要求4所述的输入感测部，其中，
所述虚设电极在与所述第一方向以及所述第二方向交叉的第一对角方向上连接，
当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测部以及所述第二感测部中的彼此相邻的一对第一感测部以及第二感测部交叉。
15.根据权利要求4所述的输入感测部，其中，
所述虚设电极在所述第一方向上连接，
当在所述平面上观察时，所述虚设连接图案延伸为与所述第二感测部中对应的第二感测部交叉。
16.根据权利要求4所述的输入感测部，其中，
所述第一感测电极以及所述第二感测电极分别提供为多个，所述虚设连接图案提供为多个，
所述虚设电极配置于所述第一感测部和所述第二感测部之间而通过所述多个虚设连接图案一体地连接。
17.根据权利要求4所述的输入感测部，其中，
所述虚设电极在与所述第一方向以及所述第二方向交叉的第一对角方向以及与所述第一对角方向交叉的第二对角方向上以线形状延伸。
18.根据权利要求17所述的输入感测部，其中，
所述第一感测部以及所述第二感测部的每一个具有菱形形状，所述菱形形状具有作为直角的内角。
19.一种输入感测部，其中，包括：
第一感测电极；
第二感测电极，与所述第一感测电极绝缘且交叉；以及
多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极和所述第二感测电极之间的虚设区域而彼此连接，
向所述第一感测电极施加驱动信号，向所述虚设电极施加具有与所述驱动信号相反相位的抵消信号。
20.一种显示装置，其中，包括：
显示面板；以及
输入感测部，配置于所述显示面板上，
所述输入感测部包括：
第一感测电极；
第二感测电极，与所述第一感测电极绝缘且交叉；
多个虚设电极，当在平面上观察时，配置于界定在所述第一感测电极和所述第二感测电极之间的虚设区域；以及
虚设连接图案，与所述第一感测电极以及所述第二感测电极绝缘，当在所述平面上观察时，所述虚设连接图案延伸为与所述第一感测电极或者所述第二感测电极交叉而连接所述虚设电极。
CN202310066922.1A 2022-04-12 2023-02-06 输入感测部以及包括其的显示装置 Pending CN116909432A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0045162 2022-04-12
KR1020220045162A KR20230146693A (ko) 2022-04-12 2022-04-12 입력 센싱부 및 그것을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116909432A true CN116909432A (zh) 2023-10-20

Family

ID=88240385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310066922.1A Pending CN116909432A (zh) 2022-04-12 2023-02-06 输入感测部以及包括其的显示装置

Country Status (3)

Country Link
US (1) US20230325041A1 (zh)
KR (1) KR20230146693A (zh)
CN (1) CN116909432A (zh)

Also Published As

Publication number Publication date
US20230325041A1 (en) 2023-10-12
KR20230146693A (ko) 2023-10-20

Similar Documents

Publication Publication Date Title
US20230259225A1 (en) Display device having shaped sealing member
KR20200091059A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20220117372A (ko) 표시 장치
CN114388558A (zh) 显示基板和显示装置
US11538884B2 (en) Array substrate with short circuit in overlapping area of signal lines prevented, electroluminescent display panel and display device
CN112114694B (zh) 包括具有绝缘图案的触摸检测单元的显示装置
CN116828921A (zh) 显示装置
CN112786658A (zh) 显示装置
US20220100303A1 (en) Touch sensing unit and display device comprising same
KR20220023891A (ko) 표시 장치
CN116909432A (zh) 输入感测部以及包括其的显示装置
KR20220156703A (ko) 표시 장치
KR20220128506A (ko) 표시 장치
KR20220069199A (ko) 표시 장치
KR20210149930A (ko) 표시 장치
KR20210115084A (ko) 표시 장치
CN219553632U (zh) 显示装置
KR20230102047A (ko) 표시 장치
KR20230078874A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
US20220320250A1 (en) Display panel and display device comprising same
CN116896920A (zh) 显示装置
KR20210116749A (ko) 표시 장치
KR20230127404A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20220023926A (ko) 표시 장치
KR20230043304A (ko) 표시 장치의 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication