KR20230146693A - 입력 센싱부 및 그것을 포함하는 표시 장치 - Google Patents

입력 센싱부 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230146693A
KR20230146693A KR1020220045162A KR20220045162A KR20230146693A KR 20230146693 A KR20230146693 A KR 20230146693A KR 1020220045162 A KR1020220045162 A KR 1020220045162A KR 20220045162 A KR20220045162 A KR 20220045162A KR 20230146693 A KR20230146693 A KR 20230146693A
Authority
KR
South Korea
Prior art keywords
dummy
sensing
electrodes
disposed
connection pattern
Prior art date
Application number
KR1020220045162A
Other languages
English (en)
Inventor
김형배
조현욱
김상국
김태준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220045162A priority Critical patent/KR20230146693A/ko
Priority to US18/156,928 priority patent/US20230325041A1/en
Priority to CN202310066922.1A priority patent/CN116909432A/zh
Publication of KR20230146693A publication Critical patent/KR20230146693A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치된 복수개의 더미 전극들, 및 상기 제1 및 제2 센싱 전극들과 절연되고, 상기 평면 상에서 봤을 때,상기 제1 센싱 전극 또는 상기 제2 센싱 전극과 교차하도록 연장하여 상기 더미 전극들을 연결하는 더미 연결 패턴을 포함할 수 있다.

Description

입력 센싱부 및 그것을 포함하는 표시 장치{INPUT SENSING PART AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 입력 센싱부 및 그것을 포함하는 표시 장치에 관한 것이다.
일반적으로 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치는 영상을 생성하는 표시 패널 및 표시 패널 상에 배치되어 외부 입력을 센싱하기 위한 입력 센싱부를 포함한다. 입력 센싱부는 표시 패널 상에 배치되며, 외부의 입력으로서 사용자의 터치를 센싱한다. 입력 센싱부는 외부 입력을 센싱하기 위한 복수개의 센싱 전극들 및 센싱 전극들에 연결된 센싱 배선들을 포함한다. 센싱 전극들은 활성 영역에 배치되고 센싱 배선들은 활성 영역의 주변의 비활성 영역에 배치된다,
센싱 전극들에 구동 신호가 인가되고, 센싱 전극들의 정전 용량의 변화가 센싱 신호로서 출력된다. 구동 신호는 센싱 배선들을 통해 센싱 전극들에 인가된다. 소정의 주파수를 갖는 구동 신호가 센싱 전극들에 인가될 때, 구동 신호에 따른 전자파가 불필요한 전자기 신호로서 방사될 수 있다.
이러한 전자기 신호는 다른 장치에 노이즈로 작용하여, 다른 장치의 동작을 방해할 수 있다. 이러한 현상은 전자기 간섭(EMI: electromagnetic interference)으로 정의될 수 있다. 전자기 간섭을 줄일 수 있는 기술 개발이 요구된다.
본 발명의 목적은 전자기 간섭을 감소시킬 수 있는 입력 센싱부 및 그것을 포함하는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치된 복수개의 더미 전극들, 및 상기 제1 및 제2 센싱 전극들과 절연되고, 상기 평면 상에서 봤을 때,상기 제1 센싱 전극 또는 상기 제2 센싱 전극과 교차하도록 연장하여 상기 더미 전극들을 연결하는 더미 연결 패턴을 포함할 수 있다.
본 발명의 실시 예에 따른 입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 및 평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치되어 서로 연결된 복수개의 더미 전극들을 포함하고, 상기 제1 센싱 전극에 구동 신호가 인가되고, 상기 더미 전극들에는 상기 구동 신호와 반대 위상을 갖는 상쇄 신호가 인가될 수 있다.
본 발명의 실시 예에 따른 표시 장치는, 표시 패널 및 상기 표시 패널 상에 배치된 입력 센싱부를 포함하고, 상기 입력 센싱부는, 제1 센싱 전극, 상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극, 평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치된 복수개의 더미 전극들, 및 상기 제1 및 제2 센싱 전극들과 절연되고, 상기 평면 상에서 봤을 때,상기 제1 센싱 전극 또는 상기 제2 센싱 전극과 교차하도록 연장하여 상기 더미 전극들을 연결하는 더미 연결 패턴을 포함할 수 있다.
본 발명의 실시 예에 따르면, 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 더미 전극들이 배치되고, 더미 전극들에는 제1 센싱 전극들에 인가되는 구동 신호와 반대 위상을 갖는 상쇄 신호가 인가될 수 있다. 따라서, 상쇄 신호에 의해 입력 센싱부에서 발생하는 전자기 신호가 감쇄될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치가 배치된 차량의 내부를 도시한 도면이다.
도 2는 도 1에 도시된 표시 장치의 평면도이다.
도 3은 도 2에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
도 4는 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 5는 본 발명의 다른 실시 예에 따른 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 6은 도 3에 도시된 표시 패널의 평면도이다.
도 7은 도 4에 도시된 표시 패널의 화소와 입력 센싱부의 단면 구성을 예시적으로 도시한 도면이다.
도 8은 본 발명의 다른 실시 예에 따른 화소 및 입력 센싱부의 단면 구성을 도시한 도면이다.
도 9는 도 4에 도시된 입력 센싱부의 평면도이다.
도 10은 도 9에 도시된 영역(AA1)의 확대도이다.
도 11a는 도 10에 도시된 제1 센싱 전극들에 인가되는 구동 신호 및 도 10에 도시된 더미 전극들에 인가되는 상쇄 신호의 타이밍을 예시적으로 도시한 도면이다.
도 11b 내지 도 11f는 본 발명의 다양한 실시 예들에 따른 구동 신호 및 상쇄 신호의 타이밍들을 도시한 도면들이다.
도 12는 도 10에 도시된 영역(BB1)의 확대도이다.
도 13은 도 12에 도시된 I-I'선의 단면도이다.
도 14는 도 12에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 15는 도 12에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 16a 및 도 16b는 도 9에 도시된 입력 센싱부의 전자기 신호의 상쇄 동작을 예시적으로 설명하기 위한 회로도들이다.
도 17은 도 5에 도시된 입력 센싱부의 제1 및 제2 센싱부들, 더미 전극들, 더미 배선들, 및 더미 연결 패턴의 구성을 예시적으로 도시한 도면이다.
도 18은 본 발명의 다른 실시 예에 따른 더미 전극들, 더미 배선들, 및 더미 연결 패턴의 구성을 도시한 도면이다.
도 19는 도 18에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
도 20은 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다.
도 21은 도 20에 도시된 영역(AA2)의 확대도이다.
도 22는 도 21에 도시된 영역(BB2)의 확대도이다.
도 23은 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다.
도 24는 도 23에 도시된 영역(AA3)의 확대도이다.
도 25는 도 24에 도시된 영역(BB3)의 확대도이다.
도 26은 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다.
도 27은 본 발명의 다른 실시 예에 따른 입력 센싱부의 일부분의 평면도이다.
도 28은 본 발명의 다른 실시 예에 따른 입력 센싱부의 일부분의 평면도이다.
도 29는 본 발명의 다른 실시 예에 따른 입력 센싱부의 일부분의 평면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 명시적으로 여기에서 정의되지 않는 한, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치가 배치된 차량의 내부를 도시한 도면이다. 도 2는 도 1에 도시된 표시 장치의 평면도이다.
도 1을 참조하면, 차량(AM) 내부에 표시 장치(DD)가 배치될 수 있다. 표시 장치(DD)는 차량(AM) 내부에 배치되어 운전자(US)(이하 사용자라 칭함)에게 다양한 정보를 제공할 수 있다. 표시 장치(DD)는 속도, 날씨, 또는 지도와 같은 정보를 사용자(US)에게 제공할 수 있다. 표시 장치(DD)는 사용자(US)의 터치 입력에 따라 동작하는 터치 디스플레이로 정의될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 제1 방향(DR1)으로 연장하는 단변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 장변들을 갖는 사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 또는 다각형 등 다양한 형상들을 가질 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서, 평면상에서 봤을 때의 의미는 제3 방향(DR3)에서 바라본 상태로 정의된다.
사용자(US)에게 영상을 제공하는 표시 장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 장치(DD)에서 생성된 이미지들(IM)이 사용자(US)에게 제공될 수 있다. 표시 장치(DD)는 사용자(US)의 터치를 센싱할 수 있다,.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 장치(DD)의 테두리를 정의할 수 있다.
예시적으로, 차량용 표시 장치(DD)가 도시되었으나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 본 발명의 실시 예에 따른 표시 장치(DD)는 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 모니터, 및 스마트 텔레비전 등의 전자 기기에 사용될 수도 있다.
도 3은 도 2에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 3에는 제1 방향(DR1)에서 바라본 표시 장치(DD)의 단면이 도시되었다.
도 3을 참조하면, 표시 장치(DD)는 표시 패널(DP), 입력 센싱부(ISP), 반사 방지층(RPL), 윈도우(WIN), 패널 보호 필름(PPF), 및 제1 내지 제3 접착층들(AL1~AL3)을 포함할 수 있다.
표시 패널(DP)은 가요성 표시 패널일 수 있다. 본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 무기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 센싱부(ISP)는 표시 패널(DP) 상에 배치될 수 있다. 입력 센싱부(ISP)는 정전 용량 방식으로 외부의 입력을 감지하기 위한 복수개의 센싱부들을 포함할 수 있다. 입력 센싱부(ISP)는 표시 장치(DD)의 제조 시, 표시 패널(DP) 상에 바로 제조될 수 있다. 그러나, 이에 한정되지 않고, 입력 센싱부(ISP)는 표시 패널(DP)과 별도의 패널로 제조되어, 접착층에 의해 표시 패널(DP)에 부착될 수 있다.
반사 방지층(RPL)은 입력 센싱부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
표시 패널(DP)을 향해 진행된 외부광이 표시 패널(DP)에서 반사하여 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다. 이러한 현상을 방지하기 위해, 예시적으로, 반사 방지층(RPL)은 표시 패널(DP)의 화소들과 동일한 색을 표시하는 복수개의 컬러 필터들을 포함할 수 있다.
컬러 필터들은 외부광을 화소들과 동일한 색으로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다. 그러나, 이에 한정되지 않고, 반사 방지층(RPL)은 외부광의 반사율을 감소시키기 위해 위상 지연자(retarder) 및, 또는 편광자(polarizer)를 포함할 수 있다.
윈도우(WIN)는 반사 방지층(RPL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치 및 충격으로부터 표시 패널(DP), 입력 센싱부(ISP), 및 반사 방지층(RPL)을 보호할 수 있다.
패널 보호 필름(PPF)은 표시 패널(DP) 아래에 배치될 수 있다. 패널 보호 필름(PPF)은 표시 패널(DP)의 하부를 보호할 수 있다. 패널 보호 필름(PPF)은 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET)와 같은 가요성 플라스틱 물질을 포함할 수 있다.
제1 접착층(AL1)은 표시 패널(DP)과 패널 보호 필름(PPF) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 표시 패널(DP)과 패널 보호 필름(PPF)이 서로 합착될 수 있다.
제2 접착층(AL2)은 반사 방지층(RPL)과 입력 센싱부(ISP) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 반사 방지층(RPL)과 입력 센싱부(ISP)가 서로 합착될 수 있다.
제3 접착층(AL3)은 윈도우(WIN)와 반사 방지층(RPL) 사이에 배치될 수 있다. 제3 접착층(AL3)에 의해 윈도우(WIN)와 반사 방지층(RPL)이 서로 합착될 수 있다.
도 4는 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 4에는 제1 방향(DR1)에서 바라본 표시 패널(DP)의 단면이 도시되었으며, 입력 센싱부(ISP)가 표시 패널(DP)과 함께 도시되었다.
도 4를 참조하면, 표시 패널(DP)은 기판(SUB), 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 봉지 기판(EN-SB), 밀봉층(SAL), 및 충진재(FL)를 포함할 수 있다. 회로 소자층(DP-CL)은 기판(SUB) 상에 배치될 수 있다. 표시 소자층(DP-OLED)은 회로 소자층(DP-CL) 상에 배치될 수 있다.
회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 복수개의 화소들이 배치될 수 있다. 화소들 각각은 회로 소자층(DP-CL)에 배치된 트랜지스터 및 표시 소자층(DP-OLED)에 배치되어 트랜지스터에 연결된 발광 소자를 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다. 표시 소자층(DP-OLED) 상에 봉지 기판(EN-SB)이 배치될 수 있다. 기판(SUB)과 봉지 기판(EN-SB)은 리지드 타입일 수 있다.
기판(SUB)과 봉지 기판(EN-SB) 사이에 밀봉층(SAL)이 배치될 수 있다. 밀봉층(SAL)은 비표시 영역(NDA) 상에 배치될 수 있다. 밀봉층(SAL)은 기판(SUB)과 봉지 기판(EN-SB)을 합착시킬 수 있다. 밀봉층(SAL)에 의해 표시 소자층(DP-OLED)이 기판(SUB)과 봉지 기판(EN-SB) 사이에 밀봉될 수 있다. 밀봉층(SAL)은 광 경화성 물질을 포함할 수 있다.
충진재(FL)는 기판(SUB)과 봉지 기판(EN-SB) 사이에 배치될 수 있다. 충진재(FL)는 기판(SUB)과 봉지 기판(EN-SB) 사이에서 밀봉층(SAL)에 의해 밀봉된 공간에 배치될 수 있다. 충진재(FL)는 열 경화성 물질을 포함할 수 있다.
입력 센싱부(ISP)는 표시 패널(DP) 상에 바로 배치될 수 있다. 예를 들어, 입력 센싱부(ISP)는 봉지 기판(EN-SB) 상에 바로 배치될 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 표시 패널의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 5에는 입력 센싱부(ISP')가 표시 패널(DP')과 함께 도시되었다.
도 5를 참조하면, 표시 패널(DP')은 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다. 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)의 배치 구조는 도 4에 도시된 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)과 동일할 수 있다. 도 5에서, 기판(SUB)은 플렉서블 기판일 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다. 박막 봉지층(TFE)은 무기층들 및 무기층들 사이의 유기층을 포함할 수 있다. 무기층들은 수분/산소로부터 화소들을 보호할 수 있다. 유기층은 먼지 입자와 같은 이물질로부터 화소들을 보호할 수 있다.
입력 센싱부(ISP')는 표시 패널(DP') 상에 바로 배치될 수 있다. 예를 들어, 입력 센싱부(ISP')는 박막 봉지층(TFE) 상에 바로 배치될 수 있다.
도 6은 도 3에 도시된 표시 패널의 평면도이다.
도 6을 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 복수개의 데이터 구동부들(DDV)(data driver), 복수개의 연성 회로 기판들(FPCB), 발광 구동부(EDV)(emission driver), 및 인쇄 회로 기판(PCB)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(DP)의 표시 영역(DA) 및 비표시 영역(NDA)은 도 2에 도시된 표시 영역(DA) 및 비표시 영역(NDA)에 각각 대응될 수 있다. 표시 패널(DP)은 제2 방향(DR2)으로 연장하는 장변들 및 제1 방향(DR1)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있으나, 표시 패널(DP)의 형상이 이에 한정되는 것은 아니다.
표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 복수개의 데이터 라인들(DL1~DLn), 및 복수개의 발광 라인들(EL1~ELm)을 포함할 수 있다. m 및 n은 자연수이다.
화소들(PX)은 표시 영역(DA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 표시 패널(DP)의 단변들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다.
데이터 구동부들(DDV)은, 평면 상에서 봤을 때, 표시 패널(DP)의 장변들 중 하나의 장변으로 정의되는 표시 패널(DP)의 하측에 인접하게 배치될 수 있다. 인쇄 회로 기판(PCB)은, 평면 상에서 봤을 때, 표시 패널(DP)의 하측에 인접하게 배치될 수 있다. 연성 회로 기판들(FPCB)은 표시 패널(DP)의 하측과 인쇄 회로 기판(PCB)에 연결될 수 있다. 데이터 구동부들(DDV)은 집적 회로 칩 형태로 제작되어 연성 회로 기판들(FPCB) 상에 각각 실장될 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 주사 구동부(SDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 화소들(PX) 및 발광 구동부(EDV)에 연결될 수 있다.
데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 화소들(PX) 및 데이터 구동부들(DDV)에 연결될 수 있다. 예시적으로, 최좌측 및 최우측에 배치된 데이터 구동부들(DDV)에 연결된 2개의 데이터 라인들(DL1,DLn)이 도시되었으나, 실질적으로, 데이터 구동부들(DDV) 각각에는 복수개의 데이터 라인들이 연결될 수 있다.
도시하지 않았으나, 표시 장치(DD)는 주사 구동부(SDV), 데이터 구동부들(DDV), 및 발광 구동부(EDV)의 동작을 제어하기 위한 타이밍 컨트롤러를 더 포함할 수 있다. 타이밍 컨트롤러는 집적 회로 칩 형태로 제작되어 인쇄 회로 기판(PCB) 상에 실장될 수 있다. 타이밍 컨트롤러는 인쇄 회로 기판(PCB) 및 연성 회로 기판(FPCB)을 통해 데이터 구동부들(DDV), 주사 구동부(SDV), 및 발광 구동부(EDV)에 연결될 수 있다.
주사 구동부(SDV)는 복수개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 데이터 구동부들(DDV)은 복수개의 데이터 전압들을 생성하고, 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 복수개의 발광 신호들을 생성하고, 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 7은 도 4에 도시된 표시 패널의 화소와 입력 센싱부의 단면 구성을 예시적으로 도시한 도면이다.
도 7에 도시된 화소(PX)는 도 6에 도시된 화소들(PX) 중 하나일 수 있다.
도 7을 참조하면, 화소(PX)는 트랜지스터(TR)　및 발광 소자(OLED)를 포함할 수 있다.　발광 소자(OLED)는 제1　전극(AE)(또는 애노드),　제2　전극(CE)(또는 캐소드),　정공 제어층(HCL),　전자 제어층(ECL),　및 발광층(EL)을 포함할 수 있다.
트랜지스터(TR)　및 발광 소자(OLED)는 기판(SUB)　상에 배치될 수 있다.　예시적으로 하나의 트랜지스터(TR)가 도시되었으나,　실질적으로,　화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소들(PX)　각각에 대응하는 발광 영역(LA)　및 발광 영역(LA)의 주변의 비발광 영역(NLA)을 포함할 수 있다.　발광 소자(OLED)는 발광 영역(LA)에 배치될 수 있다.
기판(SUB)　상에 버퍼층(BFL)이 배치되며,　버퍼층(BFL)은 무기층일 수 있다.　버퍼층(BFL)　상에 반도체 패턴이 배치될 수 있다.　반도체 패턴은 폴리 실리콘,　비정질 실리콘,　또는 금속 산화물을 포함할 수 있다.
반도체 패턴은　N형 도판트 또는　P형 도판트로 도핑될 수 있다.　반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다.　고 도핑 영역의 전도성은 저 도핑 영역보다 크고,　실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다.　저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S),　액티브(A),　및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다.　반도체 패턴 상에 제1　절연층(INS1)이 배치될 수 있다.　제1　절연층(INS1)　상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다.　게이트(G)　상에 제2　절연층(INS2)이 배치될 수 있다.　제2　절연층(INS2)　상에 제3　절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED)를 연결하기 위한 제1　연결 전극(CNE1)　및 제2　연결 전극(CNE2)을 포함할 수 있다.　제1　연결 전극(CNE1)은 제3　절연층(INS3)　상에 배치되고,　제1　내지 제3　절연층들(INS1~INS3)에 정의된 제1　컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다.
제4　절연층(INS4)은 제1　연결 전극(CNE1)　상에 배치될 수 있다.　제4　절연층(INS4)상에 제5　절연층(INS5)이 배치될 수 있다.　제2　연결 전극(CNE2)은 제5　절연층(INS5)　상에 배치될 수 있다.　제2　연결 전극(CNE2)은 제4　및 제5　절연층들(INS4, INS5)에 정의된 제2　컨택홀(CH2)을 통해 제1　연결 전극(CNE1)에 연결될 수 있다.
제2　연결 전극(CNE2)　상에 제6　절연층(INS6)이 배치될 수 있다.　버퍼층(BFL)부터 제6　절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다.　제1　절연층(INS1)　내지 제6　절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6　절연층(INS6)　상에 제1　전극(AE)이 배치될 수 있다.　제1　전극(AE)은 제6　절연층(INS6)에 정의된 제3　컨택홀(CH3)을 통해 제2　연결 전극(CNE2)에 연결될 수 있다.　제1　전극(AE)　및 제6　절연층(INS6)　상에는 제1　전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의된 화소 정의막(PDL)이 배치될 수 있다.
정공 제어층(HCL)은 제1　전극(AE)　및 화소 정의막(PDL)　상에 배치될 수 있다.　정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EL)은 정공 제어층(HCL)　상에 배치될 수 있다.　발광층(EL)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다.　발광층(EL)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.　발광층(EL)은 적색,　녹색,　및 청색 중 어느 하나의 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EL)　및 정공 제어층(HCL)　상에 배치될 수 있다.　전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다.　정공 제어층(HCL)　및 전자 제어층(ECL)은 발광 영역(LA)과 비발광 영역(NLA)에 공통으로 배치될 수 있다.
제2　전극(CE)은 전자 제어층(ECL)　상에 배치될 수 있다.　제2　전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다.　예를 들어, 제2 전극(CE)은 표시 영역(DA) 전체에 통 전극으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다.
제1　전압이 트랜지스터(TR)를 통해 제1　전극(AE)에 인가되고,　제2　전압이 제2　전극(CE)에 인가될 수 있다.　제2　전압은 공통 전압으로 정의될 수 있다. 발광층(EL)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고,　여기자가 바닥 상태로 전이하면서,　발광 소자(OLED)가 발광할 수 있다.
충진재(FL)는 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다.　충진재(FL) 상에 봉지 기판(EN-SB)이 배치될 수 있다. 봉지 기판(EN-SB) 상에 입력 센싱부(ISP)가 배치될 수 있다.
봉지 기판(EN-SB) 상에 절연층(IOL)이 배치될 수 있다.　절연층(IOL)은 무기 절연층을 포함할 수 있다.　적어도 하나 이상의 절연층(IOL)이 봉지 기판(EN-SB) 상에 제공될 수 있다.　예를 들어, 2개의 무기 절연층들(IOL)이 봉지 기판(EN-SB)　상에 순차적으로 적층될 수도 있다.
입력 센싱부(ISP)는 제1 도전층(CPT1) 및 제2 도전층(CPT2)을 포함할 수 있다. 제1 및 제2 도전층들(CPT1,CPT2)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어 제1 및 제2 도전층들(CPT1,CPT2)은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 도전성 물질을 포함할 수 있다.
제1 도전층(CPT1)은 절연층(IOL)　상에 배치될 수 있다.　제1 도전층(CPT1)　상에 제1　절연층(TC-IL1)이 배치될 수 있다.　제1　절연층(TC-IL1)은 제1 도전층(CPT1)을 덮도록 절연층(IOL)　상에 배치될 수 있다.　제1　절연층(TC-IL1)은 무기 절연층 또는 유기 절연층을 포함할 수 있다.
제1　절연층(TC-IL1)　상에 제2 도전층(CPT2)이 배치될 수 있다.　제1 및 제2 도전층들(CPT1,CPT2)에 의해 입력 센싱부(ISP)의 센싱 전극들이 형성될 수 있으며, 이러한 구성은 이하 상세히 설명될 것이다. 평면 상에서 봤을 때, 제1 및 제2 도전층들(CPT1,CPT2)은 발광 영역(LA)에 중첩할 수 있다. 발광 소자(OLED)에서 생성된 광은 투명한 제1 및 제2 도전층들(CPT1,CPT2)을 투과하여 상부로 진행할 수 있다.
제2 도전층(CPT2)　상에 제2　절연층(TC-IL2)이 배치될 수 있다. 제2　절연층(TC-IL2)은 제2 도전층(CPT2)을 덮도록 제1　절연층(TC-IL1)　상에 배치될 수 있다.　제2　절연층(TC-IL2)은 유기 절연층을 포함할 수 있다.
화소(PX)가 구동될 때, 트랜지스터(TR)에 연결된 배선들에 인가되는 신호들이 제1 및 제2 도전층들(CPT1,CPT2)에 인가되는 신호들에 영향을 미칠 수 있다. 이러한 신호 간섭에 의해 입력 센싱부(ISP)에 노이즈가 발생할 수 있다. 그러나, 본 발명의 실시 예에서, 공통 전압을 인가받는 제2 전극(CE)이 표시 영역(DA) 전체에 배치되어, 이러한 신호 간섭을 차단할 수 있다. 그 결과, 입력 센싱부(ISP)의 노이즈가 감소할 수 있다.
도 8은 본 발명의 다른 실시 예에 따른 화소 및 입력 센싱부의 단면 구성을 도시한 도면이다.
도 8에 도시된 화소(PX')는 도 5에 도시된 표시 패널(DP')의 화소일 수 있다. 도 8에 도시된 화소(PX')의 구성은 실질적으로, 도 7에 도시된 화소(PX)와 동일할 수 있다. 이하, 도 7에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 8에 도시된 입력 센싱부(ISP')의 구성이 설명될 것이다.
도 8을 참조하면, 박막 봉지층(TFE) 상에 절연층(IOL)이 배치될 수 있다.　입력 센싱부(ISP')는 제1 도전층(CPT1) 및 제2 도전층(CPT2)을 포함할 수 있다. 제1 도전층(CPT1)은 절연층(IOL)　상에 배치될 수 있다.　평면 상에서 봤을 때, 제1 도전층(CPT1)은 발광 영역(LA)에 중첩하지 않고, 비발광 영역(NLA)에 중첩할 수 있다. 제1　절연층(TC-IL1)은 제1 도전층(CPT1)을 덮도록 절연층(IOL)　상에 배치될 수 있다.　
제1　절연층(TC-IL1)　상에 제2 도전층(CPT2)이 배치될 수 있다.　평면 상에서 봤을 때, 제2 도전층(CPT2)은 발광 영역(LA)에 중첩하지 않고, 비발광 영역(NLA)에 중첩할 수 있다. 제2 도전층(CPT2)의 일부는 제1　절연층(TC-IL1)에 정의된 컨택홀(TC-CH)을 통해 제1 도전층(CPT1)에 연결될 수 있다. 제1 및 제2 도전층들(CPT1,CPT2)에 의해 입력 센싱부(ISP')의 센싱 전극들이 형성될 수 있으며, 이러한 구성은 이하 상세히 설명될 것이다. 제2　절연층(TC-IL2)은 제2 도전층(CPT2)을 덮도록 제1　절연층(TC-IL1)　상에 배치될 수 있다.　
제1 및 제2 도전층들(CPT1,CPT2)은 금속 물질을 포함할 수 있다. 예를 들어 제1 및 제2 도전층들(CPT1,CPT2)은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 광을 반사시킬 수 있는 제1 및 제2 도전층들(CPT1,CPT2)이 발광 영역(LA)에 배치되지 않으므로, 발광 소자(OLED)에서 생성된 광은 발광 영역(LA)을 통해 상부로 진행할 수 있다. 제1 및 제2 도전층들(CPT1,CPT2)은 메쉬 형상을 가질 수 있으며, 이러한 구성은 이하 상세히 설명될 것이다.
도 9는 도 4에 도시된 입력 센싱부의 평면도이다. 도 10은 도 9에 도시된 영역(AA1)의 확대도이다.
도 9 및 도 10을 참조하면, 입력 센싱부(ISP)는 복수개의 센싱 전극들(SE1,SE2),　복수개의 센싱 배선들(TXL,RXL),　가드 배선(GDL), 접지 배선(GNL), 복수개의 제1 패드들(PD1), 복수개의 제2 패드들(PD2), 복수개의 제3　패드들(PD3), 복수개의 더미 전극들(DME), 복수개의 더미 배선들(DML), 복수개의 배선들(L,L), 및 복수개의 더미 패드들(DPD)을 포함할 수 있다.　
센싱 전극들(SE1,SE2),　센싱 배선들(TXL,RXL),　가드 배선(GDL), 접지 배선(GNL), 더미 전극들(DME), 더미 배선들(DML), 더미 패드들(DPD), 및 제1, 제2, 및 제3　패드들(PD1,PD2,PD3)은 도 4 및 도 7에 도시된 봉지 기판(EN-SB)　상에 배치될 수 있다.
평면 상에서 봤을 때,　입력 센싱부(ISP)의 평면 영역은 활성 영역(AA)　및 활성 영역(AA)의 주변의 비활성 영역(NAA)을 포함할 수 있다.　비활성 영역(NAA)은 활성 영역(AA)을 둘러쌀 수 있다. 평면 상에서 봤을 때, 활성 영역(AA)은 표시 영역(DA)에 중첩하고,　비활성 영역(NAA)은 비표시 영역(NDA)에 중첩할 수 있다.　
센싱 전극들(SE1,SE2), 더미 전극들(DME), 및 더미 배선들(DML)은 활성 영역(AA)에 배치될 수 있다. 제1, 제2, 및 제3 패드들(PD1,PD2,PD3) 및 더미 패드들(DPD)은 비활성 영역(NAA)에 배치될 수 있다.　제1, 제2, 및 제3 패드들(PD1,PD2,PD3) 및 더미 패드들(DPD)은, 평면 상에서 봤을 때, 활성 영역(AA)의 하측에 인접한 비활성 영역(NAA)(이하 하측 비활성 영역이라 칭함)에 배치될 수 있다.　제1, 제2, 및 제3 패드들(PD1,PD2,PD3)은 하측 비활성 영역(NAA)의 중심을 기준으로, 좌우로 나뉘어져 배치될 수 있다.
제1 패드들(PD1)은 복수개의 제1-1　패드들(PD1-1)　및 복수개의 제1-2　패드들(PD1-2)을 포함할 수 있다.　제2　패드들(PD2)은 복수개의 제2-1　패드들(PD2-1)　및 복수개의 제2-2　패드들(PD2-2)을 포함할 수 있다. 제3　패드들(PD3)은 복수개의 제3-1　패드들(PD3-1)　및 복수개의 제3-2　패드들(PD3-2)을 포함할 수 있다.
제1-1　패드들(PD1-1), 제2-1　패드들(PD2-1), 및 제3-1　패드들(PD3-1)은 하측 비활성 영역(NAA)의 중심을 기준으로 좌측에 배치될 수 있다. 제1-2　패드들(PD1-2), 제2-2　패드들(PD2-2), 및 제3-2　패드들(PD3-2)은 하측 비활성 영역(NAA)의 중심을 기준으로 우측에 배치될 수 있다.
제2 방향(DR2)을 기준으로, 하측 비활성 영역(NAA) 내에서, 제2-1　패드들(PD2-1)은 제1-1　패드들(PD1-1)보다 외곽에 배치되고, 제3-1　패드들(PD3-1)은 제2-1　패드들(PD2-1)보다 외곽에 배치될 수 있다. 따라서, 제2-1　패드들(PD2-1)은 제1-1　패드들(PD1-1)과 제3-1　패드들(PD3-1) 사이에 배치될 수 있다.
제2 방향(DR2)을 기준으로, 하측 비활성 영역(NAA) 내에서, 제2-2　패드들(PD2-2)은 제1-2　패드들(PD1-2)보다 외곽에 배치되고, 제3-2　패드들(PD3-2)은 제2-2　패드들(PD2-2)보다 외곽에 배치될 수 있다. 따라서, 제2-2　패드들(PD2-2)은 제1-2　패드들(PD1-2)과 제3-2　패드들(PD3-2) 사이에 배치될 수 있다. 더미 패드들(DPD)은 제1-1　패드들(PD1-1) 및 제1-2　패드들(PD1-2) 사이에 배치될 수 있다.
센싱 배선들(TXL,RXL)은 센싱 전극들(SE1,SE2)에 연결되고,　비활성 영역(NAA)으로 연장하여 제1　및 제2　패드들(PD1,PD2)에 연결될 수 있다.　도시하지 않았으나 입력 센싱부(ISP)를 제어하기 위한 센싱 제어부가 제1　및 제2　패드들(PD1,PD2)에 연결될 수 있다.
센싱 전극들(SE1,SE2)은 제1　방향(DR1)으로 연장하여 제2　방향(DR2)으로 배열된 복수개의 제1　센싱 전극들(SE1)　및 제2　방향(DR2)으로 연장하여 제1　방향(DR1)으로 배열된 복수개의 제2　센싱 전극들(SE2)을 포함할 수 있다.　제2　센싱 전극들(SE2)은 제1　센싱 전극들(SE1)과 서로 절연되어 교차하도록 연장할 수 있다.
센싱 배선들(TXL,RXL)은 제1　센싱 전극들(SE1)에 연결된 복수개의 제1　센싱 배선들(TXL)　및 제2　센싱 전극들(SE2)에 연결된 복수개의 제2　센싱 배선들(RXL)을 포함할 수 있다.　제1　센싱 배선들(TXL)은 제1　센싱 전극들(SE1)의 일단들에 연결될 수 있다.　제1　센싱 전극들(SE1)의 일단들은 하측 비활성 영역(NAA)에 인접할 수 있다.　제2　센싱 배선들(RXL)은 제2　센싱 전극들(SE2)의 양단들에 연결될 수 있다.　제2　센싱 전극들(SE2)의 양단들은 제2　방향(DR2)으로 서로 반대할 수 있다.
제1　센싱 배선들(TXL)은 비활성 영역(NAA)으로 연장하여 제1　패드들(PD1)에 연결될 수 있다.　제1　센싱 배선들(TXL)은 하측 비활성 영역(NAA)으로 연장할 수 있다.　
제2　센싱 배선들(RXL)은 비활성 영역(NAA)으로 연장하여 제2　패드들(PD2)에 연결될 수 있다.　제2　센싱 배선들(RXL)은 제2　방향(DR2)으로 서로 반대하는 활성 영역(AA)의 양측들에 인접한 비활성 영역(NAA) 및 하측 비활성 영역(NAA)으로 연장할 수 있다.　
제1　센싱 배선들(TXL)은 복수개의 제1　전송 배선들(TXL1)　및 복수개의 제2　전송 배선들(TXL2)을 포함할 수 있다.　제1　전송 배선들(TXL1)은 일부 제1　센싱 전극들(SE1)과 제1-1　패드들(PD1-1)에 연결될 수 있다.　예시적으로,　제1　전송 배선들(TXL1)은 활성 영역(AA)의 중심을 기준으로 좌측에 배치된 제1　센싱 전극들(SE1)의 일단들에 연결될 수 있다.
제2　전송 배선들(TXL2)은 다른 제1　센싱 전극들(SE1)과 제1-2　패드들(PD1-2)에 연결될 수 있다.　예시적으로,　제2　전송 배선들(TXL2)은 활성 영역(AA)의 중심을 기준으로 우측에 배치된 제1　센싱 전극들(SE1)의 일단들에 연결될 수 있다.
제2　센싱 배선들(RXL)은 복수개의 제1　수신 배선들(RXL1)　및 복수개의 제2　수신 배선들(RXL2)을 포함할 수 있다.　제1　수신 배선들(RXL1)은 제2　센싱 전극들(SE2)의 일단들 및 제2-1　패드들(PD2-1)에 연결될 수 있다.　예시적으로,　제1　수신 배선들(RXL1)은, 평면 상에서 봤을 때, 활성 영역(NAA)의 좌측에 인접한 비활성 영역(NAA)(이하 좌측 비활성 영역이라 칭함)에 배치되고,　제2　센싱 전극들(SE2)의 일단들은 좌측 비활성 영역(NAA)에 인접할 수 있다.
제2　수신 배선들(RXL2)은 제2　센싱 전극들(SE2)의 타단들 및 제2-2　패드들(PD2-2)에 연결될 수 있다.　예시적으로,　제2　수신 배선들(RXL2)은, 평면 상에서 봤을 때, 활성 영역(NAA)의 우측에 인접한 비활성 영역(NAA)(이하 우측 비활성 영역이라 칭함)에 배치되고,　제2　센싱 전극들(SE2)의 타단들은 우측 비활성 영역(NAA)에 인접할 수 있다.
센싱 제어부는 제1 패드들(PD1)을 통해 제1　센싱 배선들(TXL)에 구동 신호(TS)를 인가할 수 있다. 구동 신호(TS)는 제1　센싱 배선들(TXL)을 통해 제1　센싱 전극들(SE1)에 인가될 수 있다.　
제1　및 제2　센싱 전극들(SE1,SE2) 사이에 형성된 정전 용량의 변화는 센싱 신호로서, 제2　센싱 배선들(RXL)을 통해 출력될 수 있다. 제2　센싱 배선들(RXL)을 통해 출력된 센싱 신호는 제2 패드들(PD2)을 통해 센싱 제어부에 제공될 수 있다.
제1　센싱 전극들(SE1)　각각은 제1　방향(DR1)으로 배열된 복수개의 제1　센싱부들(SP1)을 포함할 수 있다.　제1　센싱부들(SP1)은 연결 패턴들을 통해 연결될 수 있으며, 이러한 구성은 이하 도 12를 참조하여 상세히 설명될 것이다.
제2　센싱 전극들(SE2)　각각은 제2　방향(DR2)으로 배열된 복수개의 제2　센싱부들(SP2)을 포함할 수 있다.　제2　센싱 전극들(SE2)은 연장 패턴들을 통해 서로 일체로 형성될 수 있으며, 이러한 구성은 이하 도 12를 참조하여 상세히 설명될 것이다.
제1　센싱부들(SP1)　및 제2　센싱부들(SP2)은 서로 중첩하지 않고 서로 이격되어,　서로 교호적으로 배치될 수 있다.　제1　센싱부들(SP1)　및 제2　센싱부들(SP2)에 의해 정전 용량이 형성될 수 있다.　
이하, 평면 상에서 봤을 때, 활성 영역(AA)의 상측에 인접한 비활성 영역(NAA)은 상측 비활성 영역(NAA)이라 칭한다.
가드 배선(GDL) 및 접지 배선(GNL)은 센싱 배선들(TXL,RXL)과 이격되어 비활성 영역(NAA)에 배치될 수 있다. 가드 배선(GDL) 및 접지 배선(GNL)은 사각형 형상을 갖는 활성 영역(AA)의 세 개의 변들을 둘러싸도록 연장할 수 있다. 예를 들어, 가드 배선(GDL) 및 접지 배선(GNL)은 좌측 비활성 영역(NAA), 우측 비활성 영역(NAA), 및 상측 비활성 영역(NAA)에 배치될 수 있다.
가드 배선(GDL) 및 접지 배선(GNL)은 제3 패드들(PD3)에 연결될 수 있다. 가드 배선(GDL) 및 접지 배선(GNL)의 일단들은 제3-1 패드들(PD3-1)에 연결될 수 있다. 가드 배선(GDL) 및 접지 배선(GNL)의 타단들은 제3-2 패드들(PD3-2)에 연결될 수 있다. 가드 배선(GDL) 및 접지 배선(GNL)은 좌측 비활성 영역(NAA), 상측 비활성 영역(NAA), 및 우측 비활성 영역(NAA)에서 입력 센싱부(ISP)의 테두리를 따라 연장될 수 있다.
가드 배선(GDL) 및 접지 배선(GNL)은 비활성 영역(NAA)에서 센싱 배선들(TXL,RXL)보다 외곽에 배치될 수 있다. 예를 들어, 가드 배선(GDL) 및 접지 배선(GNL)은 좌측 비활성 영역(NAA) 및 우측 비활성 영역(NAA)에서, 제2 센싱 배선들(RXL)보다 외곽에 배치될 수 있다.
가드 배선(GDL)은 접지 배선(GNL)보다 활성 영역(AA)에 인접하게 배치될 수 있다. 가드 배선(GDL)은 접지 배선(GNL)보다 센싱 배선들(TXL,RXL)에 인접할 수 있다. 접지 배선(GNL)은 가드 배선(GDL)보다 외곽에 배치될 수 있다.
상측 비활성 영역(NAA)에서 가드 배선(GDL)의 일부분 및 접지 배선(GNL)의 일부분은 오픈될 수 있다. 그러나 이에 한정되지 않고, 상측 비활성 영역(NAA)에서 가드 배선(GDL) 및 접지 배선(GNL)은 오픈되지 않고 연속하여 연장할 수도 있다.
평면 상에서 봤을 때, 제1 센싱 전극들(SE1) 및 제2 센싱 전극들(SE2) 사이에 더미 영역들(DMA)이 정의될 수 있다. 더미 전극들(DME)은 더미 영역들(DMA)에 배치될 수 있다. 평면 상에서 봤을 때, 더미 전극들(DME)은 제1 및 제2 센싱부들(SP1,SP2) 사이에 정의된 더미 영역들(DMA)에 배치될 수 있다.
더미 전극들(DME)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배열될 수 있다. 더미 전극들(DME) 각각으로부터 더미 배선들(DML)이 연장할 수 있다. 더미 배선들(DML)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장할 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)과 교차하는 방향으로 정의될 수 있다.
더미 전극들(DME) 및 더미 배선들(DML)은 제1 그룹(GP1) 및 제2 그룹(GP2)으로 구분될 수 있다. 제1 그룹(GP1)의 더미 전극들(DME) 및 더미 배선들(DML)과 제2 그룹(GP2)의 더미 전극들(DME) 및 더미 배선들(DML)은 활성 영역(AA)의 중심부를 기준으로, 좌우로 분리될 수 있다.
제1 그룹(GP1)의 더미 전극들(DME) 및 더미 배선들(DML)은 서로 일체로 연결될 수 있다. 제2 그룹(GP2)의 더미 전극들(DME) 및 더미 배선들(DML)은 서로 일체로 연결될 수 있다. 제2 그룹(GP2)의 더미 전극들(DME) 및 더미 배선들(DML)은 제1 그룹(GP1)의 더미 전극들(DME) 및 더미 배선들(DML)과 분리될 수 있다.
제1 그룹(GP1)의 더미 전극들(DME)은 서로 일체로 연결되어 더미 패드들(DPD) 중 대응하는 더미 패드(DPD)에 연결될 수 있다. 제2 그룹(GP2)의 더미 전극들(DME)은 서로 일체로 연결되어 더미 패드들(DPD) 중 대응하는 더미 패드(DPD)에 연결될 수 있다.
배선들(L)은 하측 비활성 영역(NAA)에 배치되어 더미 패드들(DPD)에 각각 연결될 수 있다. 제1 그룹(GP1)의 더미 전극들(DME)은 배선들(L) 중 대응하는 배선에 연결되어 대응하는 더미 패드(DPD)에 연결될 수 있다. 제2 그룹(GP2)의 더미 전극들(DME)은 배선들(L) 중 대응하는 배선에 연결되어 대응하는 더미 패드(DPD)에 연결될 수 있다.
예시적으로 더미 전극들(DME) 및 더미 배선들(DML)이 2개의 그룹들로 구분되었으나, 이에 한정되지 않고, 2개보다 많은 그룹들로 구분될 수도 있다.
더미 전극들(DME)과 더미 배선들(DML)은 제1 센싱 전극들(SE1)과 제2 센싱 전극들(SE2) 사이의 교차점들에 인접하게 배치된 더미 연결 패턴들에 의해 일체로 연결될 수 있으며, 이러한 구성은 이하 상세히 설명될 것이다.
접지 배선(GNL)에는 접지 전압이 인가될 수 있다. 접지 배선(GNL)은 제3-1 및 제3-2 패드들(PD3-1, PD3-2)을 통해 표시 장치(DD)의 접지 단자에 연결될 수 있다. 외부의 정전기가 입력 센싱부(ISP)에 인가될 수 있다. 이러한 경우, 외부의 정전기는 접지 배선(GNL)을 통해 접지 단자로 방출될 수 있다. 따라서, 접지 배선(GNL)에 의해 외부의 정전기로부터 입력 센싱부(ISP)가 보호될 수 있다.
가드 배선(GDL)은 제3-1 및 제3-2 패드들(PD3-1, PD3-2)을 통해 센싱 제어부에 연결될 수 있다. 센싱 제어부는 소정의 레벨을 갖는 신호를 가드 배선(GDL)에 인가할 수 있다.
접지 배선(GNL)과 센싱 배선들(TXL,RXL) 사이의 전위차로 인해 접지 배선(GNL)과 센싱 배선들(TXL,RXL) 사이에서 커플링(coupling) 현상이 발생할 수 있다. 즉, 상호 간의 신호 간섭으로 인해 노이즈가 발생할 수 있다.
이러한 현상을 감소시키기 위해, 소정의 레벨을 갖는 신호가 가드 배선(GDL)에 인가될 수 있다. 가드 배선(GDL)은 접지 배선(GNL)과 센싱 배선들(TXL,RXL) 사이에서, 접지 배선(GNL)과 센싱 배선들(TXL,RXL) 사이의 커플링 현상을 감소시킬 수 있다.
센싱 제어부는 소정의 주파수를 갖는 상쇄 신호(OS)를 더미 전극들(DME)에 인가할 수 있다. 상쇄 신호(OS)는 더미 패드들(DPD)을 통해 더미 배선들(DML) 및 더미 전극들(DME)에 인가될 수 있다.
소정의 주파수를 갖는 구동 신호(TS)가 제1 센싱 전극들(SE1)에 인가될 때, 구동 신호(TS)에 따른 전자파가 불필요한 전자기 신호로서 방사될 수 있다. 이러한 전자기 신호는 다른 장치에 노이즈로 작용(전자기 간섭: EMI)하여, 다른 장치의 동작을 방해할 수 있다. 예를 들어, 입력 센싱부(ISP)의 전자기 신호는 표시 패널(DP)의 동작에 영향을 미칠 수 있다.
상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 상쇄 신호(OS)가 활성 영역(AA)에 인가되는 구동 신호(TS)와 반대 위상을 가지므로, 상쇄 신호(OS)에 의해 전자기 신호가 상쇄될 수 있다. 더미 전극들(DME)에 구동 신호(TS)와 반대 위상을 갖는 상쇄 신호(OS)가 인가됨으로써, 상쇄 신호(OS)에 의해 입력 센싱부(ISP)에서 발생하는 전자기 신호가 감쇄될 수 있다.
본 발명의 실시 예에서, 가드 배선(GDL), 더미 전극들(DME), 및 접지 배선(GNL)에 의해 입력 센싱부(ISP)에서 노이즈 및 전자기 신호가 감소되고, 외부의 정전기로부터 입력 센싱부(ISP)가 보호될 수 있다. 따라서, 입력 센싱부(ISP)의 동작 신뢰성이 향상될 수 있다.
도 11a는 도 10에 도시된 제1 센싱 전극들에 인가되는 구동 신호 및 도 10에 도시된 더미 전극들에 인가되는 상쇄 신호의 타이밍을 예시적으로 도시한 도면이다. 도 11b 내지 도 11f는 본 발명의 다양한 실시 예들에 따른 구동 신호 및 상쇄 신호의 타이밍들을 도시한 도면들이다.
도 10 및 도 11a를 참조하면, 소정의 주파수를 갖는 구동 신호(TS)가 제1 센싱 전극들(SE1)에 인가되고, 소정의 주파수를 갖는 상쇄 신호(OS)가 더미 전극들(DME)에 인가될 수 있다. 상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 상쇄 신호(OS)는 구동 신호(TS)의 제1 진폭(AMP1)보다 큰 제2 진폭(AMP2)을 가질 수 있다.
소정의 주파수를 갖는 구동 신호(TS)에 의해, 입력 센싱부(ISP)에서 전자기 신호가 발생할 수 있다. 상쇄 신호(OS)가 활성 영역(AA)에 인가되는 구동 신호(TS)와 반대 위상을 가지므로, 상쇄 신호(OS)에 의해 전자기 신호가 상쇄될 수 있다.
전자기 신호의 세기는 제1 센싱 전극들(SE1)의 개수 및 면적에 비례할 수 있다. 제1 센싱 전극들(SE1)의 면적은 더미 전극들(DME)의 면적보다 클 수 있다. 따라서, 전자기 신호(EMS)가 보다 더 크게 발생할 수 있다. 본 발명의 실시 예에서, 상쇄 신호(OS)는 구동 신호(TS)보다 큰 진폭을 가지므로, 크게 발생하는 전자기 신호(EMS)를 보다 더 상쇄시킬 수 있다.
도 11b를 참조하면, 상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 상쇄 신호(OS)의 진폭(AMP)은 구동 신호(TS)의 진폭(AMP)과 같을 수 있다.
도 11c를 참조하면, 상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 상쇄 신호(OS)는 구동 신호(TS)의 제1 진폭(AMP1)보다 큰 제2 진폭(AMP2)을 가질 수 있다. 구동 신호(OS)는 활성화된 구간(H1)을 가질 수 있다. 활성화 구간은 1주기 동안의 하이 레벨 구간으로 정의될 수 있다. 상쇄 신호(OS)는 비활성화된 구간(H2)을 가질 수 있다. 비활성화 구간은 1주기 동안의 로우 레벨 구간으로 정의될 수 있다. 상쇄 신호(OS)의 비활성화 구간(H2)은 구동 신호(OS)의 활성화 구간(H1)보다 클 수 있다.
도 11d를 참조하면, 상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 상쇄 신호(OS)는 구동 신호(TS)의 제1 진폭(AMP1)보다 큰 제2 진폭(AMP2)을 가질 수 있다. 상쇄 신호(OS)는 구동 신호(TS)보다 오른쪽으로 시프트되어 출력될 수 있다. 예를 들어, 상쇄 신호(OS)의 로우 레벨 구간의 일부가 구동 신호(TS)의 하이 레벨 구간의 일부와 중첩할 수 있다.
도 11e를 참조하면, 상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 구동 신호(TS)는 상쇄 신호(OS)의 제1 진폭(AMP1)보다 큰 제2 진폭(AMP2)을 가질 수 있다.
도 11f를 참조하면, 상쇄 신호(OS)는 구동 신호(TS)와 반대 위상을 가질 수 있다. 구동 신호(TS)는 상쇄 신호(OS)의 제1 진폭(AMP1)보다 큰 제2 진폭(AMP2)을 가질 수 있다. 상쇄 신호(OS)는 구동 신호(TS)보다 오른쪽으로 시프트되어 출력될 수 있다. 예를 들어, 상쇄 신호(OS)의 로우 레벨 구간의 일부가 구동 신호(TS)의 하이 레벨 구간의 일부와 중첩할 수 있다.
도 12는 도 10에 도시된 영역(BB1)의 확대도이다.
도 9 및 도 10에서는, 예시적으로, 더미 배선들(DML)이 제1 센싱 전극들(SE1)과 제2 센싱 전극들(SE2)의 교차점들을 지나는 구조로 도시되었다. 더미 전극들(DME) 및 더미 배선들(DML)을 축소시켜 도시할 경우, 예시적으로, 도 9 및 도 10과 같이 도시될 수 있다.
그러나, 실질적으로, 도 12에 도시된 바와 같이, 더미 전극들(DME) 및 더미 배선들(DML)을 확대할 경우, 더미 배선들(DML)이 더미 연결 패턴(DPT)을 통해 서로 연결될 수 있다. 이하, 도 12를 참조하여 보다 세부적인 더미 전극들(DME), 더미 배선들(DML), 및 더미 연결 패턴(DPT)의 구성이 설명될 것이다.
도 12를 참조하면, 제1 센싱 전극(SE1)은 제1 방향(DR1)으로 배열된 한쌍의 제1 센싱부들(SP1) 및 제1 센싱부들(SP1) 사이에 배치되어 제1 센싱부들(SP1)을 연결하는 연결 패턴(CP)을 포함할 수 있다.
연결 패턴(CP)과 제1　센싱부들(SP1)　사이에 절연층(이하, 도 13 내지 도 15에 도시됨)이 배치되고,　절연층에 정의된 컨택홀들(TC-CH)을 통해 연결 패턴(CP)이 제1　센싱부들(SP1)에 연결될 수 있다. 도 12에 도시된 연결 패턴(CP)이 도 9에서 복수개로 제공되어 제1 센싱부들(SP1)이 서로 연결될 수 있다.
제2 센싱 전극(SE2)은 제2 방향(DR2)으로 배열된 한쌍의 제2 센싱부들(SP2) 및 제2 센싱부들(SP2) 사이에 배치되어 제2 센싱부들(SP2)로부터 연장된 연장 패턴(EP)을 포함할 수 있다.
연장 패턴(EP)은 연결 패턴(CP)과 절연되어 연결 패턴(CP)과 교차하도록 연장할 수 있다. 연장 패턴(EP)은 제2　센싱부들(SP2)과 일체로 형성될 수 있다.　도 12에 도시된 연장 패턴(EP)이 도 9에서 복수개로 제공되어 제2　센싱부들(SP2)로부터 연장될 수 있다.
제1　및 제2　센싱부들(SP1,SP2)과 연장 패턴(EP)은 같은 층에 배치될 수 있다.　연결 패턴(CP)은 제1　및 제2　센싱부들(SP1,SP2)　및 연장 패턴(EP)과 다른 층에 배치될 수 있다.
더미 전극들(DME)은 제1 및 제2 센싱부들(SP1,SP2) 사이에 배치될 수 있다. 더미 전극들(DME)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배열될 수 있다. 예시적으로 더미 전극들(DME)은 사각형 형상을 가질 수 있으나, 이에 한정되지 않고, 원형, 타워형, 또는 다각형 등 다양한 형상들을 가질 수 있다.
더미 배선들(DML)은 더미 전극들(DME) 각각으로부터 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장할 수 있다. 더미 배선들(DML)은 더미 전극들(DME)과 일체로 형성될 수 있다. 더미 배선들(DML)은 제1 센싱 전극(SE1)과 제2 센싱 전극(SE2)의 교차점을 향해 연장할 수 있다. 제1 센싱 전극(SE1)과 제2 센싱 전극(SE2)의 교차점은, 평면 상에서 봤을 때, 연결 패턴(CP)과 연장 패턴(EP)의 교차점으로 정의될 수 있다.
도 9에 도시된 입력 센싱부(ISP)는 도 12에 도시된 더미 연결 패턴(DPT)을 포함할 수 있다. 더미 연결 패턴(DPT)은 제1 센싱 전극(SE1) 및 제2 센싱 전극(SE2)과 절연될 수 있다. 더미 연결 패턴(DPT)은, 평면 상에서 봤을 때, 제1 센싱 전극(SE1) 및 제2 센싱 전극(SE2)과 교차하도록 연장할 수 있다. 더미 연결 패턴(DPT)은 제1 센싱 전극(SE1) 및 제2 센싱 전극(SE2)의 교차점에 인접하게 배치될 수 있다.
더미 전극들(DME)은 제1 및 제2 센싱부들(SP1,SP2) 사이에 배치되어 서로 연결될 수 있다. 더미 연결 패턴(DPT)이 더미 전극들(DME)을 서로 연결할 수 있다. 예를 들어, 더미 연결 패턴(DPT)이 더미 전극들(DME)로부터 연장된 더미 배선들(DML)에 연결됨으로써, 더미 전극들(DME)이 더미 연결 패턴(DPT)을 통해 서로 일체로 연결될 수 있다.
더미 연결 패턴(DPT)과 더미 배선들(DML)　사이에 절연층(이하, 도 13 내지 도 15에 도시됨)이 배치되고,　절연층에 정의된 컨택홀들(D-CH)을 통해 더미 연결 패턴(DPT)이 더미 배선들(DML)에 연결될 수 있다.
이러한 연결 구조에 따라, 더미 전극들(DME)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연결될 수 있다. 도 12에 도시된 더미 연결 패턴(DPT)이 도 9에서 복수개로 제공되어 더미 전극들(DME)이 서로 연결될 수 있다.
평면 상에서 봤을 때, 더미 연결 패턴(DPT)은 연결 패턴(CP) 및 연장 패턴(EP)에 중첩하지 않을 수 있다. 더미 연결 패턴(DPT)은, 평면 상에서 봤을 때, 연결 패턴(CP) 및 연장 패턴(EP)에 인접할 수 있다. 더미 연결 패턴(DPT)은 제1 센싱부들(SP1) 및 제2 센싱부들(SP2)과 교차하도록 연장할 수 있다. 구체적으로, 더미 연결 패턴(DPT)은 연결 패턴(CP) 및 연장 패턴(EP)에 인접한 제1 및 제2 센싱부들(SP1,SP2)의 부분들과 교차하도록 연장할 수 있다.
더미 연결 패턴(DPT)은 사각형의 폐루프 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 더미 연결 패턴(DPT)은 원형, 다각형, 또는 타원형의 폐루프 형상을 가질 수 있다. 더미 연결 패턴(DPT)은 연결 패턴(CP) 및 연장 패턴(EP)을 둘러쌀 수 있다.
더미 전극들(DME) 및 더미 배선들(DML)은 제1 및 제2 센싱부들(SP1,SP2) 및 연장 패턴(EP)과 동일층에 배치될 수 있다. 더미 연결 패턴(DPT)은 연결 패턴(CP)과 동일층에 배치될 수 있다.
도 9 및 도 12를 참조하면, 제1 및 제2 센싱부들(SP1,SP2) 사이의 여분의 공간인 더미 영역들(DMA)에 더미 전극들(DME)이 배치됨으로써, 공간이 효율적으로 활용될 수 있다. 또한, 이러한 여분의 공간을 활용하여 복수개의 더미 전극들(DME)이 활성 영역(AA)에 배치됨으로써, 전자기 차폐가 효율적으로 수행될 수 있다.
도 13은 도 12에 도시된 I-I'선의 단면도이다. 도 14는 도 12에 도시된 Ⅱ-Ⅱ'선의 단면도이다. 도 15는 도 12에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 13, 도 14, 및 도 15를 참조하면, 봉지 기판(EN-SB) 상에 절연층(IOL)이 배치될 수 있다. 절연층(IOL) 상에 연결 패턴(CP) 및 더미 연결 패턴(DPT)이 배치될 수 있다. 연결 패턴(CP) 및 더미 연결 패턴(DPT)은 도 7에 도시된 제1 도전 패턴(CPT1)에 의해 형성될 수 있다. 연결 패턴(CP) 및 더미 연결 패턴(DPT) 상에 제1 절연층(TC-IL1)이 배치될 수 있다. 제1 절연층(TC-IL1)은 연결 패턴(CP) 및 더미 연결 패턴(DPT)을 덮도록 절연층(IOL) 상에 배치될 수 있다.
제1 절연층(TC-IL1) 상에 제1 및 제2 센싱부들(SP1,SP2), 연장 패턴(EP), 더미 배선(DML), 및 더미 전극(DME)이 배치될 수 있다. 제1 및 제2 센싱부들(SP1,SP2), 연장 패턴(EP), 더미 배선(DML), 및 더미 전극(DME)은 도 7에 도시된 제2 도전 패턴(CPT2)에 의해 형성될 수 있다. 연결 패턴(CP) 및 더미 연결 패턴(DPT)은 제1 및 제2 센싱부들(SP1,SP2), 연장 패턴(EP), 더미 배선(DML), 및 더미 전극(DME)보다 아래에 배치될 수 있다.
제1 센싱부들(SP1)은 제1 절연층(TC-IL1)에 정의된 컨택홀들(TC-CH)을 통해 연결 패턴(CP)에 연결될 수 있다. 따라서, 연결 패턴(CP)에 의해 제1 센싱부들(SP1)이 서로 연결될 수 있다.
더미 배선(DML)은 제1 절연층(TC-IL1)에 정의된 컨택홀(D-CH)을 통해 더미 연결 패턴(DPT)에 연결될 수 있다. 따라서, 더미 전극(DME)은 더미 배선(DML)을 통해 더미 연결 패턴(DPT)에 연결될 수 있다.
제1 및 제2 센싱부들(SP1,SP2), 연장 패턴(EP), 더미 배선(DML), 및 더미 전극(DME) 상에 제2 절연층(TC-IL2)이 배치될 수 있다. 제2 절연층(TC-IL2)은 제1 및 제2 센싱부들(SP1,SP2), 연장 패턴(EP), 더미 배선(DML), 및 더미 전극(DME)을 덮도록 제1 절연층(TC-IL1) 상에 배치될 수 있다.
도 16a 및 도 16b는 도 9에 도시된 입력 센싱부의 전자기 신호의 상쇄 동작을 예시적으로 설명하기 위한 회로도들이다.
이하 도 9 및 도 10이 도 16a 및 도 16b와 함께 설명될 것이다.
도 9, 도 10, 도 16a, 및 도 16b를 참조하면, 입력 센싱부(ISP)는 제1 및 제2 센싱 전극들(SE1,SE2)에 의해 형성된 커패시터(Cm)를 포함할 수 있다. 제1 및 제2 센싱 전극들(SE1,SE2)에 따른 저항들(도면 부호 미도시)이 커패시터(Cm)와 함께 도시되었다.
입력 센싱부(ISP)에는 제1 기생 커패시터들(Cb1)이 형성될 수 있다. 제1 기생 커패시터들(Cb1)은 표시 패널(DP)의 도전체와 입력 센싱부(ISP)의 도전체에 의해 형성될 수 있다. 예를 들어, 입력 센싱부(ISP)의 도전체는 제1 및 제2 센싱 전극들(SE1,SE2)일 수 있고, 표시 패널(DP)의 도전체는 제2 전극(E2)일 수 있다.
표시 패널(DP)에는 제2 기생 커패시터들(Cb2)이 형성될 수 있다. 제2 기생 커패시터들(Cb2)은 표시 패널(DP) 내의 도전체들에 의해 형성될 수 있다. 예를 들어, 제1 전극(E1)에 연결된 배선들과 제2 전극(E2)에 의해 제2 기생 커패시터들(Cb2)이 형성될 수 있다.
도 16a를 참조하면, 구동 신호(TS)가 입력 센싱부(ISP)에 인가될 때, 구동 신호(TS)에 의한 전자기 신호(점선 화살표로 도시)가 제1 및 제2 기생 커패시터들(Cb1,Cb2)을 통해 표시 패널(DP)의 제1 전극들(E1)에 인가될 수 있다. 이러한 경우, 구동 신호(TS)에 의한 전자기 신호는 표시 패널(DP)에 노이즈로 작용하여, 표시 패널(DP)이 정상적으로 동작하지 않을 수 있다.
도 9, 도 10, 및 도 16b를 참조하면, 더미 전극들(DME)과 표시 패널(DP)의 도전체에 의해 형성된 제3 기생 커패시터(Cb3)가 입력 센싱부(ISP)에 더 배치될 수 있다. 더미 전극들(DME)에 따른 저항들(도면 부호 미도시)이 제3 기생 커패시터(Cb3)와 함께 도시되었다.
구동 신호(TS)에 의한 전자기 신호가 제1 및 제2 기생 커패시터들(Cb1,Cb2)을 통해 표시 패널(DP)의 제1 전극들(E1)에 인가될 수 있다. 상쇄 신호(OS)에 의한 전자기 신호(실선 화살표로 도시)가 더미 전극들(DME)에 의해 형성된 제3 기생 커패시터(Cb3) 및 표시 패널(DP)의 제2 기생 커패시터들(Cb2)을 통해 표시 패널(DP)의 제1 전극들(E1)에 인가될 수 있다.
따라서, 구동 신호(TS)에 의한 전자기 신호가 구동 신호(TS)와 반대 위상을 갖는 상쇄 신호(OS)에 의해 상쇄될 수 있다. 그 결과, 표시 패널(DP)에 인가되는 전자기 신호가 감쇄되어 표시 패널(DP)이 정상적으로 동작할 수 있다.
도 17은 도 5에 도시된 입력 센싱부의 제1 및 제2 센싱부들, 더미 전극들, 더미 배선들, 및 더미 연결 패턴의 구성을 예시적으로 도시한 도면이다.
예시적으로, 도 17은 도 12에 대응하는 평면도로 도시하였다.
도 17을 참조하면, 입력 센싱부(ISP')는 도 17에 도시된 구성을 복수개로 포함할 수 있다. 입력 센싱부(ISP')는 제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT')을 포함할 수 있다. 제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT')은 도 5 및 도 8에 도시된 박막 봉지층(TFE) 상에 배치될 수 있다.
제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT')은 메쉬 형상을 가질 수 있다. 예를 들어, 제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT') 각각은 제1　대각 방향(DDR1)으로 연장된 복수개의 제1　가지부들(BP1)　및 제2　대각 방향(DDR2)으로 연장된 복수개의 제2　가지부들(BP2)을 포함할 수 있다. 예시적으로, 제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT')의 경계들은 점선으로 도시되었다.
제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT') 각각의 제1　가지부들(BP1) 및 제2　가지부들(BP2)은 서로 교차하여 일체로 형성될 수 있다.　제1　가지부들(BP1)　및 제2　가지부들(BP2)에 의해 마름모 형상의 터치 개구부들(TOP)이 정의될 수 있다.
제1 센싱 전극(SE1')의 연결 패턴(CP')은 도 8에 도시된 제1 도전 패턴(CPT1)에 의해 형성될 수 있다. 제1 및 제2 센싱부들(SP1'SP2'), 연장 패턴(EP'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT')은 도 8에 도시된 제2 도전 패턴(CPT2)에 의해 형성될 수 있다.
평면 상에서 봤을 때, 터치 개구부들(TOP) 각각은 도 8에 도시된 발광 영역(LA)에 중첩할 수 있다. 따라서, 평면 상에서 봤을 때, 발광 소자(OLED)는 터치 개구부들(TOP) 각각에 중첩할 수 있다. 평면 상에서 봤을 때, 제1 및 제2 가지부들(BP1,BP2)은 도 8에 도시된 비발광 영역(NLA)에 중첩할 수 있다. 제1 및 제2 가지부들(BP1,BP2)이 비발광 영역(NLA)에 배치되므로,　발광 영역들(LA)에서 생성된 광은 제1 및 제2 가지부들(BP1,BP2)의 영향을 받지 않고 정상적으로 출광될 수 있다.
메쉬 형상을 제외하고, 제1 및 제2 센싱 전극들(SE1',SE2'), 더미 전극들(DME'), 더미 배선들(DML'), 및 더미 연결 패턴(DPT')의 구성들은 실질적으로, 도 12에 도시된 제1 및 제2 센싱 전극들(SE1,SE2), 더미 전극들(DME), 더미 배선들(DML), 및 더미 연결 패턴(DPT)의 구성들과 동일할 수 있다.
도 18은 본 발명의 다른 실시 예에 따른 더미 전극들, 더미 배선들, 및 더미 연결 패턴의 구성을 도시한 도면이다. 도 19는 도 18에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
예시적으로, 도 18은 도 12에 대응하는 평면도로 도시하였다. 도 18에 도시된 제1 및 제2 센싱 전극들(SE1,SE2)의 구성은 도 12에 도시된 제1 및 제2 센싱 전극들(SE1,SE2)의 구성과 동일할 수 있다. 따라서, 이하, 도 18에 도시된 더미 전극들(DME-1), 더미 배선들(DML-1), 및 더미 연결 패턴(DPT-1)의 구성이 주로 설명될 것이다.
도 18 및 도 19를 참조하면, 제1 및 제2 센싱부들(SP1,SP2) 및 연장 패턴(EP)은 동일층에 배치되고, 연결 패턴(CP)은 제1 및 제2 센싱부들(SP1,SP2)과 다른층에 배치될 수 있다.
더미 전극들(DME-1), 더미 배선들(DML-1), 및 더미 연결 패턴(DPT-1)은 제1 및 제2 센싱부들(SP1,SP2)과 다른층에 배치될 수 있다. 더미 전극들(DME-1), 더미 배선들(DML-1), 및 더미 연결 패턴(DPT-1)은 연결 패턴(CP)과 동일층에 배치될 수 있다.
더미 전극들(DME-1), 더미 배선들(DML-1), 및 더미 연결 패턴(DPT-1)은 제1 및 제2 센싱부들(SP1,SP2)보다 아래에 배치될 수 있다. 더미 전극들(DME-1), 더미 배선들(DML-1), 및 더미 연결 패턴(DPT-1)은 일체로 형성될 수 있다.
도 20은 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다. 도 21은 도 20에 도시된 영역(AA2)의 확대도이다. 도 22는 도 21에 도시된 영역(BB2)의 확대도이다.
예시적으로, 도 20은 도 9에 대응하는 평면도로 도시하였으며, 도 21은 도 10에 대응하는 평면도로 도시하였으며, 도 22는 도 12에 대응하는 평면도로 도시하였다. 도 20 및 도 21에 도시된 제1 및 제2 센싱 전극들(SE1,SE2)의 구성은 도 9 및 도 10에 도시된 제1 및 제2 센싱 전극들(SE1,SE2)의 구성과 동일할 수 있다. 따라서, 이하, 도 20 및 도 21에 도시된 입력 센싱부(ISP-1)의 더미 전극들(DME-2), 더미 배선들(DML-2), 및 더미 연결 패턴(DPT-2)의 구성이 주로 설명될 것이다.
도 20 및 도 21을 참조하면, 더미 전극들(DME-2)은 제1 대각 방향(DDR1)으로 배열될 수 있다. 더미 전극들(DME-2) 각각으로부터 더미 배선들(DML-2)이 연장할 수 있다. 더미 배선들(DML-2)은 제1 대각 방향(DDR1)으로 연장할 수 있다.
더미 전극들(DME-2) 및 더미 배선들(DML-2)은 제1 그룹(GP1) 및 제2 그룹(GP2)으로 구분될 수 있다. 제1 그룹(GP1) 및 제2 그룹(GP2)은 활성 영역(AA)에 정의된 임의의 대각 라인(DDL)을 기준으로 좌우로 구분되어 정의될 수 있다. 제1 그룹(GP1)의 더미 전극들(DME-2) 및 더미 배선들(DML-2)은 제2 그룹(GP2)의 더미 전극들(DME-2) 및 더미 배선들(DML-2)과 분리될 수 있다.
제1 그룹(GP1)의 더미 전극들(DME-2) 및 더미 배선들(DML-2)은 서로 일체로 연결될 수 있다. 예를 들어, 제1 그룹(GP1)의 더미 전극들(DME-2) 중 최좌측 및 최하측에 배치된 더미 전극들(DME-2)은 제1 연결 라인(CNL1)에 의해 서로 연결될 수 있다. 제1 연결 라인(CNL1)에 의해 제1 그룹(GP1)의 더미 전극들(DME-2) 및 더미 배선들(DML-2)이 서로 일체로 연결될 수 있다.
제1 연결 라인(CNL1)은 배선들(L) 중 대응하는 배선(L)을 통해 더미 패드들(DPD) 중 대응하는 더미 패드(DPD)에 연결될 수 있다. 제1 연결 라인(CNL1)은 제1 및 제2 센싱 배선들(TXL,RXL)과 절연되어 교차하도록 연장할 수 있다.
제2 그룹(GP2)의 더미 전극들(DME-2) 및 더미 배선들(DML-2)은 서로 일체로 연결될 수 있다. 예를 들어, 제2 그룹(GP2)의 더미 전극들(DME-2) 중 최하측에 배치된 더미 전극들(DME-2)은 제2 연결 라인(CNL2)에 의해 서로 연결될 수 있다. 제2 연결 라인(CNL2)에 의해 제2 그룹(GP2)의 더미 전극들(DME-2) 및 더미 배선들(DML-2)은 서로 일체로 연결될 수 있다.
제2 연결 라인(CNL2)은 배선들(L) 중 대응하는 배선(L)을 통해 더미 패드들(DPD) 중 대응하는 더미 패드(DPD)에 연결될 수 있다. 제2 연결 라인(CNL2)은 제1 센싱 배선들(TXL)과 절연되어 교차하도록 연장할 수 있다.
더미 전극들(DME-2)과 더미 배선들(DML-2) 역시 더미 연결 패턴들에 의해 일체로 연결될 수 있으며, 이러한 구성은 이하 도 22를 참조하여, 상세히 설명될 것이다.
도 22를 참조하면, 더미 전극들(DME-2)은 제1 및 제2 센싱부들(SP1,SP2) 사이에 배치되고 제1 대각 방향(DDR1)으로 배열될 수 있다. 더미 배선들(DML-2)은 더미 전극들(DME-2) 각각으로부터 제1 대각 방향(DDR1)으로 연장하고, 더미 전극들(DME-2)과 일체로 형성될 수 있다. 더미 배선들(DML-2)은 제1 센싱 전극(SE1)과 제2 센싱 전극(SE2)의 교차점을 향해 연장할 수 있다.
더미 연결 패턴(DPT-2)은 제1 센싱 전극(SE1) 및 제2 센싱 전극(SE2)의 교차점에 인접하게 배치될 수 있다. 더미 연결 패턴(DPT-2)은 제1 센싱 전극(SE1) 및 제2 센싱 전극(SE2)과 교차하도록 연장할 수 있다.
평면 상에서 봤을 때, 더미 연결 패턴(DPT-2)은 제1 및 제2 센싱부들(SP1,SP2) 중 서로 인접한 한 쌍의 제1 센싱부(SP1) 및 제2 센싱부(SP2)와 교차하도록 연장할 수 있다. 구체적으로, 더미 연결 패턴(DPT-2)은 "L"자 형상을 상하 반전시킨 형상을 가지며, 상측 제1 센싱부(SP1) 및 좌측 제2 센싱부(SP2)와 교차하도록 연장할 수 있다.
더미 연결 패턴(DPT-2)이 더미 전극들(DME-2)로부터 연장된 더미 배선들(DML-2)에 연결됨으로써, 더미 전극들(DME-2)이 더미 연결 패턴(DPT-2)을 통해 서로 일체로 연결될 수 있다. 이러한 연결 구조에 따라, 더미 전극들(DME-2)은 제1 대각 방향(DDR1)으로 연결될 수 있다.
평면 상에서 봤을 때, 더미 연결 패턴(DPT-2)은 연결 패턴(CP) 및 연장 패턴(EP)에 중첩하지 않고, 연결 패턴(CP) 및 연장 패턴(EP)에 인접할 수 있다. 더미 연결 패턴(DPT-2)은 연결 패턴(CP) 및 연장 패턴(EP)에 인접한 제1 및 제2 센싱부들(SP1,SP2)의 부분들과 교차하도록 연장할 수 있다.
도 23은 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다. 도 24는 도 23에 도시된 영역(AA3)의 확대도이다. 도 25는 도 24에 도시된 영역(BB3)의 확대도이다.
예시적으로, 도 23은 도 9에 대응하는 평면도로 도시하였으며, 도 24는 도 10에 대응하는 평면도로 도시하였으며, 도 25는 도 12에 대응하는 평면도로 도시하였다. 도 23 및 도 24에 도시된 제1 및 제2 센싱 전극들(SE1,SE2)의 구성은 도 9 및 도 10에 도시된 제1 및 제2 센싱 전극들(SE1,SE2)의 구성과 동일할 수 있다. 따라서, 이하, 도 23 및 도 24에 도시된 입력 센싱부(ISP-2)의 더미 전극들(DME-3), 더미 배선들(DML-3), 및 더미 연결 패턴(DPT-3)의 구성이 주로 설명될 것이다.
도 23 및 도 24를 참조하면, 더미 전극들(DME-3)은 제1 방향(DR1)으로 배열될 수 있다. 더미 전극들(DME-3)로부터 더미 배선들(DML-3)이 제1 및 제2 대각 방향들(DDR1,DDR2)로 연장할 수 있다.
더미 전극들(DME-3) 및 더미 배선들(DML-3)은 제1 그룹(GP1) 및 제2 그룹(GP2)으로 구분될 수 있다. 제1 그룹(GP1) 및 제2 그룹(GP2)은 활성 영역(AA)의 중심을 기준으로 좌우로 구분되어 정의될 수 있다. 제1 그룹(GP1)의 더미 전극들(DME-3) 및 더미 배선들(DML-3)은 제2 그룹(GP2)의 더미 전극들(DME-3) 및 더미 배선들(DML-3)과 분리될 수 있다.
제1 그룹(GP1)의 더미 전극들(DME-3) 및 더미 배선들(DML-3)은 서로 일체로 연결될 수 있다. 예를 들어, 제1 그룹(GP1)의 더미 전극들(DME-3) 중 최하측에 배치된 더미 전극들(DME-3)은 제1 연결 라인(CNL1)에 의해 서로 연결될 수 있다. 제1 연결 라인(CNL1)에 의해 제1 그룹(GP1)의 더미 전극들(DME-3) 및 더미 배선들(DML-3)이 서로 일체로 연결될 수 있다.
제1 연결 라인(CNL1)은 제1 센싱 배선들(TXL)과 절연되어 교차하도록 연장할 수 있다. 제1 연결 라인(CNL1)은 배선들(L) 중 대응하는 배선(L)을 통해 더미 패드들(DPD) 중 대응하는 더미 패드(DPD)에 연결될 수 있다.
제2 그룹(GP2)의 더미 전극들(DME-3) 및 더미 배선들(DML-3)은 서로 일체로 연결될 수 있다. 예를 들어, 제2 그룹(GP2)의 더미 전극들(DME-3) 중 최하측에 배치된 더미 전극들(DME-3)은 제2 연결 라인(CNL2)에 의해 서로 연결될 수 있다. 제2 연결 라인(CNL2)에 의해 제2 그룹(GP2)의 더미 전극들(DME-3) 및 더미 배선들(DML-3)이 서로 일체로 연결될 수 있다.
제2 연결 라인(CNL2)은 제1 센싱 배선들(TXL)과 절연되어 교차하도록 연장할 수 있다. 제2 연결 라인(CNL2)은 배선들(L) 중 대응하는 배선(L)을 통해 더미 패드들(DPD) 중 대응하는 더미 패드(DPD)에 연결될 수 있다.
더미 전극들(DME-3)과 더미 배선들(DML-3) 역시 더미 연결 패턴들에 의해 일체로 연결될 수 있으며, 이러한 구성은 이하 도 25를 참조하여, 상세히 설명될 것이다.
도 25를 참조하면, 더미 전극들(DME-3)은 제1 및 제2 센싱부들(SP1,SP2) 사이에 배치되고 제1 방향(DR1)으로 배열될 수 있다. 더미 배선들(DML-3)은 더미 전극들(DME-3) 각각으로부터 제1 및 제2 대각 방향들(DDR1,DDR)로 연장할 수 있다. 예를 들어, 더미 전극들(DME-3) 각각의 4 변들 중 제1 방향(DR1)에 평행한 어느 하나의 변의 양단에서 더미 배선들(DML-3)이 제1 및 제2 대각 방향들(DDR1,DDR)로 연장할 수 있다.
더미 배선들(DML-3)은 더미 전극들(DME-3)과 일체로 형성되어 제1 센싱 전극(SE1)과 제2 센싱 전극(SE2)의 교차점을 향해 연장할 수 있다. 더미 연결 패턴(DPT-3)은 제1 방향(DR1)으로 연장하여 제1 센싱 전극(SE1) 및 제2 센싱 전극(SE2)의 교차점에 인접하게 배치될 수 있다. 평면 상에서 봤을 때, 더미 연결 패턴(DPT-3)은 제2 센싱부들(SP2) 중 대응하는 제2 센싱부(SP2)와 교차하도록 연장할 수 있다.
더미 연결 패턴(DPT-3)이 더미 전극들(DME-3)로부터 연장된 더미 배선들(DML-3)에 연결됨으로써, 더미 전극들(DME-3)이 더미 연결 패턴(DPT-3)을 통해 서로 일체로 연결될 수 있다. 이러한 연결 구조에 따라, 더미 전극들(DME-3)은 제1 방향(DR1)으로 연결될 수 있다.
평면 상에서 봤을 때, 더미 연결 패턴(DPT-3)은 연결 패턴(CP) 및 연장 패턴(EP)에 중첩하지 않고, 연결 패턴(CP) 및 연장 패턴(EP)에 인접할 수 있다. 더미 연결 패턴(DPT-3)은 연결 패턴(CP) 및 연장 패턴(EP)에 인접한 제2 센싱부(SP2)의 부분과 교차하도록 연장할 수 있다.
도 26은 본 발명의 다른 실시 예에 따른 입력 센싱부의 구성을 보여주는 도면이다.
예시적으로, 도 26은 도 9에 대응하는 평면도로 도시되었다. 이하 도 9에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로 입력 센싱부(ISP-3)의 구성이 설명될 것이다.
도 26을 참조하면, 입력 센싱부(ISP-3)는 더미 전극들(DME) 및 더미 배선들(DML)을 포함할 수 있다. 도 26에 도시된 더미 전극들(DME) 및 더미 배선들(DML)은 도 9에 도시된 더미 전극들(DME) 및 더미 배선들(DML)과 동일한 구성을 가질 수 있다.
도 9에서 더미 전극들(DME) 및 더미 배선들(DML)이 제1 그룹(GP1) 및 제2 그룹(GP2)으로 구분되었으나, 이와 달리, 도 26에서는 더미 전극들(DME) 및 더미 배선들(DML)은 제1 그룹(GP1) 및 제2 그룹(GP2)으로 구분되지 않을 수 있다. 활성 영역(AA) 내에 배치된 모든 더미 전극들(DME) 및 더미 배선들(DML)은 일체로 연결될 수 있다. 도 12에 도시된 더미 연결 패턴(DPT)이 도 26에서 복수개로 제공되어 더미 전극들(DME) 및 더미 배선들(DML)이 일체로 연결될 수 있다.
도 27은 본 발명의 다른 실시 예에 따른 입력 센싱부의 일부분의 평면도이다.
예시적으로, 도 27은 도 10에 대응하는 평면도로 도시하였다. 이하 도 10에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 27에 도시된 입력 센싱부(ISP-4)의 구성이 설명될 것이다.
도 27을 참조하면, 더미 전극들(DME-L)은 라인 형상으로 연장할 수 있다. 라인 형상은 일정한 폭을 갖고 연장하는 형상으로 정의될 수 있다. 더미 전극들(DME-L)은 제1 및 제2 센싱부들(SP1,SP2) 사이에서 라인 형상으로 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장할 수 있다.
도 28은 본 발명의 다른 실시 예에 따른 입력 센싱부의 일부분의 평면도이다.
예시적으로, 도 28은 도 10에 대응하는 평면도로 도시하였다. 이하 도 10에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 28에 도시된 입력 센싱부(ISP-5)의 구성이 설명될 것이다.
도 28을 참조하면, 입력 센싱부(ISP)는 제1 및 제2 센싱 전극들(SE1,SE2)을 포함하고, 도 10에 도시된 더미 전극들(DME) 및 더미 배선들(DML)을 포함하지 않을 수 있다. 제1 센싱부들(SP1)은 제2 방향(DR2)보다 제1 방향(DR1)으로 더 길게 연장된 마름모 형상을 가질 수 있다. 제2 센싱부들(SP2)은 제1 방향(DR1)보다 제2 방향(DR2)으로 더 길게 연장된 마름모 형상을 가질 수 있다.
제1 및 제2 센싱부들(SP1,SP2)은 도 28에서 점선으로 도시된 마름모 형상(RB)을 갖지 않을 수 있다. 마름모 형상(RB)은 직각인 내각을 가질 수 있다. 따라서, 마름모 형상(RB)은 제1 방향(DR1) 및 제2 방향(DR2)으로 같은 길이를 가질 수 있다.
평면 상에서 봤을 때, 제1 및 제2 센싱부들(SP1,SP2) 각각의 면적은 마름모 형상(RB)의 면적보다 작을 수 있다. 커패시터의 용량은 도전체의 면적에 비례할 수 있다. 제1 및 제2 센싱부들(SP1,SP2) 각각이 마름모 형상(RB)을 갖는다면, 표시 패널(DP)의 도전체와 제1 및 제2 센싱부들(SP1,SP2)에 의해 형성되는 기생 커패시터의 용량이 커질 수 있다. 그러나, 제1 및 제2 센싱부들(SP1,SP2) 각각의 면적이 마름모 형상(RB)보다 작으므로, 표시 패널(DP)의 도전체와 제1 및 제2 센싱부들(SP1,SP2)에 의해 형성되는 기생 커패시터의 용량이 작아질 수 있다.
도 29는 본 발명의 다른 실시 예에 따른 입력 센싱부의 일부분의 평면도이다.
예시적으로, 도 29는 도 10에 대응하는 평면도로 도시하였다. 이하 도 10에 도시된 입력 센싱부(ISP)와 다른 구성을 위주로, 도 29에 도시된 입력 센싱부(ISP-6)의 구성이 설명될 것이다.
도 29를 참조하면, 입력 센싱부(ISP)는 제1 및 제2 센싱 전극들(SE1-1,SE2-1) 및 더미 전극들(DME-L)을 포함할 수 있다. 제1 및 제2 센싱 전극들(SE1-1,SE2-1)의 제1 및 제2 센싱부들(SP1-1,SP2-1)은 직각인 내각을 갖는 마름모 형상을 가질 수 있다. 더미 전극들(DME-L)은 제1 및 제2 센싱부들(SP1-1,SP2-1) 사이에서 라인 형상으로 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
ISP: 입력 센싱부 SE1,SE2: 제1 및 제2 센싱 전극
SP1,SP2: 제1 및 제2 셍싱부 DME: 더미 전극
DMA: 더미 영역 DML: 더미 배선
DPT: 더미 연결 패턴 EP: 연장 패턴
CP: 연결 패턴 GP1,GP2: 제1 및 제2 그룹

Claims (20)

  1. 제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극;
    평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치된 복수개의 더미 전극들; 및
    상기 제1 및 제2 센싱 전극들과 절연되고, 상기 평면 상에서 봤을 때,상기 제1 센싱 전극 또는 상기 제2 센싱 전극과 교차하도록 연장하여 상기 더미 전극들을 연결하는 더미 연결 패턴을 포함하는 입력 센싱부.
  2. 제 1 항에 있어서,
    상기 더미 전극들로부터 연장하여 상기 더미 연결 패턴에 연결된 복수개의 더미 배선들을 더 포함하는 입력 센싱부.
  3. 제 1 항에 있어서,
    상기 더미 연결 패턴은, 상기 제1 센싱 전극 및 상기 제2 센싱 전극의 교차점에 인접하게 배치되는 입력 센싱부.
  4. 제 1 항에 있어서,
    상기 제1 센싱 전극은,
    제1 방향으로 배열된 한쌍의 제1 센싱부들; 및
    상기 제1 센싱부들 사이에 배치되어 상기 제1 센싱부들을 연결하는 연결 패턴을 포함하고,
    상기 제2 센싱 전극은,
    상기 제1 방향과 교차하는 제2 방향으로 배열된 한쌍의 제2 센싱부들; 및
    상기 제2 센싱부들 사이에 배치되어 상기 제2 센싱부들로부터 연장되고, 상기 연결 패턴과 교차하는 연장 패턴을 포함하는 입력 센싱부.
  5. 제 4 항에 있어서,
    상기 평면 상에서 봤을 때, 상기 더미 연결 패턴은 상기 연결 패턴 및 상기 연장 패턴에 중첩하지 않는 입력 센싱부.
  6. 제 4 항에 있어서,
    상기 제1 및 제2 센싱부들 및 상기 연장 패턴은 동일층에 배치되고, 상기 연결 패턴은 상기 제1 및 제2 센싱부들과 다른 층에 배치되고,
    상기 더미 전극들은 상기 제1 및 제2 센싱부들과 동일층에 배치되고, 상기 더미 연결 패턴은 상기 연결 패턴과 동일층에 배치되는 입력 센싱부.
  7. 제 4 항에 있어서,
    상기 더미 전극들은, 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 연결되는 입력 센싱부.
  8. 제 4 항에 있어서,
    상기 더미 연결 패턴은, 상기 평면 상에서 봤을 때, 상기 연결 패턴 및 상기 연장 패턴에 인접한 입력 센싱부.
  9. 제 4 항에 있어서,
    상기 더미 연결 패턴은, 상기 평면 상에서 봤을 때, 상기 제1 센싱부들 및 상기 제2 센싱부들과 교차하도록 연장하는 입력 센싱부.
  10. 제 4 항에 있어서,
    상기 더미 연결 패턴은, 상기 평면 상에서 봤을 때, 폐루프 형상을 갖고 상기 연결 패턴 및 상기 연장 패턴을 둘러싸는 입력 센싱부.
  11. 제 4 항에 있어서,
    상기 제1 및 제2 센싱 전극들 각각은 복수개로 제공되고, 상기 더미 연결 패턴은 복수개로 제공되고,
    상기 더미 전극들은 상기 제1 및 제2 센싱부들 사이에 배치되어 상기 복수개의 더미 연결 패턴들에 의해 연결되고,
    상기 더미 전극들 중 제1 그룹의 더미 전극들은 일체로 연결되고, 상기 더미 전극들 중 제2 그룹의 더미 전극들은 상기 제1 그룹의 상기 더미 전극들과 분리되어 일체로 연결되는 입력 센싱부.
  12. 제 4 항에 있어서,
    상기 제1 및 제2 센싱부들 및 상기 더미 전극들은 메쉬 형상을 갖는 입력 센싱부.
  13. 제 4 항에 있어서,
    상기 제1 및 제2 센싱부들 및 상기 연장 패턴은 동일층에 배치되고, 상기 연결 패턴은 상기 제1 및 제2 센싱부들과 다른 층에 배치되고,
    상기 더미 전극들 및 상기 더미 연결 패턴은 일체로 형성되어 상기 연결 패턴과 동일층에 배치되는 입력 센싱부.
  14. 제 4 항에 있어서,
    상기 더미 전극들은, 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향으로 연결되고,
    상기 더미 연결 패턴은, 상기 평면 상에서 봤을 때, 상기 제1 및 제2 센싱부들 중 서로 인접한 한 쌍의 제1 센싱부 및 제2 센싱부와 교차하도록 연장하는 입력 센싱부.
  15. 제 4 항에 있어서,
    상기 더미 전극들은, 상기 제1 방향으로 연결되고,
    상기 더미 연결 패턴은, 상기 평면 상에서 봤을 때, 상기 제2 센싱부들 중 대응하는 제2 센싱부와 교차하도록 연장하는 입력 센싱부.
  16. 제 4 항에 있어서,
    상기 제1 및 제2 센싱 전극들 각각은 복수개로 제공되고, 상기 더미 연결 패턴은 복수개로 제공되고,
    상기 더미 전극들은 상기 제1 및 제2 센싱부들 사이에 배치되어 상기 복수개의 더미 연결 패턴들에 의해 일체로 연결되는 입력 센싱부.
  17. 제 4 항에 있어서,
    상기 더미 전극들은, 상기 제1 및 제2 방향들과 교차하는 제1 대각 방향 및 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 라인 형상으로 연장하는 입력 센싱부.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 센싱부들 각각은 직각인 내각을 갖는 마름모 형상을 갖는 입력 센싱부.
  19. 제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극; 및
    평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치되어 서로 연결된 복수개의 더미 전극들을 포함하고,
    상기 제1 센싱 전극에 구동 신호가 인가되고, 상기 더미 전극들에는 상기 구동 신호와 반대 위상을 갖는 상쇄 신호가 인가되는 입력 센싱부.
  20. 표시 패널; 및
    상기 표시 패널 상에 배치된 입력 센싱부를 포함하고,
    상기 입력 센싱부는,
    제1 센싱 전극;
    상기 제1 센싱 전극과 절연되어 교차하는 제2 센싱 전극;
    평면 상에서 봤을 때, 상기 제1 및 제2 센싱 전극들 사이에 정의된 더미 영역들에 배치된 복수개의 더미 전극들; 및
    상기 제1 및 제2 센싱 전극들과 절연되고, 상기 평면 상에서 봤을 때,상기 제1 센싱 전극 또는 상기 제2 센싱 전극과 교차하도록 연장하여 상기 더미 전극들을 연결하는 더미 연결 패턴을 포함하는 표시 장치.
KR1020220045162A 2022-04-12 2022-04-12 입력 센싱부 및 그것을 포함하는 표시 장치 KR20230146693A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220045162A KR20230146693A (ko) 2022-04-12 2022-04-12 입력 센싱부 및 그것을 포함하는 표시 장치
US18/156,928 US20230325041A1 (en) 2022-04-12 2023-01-19 Input sensing part and display device including the same
CN202310066922.1A CN116909432A (zh) 2022-04-12 2023-02-06 输入感测部以及包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220045162A KR20230146693A (ko) 2022-04-12 2022-04-12 입력 센싱부 및 그것을 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230146693A true KR20230146693A (ko) 2023-10-20

Family

ID=88240385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220045162A KR20230146693A (ko) 2022-04-12 2022-04-12 입력 센싱부 및 그것을 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20230325041A1 (ko)
KR (1) KR20230146693A (ko)
CN (1) CN116909432A (ko)

Also Published As

Publication number Publication date
CN116909432A (zh) 2023-10-20
US20230325041A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
KR102662722B1 (ko) 표시장치
CN112186021B (zh) 显示面板及显示装置
KR102473220B1 (ko) 터치 센서를 가지는 전계 발광 표시 장치
KR20230139951A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
CN112786658A (zh) 显示装置
CN114942703A (zh) 包括屏蔽部分的输入感测显示装置
KR20230146693A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20220128506A (ko) 표시 장치
KR20220069199A (ko) 표시 장치
CN117396032A (zh) 显示面板和显示装置
KR20210115084A (ko) 표시 장치
KR20210116749A (ko) 표시 장치
KR20230078874A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20230102047A (ko) 표시 장치
CN220476241U (zh) 显示装置
KR20240048079A (ko) 표시장치 및 이의 제조방법
KR20230127404A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20230043304A (ko) 표시 장치의 구동 방법
KR20220023926A (ko) 표시 장치
KR20210148537A (ko) 표시 장치
KR20240031501A (ko) 입력 센싱부 및 그것의 구동 방법
KR20220156703A (ko) 표시 장치
KR20240031502A (ko) 표시 장치
KR20230144155A (ko) 표시 장치
KR20230142077A (ko) 표시 장치