CN116896920A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116896920A
CN116896920A CN202310190157.4A CN202310190157A CN116896920A CN 116896920 A CN116896920 A CN 116896920A CN 202310190157 A CN202310190157 A CN 202310190157A CN 116896920 A CN116896920 A CN 116896920A
Authority
CN
China
Prior art keywords
disposed
layer
display device
light shielding
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310190157.4A
Other languages
English (en)
Inventor
金慧玟
郑京薰
朴明勳
柳炳昌
李东勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116896920A publication Critical patent/CN116896920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置，包括：数据线；第一电源线；第二电源线；像素，设置在显示区中，并且连接到数据线、第一电源线和第二电源线；晶体管，设置在位于显示区周围的非显示区中，并且连接到数据线和第一电源线；以及第一遮光层，从第二电源线的一部分延伸到晶体管，并且设置在晶体管上。

Description

显示装置
相关申请的交叉引用
该申请要求于2022年4月6日提交的韩国专利申请第10-2022-0042870号的优先权，其内容通过引用整体并入本文。
技术领域
本公开涉及显示装置。
背景技术
向用户提供图像的电子装置(诸如智能电话、数码相机、笔记本计算机、导航单元和智能电视)包括用于显示图像的显示装置。显示装置生成图像并通过其显示屏幕将图像提供给用户。
显示装置包括显示面板，显示面板包括生成图像的像素和对像素进行驱动的驱动器。像素连接到接收数据电压的数据线、接收扫描信号的扫描线和接收发射信号的发射线。像素响应于扫描信号接收数据电压。像素响应于发射信号而发射具有与数据电压相对应的亮度的光，以显示图像。
像素易受静电影响。当静电经由数据线被施加到像素时，像素会被损坏。相应地，需要防止静电被施加到像素的结构。
发明内容
本公开提供一种能够保护防静电元件免受光的影响的显示装置。
本发明构思的实施例提供一种显示装置，包括：数据线；第一电源线；第二电源线；像素，设置在显示区中，并且连接到数据线、第一电源线和第二电源线；晶体管，设置在位于显示区周围的非显示区中，并且连接到数据线和第一电源线；以及第一遮光层，从第二电源线的一部分延伸到晶体管，并且设置在晶体管上。
本发明构思的实施例提供一种显示装置，包括：数据线；第一电源线；第二电源线；像素，设置在显示区中，并且连接到数据线、第一电源线和第二电源线；晶体管，设置在位于显示区周围的非显示区中，并且连接到数据线和第一电源线；以及第一遮光层，从第二电源线的一部分延伸到晶体管，并且设置在晶体管上。第一遮光层被提供有限定在第一遮光层的一侧中的多个凹槽。
根据以上所述，由于第一遮光层设置在防静电元件的半导体层上，并且第二遮光层设置在半导体层之下，因此阻挡了外部光影响半导体层。相应地，保护防静电元件免受外部光的影响，并且防静电元件的特性不会被改变。
附图说明
当结合附图考虑时，通过参照以下详细描述，本公开的以上和其它优点将容易变得显而易见，在附图中：
图1是根据本公开实施例的显示装置的透视图；
图2是图1中示出的显示装置的截面图；
图3是图2中示出的显示面板的截面图；
图4是图2中示出的显示面板的平面图；
图5是图4中示出的像素的截面图；
图6是图4中示出的防静电电路的等效电路图；
图7、图8、图9、图10、图11、图12、图13和图14是图6中示出的防静电元件的结构的平面图；
图15是沿图14中示出的线I-I'截取的截面图；
图16是沿图14中示出的线II-II'截取的截面图；
图17是沿图14中示出的线III-III'截取的截面图；
图18是沿图14中示出的线IV-IV'截取的截面图；
图19是根据本公开实施例的防静电电路的结构的平面图；
图20和图21是图19中示出的防静电元件的截面图；并且
图22是根据本公开实施例的防静电电路的结构的平面图。
具体实施方式
在本公开中，将理解的是，当元件或层被称为“位于”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接位于该另一元件或层上、直接连接或联接到该另一元件或层，或者可以存在居间元件或层。
相同的附图标记始终指代相同的元件。在附图中，为了有效描述技术内容，部件的厚度、比率和大小被夸大。
如在本文中所使用的，术语“和/或”可以包括列出的关联项目中的一个或多个的任何和所有组合。
将理解的是，尽管术语第一、第二等在本文中可以用来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可以被称为第二元件，而不脱离本公开的教导。如在本文中所使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另有清楚指示。
为了便于描述，在本文中可以使用诸如“下面”、“下方”、“下”、“上方”和“上”等的空间上相对的术语来描述如附图中所示出的一个元件或特征与另一(些)元件或特征的关系。
除非另外定义，否则在本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如那些在常用词典中定义的术语应当被解释为具有与其在相关领域的背景中的含义一致的含义，并且将不以理想化的或过于正式的意义来解释，除非在本文中明确地如此定义。
将进一步理解的是，当术语“包括”和/或“包含”在本说明书中使用时，指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
在下文中，将参照附图描述本公开的实施例。
图1是根据本公开实施例的显示装置DD的透视图。
参照图1，显示装置DD可以具有由在第一方向DR1上延伸的长边和在与第一方向DR1交叉的第二方向DR2上延伸的短边所限定的矩形形状。然而，显示装置DD的形状不限于矩形形状，并且显示装置DD可以具有诸如圆形形状和其它多边形形状的各种形状。
在下文中，与由第一方向DR1和第二方向DR2限定的平面基本垂直的方向可以被称为第三方向DR3。在本公开中，表述“当在平面中观察时”或“在平面图中”可以意指在第三方向DR3上观察的状态。
显示装置DD的上表面可以被称为显示表面DS，并且可以是由第一方向DR1和第二方向DR2限定的平面表面。由显示装置DD生成的图像IM可以通过显示表面DS提供给用户。
显示表面DS可以包括显示区DA和围绕显示区DA的非显示区NDA。显示区DA可以显示图像IM，并且非显示区NDA可以不显示图像IM。非显示区NDA可以围绕显示区DA，并且可以限定显示装置DD的以预定颜色印刷的边缘。
显示装置DD可应用于诸如电视机、监视器或户外广告牌的大型电子装置，以及诸如个人计算机(例如笔记本计算机或平板计算机)、个人数字助理、车载导航单元、游戏单元、智能电话或相机的中小型电子装置。然而，这些仅仅是示例，并且显示装置DD可以应用于其它电子装置，而不脱离本公开的构思。
图2是图1中示出的显示装置DD的截面图。
作为示例，图2示出了当在第一方向DR1上观察时显示装置DD的截面。
参照图2，显示装置DD可以包括显示面板DP、输入感测单元ISP、防反射层RPL、窗口WIN、面板保护膜PPF以及第一粘合层AL1和第二粘合层AL2。
显示面板DP可以是柔性显示面板。显示面板DP可以是发光型显示面板，然而，不应被具体限制。例如，显示面板DP可以是有机发光显示面板或无机发光显示面板。有机发光显示面板的发光层可以包括有机发光材料。无机发光显示面板的发光层可以包括量子点或量子棒。在下文中，有机发光显示面板将被描述为显示面板DP的代表性示例。
输入感测单元ISP可以设置在显示面板DP上。输入感测单元ISP可以包括多个感测部分(未示出)，以通过电容方法感测外部输入。在显示装置DD被制造时，输入感测单元ISP可以被直接制造在显示面板DP上，然而，不应限于此或受此限制。根据实施例，输入感测单元ISP可以在与显示面板DP分开制造之后通过粘合层被附接到显示面板DP。
防反射层RPL可以设置在输入感测单元ISP上。在显示装置DD被制造时，防反射层RPL可以被直接制造在输入感测单元ISP上，然而，本公开不应限于此或受此限制。根据实施例，防反射层RPL可以在被制造为单独的面板之后通过粘合层被附接到输入感测单元ISP。
防反射层RPL可以是外部光反射防止膜。防反射层RPL可以降低针对从显示装置DD的上方入射到显示面板DP的外部光的反射率。通过防反射层RPL，外部光可不被用户感知到。
窗口WIN可以设置在防反射层RPL上。窗口WIN可以保护显示面板DP、输入感测单元ISP和防反射层RPL免受外部刮擦和冲击的影响。
面板保护膜PPF可以设置在显示面板DP之下。面板保护膜PPF可以保护显示面板DP的下部。面板保护膜PPF可以包括诸如聚对苯二甲酸乙二醇酯(PET)的柔性塑料材料。
第一粘合层AL1可以设置在显示面板DP与面板保护膜PPF之间。显示面板DP和面板保护膜PPF可以通过第一粘合层AL1彼此联接。第二粘合层AL2可以设置在窗口WIN与防反射层RPL之间，并且窗口WIN和防反射层RPL可以通过第二粘合层AL2彼此联接。
图3是图2中示出的显示面板DP的截面图。
作为示例，图3示出了当在第一方向DR1上观察时显示面板DP的截面。
参照图3，显示面板DP可以包括基板SUB、设置在基板SUB上的电路元件层DP-CL、设置在电路元件层DP-CL上的显示元件层DP-OL以及设置在显示元件层DP-OL上的薄膜封装层TFE。
基板SUB可以包括显示区DA和围绕显示区DA的非显示区NDA。基板SUB可以包括玻璃材料或诸如聚酰亚胺(PI)的柔性塑料材料。显示元件层DP-OL可以设置在显示区DA中。
多个像素可以设置在电路元件层DP-CL和显示元件层DP-OL中。每个像素可以包括设置在电路元件层DP-CL中的晶体管以及设置在显示元件层DP-OL中并且连接到晶体管的发光元件。稍后将详细描述像素。
薄膜封装层TFE可以设置在电路元件层DP-CL上，以覆盖显示元件层DP-OL。薄膜封装层TFE可以保护像素免受湿气、氧气和异物的影响。
图4是图2中示出的显示面板DP的平面图。
参照图4，显示装置DD可以包括显示面板DP、扫描驱动器SDV、数据驱动器DDV、发光驱动器EDV、多个焊盘PD和防静电电路ASC。
显示面板DP在平面图中可以具有矩形形状，该矩形形状具有在第一方向DR1上延伸的长边和在第二方向上DR2延伸的短边，然而，显示面板DP的形状不应限于此或受此限制。显示面板DP可以包括显示区DA和围绕显示区DA的非显示区NDA。
显示面板DP可以包括多个像素PX、多条扫描线SL1至SLm、多条数据线DL1至DLn、多条发射线EL1至ELm、第一控制线CSL1和第二控制线CSL2以及第一电源线PL1和第二电源线PL2。“m”和“n”中的每一个是大于0的自然数。
像素PX可以排布在显示区DA中。扫描驱动器SDV和发光驱动器EDV可以分别设置在与显示面板DP的长边邻近的非显示区NDA中。数据驱动器DDV可以设置在与显示面板DP的短边中的一个短边邻近的非显示区NDA中。当在平面中观察时，数据驱动器DDV可以被设置为与显示面板DP的下端邻近。
扫描线SL1至SLm可以在第二方向DR2上延伸，并且可以连接到像素PX和扫描驱动器SDV。数据线DL1至DLn可以在第一方向DR1上延伸，并且可以连接到像素PX和数据驱动器DDV。发射线EL1至ELm可以在第二方向DR2上延伸，并且可以连接到像素PX和发光驱动器EDV。
第一电源线PL1可以在第一方向DR1上延伸，并且可以设置在非显示区NDA中。第一电源线PL1可以设置在显示区DA与发光驱动器EDV之间。第一电源线PL1可以朝向显示区DA延伸，并且可以连接到像素PX。第一电压可以经由第一电源线PL1被施加到像素PX。
第二电源线PL2可以设置在非显示区NDA中。第二电源线PL2可以沿显示面板DP的长边和在其处未在显示面板DP中设置数据驱动器DDV的另一短边延伸。第二电源线PL2可以设置在扫描驱动器SDV和发光驱动器EDV外部。第二电源线PL2可以朝向显示区DA延伸，并且可以连接到像素PX。具有比第一电压的电平低的电平的第二电压可以经由第二电源线PL2被施加到像素PX。
第一控制线CSL1可以连接到扫描驱动器SDV，并且可以朝向显示面板DP的下端延伸。第二控制线CSL2可以连接到发光驱动器EDV，并且可以朝向显示面板DP的下端延伸。数据驱动器DDV可以设置在第一控制线CSL1与第二控制线CSL2之间。
焊盘PD可以设置在与显示面板DP的下端邻近的非显示区NDA中。焊盘PD可以被设置为比数据驱动器DDV更靠近显示面板DP的下端。数据驱动器DDV、第一电源线PL1、第二电源线PL2、第一控制线CSL1和第二控制线CSL2可以连接到焊盘PD。数据线DL1至DLn可以连接到数据驱动器DDV，并且数据驱动器DDV可以连接到与数据线DL1至DLn相对应的焊盘PD。
尽管图中未示出，但是显示装置DD可以进一步包括用于控制扫描驱动器SDV、数据驱动器DDV和发光驱动器EDV的操作的时序控制器以及生成第一电压和第二电压的电压生成器。时序控制器和电压生成器可以通过印刷电路板连接到对应的焊盘PD。
扫描驱动器SDV可以生成多个扫描信号，并且扫描信号可以通过扫描线SL1至SLm被施加到像素PX。数据驱动器DDV可以生成多个数据电压，并且数据电压可以通过数据线DL1至DLn被施加到像素PX。发光驱动器EDV可以生成多个发射信号，并且发射信号可以通过发射线EL1至ELm被施加到像素PX。
像素PX可以响应于扫描信号而接收数据电压。像素PX可以响应于发射信号而发射具有与数据电压相对应的亮度的光，并且因此图像可以被显示。
防静电电路ASC可以设置在数据驱动器DDV与显示区DA之间的非显示区NDA中。防静电电路ASC可以防止静电通过数据线DL1至DLn被施加到像素PX。
防静电电路ASC可以连接到数据线DL1至DLn。第一电源线PL1可以朝向防静电电路ASC延伸，并且可以连接到防静电电路ASC。第二电源线PL2可以朝向防静电电路ASC延伸，并且可以保护防静电电路ASC的元件免受光的影响。这将在后面详细描述。
图5是图4中示出的像素PX的截面图。
参照图5，像素PX可以包括晶体管TR和发光元件OLED。发光元件OLED可以包括第一电极(或阳极)AE、第二电极(或阴极)CE、空穴控制层HCL、电子控制层ECL和发光层EML。
晶体管TR和发光元件OLED可以设置在基板SUB上。作为示例，图5中示出了一个晶体管TR，然而，像素PX可以包括多个晶体管和至少一个电容器，以驱动发光元件OLED。
显示区DA可以包括与每个像素PX相对应的发光区EA和位于发光区EA周围的非发光区NEA。发光元件OLED可以设置在发光区EA中。
下金属层BML可以设置在基板SUB上，并且缓冲层BFL可以设置在下金属层BML上。缓冲层BFL可以是无机层。缓冲层BFL可以设置在基板SUB上，以覆盖下金属层BML。将参照图7详细描述下金属层BML。
晶体管TR可以包括半导体层(或有源层)S、C和D以及栅极G。半导体层S、C和D可以包括多晶硅、非晶硅或金属氧化物半导体。
半导体层可以被掺杂有N型掺杂剂或P型掺杂剂。半导体层可以包括高掺杂区域和低掺杂区域。高掺杂区域可以具有比低掺杂区域的电导率大的电导率，并且可以构成晶体管TR的源区S和漏区D。低掺杂区域可以构成沟道区C。晶体管TR的源区S、沟道区C和漏区D可以由半导体层形成。源区S和漏区D可以基本用作晶体管TR的源极和漏极。
第一绝缘层INS1可以设置在半导体层上。晶体管TR的栅极G可以设置在第一绝缘层INS1上。当在平面中观察时，栅极G可以与沟道区C重叠。
第二绝缘层INS2可以设置在栅极G上。第三绝缘层INS3可以设置在第二绝缘层INS2上。第三绝缘层INS3可以被定义为层间绝缘层。
连接电极CNE可以包括将晶体管TR连接到发光元件OLED的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以设置在第三绝缘层INS3上，并且可以经由限定为穿过第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3的第一接触孔CH1连接到漏区D。
第四绝缘层INS4可以设置在第一连接电极CNE1上。第四绝缘层INS4可以设置在第三绝缘层INS3上，以覆盖第一连接电极CNE1。第四绝缘层INS4可以被定义为平坦化绝缘层。
第二连接电极CNE2可以设置在第四绝缘层INS4上。第二连接电极CNE2可以经由限定为穿过第四绝缘层INS4的第二接触孔CH2连接到第一连接电极CNE1。
第五绝缘层INS5可以设置在第二连接电极CNE2上。从缓冲层BFL到第五绝缘层INS5的层可以被定义为电路元件层DP-CL。第一绝缘层INS1至第三绝缘层INS3中的每一层可以是无机层。第四绝缘层INS4和第五绝缘层INS5中的每一层可以是有机层。
第一电极AE可以设置在第五绝缘层INS5上。第一电极AE可以经由限定为穿过第五绝缘层INS5的第三接触孔CH3连接到第二连接电极CNE2。像素限定层PDL可以设置在第一电极AE和第五绝缘层INS5上，像素限定层PDL被提供有限定为穿过像素限定层PDL以暴露第一电极AE的预定部分的像素开口PX_OP。
空穴控制层HCL可以设置在第一电极AE和像素限定层PDL上。空穴控制层HCL可以包括空穴传输层和空穴注入层。
发光层EML可以设置在空穴控制层HCL上。发光层EML可以设置在像素开口PX_OP中。发光层EML可以包括有机材料和/或无机材料。发光层EML可以生成具有红色、绿色和蓝色中的一种颜色的光。
电子控制层ECL可以设置在发光层EML和空穴控制层HCL上。电子控制层ECL可以包括电子传输层和电子注入层。空穴控制层HCL和电子控制层ECL可以公共地设置在发光区EA和非发光区NEA中。
第二电极CE可以设置在电子控制层ECL上。第二电极CE可以遍及各像素PX公共地设置。构成发光元件OLED的层可以被称为显示元件层DP-OL。电路元件层DP-CL和显示元件层DP-OL可以被称为像素层PXL。
薄膜封装层TFE可以设置在第二电极CE上，并且可以覆盖像素PX。尽管图中未示出，但是薄膜封装层TFE可以包括两个无机层和设置在这两个无机层之间的有机层。无机层可以保护像素PX免受湿气和氧气的影响。有机层可以保护像素PX免受诸如灰尘颗粒的异物的影响。
第一电压可以经由晶体管TR被施加到第一电极AE，并且第二电压可以被施加到第二电极CE。注入到发光层EML中的空穴和电子可以复合以生成激子，并且发光元件OLED可以通过从激发态返回到基态的激子来发射光。
图6是图4中示出的防静电电路ASC的等效电路图。
参照图6，数据线DL以及第一电源线PL1和第二电源线PL2可以在第一方向DR1上延伸，并且可以在第二方向DR2上排布。数据线DL可以是数据线DL1至DLn中的一部分。作为示例，数据线DL可以是数据线DL1至DLn当中的从在第二方向DR2上的最左侧起排布的五条数据线。
第一电源线PL1可以接收第一电压ELVDD，并且第二电源线PL2可以接收具有比第一电压ELVDD的电平低的电平的第二电压ELVSS。
防静电电路ASC可以包括在第二方向DR2上排布的多个防静电元件ASD。防静电元件ASD可以连接到数据线DL和第一电源线PL1。由于防静电元件ASD具有基本相同的结构，因此在下文中，将详细描述连接到一条数据线DL的一个防静电元件ASD。
防静电元件ASD可以包括晶体管E-TR以及第一电容器C1和第二电容器C2。晶体管E-TR可以包括NMOS晶体管。晶体管E-TR可以包括氧化物半导体。
晶体管E-TR可以连接到数据线DL和第一电源线PL1。第二电源线PL2可以被设置为与第一电源线PL1邻近。从第二电源线PL2的一部分延伸的第一遮光层SHL1可以被设置为与晶体管E-TR重叠。第一遮光层SHL1可以阻挡光从晶体管E-TR的上方到达晶体管E-TR。稍后将参照晶体管E-TR的截面图详细描述该结构。
第一电容器C1可以设置在晶体管E-TR与数据线DL之间，并且可以连接到晶体管E-TR和数据线DL。第二电容器C2可以设置在晶体管E-TR与第一电源线PL1之间，并且可以连接到晶体管E-TR和第一电源线PL1。
晶体管E-TR可以包括源区SC、漏区DR、栅极GT和虚设栅极DGT。晶体管E-TR可以包括半导体层SML(参照图8)，并且源区SC和漏区DR可以由半导体层形成。源区SC和漏区DR可以基本用作晶体管E-TR的源极和漏极。
源区SC可以连接到数据线DL。漏区DR可以连接到第一电源线PL1。栅极GT可以连接到虚设栅极DGT。
栅极GT可以用作第一电容器C1和第二电容器C2中的每一个的第一电极。第一电容器C1和第二电容器C2中的每一个可以包括面向第一电极的第二电极，并且第二电极将在下面的晶体管E-TR的布局和截面中示出。第一电容器C1的第二电极可以连接到数据线DL，并且第二电容器C2的第二电极可以连接到第一电源线PL1。
静电可能被施加到数据线DL，然而，静电可以被充入到第一电容器C1和第二电容器C2以被放电，并且因此，静电可以不被施加到像素PX。相应地，可以通过防静电电路ASC防止静电被施加到像素PX。
图7至图14是图6中示出的防静电元件ASD的结构的平面图。
在图7至图14中示出晶体管E-TR、第一电容器C1和第二电容器C2、第一电源线PL1和第二电源线PL2以及数据线DL的顺序堆叠结构。
参照图7，下金属层BML可以设置在图5中示出的基板SUB上。下金属层BML可以包括多个第二遮光层SHL2。第二遮光层SHL2可以包括导电材料。
第二遮光层SHL2中的每一个可以被形成为参照图6描述的虚设栅极DGT。第二遮光层SHL2可以在第一方向DR1上延伸，并且可以在第二方向DR2上排布。第二遮光层SHL2中的每一个的一部分可以向与第二方向DR2相反的方向突出，作为第一突出部分PRT1。
参照图8，半导体图案SMP可以设置在下金属层BML上。半导体图案SMP可以包括多个半导体层SML。半导体层SML可以在第一方向DR1上延伸，并且可以在第二方向DR2上排布。当在平面中观察时，第二遮光层SHL2可以被设置为分别与半导体层SML重叠。
半导体层SML可以包括包含金属氧化物半导体的氧化物半导体。半导体层SML中的每一个可以包括根据金属氧化物是否被还原而彼此区分的多个区。金属氧化物被还原的区(在下文中被称为还原区)可以具有比金属氧化物未被还原的区(在下文中被称为未还原区)的电导率高的电导率。还原区可以对应于源区SC和漏区DR。未还原区可以基本对应于沟道区CA。
半导体层SML中的每一个可以形成晶体管E-TR的漏区DR、源区SC和沟道区CA。漏区DR、源区SC和沟道区CA可以在第一方向DR1上排布。沟道区CA可以设置在漏区DR与源区SC之间。当在平面中观察时，第二遮光层SHL2可以被设置为完全重叠沟道区CA。
在下文中，当前图案用粗线图示为阴影区，并且之前的图案用细线图示，以更清楚地示出当前图案。
参照图9，第一栅图案GPT1可以设置在半导体图案SMP上。第一栅图案GPT1可以包括多个栅极GT。栅极GT可以在第一方向DR1上延伸，并且可以在第二方向DR2上排布。栅极GT中的每一个可以用作晶体管E-TR的栅极GT。栅极GT中的每一个的一部分可以向与第二方向DR2相反的方向突出，并且可以用作第二突出部分PRT2。
当在平面中观察时，栅极GT可以被设置为完全重叠沟道区CA。第一栅图案GPT1的与半导体层SML重叠的部分可以被定义为栅极GT。此外，半导体层SML的与栅极GT重叠的部分可以被定义为沟道区CA。
参照图10，第二栅图案GPT2可以设置在第一栅图案GPT1上。第二栅图案GPT2可以包括多个第一金属ME1和多个第二金属ME2。第一金属ME1可以在第二方向DR2上排布。第二金属ME2可以在第二方向DR2上排布。第一金属ME1和第二金属ME2可以在第一方向DR1上彼此间隔开。
当在平面中观察时，第一金属ME1可以部分地与栅极GT的一个端部重叠。第一金属ME1可以被设置为与源区SC邻近。当在平面中观察时，第二金属ME2可以部分地与栅极GT的与一个端部相反的另一个端部重叠。第二金属ME2可以被设置为与漏区DR邻近。
第一电容器C1可以由栅极GT和与栅极GT重叠的第一金属ME1形成。栅极GT可以用作第一电容器C1的第一电极，并且第一金属ME1可以用作第一电容器C1的第二电极。
第二电容器C2可以由栅极GT和与栅极GT重叠的第二金属ME2形成。栅极GT可以用作第二电容器C2的第一电极，并且第二金属ME2可以用作第二电容器C2的第二电极。
参照图11，多个第一-第一接触孔CH1-1可以被限定为暴露源区SC。多个第一-第二接触孔CH1-2可以被限定为暴露与源区SC邻近的第一金属ME1。
多个第一-第三接触孔CH1-3可以被限定为暴露漏区DR。多个第一-第四接触孔CH1-4可以被限定为暴露与漏区DR邻近的第二金属ME2。第一-第五接触孔CH1-5可以被限定为暴露第一突出部分PRT1，并且第一-第六接触孔CH1-6可以被限定为暴露第二突出部分PRT2。
当在平面中观察时，第一-第五接触孔CH1-5可以与下金属层BML的第一突出部分PRT1重叠。当在平面中观察时，第一-第六接触孔CH1-6可以与第一栅图案GPT1的第二突出部分PRT2重叠。稍后将参照晶体管E-TR的截面图来详细描述第一-第一接触孔CH1-1至第一-第六接触孔CH1-6在截面中的结构。
参照图12，第一电极图案EPT1可以设置在第二栅图案GPT2上。第一电极图案EPT1可以包括第一电源线PL1、多个第一-第一连接电极CNE1-1和多个第一-第二连接电极CNE1-2。
当在平面中观察时，第一电源线PL1可以在设置在最左侧的晶体管E-TR的左侧在第一方向DR1上延伸，并且可以在晶体管E-TR的上侧在第二方向DR2上延伸。
第一电源线PL1可以包括从第一电源线PL1的在第二方向DR2上延伸的部分向与第一方向DR1相反的方向朝向晶体管E-TR延伸的多条第一电源线PL1'。第一电源线PL1'可以在第二方向DR2上排布。
第一-第一连接电极CNE1-1可以在第一方向DR1上延伸，且然后可以在第二方向DR2上延伸，并且因此，第一-第一连接电极CNE1-1可以设置在源区SC和第一金属ME1的与源区SC邻近的部分上。当在平面中观察时，在第二方向DR2上延伸的第一-第一连接电极CNE1-1可以与源区SC和第一金属ME1的与源区SC邻近的部分重叠。
第一-第一连接电极CNE1-1可以经由第一-第一接触孔CH1-1连接到源区SC。第一-第一连接电极CNE1-1可以经由第一-第二接触孔CH1-2连接到第一金属ME1。
第一电源线PL1'可以设置在漏区DR和第二金属ME2的与漏区DR邻近的部分上。当在平面中观察时，第一电源线PL1'可以与漏区DR和第二金属ME2的与漏区DR邻近的部分重叠。
第一电源线PL1'可以经由第一-第三接触孔CH1-3连接到漏区DR。第一电源线PL1'可以经由第一-第四接触孔CH1-4连接到第二金属ME2。
第一-第二连接电极CNE1-2可以设置在第二遮光层SHL2的第一突出部分PRT1和栅极GT的第二突出部分PRT2上。当在平面中观察时，第一-第二连接电极CNE1-2可以与第一突出部分PRT1和第二突出部分PRT2重叠。
第一-第二连接电极CNE1-2可以分别经由第一-第五接触孔CH1-5和第一-第六接触孔CH1-6连接到第一突出部分PRT1和第二突出部分PRT2。相应地，第二遮光层SHL2可以通过第一-第二连接电极CNE1-2连接到栅极GT。第二遮光层SHL2可以用作虚设栅极DGT。
参照图13，多个第二-第一接触孔CH2-1可以被限定在第一-第一连接电极CNE1-1的不与源区SC和第一金属ME1重叠的部分上方。稍后将参照晶体管E-TR的截面图详细描述第二-第一接触孔CH2-1在截面中的结构。
参照图14，第二电极图案EPT2可以设置在第一电极图案EPT1上。第二电极图案EPT2可以包括第二电源线PL2、数据线DL和第一遮光层SHL1。
第二电源线PL2可以在第一方向DR1上延伸，并且可以在第二方向DR2上排布。第二电源线PL2可以被设置为分别与晶体管E-TR邻近。第二电源线PL2可以与在第二方向DR2上延伸的第一电源线PL1绝缘，同时与第一电源线PL1交叉。
数据线DL可以在第一方向DR1上延伸，并且可以在第二方向DR2上排布。数据线DL可以经由第二-第一接触孔CH2-1连接到第一-第一连接电极CNE1-1。相应地，数据线DL可以经由第一-第一连接电极CNE1-1连接到源区SC和第一金属ME1。
晶体管E-TR中的每一个可以设置在彼此邻近的一条数据线DL与一条第二电源线PL2之间。作为示例，第h晶体管E-TR可以设置在第h数据线DL与第h第二电源线PL2之间。在本实施例中，h是大于0的自然数。
第一电源线PL1'中的每一条可以设置在数据线DL与第二电源线PL2之间。作为示例，第h第一电源线PL1'可以设置在第h数据线DL与第h第二电源线PL2之间。
第一遮光层SHL1可以从第二电源线PL2的一部分延伸到晶体管E-TR，并且可以设置在晶体管E-TR上。第h第一遮光层SHL1可以从第h第二电源线PL2的一部分向第h数据线DL延伸。
第一遮光层SHL1可以包括面对数据线DL的一侧OS。至少一个凹槽GV可以被限定在第一遮光层SHL1的一侧OS中的每一个中。作为示例，两个凹槽GV被限定在第一遮光层SHL1的一侧中的每一个中，然而，凹槽GV的数量不应限于此或受此限制。
当在平面中观察时，第一遮光层SHL1可以完全重叠沟道区CA。此外，当在平面中观察时，第一遮光层SHL1可以与栅极GT的一部分以及第一金属ME1的一部分和第二金属ME2的一部分重叠。
当在平面中观察时，第一遮光层SHL1可以不与第一电源线PL1'和第一-第一连接电极CNE1-1重叠。当在平面中观察时，第一遮光层SHL1可以设置在第一-第一接触孔CH1-1和第一-第二接触孔CH1-2与第一-第三接触孔CH1-3和第一-第四接触孔CH1-4之间。当在平面中观察时，第一遮光层SHL1可以与第一-第二连接电极CNE1-2重叠。
根据图7至图14中示出的平面结构，数据线DL可以以规则的间隔在第二方向DR2上排布。此外，第一电源线PL1'和第二电源线PL2可以以规则的间隔在第二方向DR2上排布。在这种情况下，诸如晶体管E-TR以及第一电容器C1和第二电容器C2的元件可以被规则地排布，并且因此元件的布局可以容易地设计。
图15是沿图14中示出的线I-I'截取的截面图。
参照图14和图15，第二遮光层SHL2可以设置在基板SUB上。缓冲层BFL可以设置在基板SUB上，以覆盖第二遮光层SHL2。
半导体层SML可以设置在缓冲层BFL上。半导体层SML可以包括源区SC、漏区DR和沟道区CA。第二遮光层SHL2可以设置在半导体层SML之下，并且当在平面中观察时可以完全重叠沟道区CA。
第一绝缘层INS1可以设置在缓冲层BFL上，以覆盖半导体层SML。栅极GT可以设置在第一绝缘层INS1上。当在平面中观察时，栅极GT可以完全重叠沟道区CA。
第二绝缘层INS2可以设置在第一绝缘层INS1上，以覆盖栅极GT。第一金属ME1和第二金属ME2可以设置在第二绝缘层INS2上，并且可以彼此间隔开。如上面描述的，第一电容器C1可以由第一金属ME1和与第一金属ME1重叠的栅极GT形成，并且第二电容器C2可以由第二金属ME2和与第二金属ME2重叠的栅极GT形成。
第三绝缘层INS3可以设置在第二绝缘层INS2上，以覆盖第一金属ME1和第二金属ME2。第三绝缘层INS3可以被定义为覆盖晶体管E-TR的层间绝缘层。
第一电源线PL1'和第一-第一连接电极CNE1-1可以设置在第三绝缘层INS3上。第一-第一连接电极CNE1-1可以经由限定为穿过第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3的第一-第一接触孔CH1-1连接到源区SC。第一-第一连接电极CNE1-1可以经由限定为穿过第三绝缘层INS3的第一-第二接触孔CH1-2连接到第一金属ME1。相应地，第一-第一连接电极CNE1-1可以连接到源区SC和第一电容器C1。
第一电源线PL1'可以经由限定为穿过第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3的第一-第三接触孔CH1-3连接到漏区DR。第一电源线PL1'可以经由限定为穿过第三绝缘层INS3的第一-第四接触孔CH1-4连接到第二金属ME2。相应地，第一电源线PL1'可以连接到漏区DR和第二电容器C2。
第四绝缘层INS4可以设置在第三绝缘层INS3上，以覆盖第一电源线PL1'和第一-第一连接电极CNE1-1。第四绝缘层INS4可以被定义为提供平坦上表面的平坦化绝缘层。
第一遮光层SHL1和数据线DL可以设置在第四绝缘层INS4上。第五绝缘层INS5可以设置在第四绝缘层INS4上，以覆盖第一遮光层SHL1和数据线DL。第一电源线PL1'可以设置在与第一遮光层SHL1和数据线DL设置在其上的层不同的层上，并且第一遮光层SHL1可以与数据线DL设置在同一层上。
第一遮光层SHL1可以设置在晶体管E-TR上，并且当在平面中观察时，可以被设置为与沟道区CA重叠。数据线DL可以经由限定为穿过第四绝缘层INS4的第二-第一接触孔CH2-1连接到第一-第一连接电极CNE1-1。数据线DL可以经由第一-第一连接电极CNE1-1连接到源区SC和第一电容器C1。
第一遮光层SHL1和第二遮光层SHL2可以阻挡光入射到晶体管E-TR的半导体层SML(例如，沟道区CA)上。在光被提供到晶体管E-TR的半导体层SML的情况下，晶体管E-TR的阈值电压特性可能会被光改变。也就是说，阈值电压可能会偏移。
在图6中，晶体管E-TR可以被维持在截止状态。然而，在晶体管E-TR的阈值电压特性被改变的情况下，晶体管E-TR可能发生故障，并且因此晶体管E-TR可能导通。在这种情况下，数据线DL可能与第一电源线PL1'短路。
根据本实施例，第一遮光层SHL1和第二遮光层SHL2可以阻挡光从晶体管E-TR的上方和下方入射到晶体管E-TR的半导体层SML上。相应地，晶体管E-TR的阈值电压特性可以不被改变。
当在平面中观察时，第一金属ME1和第二金属ME2、第一电源线PL1'以及第一-第一连接电极CNE1-1可以被设置为与半导体层SML重叠。相应地，第一金属ME1和第二金属ME2、第一电源线PL1'以及第一-第一连接电极CNE1-1可以阻挡光行进到半导体层SML。
图16是沿图14中示出的线II-II'截取的截面图。图17是沿图14中示出的线III-III'截取的截面图。图18是沿图14中示出的线IV-IV'截取的截面图。
在图16至图18中，相同的附图标记表示与图15中的元件相同的元件，并且因此将省略对相同元件的详细描述。
参照图14、图15和图16，沟道区CA可以被限定在第二遮光层SHL2上，栅极GT可以设置在沟道区CA上方，并且第二金属ME2可以设置在栅极GT上。第二电源线PL2可以设置在第二金属ME2上。
第二电源线PL2可以设置在第四绝缘层INS4上。第五绝缘层INS5可以设置在第四绝缘层INS4上，以覆盖第二电源线PL2。第一遮光层SHL1可以从第二电源线PL2延伸，并且可以设置在晶体管E-TR上。第一电源线PL1'可以设置在与第二电源线PL2和数据线DL设置在其上的层不同的层上，并且第二电源线PL2可以与数据线DL设置在同一层上。
参照图14和图17，第一-第二连接电极CNE1-2可以设置在第三绝缘层INS3上，并且第四绝缘层INS4可以设置在第三绝缘层INS3上，以覆盖第一-第二连接电极CNE1-2。
第一-第二连接电极CNE1-2可以经由限定为穿过缓冲层BFL和第一绝缘层INS1至第三绝缘层INS3的第一-第五接触孔CH1-5连接到第二遮光层SHL2。第二遮光层SHL2可以包括下金属层BML的第一突出部分PRT1。缓冲层BFL和第一绝缘层INS1至第三绝缘层INS3可以设置在第一-第二连接电极CNE1-2与第二遮光层SHL2之间。
第一-第二连接电极CNE1-2可以经由限定为穿过第二绝缘层INS2和第三绝缘层INS3的第一-第六接触孔CH1-6连接到栅极GT。栅极GT可以包括第一栅图案GPT1的第二突出部分PRT2。第二绝缘层INS2和第三绝缘层INS3可以设置在第一-第二连接电极CNE1-2与栅极GT之间。栅极GT可以通过第一-第二连接电极CNE1-2连接到由第二遮光层SHL2形成的虚设栅极DGT。
参照图18，凹槽GV可以被限定在设置在第四绝缘层INS4上的第一遮光层SHL1中。气体GAS可以从是有机层的第四绝缘层INS4产生。当凹槽GV被限定在第一遮光层SHL1中时，从第四绝缘层INS4产生的气体GAS可以经由凹槽GV容易地向上排放。
图19是根据本公开实施例的防静电电路ASC'的结构的平面图。图20和图21是图19中示出的防静电元件的截面图。
作为示例，图19是与图14的平面图相对应的平面图，并且图20和图21是分别与图15和图18的截面图相对应的截面图。在下文中，在图19中，描述将集中在防静电电路ASC'的与图14中示出的防静电电路ASC的特征不同的特征。
参照图19，第二电极图案EPT2可以包括第一电源线PL1。数据线DL、第二电源线PL2和第一遮光层SHL1'可以设置在比第一电源线PL1低的位置处。将参照图20和图21详细描述该截面结构。作为示例，第二电源线PL2在图19中由粗线指示。
实质上，图19中示出的数据线DL可以与图14中示出的第一-第一连接电极CNE1-1设置在同一层上，并且可以分别与第一-第一连接电极CNE1-1一体提供。
凹槽GV可以不限定在第一遮光层SHL1'的一侧OS中。然而，与第一-第二连接电极CNE1-2重叠的凹槽GV'可以被限定在第一遮光层SHL1'中。相应地，当在平面中观察时，第一遮光层SHL1'可以被设置为不与第一-第二连接电极CNE1-2重叠。
参照图20和图21，数据线DL可以设置在第三绝缘层INS3上。第一遮光层SHL1'和第二电源线PL2可以设置在第三绝缘层INS3上。第四绝缘层INS4可以设置在第三绝缘层INS3上，以覆盖数据线DL、第一遮光层SHL1'和第二电源线PL2。第一电源线PL1'可以设置在第四绝缘层INS4上。
数据线DL可以经由限定为穿过第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3的第一-第一接触孔CH1-1连接到源区SC，并且可以通过限定为穿过第三绝缘层INS3的第一-第二接触孔CH1-2连接到第一金属ME1。
第一电源线PL1'可以经由限定为穿过第一绝缘层INS1至第四绝缘层INS4的第一-第三接触孔CH1-3连接到漏区DR，并且可以经由限定为穿过第三绝缘层INS3和第四绝缘层INS4的第一-第四接触孔CH1-4连接到第二金属ME2。
第一遮光层SHL1'可以设置在第三绝缘层INS3上，并且可以阻挡光行进到半导体层SML。由于第一遮光层SHL1'没有设置在第四绝缘层INS4上，因此可以不在第一遮光层SHL1'中限定从第四绝缘层INS4产生的气体GAS通过其排放的凹槽GV(参照图18)。
图22是根据本公开实施例的防静电电路ASC”的结构的平面图。
作为示例，图22是与图14的平面图相对应的平面图，在下文中，在图22中，描述将集中于防静电电路ASC”的与图14中示出的防静电电路ASC的特征不同的特征。
参照图22，防静电电路ASC”的第一遮光层SHL1”可以不与第一-第二连接电极CNE1-2重叠，并且可以不限定凹槽GV和GV'。第一遮光层SHL1”可以被设置为与至少沟道区CA重叠，以阻挡光入射在半导体层SML的沟道区CA上。
尽管已经描述了本公开实施例，但应当理解的是，本公开不应限于这些实施例，而是本领域的普通技术人员可以在权利要求所要求保护的本公开的精神和范围内进行各种改变和修改。因此，所公开的主题不应限于本文中所描述的任何单个实施例，并且本发明构思的范围应根据权利要求来确定。

Claims (17)

1.一种显示装置，包括：
数据线；
第一电源线；
第二电源线；
像素，设置在显示区中，并且连接到所述数据线、所述第一电源线和所述第二电源线；
晶体管，设置在位于所述显示区周围的非显示区中，并且连接到所述数据线和所述第一电源线；以及
第一遮光层，从所述第二电源线的一部分延伸到所述晶体管，并且设置在所述晶体管上。
2.根据权利要求1所述的显示装置，其中，所述晶体管设置在所述数据线与所述第二电源线之间。
3.根据权利要求1所述的显示装置，其中，所述第一遮光层包括限定在所述第一遮光层的一侧中的至少一个凹槽。
4.根据权利要求3所述的显示装置，其中，所述第一遮光层的所述一侧面对所述数据线。
5.根据权利要求1所述的显示装置，其中，所述第一电源线设置在与所述第二电源线和所述数据线设置在其上的层不同的层上。
6.根据权利要求1所述的显示装置，进一步包括：
层间绝缘层，覆盖所述晶体管；以及
平坦化绝缘层，设置在所述层间绝缘层上，
其中，所述第一电源线设置在所述层间绝缘层上，所述平坦化绝缘层覆盖所述第一电源线，并且所述第二电源线和所述数据线设置在所述平坦化绝缘层上。
7.根据权利要求1所述的显示装置，其中，所述晶体管包括：
半导体层，包括连接到所述数据线的源区、连接到所述第一电源线的漏区以及设置在所述源区和所述漏区之间的沟道区；以及
栅极，设置在所述半导体层上，并且当在平面中观察时，与所述沟道区重叠。
8.根据权利要求7所述的显示装置，其中，当在所述平面中观察时，所述第一遮光层与所述沟道区重叠。
9.根据权利要求7所述的显示装置，进一步包括：
第一金属，设置在所述栅极上，并且连接到所述数据线；以及
第二金属，设置在所述栅极上，并且连接到所述第一电源线。
10.根据权利要求9所述的显示装置，其中，当在所述平面中观察时，所述第一遮光层与所述栅极的一部分以及所述第一金属的一部分和所述第二金属的一部分重叠。
11.根据权利要求7所述的显示装置，进一步包括：
第二遮光层，设置在所述半导体层之下，并且与所述沟道区重叠。
12.根据权利要求11所述的显示装置，其中，所述第二遮光层连接到所述栅极。
13.根据权利要求12所述的显示装置，进一步包括：
连接电极，设置在所述栅极和所述第二遮光层上；以及
绝缘层，设置在所述栅极与所述连接电极之间以及所述第二遮光层与所述连接电极之间，其中，所述连接电极经由限定为穿过所述绝缘层的接触孔连接到所述栅极和所述第二遮光层。
14.根据权利要求13所述的显示装置，其中，当在所述平面中观察时，所述第一遮光层与所述连接电极重叠。
15.根据权利要求13所述的显示装置，其中，当在所述平面中观察时，所述第一遮光层不与所述连接电极重叠。
16.根据权利要求1所述的显示装置，进一步包括：
层间绝缘层，覆盖所述晶体管；以及
平坦化绝缘层，设置在所述层间绝缘层上，
其中，所述第二电源线和所述数据线设置在所述层间绝缘层上，所述平坦化绝缘层覆盖所述第二电源线和所述数据线，并且所述第一电源线设置在所述平坦化绝缘层上。
17.根据权利要求1至16中任一项所述的显示装置，其中，所述第一电源线接收第一电压，并且所述第二电源线接收具有比所述第一电压的电平低的电平的第二电压。
CN202310190157.4A 2022-04-06 2023-03-02 显示装置 Pending CN116896920A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220042870A KR20230144155A (ko) 2022-04-06 2022-04-06 표시 장치
KR10-2022-0042870 2022-04-06

Publications (1)

Publication Number Publication Date
CN116896920A true CN116896920A (zh) 2023-10-17

Family

ID=88239218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310190157.4A Pending CN116896920A (zh) 2022-04-06 2023-03-02 显示装置

Country Status (3)

Country Link
US (1) US20230329046A1 (zh)
KR (1) KR20230144155A (zh)
CN (1) CN116896920A (zh)

Also Published As

Publication number Publication date
KR20230144155A (ko) 2023-10-16
US20230329046A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
KR20170071659A (ko) 플렉서블 디스플레이 장치
US20210320132A1 (en) Display device
CN220476241U (zh) 显示装置
US20220328597A1 (en) Display substrate and display device
CN116896920A (zh) 显示装置
KR20210054122A (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
US20230320148A1 (en) Display device
CN220709648U (zh) 显示装置
US20230363239A1 (en) Display device including light receiving element
US12001238B2 (en) Display device and manufacturing method thereof
US20210397216A1 (en) Display device and manufacturing method thereof
US20240122054A1 (en) Display device
US11450836B2 (en) Display device
US20240074266A1 (en) Display panel and display device
CN218069320U (zh) 像素
EP4235790A2 (en) Display apparatus
US20240188386A1 (en) Display device, display module and manufacturing method thereof
US20220246710A1 (en) Light emitting display device
US20220181413A1 (en) Display device
US20230240103A1 (en) Display panel
US20220367585A1 (en) Display device
EP4206802A1 (en) Display apparatus, and display module and manufacturing method therefor
KR20240082439A (ko) 표시 장치 및 그 제조 방법
KR20210115084A (ko) 표시 장치
KR20240077528A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication