CN116897429A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN116897429A
CN116897429A CN202180001617.3A CN202180001617A CN116897429A CN 116897429 A CN116897429 A CN 116897429A CN 202180001617 A CN202180001617 A CN 202180001617A CN 116897429 A CN116897429 A CN 116897429A
Authority
CN
China
Prior art keywords
conductive
sub
display substrate
line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180001617.3A
Other languages
English (en)
Inventor
王先
赵宇
武晓娟
冯春楠
王建
张勇
冯大伟
岳怀瑞
葛杨
马建威
石磊
李必奇
曲峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116897429A publication Critical patent/CN116897429A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供一种显示基板及显示装置，属于显示技术领域。本公开的显示基板，其具有显示区和环绕显示区的外围区；所述显示区具有功能区和非功能区；所述显示基板包括：衬底基板、多条第一信号、第一层间绝缘层、多条第二信号线、导电网格和辅助功能结构；其中，所述导电网格包括交叉设置、且电连接的多个第一导电结构和多个第二导电结构；所述辅助功能结构包括交叉设置的多条第一导电线和多条第二导电线；所述第一导电线为所述第一导电结构的至少部分结构，且部分所述第一导电结构包括两条所述第一导电线；所述第二导电线为所述第二导电结构的至少部分结构。

Description

显示基板及显示装置 技术领域
本公开属于显示技术领域，具体涉及一种显示基板及显示装置。
背景技术
近场通讯技术(Near Field Communication，NFC)是一种非接触式识别和互联技术，其采用近场磁场通信方式，具有传输距离近，能耗低，信号不易被干扰等特点，可在移动设备、消费类电子产品间进行近距离无线通信。
近场通讯技术已普遍应用于电子设备上进行数据交换，要利用NFC通讯技术，需要在设备上安装通讯天线用于收发电磁波信号，而通讯天线需要占据较大的空间。现有的运用NFC通讯技术的电子设备，大多是通过将独立的NFC通讯模块，外置于电子设备的主板上，因此，需要占据较大的空间，不利于设备的轻薄化设计。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板及显示装置。
第一方面，本公开实施例提供一种显示基板，其具有显示区和环绕显示区的外围区；所述显示区具有功能区和非功能区；所述显示基板包括：
衬底基板；
多条第一信号线，设置在所述衬底基板上，且位于所述显示区和所述外围区；所述多条第一信号线沿第一方向延伸，且沿第二方向并排设置；
第一层间绝缘层，设置在所述多条第一信号线背离所述衬底基板的一侧；
多条第二信号线，设置在所述第一层间绝缘层背离所述衬底基板上，且位于所述显示区和所述外围区；所述多条第二信号线沿所述第二方向延伸，且沿所述第一方向并排设置；
导电网格，设置在衬底基板上；所述导电网格包括交叉设置、且电连接 的多个第一导电结构和多个第二导电结构；所述第一导电结构和所述第二导电结构均设置在所述显示区和所述外围区；一条所述第一导电结构与一条所述第一信号线在所述衬底基板上的正投影至少部分重叠；一条所述第二导电结构和一条所述第二信号线在所述衬底基板上的正投影至少部分重叠；
辅助功能结构，设置在所述衬底基板上，且至少位于所述显示区；其中，所述辅助功能结构包括交叉设置的多条第一导电线和多条第二导电线；所述第一导电线为所述第一导电结构的至少部分结构，且部分所述第一导电结构包括两条所述第一导电线；所述第二导电线为所述第二导电结构的至少部分结构。
其中，所述显示基板还包括多个子像素；在所述第一方向并排设置的所述子像素形成第一像素组，在所述第二方向并排设置的第二子像素形成第二像素组；
两相邻设置的所述第一像素组之间设置有一个所述第一导电结构；两相邻设置的所述第二像素组之间设置有一个所述第二导电结构。
其中，所述第一信号线为栅线，所述第二信号线为数据线；位于同一所述第一像素组中的所述子像素由同一所述栅线控制，位于同一第二像素组中的所述子像素由同一所述数据线写入数据电压信号。
其中，所述显示基板还包括多个子像素；在所述第一方向并排设置的所述子像素形成第一像素组，在所述第二方向并排设置的第二子像素形成第二像素组；位于同一所述第二像素组中的各个所述子像素的颜色相同，且沿所述第一方向并排设置的每N个子像素构成一像素单元，N≥2；所述N为整数；沿所述第二方向并排设置的所述像素单元形成一像素单元组；
两相邻设置的所述第一像素组之间设置有一个所述第一导电结构；每个像素单元组内设置有一个所述第二导电结构。
其中，所述像素单元中的所述N个子像素包括红色子像素、绿色子像素和蓝色子像素；所述第二导电结构位于所述红色子像素和所述绿色子像素之间。
其中，所述第一信号线为栅线，所述第二信号线为触控信号线。
其中，所述显示基板还包括多条数据线；位于同一所述第一像素组中的所述子像素由同一所述栅线控制，位于同一第二像素组中的所述子像素由同一所述数据线写入数据电压信号。
其中，所述子像素包括薄膜晶体管、像素电极和公共电极；同一所述第一像素组中的所述薄膜晶体管的栅极连接同一条所述栅线；同一所述第二像素组中的所述薄膜晶体管的源极连接同一条数据线；任一所述子像素中的所述薄膜晶体管的漏极与所述像素电极直接连接；
所述导电网格设置在所述薄膜晶体管靠近所述衬底基板的一侧，且在所述导电网格与所述薄膜晶体管的栅极所在层之间设置有第二层间绝缘层；
在所述像素电极所在层背离所述衬底基板的一侧设置有第三层间绝缘层，所述公共电极设置在所述第三层间绝缘层背离所述衬底基板的一侧。
其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的第一短接条、第二短接条、第一转接电极、第二转接电极、第一连接电极和第二连接电极；
所述第一短接条和所述第二短接条与所述辅助功能结构同层设置；所述第一短接条将所述辅助功能结构的第一端部的第二导电线短接；所述第二短接条将所述辅助功能结构的第二端部的第二导电线短接；
所述第一转接电极和所述第二转接电极与所述栅线同层设置，所述第一转接电极通过贯穿所述第二层间绝缘层的过孔与所述第一短接条电连接，所述第二转接电极通过贯穿所述第二层间绝缘层的过孔与所述第二短接条电连接；
所述第一连接电极和所述第二连接电极与所述公共电极同层设置，所述第一连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与所述第一转接电极电连接，所述第二连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与所述第二转接电极电连接。
其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的多个第一短接条、多个第二短接条、多个第一转接电极、多个第二转接电极、多个第一连接电极和多个第二连接电极；
多个所述第一短接条和多个所述第二短接条与所述辅助功能结构同层设置；一个所述第一短接条将所述辅助功能结构的第一端部的相邻设置的多个第二导电线短接；一个所述第二短接条将所述辅助功能结构的第二端部的相邻设置的多个第二导电线短接；
多个所述第一转接电极和多个所述第二转接电极与所述栅线同层设置，一个所述第一转接电极通过贯穿所述第二层间绝缘层的过孔与一个所述第一短接条电连接，一个所述第二转接电极通过贯穿所述第二层间绝缘层的过孔与一个所述第二短接条电连接；
多个所述第一连接电极和多个所述第二连接电极与所述公共电极同层设置，一个所述第一连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与一个所述第一转接电极电连接，一个所述第二连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与一个所述第二转接电极电连接。
其中，所述子像素包括薄膜晶体管、像素电极和公共电极；同一所述第一像素组中的所述薄膜晶体管的栅极连接同一条所述栅线；同一所述第二像素组中的所述薄膜晶体管的源极连接同一条数据线；在所述薄膜晶体管的源极和漏极所在层上方设置第二层间绝缘层；任一所述子像素中的所述的薄膜晶体管的漏极通过贯穿第二层间绝缘层的过孔与所述像素电极电连接；
所述导电网格设置在所述第二层间绝缘层背离所述衬底基板的一侧；
在所述像素电极所在层背离所述衬底基板的一侧设置有第三层间绝缘层，所述公共电极设置在所述第三层间绝缘层背离所述衬底基板的一侧。
其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板 还包括位于所述外围区的第一短接条、第二短接条、第一连接电极和第二连接电极；
所述第一短接条和所述第二短接条与所述辅助功能结构同层设置；所述第一短接条将所述辅助功能结构的第一端部的第二导电线短接；所述第二短接条将所述辅助功能结构的第二端部的第二导电线短接；
所述第一连接电极和所述第二连接电极与所述公共电极同层设置，所述第一连接电极通过贯穿所述第三层间绝缘层的过孔与所述第一短接条电连接，所述第二连接电极通过贯穿所述第三层间绝缘层的过孔与所述第二短接条电连接。
其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的多个第一短接条、多个第二短接条、多个第一连接电极和多个第二连接电极；
多个所述第一短接条和多个所述第二短接条与所述辅助功能结构同层设置；一个所述第一短接条将所述辅助功能结构的第一端部的相邻设置的多个第二导电线短接；一个所述第二短接条将所述辅助功能结构的第二端部的相邻设置的多个第二导电线短接；
多个所述第一连接电极和多个所述第二连接电极与所述公共电极同层设置，一个所述第一连接电极通过贯穿所述第三层间绝缘层的过孔与一个所述第一短接条电连接，一个所述第二连接电极通过贯穿所述第三层间绝缘层的过孔与一个所述第二短接条电连接。
其中，任一所述第一导电结构上具有多个第一开口，一个所述第一开口在所述衬底基板上的正投影覆盖一个所述薄膜晶体管的有源层在所述衬底基板上的正投影。
其中，所述显示区包括至少一个第一区域和至少一个第二区域；一个所述辅助功能结构位于一个所述第一区域内；
所述显示基板还包括：
多条第三导电线和多条第四导电线，设置在所述衬底基板上，且位于所述第二区域和所述外围区；所述多条第三导电线和多条第四导电线交叉设置，且一条第三导电线为一个所述第一导电结构的至少部分结构；一条第四导电线位于一个所述第二导电结构的部分结构；一个所述第二导电结构中的所述第四导线与所述第二导电线之间的距离为2μm-6μm。
其中，所述显示基板还包括：
信号引入线，设置在所述衬底基板上，且位于外围区；所述第三导电线与所述信号引入线电连接；和/或，
所述第四导电线与所述信号引入线电连接。
其中，所述辅助功能结构包括至少一个线圈部；所述线圈部至少包括两个延伸方向不同的子结构；每个所述子结构均包括所述第一导电线和第二导电线。
其中，所述线圈部包括三个子结构，分别为两个第一子结构和一个第二子结构；两个所述第一子结构均沿第二方向沿延伸，且在所述第一方向上并排设置，所述第二子结构连接在两个所述第一子结构之间。
其中，所述显示区包括至少一个第一区域和至少一个第二区域；所述第三导电结构位于所述第一区域；所述第一区域包括非功能区和环绕所述非功能区的功能区；所述线圈部设置在所述功能区；
所述显示基板还包括：交叉设置的多条第五导电线和多条第六导电线，且位于所述非功能区；所述第一导电结构包括所述第五导电线；所述第二导电结构包括所述第六导电线；同一所述第一导电结构中的所述第五导电线与所述第一导电线之间的距离为2μm-6μm；和/或，
同一所述第二导电结构中的所述第六导电线与所述第二导电线之间的距离2μm-6μm。
其中，所述第五导电线包括沿第一方向并排且间隔设置的多个第一子导线；相邻设置的所述第一子导线之间的间隙位于相邻设置的所述子像素之间。
其中，相邻设置的所述第一子导线之间的间隙的宽度为2μm-6μm。
其中，所述显示基板还包括：
信号引入线，设置在所述衬底基板上，且位于外围区；所述信号引入线与所述第一子公共电极线过孔电连接。
其中，所述显示区包括至少一个第一区域和至少一个第二区域；所述辅助功能结构位于所述第一区域；所述第一区域包括非功能区和环绕所述非功能区的功能区；所述功能区包括嵌套设置的子功能区和位于相邻设置的所述子功能区之间的冗余功能区；一个所述子功能区中设置一个所述线圈部；
所述显示基板还包括设置在所述衬底基板上的冗余线圈部；且在一个所述冗余功能区中设置一个所述冗余线圈部；
所述冗余线圈部包括交叉设置的多条第七导电线和多条第八导电线，位于所述冗余功能区；一条所述第七导电线为一个所述第一导电结构的部分结构，一条所述第八导电线为一个所述第二导电结构的部分结构。
其中，同一所述第一导电结构中的第一导电线和与之最近的所述第七导电线之间的距离为2μm-6μm；和/或，
同一所述第二导电结构中的所述第八导电线和与之最近的所述第二导电线之间的距离2μm-6μm。
其中，所述冗余线圈部包括沿第一方向并排设置且第二方向延伸的两个第一子冗余结构，以及沿所述第一方向延伸，且连接在两个所述第一子冗余结构之间的第二子冗余结构；所述第一子冗余结构和所述第二子冗余结构均包括所述第七导电线和所述第八导电线；所述第一冗余结构中的所述第八导电线延伸至所述第二子冗余结构所在区域；所述第二冗余结构中的所述第七导电线延伸至所述第一子冗余结构所在区域；
所述第一子冗余结构中的第七导电线包括沿所述第一方向并排设置的多条第二子导线；相邻设置的所述第二子导线之间的间隙位于相邻设置的所述子像素之间；和/或，
所述第二子冗余结构中的第八导电线包括沿所述第二方向并排设置的 多条第三子导线；相邻设置的所述第三子导线之间的间隙位于相邻设置的所述子像素之间。
其中，相邻设置的所述第二子导线之间的间隙的宽度为2μm-6μm；和/或，
相邻设置的所述第三子导线之间的间隙的宽度为2μm-6μm。
其中，所述显示基板还包括：
信号引入线，设置在所述衬底基板上，且位于外围区；所述第一子冗余结构的所述第八导电线与所述信号引入线电连接；和/或，
所述第二子冗余结构中的第七导电线与所述信号引入线电连接。
其中，所述显示基板还包括设置在所述衬底基板上的连接跳线，所述连接跳线与所述线圈部连接，构成螺旋线圈。
其中，所述显示基板还包括柔性线路板，在所述柔性线路板上设置有连接跳线，所述连接跳线与所述线圈部连接，构成螺旋线圈。
其中，所述第三导电结构包括近场通信天线。
第二方面，本公开实施例提供一种显示装置，其包括上述的任一显示基板。
其中，所述显示装置还包括对盒基板，所述对盒基板上设置有黑矩阵，所述第三导电结构在所述衬底基板上的正投影位于所述黑矩阵在所述衬底基板上的正投影范围之内。
附图说明
图1为一种示例性的显示基板的示意图。
图2为图1所示的显示基板的A-A＇的截面图。
图3为本公开实施例的一种显示基板的示意图。
图4为本公开实施例的显示基板中的导电网格的示意图。
图5为本公开实施例的一种显示基板的版图。
图6为图5所示的显示基板的B-B＇的截面图。
图7为本公开实施例的显示基板的外围区的局部俯视图。
图8为图7的D-D＇的截面图。
图9为本公开实施例的一种显示基板的版图。
图10为图9的C-C＇的截面图。
图11为本公开实施例的另一种显示基板的截面图。
图12为本公开实施例的导电结构的部分示意图。
图13为图11所示的显示基板的外围区的局部截面图。
图14为本公开实施例的显示基板的另一种截面图。
图15为本公开实施例的显示基板的版图的部分位置示意图。
图16为本公开实施例的显示基板中的一种近场通信天线的示意图。
图17为本公开实施例的显示基板的版图的部分位置的示意图。
图18为本公开实施例的显示基板中的非功能区的布线示意图。
图19为本公开实施例的另一种显示基板的示意图。
图20为图19所示的显示基板中的近场通信天线的示意图。
图21为图19所示的显示基板中的冗余功能区中的布线示意图。
图22为本公开实施例的另一种显示基板的示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限 制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
需要说明的是，本公开实施例提供一种显示基板及显示装置。该显示装置可以为液晶显示装置(Liquid Crystal Display)也可以为有机电致发光二极管OLED(Organic Light-Emitting Diode)显示装置。当然，还可以是其他类型的显示装置，在此不一一列举。在本公开实施例中以显示装置为液晶显示装置为例进行描述。其中，液晶显示装置包括相对设置的显示基板和对盒基板，以及设置在显示基板和对盒基板之间的液晶层。其中所采用的显示基板可以为阵列基板，也可以是COA基板(Color On Array)。当显示基板为阵列基板时，对盒基板则包括彩膜层；当显示基板为COA基板时，则无需在对盒基板上设置彩膜层。在本公开实施例中，以显示基板为阵列基板为例进行说明。
图1为一种示例性的显示基板的示意图；如图1所示，该显示基板具有显示区Q1和环绕显示区Q1的外围区Q2；外围区Q2包括位于显示区Q1一侧的第一焊盘区Q21。该显示基板包括衬底基板10，设置在该衬底基板10上的多条栅线GL和多条数据线DL，以及由栅线GL和数据线DL交叉设置所限定出的多个子像素。其中，多条栅线GL沿第一方向X延伸，且沿第二方向Y并排设置；多条数据线DL沿第二方向Y延伸，且沿第一方向X并排设置；沿第一方向X并排设置的多个子像素01形成一第一像素组；沿第二方向Y并排设置的多个子像素01形成一第二像素组。每个子像素至少包括薄膜晶体管20、像素电极30和公共电极40。位于同一第一像素组中的各子像素01中的薄膜晶体管20的栅极连接同一条栅线GL；位于同一第二像素组中的各子像素中的薄膜晶体管20的源极连接同一条数据线DL。图2为图1所示的显示基板的A-A＇的截面图；如图2所示，子像素01中的薄 膜晶体管20包括沿背离衬底基板10方向依次设置的栅极、有源层、源极和漏极。薄膜晶体管20的漏极与像素电极30连接。在栅极和有源层所在层之间设置第一层间绝缘层50(用作栅极绝缘层)，像素电极30位于第一层间绝缘层50背离衬底基板10的一侧；在薄膜晶体管20的源极和漏极、像素电极30背离衬底基板10的一侧覆盖有第三层间绝缘层60，公共电极40形成在第三层间绝缘层60背离衬底基板10的一侧。其中，像素电极30采用板状电极，公共电极40采用狭缝电极。
需要说明的是，本公开实施例中所谓第一方向X和第二方向Y并非是指直线延伸的方向，而是指某一结构的走向或者某一结构的长度方向。图2中仅以薄膜晶体管20为底栅型薄膜晶体管20为例，这并不构成对本公开实施例保护范围的限制。薄膜晶体管20也可以采用顶栅型薄膜晶体管20。另外，在本公开实施例中，各子像素01中的均包括像素电极30和公共电极40，在一些示例中，公共电极40也可以设置在彩膜基板，例如TN模式的显示装置，因此公共电极40设置在显示基板上也并不构成对本公开实施例保护范围的限制。在本公开实施例中仅以像素电极30和公共电极40均设置在显示基板为例进行说明。
另外，显示基板包括呈阵列排布的多个像素单元100，每个像素单元100包括N个子像素，N≥2，且N为整数。在本公开实施例中以一个像素单元中包括三个子像素，也即N＝3为例。例如每个像素单元包括红色子像素、绿色子像素和蓝色子像素。在该种情况下，可以是位于同一列的子像素的发光颜色相同。
针对上述显示基板，在本公开实施例中通过在其中集成辅助功能结构，以实现显示以外的附加功能，例如信号的收发功能等。在下述描述中以辅助功能结构为近场通信天线的线圈部为例，但应当理解的是，这并不构成对本公开实施例保护范围的限制。
第一方面，图3为本公开实施例的一种显示基板的示意图；图4为本公开实施例的显示基板中的导电网格的示意图；如图3和4所示，本公开实施例提供一种显示基板，其具有显示区Q1和环绕显示区Q1的外围区Q2；该 显示基板包括衬底基板10、多条第一信号线、第一层间绝缘层50、多条第二信号线、导电网格和近场通信天线的线圈部70。其中，各第一信号线均设置在衬底基板10上，且位于显示区Q1和外围区Q2。各第一信号线沿第一方向X延伸，且沿第二方向Y并排设置。第一层间绝缘层50设置在第一信号线所在层背离衬底基板10的一侧，第二信号线位于第一层间绝缘层50背离衬底基板10的一侧。各第二信号线沿第二方向Y延伸，且沿第一方向X并排设置。导电网格设置在衬底基板10上；该导电网格包括交叉设置、且电连接的多个第一导电结构700和多个第二导电结构800；一条第一导电结构700与一条第一信号线在衬底基板10上的正投影至少部分重叠，一条第二导电结构800与一条第二信号线在衬底基板10上的正投影至少部分重叠。近场通信天线的线圈部70设置在衬底基板10上，且至少位于显示区Q1；其中，近场通信天线可以包括至少一个线圈部70，该线圈部70包括交叉设置的多条第一导电线701和多条第二导电线702；第一导电线701为第一导电结构700的至少部分结构，且部分所述第一导电结构700包括两条第一导电线701；第二导电线702为第二导电结构800的至少部分结构。
需要说明的是，本公开实施例的显示基板的外围区Q2具有在第二方向Y上相对设置的第一焊盘区Q21和第二焊盘区Q22。近场通信天线的线圈部70可以设置在显示区Q1靠近第一焊盘区Q21和/或第二焊盘区Q22的一侧，以便于线圈部70的端部与驱动芯片(IC)或者柔性线路板的绑定。图3中仅以线圈部70设置在显示区Q1靠近第二焊盘区Q22的一侧为例，但不构成对本公开实施例保护范围的限制。本公开实施例中，之所以在部分第一导电结构700包括两条第一导电线701，是为了能够形成弯折图形，以形成线圈部70。当近场通信天线仅包括一个线圈部70时，该线圈部70的两端与控制电路连接，以形成闭合回路。在该种情况下，外设的磁感应线圈可以与近场通信天线和控制电路内形成感应电流回路，以此完成近场通信。当线圈部70为多个时，则可以通过连接跳线130将多个线圈部70连接，以形成天线线圈，此时近场通信天线的两端连接控制电路，以形成闭合回路，通过外设的磁感应线圈，可在近场通信天线和控制电路内形成感应电流回路，完成 近场通信。具体结构将在下述具体示例中描述。
在本公开实施例中，由于近场通信天线的线圈部70集成在显示区Q1，有利于节约空间，实现显示基板的轻薄化。同时，由于线圈部70由交叉设置的第一导电线701和第二导电线702构成，也即线圈部70为网格结构，因此并不对应用该显示基板的显示装置的显示效果造成影响。同时，由于线圈部70的第一导电线701和第二导电线702分别为导电网格上的第一导电结构700和第二导电结构800的至少部分结构，而导电网格的第一导电结构700和第二导电结构800是位于显示区Q1和外围区Q2的，因此应用该显示基板的显示装置的显示均一性可以得到保证。另外，在本公开实施例中，第一导电结构700和第二导电结构800分别与显示基板上的第一信号线和第二信号线在衬底基板上的正投影重叠，故不会影响显示基板的像素开口率。
在一些示例中，显示基板不仅包括上述结构，而且还包括设置在衬底基板10上的多个子像素。在第一方向X上并排设置的子像素形成第一像素组，在第二方向Y上并排设置的子像素形成第二像素组；至少部分相邻设置的第一像素组之间设置有一个第一导电结构700，至少部分相邻设置的第二像素组之间设置有一个第二导电结构800。例如：任意两相邻的第一像素组之间设置有一个第一导电结构700，任意相邻设置的第二像素组之间设置有一个第二导电结构800。之所以如此设置是因为，相邻设置的第一像素组之间，以及相邻设置的第二像素组之间均为非透光区，因此将第一导电结构700设置在第一像素组之间，将第二导电结构800设置在第二像素组之间不会影响显示基板的像素开口率。
在一些示例中，对应设置的第二信号线和第二导电结构800在衬底基板10上的正投影，在第一方向X上部分重叠，也就是说，对应设置的第二信号线和第二导电结构800在在第一方向X上交错设置，从而避免应用该显示基板的显示面出现显示蓝光的问题。
在一些示例中，第一信号线可以为栅线GL，第二信号线可以为数据线DL。在一些示例中，第二信号线还可以为触控信号线TX，当然，第一信号线也不局限于为栅线GL，第二信号线也不局限于为数据线DL或者触控信 号线TX，在本公开实施例仅以第一信号线为栅线GL，第二信号线为数据线DL；以及，第一信号线为栅线GL，第二信号线为触控信号线TX为例进行描述。以下分别针对这两种情况对本公开实施例的显示基板进行具体说明。
第一种示例，图5为本公开实施例的一种显示基板的版图；图6为图5所示的显示基板的B-B＇的截面图；如图5和6所示，该显示基板中的第一信号线为栅线GL，第二信号线为数据线DL。每个子像素均包括薄膜晶体管20、像素电极30和公共电极40。其中，位于同一第一像素组的子像素的薄膜晶体管20的栅极连接同一条栅线GL，且由该栅线GL提供栅极扫描信号。位于同一第二像素组的子像素的薄膜晶体管20的源极连接同一条数据线DL，且由该数据线提供数据电压信号。每个子像素中的薄膜晶体管20的漏极连接该子像素中的像素电极30。继续参见图6，该显示基板包括衬底基板10，设置在衬底基板10上的导电网格(图中仅示意出第二导电结构800)，设置在导电网格背离衬底基板10一侧的第二层间绝缘层170，设置在第二层间绝缘层170背离衬底基板10一侧的薄膜晶体管20的栅极和栅线GL，且薄膜晶体管20的栅极和与其连接的栅线GL为一体结构，设置在薄膜晶体管20的栅极和栅线GL所在层背离衬底基板10一侧的第一层间绝缘层50，设置在第一层间绝缘层50背离衬底基板10一侧的薄膜晶体管20的有源层，设置在薄膜晶体管20的有源层背离衬底基板一侧的薄膜晶体管20的源极、漏极、数据线DL和像素电极30，薄膜晶体管20的源极和数据线DLD连接，二者为一体结构，薄膜晶体管20的漏极与像素电极30直接连接，像素电极30可以先于薄膜晶体管20的源极和漏极形成，设置在薄膜晶体管20的源极、漏极、数据线DL和像素电极30所在层背离衬底基板10的一侧的第三层间绝缘层60，设置在第三层间绝缘层60背离衬底基板的一侧的公共电极40。其中，导电网格中的第一导电结构700与栅线GL一一对应设置，且对应设置的栅线G和第一导电结构700在衬底基板10上的正投影至少部分重叠。导电网格中的第二导电结构800与数据线DL一一对应设置，且对应设置的第二导电结构800和数据线DL在衬底基板10上的正投影至少部分重叠。在本公开实施例中近场通信天线的线圈部70的第一导电线701为第一 导电结构700至少部分结构，第二导电线702为第二导电部800的至少部分结构，在该种情况下，仅需将第一导电结构700进行断点处理，以分割出第一导电线701，将第二导电结构800进行断点处理，以分割出第二导电线702，该种方式工艺简单。
在一些示例中，子像素中的公共电极40可以复用为触控电极。例如，呈阵列排布的多个子像素中的公共电极40连接为一体结构，并作为一个触控电极，且一个触控电极连接一条触控信号线TX，且触控信号线TX位于相邻设置的第二像素组之间。在该种情况下，显示阶段，给触控信号线TX输入公共电压信号，触控电极作为公共电极。触控阶段，给触控信号线TX输入触控信号，通过读取触控信号线TX输出的信号以确定触控的位置。在一些示例中，触控信号线TX可以与数据线DL同层设置且采用相同的材料，也即二者可以采用一次构图工艺制备，本公开实施例中以触控信号线TX与数据线DL同层设置为例进行说明。另外，还需要说明的是，为避免公共电极影响近场通信天线的信号传输，在公共电极与线圈部70的第一导电线701和第二导电线702对应的位置处可以形成开口。
进一步的，位于同一第二像素组中的各个子像素的颜色相同，相邻设置的第二像素组中的子像素的颜色不同。其中，以显示基板中包括三种颜色的子像素为例，例如：三种颜色的子像素可以分别为红色子像素R、绿色子像素G、蓝色子像素B。沿第一方向X并排设置的每3个子像素构成一个像素单元，也即每个像素单元中包括红色子像素R、绿色子像素G和绿色子像素B。沿第二方向Y并排设置的像素单元形成一像素单元组；每个像素单元组内设置有一条触控信号线TX。例如，在每个像素单元组内设置一个触控信号线TX，该触控信号线位于红色子像素R构成第二像素组与绿色子像素G构成的第二像素组之间。之所以如此设置，是因为红色子像素R的串色风险较大，因此彩膜基板中在对应红色子像素R与绿色子像素G之间位置所形成的黑矩阵的宽度相较其他位置会更宽一些，因此将触控信号线设置在该位置不会影响像素开口率。
在一些示例中，参照图3，近场通信天线具有第一端部703和第二端部 704，第一端部703和第二端部704被配置为与控制电路电连接，以形成闭合回路，通过外设的磁感应线圈，可在近场通信天线和控制电路内形成感应电流回路，完成近场通信。以近场通信天线包括一个线圈部70为例，线圈部70的第一端部分和第二端部则分别用作近场通信天线的第一端部703和第二端部704。控制电路集成在驱动芯片(IC)中。外围区Q2具有至少一个第一连接电极和至少一个第二连接电极，第一连接电极和第二连接电极的数量取决于驱动芯片管脚数量，以便于第一连接电极和第二连接电极与驱动芯片上的管脚电连接，以实现线圈部的第一端部分和第二端部与驱动芯片上的控制电路的电连接。以下分别以第一连接电极和第二连接电极的数量均为一个和多个为例进行说明。
在一个示例中，图7为本公开实施例的显示基板的外围区的局部俯视图；图8为图7的D-D＇的截面图；如图7和8所示，近场通信天线的线圈部70的第一端部和第二端部中的第二导电线702均延伸至外围区Q2，在外围区Q2还设置有一个第一短接条190、一个第二短接条(图中未示)、一个第一转接电极200、一个第二转接电极(图中未示)、一个第一连接电极180和一个第二连接电极(图中未示)；其中，第一短接条190与线圈部70的第一端部处的第二导电线702短接，第二短接条与线圈部70的第二端部处的第二导电线702短接；第一短接条190和第二短接条均与导电网格同层设置且材料相同，故三者可以采用一次构图工艺形成。第一转接电极200、第二转接电极均与栅线GL同层设置，且第一转接电极200通过贯穿第二层间绝缘层170的过孔与第一短接条190电连接，第二转接电极通过贯穿第二层间绝缘层170的过孔与第二短接条电连接。第一连接电极180和第二连接电极均与公共电极40同层设置，第一连接电极180通过贯穿第一层间绝缘层50和第三层间绝缘层60的过孔与第一转接电极200电连接，第二连接电极通过贯穿第一层间绝缘层50和第三层间绝缘层60的过孔与第二转接电极电连接。这样一来，线圈部70的第一端部的各第二导电线702则通过第一短接条190和第一转接电极200实现与第一连接电极180的电连接，同理，线圈部70的第二端部的各第二导电线702则通过第二短接条和第二转接电极实 现与第二连接电极的电连接。
在另一个示例中，近场通信天线的线圈部70的第一端部和第二端部中的第二导电线702均延伸至外围区Q2，在外围区Q2还设置有多个第一短接条190、多个第二短接条、多个第一转接电极200、多个第二转接电极、多个第一连接电极180和多个第二电极电极；其中，与上述结构相同的是，第一短接条190和第二短接条均与导电网格同层设置，第一转接电极200和第二转接电极均与栅线GL同层设置，第一连接电极180和第二连接电极均与公共电极40同层设置。第一短接条190与第一转接电极200一一对应设置设置，第一转接电极190与第一连接电极200一一对应设置；对应设置的第一短接条190和第一转接电极200通过贯穿第二层间绝缘层170的过孔与电连接，对应设置的第一转接电极200和第一连接电极180通过贯穿第一层间绝缘层50和第三层间绝缘层60的过孔电连接。相应的，第二短接条与第二转接电极一一对应设置设置，第二转接电极与第二连接电极一一对应设置；对应设置的第二短接条和第二转接电极通过贯穿第二层间绝缘层170的过孔电连接，对应设置的第二转接电极和第二连接电极通过贯穿第一层间绝缘层50和第三层间绝缘层60的过孔电连接。线圈部70的第一端部中的相邻设置的多条第二导电线702通过一个第一短接条190短接，且不同的第一短接条190所连接的第二导电线702不同。同理，线圈部70的第二端部中的相邻设置的多条第二导电线702通过一个第二短接条短接，且不同的第二短接条所连接的第二导电线702不同。需要说明的是，每个第一短接条190所连接第二导电线702的数量可以相同，也可以不同。例如：第一短接条190的数量为i个，线圈部70的第一端部中的第二导电线702的数量为j条，若j/i为整数，此时每个第一短接条190连接j/i条第二导电线，也即每个第一短接条190所连接的第二导电线702的数量相同；若j/i为非整数，此时每一个第一短接条190连接连接的第二导电线702的数量也可以不同。
第二种示例，图9为本公开实施例的一种显示基板的版图；图10为图9的C-C＇的截面图；如图9和10所示，该显示基板中的第一信号线为栅线GL，第二信号线为触控信号线TX。该显示基板与图5所示的显示基板的结 构大致相同，区别仅在于，导电网格的第二导电结构800与触控信号线TX一一对应设置，且对应设置的第二导电结构800与触控信号线在衬底基板10上的正投影至少部分重叠。对于触控信号线TX的设置位置，以及其他各膜层的位置均与第一种示例相同，故在此不再重复描述。
第三种示例，该显示基板中的第一信号线为栅线，第二信号线数据线。图11为本公开实施例的另一种显示基板的截面图；如图11所示，该显示基板中的子像素的结构和导电网格均与第一种示例相同，区别仅在于膜层的分布不同。具体的，该显示基板包括衬底基板10，设置在衬底基板10上的薄膜晶体管20的栅极和栅线GL，且薄膜晶体管20的栅极和与之连接的栅线GL为一体结构，设置在薄膜晶体管20的栅极和栅线GL所在层背离衬底基板10一侧的第一层间绝缘层50，设置在第一层间绝缘层50背离衬底基板10一侧的薄膜晶体管20的有源层，设置在薄膜晶体管20的有源层背离衬底基板10一侧的薄膜晶体管20的源极、漏极、数据线DL，设置在薄膜晶体管20的源极、漏极、数据线DL所在层上方的第二层间绝缘层170，设置在第二层间绝缘层170背离衬底基板10一侧的导电网格和像素电极30，像素电极30通过贯穿第二层间绝缘层170的过孔与薄膜晶体管20的漏极电连接，设置在导电网格和像素电极30所在层背离衬底基板10的一侧的第三层间绝缘层60，设置在第三层间绝缘层60背离衬底基板的一侧的公共电极40。可以看出的是，在该种显示基板中，由于在像素电极30和薄膜晶体管20的源极和漏极所在层之间设置有第二层绝缘层170，故可以之间将导电网格设置在第二层绝缘层170之上。其中，导电网格中的第一导电结构700与栅线GL一一对应设置，且对应设置的栅线GL和第一导电结构700在衬底基板10上的正投影至少部分重叠。导电网格中的第二导电结构800与数据线DL一一对应设置，且对应设置的第二导电结构800和数据线DL在衬底基板10上的正投影至少部分重叠。在本公开实施例中近场通信天线的线圈部70的第一导电线701为第一导电结构700至少部分结构，第二导电线702为第二导电部800的至少部分结构，在该种情况下，仅需将第一导电结构700进行断点处理，以分割出第一导电线701，将第二导电结构800进行断点处理， 以分割出第二导电线702，该种方式工艺简单。
当然，在该显示基板中还可以与第一种示例相同，实现触控功能，对于触控信号线TX的设置与第一种示例相同，故在此不再重复描述。
在一些示例中，由于薄膜晶体管20的栅极和与之连接栅线GL连接为一体结构，因此二者可以同一张掩膜版并采用构图工艺形成。图12为本公开实施例的导电结构的部分示意图；如图12所示，在本公开实施例中，导电网格的第一导电结构700可以与栅线GL和与该栅线GL电连接的薄膜晶体管20的栅极在衬底基板10上的正投影重叠，但由于薄膜晶体管20的栅极与薄膜晶体管20的有源层在衬底基板10上的正投影重叠，故在第一导电结构700上形成有多个第一开口710，第一开口710与薄膜晶体管20的有源层一一对应设置，且对应设置的第一开口710在衬底基板10上的正投影覆盖薄膜晶体管20的有源层在衬底基板10上的正投影。通过该种方式，可以有效的避免薄膜晶体管20的有源层上方第一导电结构700在进行信号传输时，影响薄膜晶体管20的开关性能。
在一些示例中，近场通信天线具有第一端部和第二端部，第一端部和第二端部被配置为与控制电路电连接，以形成闭合回路，通过外设的磁感应线圈，可在近场通信天线和控制电路内形成感应电流回路，完成近场通信。以近场通信天线包括一个线圈部70为例，线圈部70的第一端部分和第二端部则分别用作近场通信天线的第一端部和第二端部。控制电路集成在驱动芯片(IC)中。外围区具有至少一个第一连接电极和至少一个第二连接电极，第一连接电极和第二连接电极的数量取决于驱动芯片管脚数量，以便于第一连接电极和第二连接电极与驱动芯片上的管脚电连接，以实现线圈部70的第一端部分和第二端部与驱动芯片上的控制电路的电连接。以下分别以第一连接电极和第二连接电极的数量均为一个和多个为例进行说明。
在一个示例中，图13为图11所示的显示基板的外围区的局部截面图；如图13所示，近场通信天线的线圈部70的第一端部和第二端部中的第二导电线均延伸至外围区Q2，在外围区Q2还设置有一个第一短接条190、一个第二短接条(图中未示)、一个第一连接电极180和一个第二电极电极(图 中未示)；其中，第一短接条190与线圈部70的第一端部处的第二导电线702短接，第二短接条与线圈部70的第二端部处的第二导电线短接；第一短接条190和第二短接条均与导电网格同层设置且材料相同，故三者可以采用一次构图工艺形成。第一连接电极180和第二连接电极均与公共电极40同层设置，第一连接电极180通过贯穿第三层间绝缘层60的过孔与第一短接条190电连接，第二连接电极通过贯穿第三层间绝缘层60的过孔与第二短接条电连接。这样一来，线圈部70的第一端部的各第二导电线702则通过第一短接条190实现与第一连接电极180的电连接，同理，线圈部70的第二端部的各第二导电线702则通过第二短接条实现与第二连接电极的电连接。
在另一个示例中，近场通信天线的线圈部70的第一端部和第二端部中的第二导电线702均延伸至外围区Q2，在外围区Q2还设置有多个第一短接条190、多个第二短接条、多个第一连接电极180和多个第二电极电极；其中，与上述结构相同的是，第一短接条190和第二短接条均与导电网格同层设置，第一连接电极180和第二连接电极均与公共电极40同层设置。第一短接条190与第一连接电极180一一对应设置设置；对应设置的第一短接条190和第一连接电极180通过贯穿第三层间绝缘层60的过孔与电连接。相应的，第二短接条与第二连接电极一一对应设置设置；对应设置的第二短接条和第二连接电极通过贯穿第三层间绝缘层60的过孔与电连接。线圈部70的第一端部中的相邻设置的多条第二导电线702通过一个第一短接条190短接，且不同的第一短接条190所连接的第二导电线702不同。同理，线圈部70的第二端部中的相邻设置的多条第二导电线702通过一个第二短接条短接，且不同的第二短接条所连接的第二导电线702不同。需要说明的是，每个第一短接条所连接第二导电线的数量可以相同，也可以不同。例如：第一短接条190的数量为i个，线圈部70的第一端部中的第二导电线702的数量为j条，若j/i为整数，此时每个第一短接条190连接j/i条第二导电线，也即每个第一短接条190所连接的第二导电线702的数量相同；若j/i为非整数，此时每一个第一短接条190连接连接的第二导电线702的数量也可以 不同。
第四种示例，图14为本公开实施例的显示基板的另一种截面图；如图14所示，该显示基板中的第一信号线为栅线，第二信号线为触控信号线。该显示基板与图11所示的显示基板的结构大致相同，区别仅在于，导电网格的第二导电结构800与触控信号线TX一一对应设置，且对应设置的第二导电结构800与触控信号线TX在衬底基板10上的正投影至少部分重叠。对于触控信号线TX的设置位置，以及其他各膜层的位置均与第三种示例相同，故在此不再重复描述。在本公开实施例中，显示区Q1包括至少一个第一区域Q11和第二区域Q12，其中，第一区域Q11被配置设置近场通信天线，且一个第一区域Q11内设置一个近场通信天线的线圈部70。显示区Q1除第一区域Q11外的其他区域则称之为第二区域Q12。外围区Q2包括位于显示区Q1沿第二方向Y两相对侧的第一焊盘区Q21和第二焊盘区Q22。当显示区Q1仅包括一个第一区域Q11时，该第一区域Q11可以设置在第二区域Q12靠近第一焊盘区Q21的一侧，或者位于第二区域Q12靠近第二焊盘区Q22的一侧。这样一来，有助于第一区域Q11内的近场通信天线的线圈部可以与驱动芯片(IC)连接。同理，若显示区Q1包括两个第一区域Q11时，此时，其中的一个第一区域Q11位于第二区域Q12靠近第一焊盘区Q21的一侧，其中的另一个第一区域Q11位于第二区域Q12靠近第二焊盘区Q22的一侧。当然，本公开实施例中的显示基板的显示区Q1中也可以设置更多个第一区域Q11，也即该显示基板中可以集成更多个近场通信天线的线圈部70。在以下描述中仅以，显示基板的显示区Q1中具有一个或者两个第一区域Q11为例进行描述，也即显示基板中集成一个或者两个近场通信天线的线圈部70。
在一些示例中，图15为本公开实施例的显示基板的版图的部分位置示意图；如图4、15所示，显示基板不仅包括包括设置在第一区域Q11的线圈部70，而且还包括设置在第二区域Q12和外围区Q2的多条第三导电线110和多条第四导电线120；多条第三导电线110和多条第四导电线120交叉设置，且一条第三导电线110为一个第一导电结构700的至少部分结构；一条 第四导电线120位于一个第二导电结构800的部分结构。在该种情况下，显示区Q1内均匀分布有第一导电结构700和第二导电结构800，有助于提供显示基板的开口率的均匀性。其中，为避免线圈部70的信号耦合至第二区域Q12，属于同一个第二导电结构800的第二导电线702和第四导电线120断开设置，二者之间的距离L21在2μm-6μm左右，例如二者之间的距离L1为4μm。
进一步的，显示基板不仅包括上述结构还包括位于外围区Q2、设置在衬底基板10上的信号引入线400。当在第二区域Q12设置上述的第三导电线110和第四导电线120时，第三导电线110和/或第四导电线120可以与信号引入线400电连接。其中，信号引入线400给第三导电线110和第四导电线120所提供电压信号取决于驱动芯片在线圈部70在非工作状态时给第一导电线701和第二导电线702所写入的信号，通过给第一导电线701、第二导电线702、第三导电线110和第四导电线120写入相同的信号来保证导电网格的设置对显示基板各个子像素影响的一致性。例如：线圈部70非工作状态时给第一导电线701和第二导电线702所写入的信号为接地信号，此时信号引入线400则为接地信号线，该信号引入线400可以与栅线GL同层设置，第四导电线120与该信号引入线400，避免三导电线110和第四导电线120处于悬置(floting)状态。具体的，若显示基板为图60或者图10所示的显示基板时，第四导电线120则可以通过贯穿第二层间绝缘层170的过孔与信号引入线400电连接。若显示基板为图11或者图14所示的显示基板时，第四导电线120则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与信号引入线电连接。
当然，信号引入线400可以包括沿第一方向延伸的第一子信号引入线和沿第二方向延伸的第二子信号引入线。第一子信号引入线可以与栅线GL同层设置且材料相同，第二子信号引入线则可以与数据线DL同层设置，且材料相同。此时，第一子信号引入线与第二子信号引入线通过贯穿第一层间绝缘层50的过孔电连接。第三导电线110与第二子信号引入线电连接，第四导电线120与第一子信号引入线电连接。具体的，若显示基板为图6或者图 10所示的显示基板时，第三导电线110则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与第二子信号引入线电连接，第四导电线120则可以通过贯穿第二层间绝缘层170的过孔与第一子信号引入线电连接。若显示基板为图11或者图14所示的显示基板时，第三导电线110则可以通过贯穿第二层间绝缘层170的过孔与第二子信号引入线电连接，第四导电线120则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与第一子信号引入线电连接。
需要说明的是，当外围区的轮廓为矩形时，信号引入线400可以包括两条第一子公共电极和两条第二子信号引入线。两条第一子信号引入线在第二方向Y上并排设置，两条第二子信号引入线在第一方向X上并排设置。当第三导电线110与第二子信号引入线连接时，该第三导电线110的两端可以分别连接这两条的第二子信号引入线(第三导电线110的两端分别连接与之最靠近的第一子信号引入线)；当第四导电线120与第一子信号引入线连接时，则通过该第四导电线120背离第一区域Q11的一端连接与之该端最靠近的第二子信号引入线。
在一些示例中，图16为本公开实施例的显示基板中的一种近场通信天线的示意图；如图16所示，近场通信天线可以仅包括一个线圈部70，该线圈部70可以包括至少两个延伸方向不同的子结构，每个所述子结构均包括所述第一导电线701和第二导电线702。例如，线圈部70包括V字型、U字型等等。在本公开实施例中，以线圈部70为U字型为例进行描述。如图16所示，该线圈部70包括两个沿第一方向X并排设置、且沿第二方向Y延伸的第一子结构71，以及一个沿第一方向X延伸，且连接在两个第一子结构71之间的第二子结构72。其中，如图4所示，显示区Q1中的第一区域Q11包括非功能区Q112和环绕非功能区Q112的功能区Q111。线圈部70设置在功能区Q111内。例如：功能区Q111的形状与线圈部70的形状相适配，也即线圈部70为U字型，功能区Q111也呈U字型。在该种情况下，非功能区Q112呈矩形。进一步的，显示基板不仅包括上述结构，还包括位于非功能区Q112、设置在衬底基板10上的交叉设置的多条第五导电线80 和第六导电线90。其中，第五导电线80为第一导电结构700上的部分结构，第六导电线90为第二导电结构800上的部分结构。
在一个示例中，图17为本公开实施例的显示基板的版图的部分位置的示意图；如图4和17所示，贯穿第一区域Q11的多条第一导电结构700中，同时贯穿功能区Q111和非功能区Q112的第一导电结构700均包括第一导电线701和第五导电线80，且第五导电线80和第一导电线701之间的距离L2不小于2μm-6μm；例如，二者之间的距离L22为4μm。也就是说，一条第一导电结构700上的第一导电线701和第五导电线80是断开设置的，且二者之间存在一定间距，通过设置一定的间距，可以有效的避免近场通信天线的上信号耦合至第五导电线80上而影响显示基板的性能。同理，贯穿第一区域Q11的多条第二导电线702中，同时贯穿功能区Q111和非功能区Q112的第二导电结构800均包括第二导电线702和第六导电线90，且第六导电线90和第二导电线702之间的距离不小于2μm-6μm；例如，二者之间的距离为4μm。也就是说，一条第二导电结构800上的第二导电线702和第六导电线90是断开设置的，且二者之间存在一定间距，通过设置一定的间距，可以有效的避免近场通信天线的上信号耦合至第六导电线90上而影响显示基板的性能。
进一步的，图18为本公开实施例的显示基板中的非功能区的布线示意图；如图18所示，为尽可能避免近场通信天线上的信号耦合至非功能区Q112中，在本公开实施例中，第五导电线80采用断线设计。例如：如图17所示，第五导电线80包括沿第一方向X并排且间隔设置的多个第一子导线801；相邻设置的所述第一子导线801之间的间隙位于相邻设置的子像素之间。其中，相邻设置的所述第一子导线801之间的间隙的宽度L3为2μm-6μm；例如该宽度L3为4μm。
当显示基板的外围区Q2设置上述的信号引入线400，非功能区Q112设置第五导电线80和第六导电线90时，第六导电线90可以与信号引入线400电连接。例如：线圈部非工作状态时给第一导电线和第二导电线所写入的信号为接地信号，此时信号引入线400则为接地信号线，该信号引入线 400可以与栅线同层设置，第四导电线120与该信号引入线400，避免五导电线80和第六导电线90处于悬置(floting)状态。具体的，若显示基板为图6或者图10所示的显示基板时，第六导电线90则可以通过贯穿第二层间绝缘层170的过孔与信号引入线电连接。若显示基板为图11或者图14所示的显示基板时，第六导电线90则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与信号引入线电连接。
当然，信号引入线400可以包括沿第一方向X延伸的第一子信号引入线和沿第二方向Y延伸的第二子信号引入线。第一子信号引入线可以与栅线GL同层设置且材料相同，第二子信号引入线则可以与数据线DL同层设置且材料相同。此时，第一子信号引入线与第二子信号引入线通过贯穿第一层间绝缘层50的过孔电连接。第六导电线90与第一子信号引入线电连接。具体的，若显示基板为图6或者图10所示的显示基板时第六导电线90则可以通过贯穿第二层间绝缘层170的过孔与第一子信号引入线电连接。若显示基板为图11或者图14所示的显示基板时，第六导电线90则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与第一子信号引入线电连接。
以上介绍可近场通信天线仅包括一个线圈部70的情况，在一些示例中，近场通信天线中的线圈部70也可为多个，多个线圈部70嵌套设置。图19为本公开实施例的另一种显示基板的示意图；图20为图19所示的显示基板中的近场通信天线的示意图；图21为图19所示的显示基板中的冗余功能区中的布线示意图；如图19-21所示，为便于描述将第一区域Q11内的功能区Q111划分为第一子功能区Q111a和冗余功能区Q111b，其中一个第一子功能区Q111a内设置近场通信天线的一个线圈部70，而两个相邻设置的第一子功能区Q111a之间的区域则为冗余功能区Q111b。第一子功能区Q111a中的线圈部70的结构与上述结构相同，也即包括交叉设置的第一导电线701和第二导电线702。在本公开实施例中，在冗余功能区Q111b中设置有交叉设置的多条第七导电线150和多条第八导电线160；一条第七导电线150为一个第一导电结构700的部分结构，一条第八导电线160为一个第二导电结构800的部分结构。通过该种设置方式，可以保证显示基板上的布线均匀性， 以使显示基板上像素开口率均匀。
进一步的，对于同一第一导电结构700上的第一导电线701和第七导电线150应当是断开设置，而且同一第一导电结构700上的第一导电线701和与之最近的第七导电线150之间的最小距离应当满足第一导电线701上的信号与第七导电线150之间不产生耦合。同理，对于同一第二导电结构800上的第二导电线702和第八导电线160应当是断开设置，而且同一第二导电结构800上的第二导电线702和与之最近的第八导电线160之间的最小距离应当满足第二导电线702上的信号与第八导电线160之间不产生耦合。在一些示例中，同一所述第一导电结构700中的第一导电线701和与之最近的第七导电线150之间的距离为2μm-6μm，例如二者之间距在4μm左右。同一第二导电结构800中的第八导电线160和与之最近的第二导电线702之间的距离2μm-6μm，例如二者之间距在4μm左右。
在一些示例中，当线圈部70采用U字型结构时，第一子功能区Q111a的形状与线圈部70的形状是相适配的，故第一子功能区Q111a的形状同样为U字型，而冗余功能区Q111b位于两个相邻设置的第一子功能区Q111a之间，也即冗余功能区Q111b是由相邻设置的第一子功能区Q111a限定出来的，因此冗余功能区Q111b的形状同样为U字型。与此同时，冗余线圈采用U字型结构。具体的，冗余线圈部包括沿第一方向X并排设置且第二方向Y延伸的两个第一子冗余结构1401，以及沿所述第一方向X延伸，且连接在两个第一子冗余结构1401之间的第二子冗余结构1402；第一子冗余结构1401和第二子冗余结构1402均包括第七导电线150和第八导电线160，且第一子冗余结构1401的第八导电线160与第二子冗余结构1402的第七导电线150交叉设置，且通过贯穿层间绝缘层50的过孔电连接。进一步的，为尽可能避免线圈部70和冗余线圈部之间的信号产生耦合，优选的，对第一子冗余结构1401中的第七导电线150进行断线设计，以及对第二子冗余结构1402中的第八导电线160进行断线设计，避免同一第一导电结构700上的第一导电线701和第七导电线150产生耦合而影响显示基板的正常工作，以及同一第二导电结构800上的第二导电线702和第八导电线160产生 耦合而影响显示基板的正常工作。
具体的，在本公开实施例中，第一子冗余结构1401中的第七导电线150包括沿第一方向X并排设置的多条第二子导线1501；相邻设置的所述第二子导线1501之间的间隙位于相邻设置的子像素之间；同理，第二子冗余结构1402中的第八导电线160包括沿第二方向Y并排设置的多条第三子导线1601；相邻设置的所述第三子导线1601之间的间隙位于相邻设置的子像素之间。
在一些示例中，在上述情况下，对于第一子冗余结构1401中的任一第七导电线150中，相邻设置的第二子导线1501之间的间隙的宽度L4为2μm-6μm，例如二者之间的间隙宽度L4在4μm左右。对于第二子冗余结构1402中的任一第八导电线160，相邻设置的所述第三子导线1601之间的间隙的宽度L25为2μm-6μm，例如二者之间的间隙宽度L5在4μm左右。通过合理的设置第一子冗余结构1401中的第七导电线150上的第二子导线1501之间的间隙，以及第二子冗余结构1402中的第八导电线160上的第三子导线1601之间的间隙可以有效的避免近场通信天线中的相邻线圈部70之间产生耦合。
在一些示例中，当显示基板的外围区Q2设置上述的信号引入线400时，第一子冗余结构1401的第八导电线160和第二子冗余结构1402中的第七导电线150均与信号引入线400电连接。例如：线圈部非工作状态时给第一导电线和第二导电线所写入的信号为接地信号，此时信号引入线400则为接地信号线，该信号引入线400可以与栅线同层设置，第一子冗余结构1401的第八导电线160和第二子冗余结构1402中的第七导电线150均与信号引入线400电连接，避免七导电线150和第八导电线160处于悬置(floting)状态。具体的，若显示基板为图6或者图10所示的显示基板时，第一子冗余结构1401中的第八导电线160和第二子冗余结构1402中的第七导电线150则可以通过贯穿第二层间绝缘层170的过孔与信号引入线电连接。若显示基板为图11或者图14所示的显示基板时，第一子冗余结构1401中的第八导电线160和第二子冗余结构1402中的第七导电线150则可以通过贯穿第一 层间绝缘层50和第二层间绝缘层170的过孔与信号引入线电连接。
当然，信号引入线400可以包括沿第一方向X延伸的第一子信号引入线和沿第二方向Y延伸的第二子信号引入线。第一子信号引入线可以与栅线GL同层设置且材料相同，第二子信号引入线则可以与数据线DL同层设置且材料相同。此时，第一子信号引入线与第二子信号引入线通过贯穿第一层间绝缘层50的过孔电连接。第二子冗余结构1402中的第七导电线150与第二子信号引入线电连接，第一子冗余结构1401中的第八导电线160与第一子信号引入线电连接。具体的，若显示基板为图6或者图10所示的显示基板时，第一子冗余结构1401中的第八导电线160则可以通过贯穿第二层间绝缘层170的过孔与第一子信号引入线电连接，第二子冗余结构1402中的第七导电线150则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与第二子信号引入线电连接。若显示基板为图11或者图14所示的显示基板时，第一子冗余结构1401中的第八导电线160则可以通过贯穿第一层间绝缘层50和第二层间绝缘层170的过孔与第一子信号引入线电连接，第二子冗余结构1402中的第七导电线150则可以通过贯穿第二层间绝缘层170的过孔与第二子信号引入线电连接。
在一些示例中，当近场通信天线中的线圈部70为多个时，此时近场通信天线还包括设置在衬底基板10上的连接跳线130，该连接跳线130与线圈部70连接，构成螺旋线圈。
为了更清楚的理解近场通信天线中的线圈部70和连接跳线130的连接关系，在本公开实施例中以近场天通信天线包括两个线圈部70为例进行说明，近场通信天线中的两个线圈部70中分别称之为第一线圈部70a和第二线圈部70b。如图20所示，第二线圈部70b嵌设在第一线圈部70a内，第一线圈部70a和第二线圈部70b均包括第一端部和第二端部，连接跳线130的两端分别连接第一线圈部70a的第一端部和第二线圈部70b的第二端部。其中，第一线圈部70a的第二端部作为近场通信天线的第一端部，第二线圈部70b的第一端作为近场通信天线的第二端部。此时，近场通信天线的第一端部和第二端部也可以按照上述的方式与第一连接电极和第二连接电极电连 接，以实现近场通信天线与驱动芯片的绑定。
进一步的，近场通信天线中的连接跳线130可以设置外围区Q2，其可以与第一导电结构700同层设置、且采用相同的材料，在该种情况下，第一线圈部70a的第一端位置处的第二导电线702可以通过贯穿层间绝缘层50的过孔与连接跳线130电连接；第二线圈部70b的第二端位置处的第二导电线702可以通过贯穿层间绝缘层50的过孔与连接跳线130电连接。在一些示例中，连接跳线130可以是第一导电结构700上的部分结构。此时，连接跳线130沿第一方向X延伸。当然，在本公开实施例中，连接跳线130也可以设置在外围区Q2域。
在一些示例中，显示基板还可以包括柔性线路板，当近场通信天线中的线圈部70为多个时，近场通信天线的连接跳线130也可以形成在柔性线路板上。当然，驱动芯片也可以设置在柔性线路板上，此时近场通信天线的第一端部和第二端部也可以分别通过第一连接电极和第二连接电极与柔性线路板电连接，以实现近场通信跳线与驱动芯片的电连接。
为了更清楚本公开实施例的显示基板结构，给出三种显示基板的结构示例，具体如下，需要说明的是，下述的三个示例并不构成对本公开实施例保护范围的限制。
第一个示例，如图3所示，显示基板中的显示区Q1包括一个第一区域Q11和第一个第二区域Q12，且第一区域Q11位于第二区域Q12靠近第二焊盘区Q22的一侧。第一区域Q11内设置一个具有一个线圈部70的近场通信天线。第一区域Q11包括非功能区Q112和环绕非功能区Q112的功能区Q111，线圈部70设置在功能区Q111内。线圈部70的具体结构如前所述，故在此不再重复描述。其中，非功能区Q112内设置上述的交叉设置的第五导电线80和第六导电线90；第二区域Q12内上述的交叉设置的第三导电线110和第四导电线120。对于第三导电线110、第四导电线120、第五导电线80和第六导电线90均在上述内容中已进行详细介绍，故在此不再重复描述。
第二个示例，如图19所示，显示基板中的显示区Q1包括一个第一区域 Q11和第一个第二区域Q12，且第一区域Q11位于第二区域Q12靠近第二焊盘区Q22的一侧。第一区域Q11内设置一个具有两个线圈部70的近场通信天线。两个线圈部70分别称之为第一线圈部70a和第二线圈部70b。第一区域Q11包括非功能区Q112和环绕非功能区Q112的功能区Q111；功能区Q111包括两个第一子功能区Q111a和位于两个第一子功能区Q111a之间冗余功能区Q111b；第一线圈部70a和第二线圈部70b分设在两个第一子功能区Q111a内。第一线圈部70a和第二线圈部70b的具体结构如前所述，故在此不再重复描述。其中，冗余功能区Q111b内设置上述的第七导电线150和第八导电线160；非功能区Q112内设置上述的交叉设置的第五导电线80和第六导电线90；第二区域Q12内上述的交叉设置的第三导电线110和第四导电线120。对于第三导电线110、第四导电线120、第五导电线80、第六导电线90、第七导电线150和第八导电线160均在上述内容中已进行详细介绍，故在此不再重复描述。
第三个示例，图22为本公开实施例的另一种显示基板的示意图；如图22所示，显示基板中的显示区Q1包括两个第一区域Q11和第一个第二区域Q12，且两个第一区域Q11中的一者位于第二区域Q12靠近第一焊盘区Q21的一侧，另一者位于第二区域Q12靠近第二焊盘区Q22的一侧。其中，一个第一区域Q11内设置的结构与图3中的结构相同，也即设置具有两个线圈部70的近场通信天线，故在此不再赘述；另一个第一区域Q11内设置结构与图18中的结构相同，也即设置具有一个线圈部70的近场通信天线，故在此不再赘述。第二区域Q12内第二区域Q12内上述的交叉设置的第三导电线110和第四导电线120。对于第三导电线110和第四导电线120均在上述内容中已进行详细介绍，故在此不再重复描述。
第二方面，本公开实施例还提供一种显示装置，其包括上述显示基板、对盒基板。对盒基板上设置有黑矩阵，栅线GL、数据线DL、第一导电结构700和第二导电结构800在衬底基板10上的正投影均位于黑矩阵在衬底上的正投影范围之内。当然，该显示装置还控制电路，控制电路与近场通信天线连接。
该显示装置可以为液晶显示面板、OLED面板、手机、平板电脑、数码相框、导航仪等具有显示功能和通信功能的产品或器件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (32)

  1. 一种显示基板，其具有显示区和环绕显示区的外围区；所述显示区具有功能区和非功能区；所述显示基板包括：
    衬底基板；
    多条第一信号线，设置在所述衬底基板上，且位于所述显示区和所述外围区；所述多条第一信号线沿第一方向延伸，且沿第二方向并排设置；
    第一层间绝缘层，设置在所述多条第一信号线背离所述衬底基板的一侧；
    多条第二信号线，设置在所述第一层间绝缘层背离所述衬底基板上，且位于所述显示区和所述外围区；所述多条第二信号线沿所述第二方向延伸，且沿所述第一方向并排设置；
    导电网格，设置在衬底基板上；所述导电网格包括交叉设置、且电连接的多个第一导电结构和多个第二导电结构；所述第一导电结构和所述第二导电结构均设置在所述显示区和所述外围区；一条所述第一导电结构与一条所述第一信号线在所述衬底基板上的正投影至少部分重叠；一条所述第二导电结构和一条所述第二信号线在所述衬底基板上的正投影至少部分重叠；
    辅助功能结构，设置在所述衬底基板上，且至少位于所述显示区；其中，所述辅助功能结构包括交叉设置的多条第一导电线和多条第二导电线；所述第一导电线为所述第一导电结构的至少部分结构，且部分所述第一导电结构包括两条所述第一导电线；所述第二导电线为所述第二导电结构的至少部分结构。
  2. 根据权利要求1所述的显示基板，其中，所述显示基板还包括多个子像素；在所述第一方向并排设置的所述子像素形成第一像素组，在所述第二方向并排设置的第二子像素形成第二像素组；
    两相邻设置的所述第一像素组之间设置有一个所述第一导电结构；两相邻设置的所述第二像素组之间设置有一个所述第二导电结构。
  3. 根据权利要求2所述的显示基板，其中，所述第一信号线为栅线， 所述第二信号线为数据线；位于同一所述第一像素组中的所述子像素由同一所述栅线控制，位于同一第二像素组中的所述子像素由同一所述数据线写入数据电压信号。
  4. 根据权利要求1所述的显示基板，其中，所述显示基板还包括多个子像素；在所述第一方向并排设置的所述子像素形成第一像素组，在所述第二方向并排设置的第二子像素形成第二像素组；位于同一所述第二像素组中的各个所述子像素的颜色相同，且沿所述第一方向并排设置的每N个子像素构成一像素单元，N≥2；所述N为整数；沿所述第二方向并排设置的所述像素单元形成一像素单元组；
    两相邻设置的所述第一像素组之间设置有一个所述第一导电结构；每个像素单元组内设置有一个所述第二导电结构。
  5. 根据权利要求4所述的显示基板，其中，所述像素单元中的所述N个子像素包括红色子像素、绿色子像素和蓝色子像素；所述第二导电结构位于所述红色子像素和所述绿色子像素之间。
  6. 根据权利要求5所述的显示基板，其中，所述第一信号线为栅线，所述第二信号线为触控信号线。
  7. 根据权利要求6所述的显示基板，其中，所述显示基板还包括多条数据线；位于同一所述第一像素组中的所述子像素由同一所述栅线控制，位于同一第二像素组中的所述子像素由同一所述数据线写入数据电压信号。
  8. 根据权利要求3或7所述的显示基板，其中，所述子像素包括薄膜晶体管、像素电极和公共电极；同一所述第一像素组中的所述薄膜晶体管的栅极连接同一条所述栅线；同一所述第二像素组中的所述薄膜晶体管的源极连接同一条数据线；任一所述子像素中的所述薄膜晶体管的漏极与所述像素电极直接连接；
    所述导电网格设置在所述薄膜晶体管靠近所述衬底基板的一侧，且在所述导电网格与所述薄膜晶体管的栅极所在层之间设置有第二层间绝缘层；
    在所述像素电极所在层背离所述衬底基板的一侧设置有第三层间绝缘 层，所述公共电极设置在所述第三层间绝缘层背离所述衬底基板的一侧。
  9. 根据权利要求8所述的显示基板，其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的第一短接条、第二短接条、第一转接电极、第二转接电极、第一连接电极和第二连接电极；
    所述第一短接条和所述第二短接条与所述辅助功能结构同层设置；所述第一短接条将所述辅助功能结构的第一端部的第二导电线短接；所述第二短接条将所述辅助功能结构的第二端部的第二导电线短接；
    所述第一转接电极和所述第二转接电极与所述栅线同层设置，所述第一转接电极通过贯穿所述第二层间绝缘层的过孔与所述第一短接条电连接，所述第二转接电极通过贯穿所述第二层间绝缘层的过孔与所述第二短接条电连接；
    所述第一连接电极和所述第二连接电极与所述公共电极同层设置，所述第一连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与所述第一转接电极电连接，所述第二连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与所述第二转接电极电连接。
  10. 根据权利要求8所述的显示基板，其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的多个第一短接条、多个第二短接条、多个第一转接电极、多个第二转接电极、多个第一连接电极和多个第二连接电极；
    多个所述第一短接条和多个所述第二短接条与所述辅助功能结构同层设置；一个所述第一短接条将所述辅助功能结构的第一端部的相邻设置的多个第二导电线短接；一个所述第二短接条将所述辅助功能结构的第二端部的相邻设置的多个第二导电线短接；
    多个所述第一转接电极和多个所述第二转接电极与所述栅线同层设置，一个所述第一转接电极通过贯穿所述第二层间绝缘层的过孔与一个所述第 一短接条电连接，一个所述第二转接电极通过贯穿所述第二层间绝缘层的过孔与一个所述第二短接条电连接；
    多个所述第一连接电极和多个所述第二连接电极与所述公共电极同层设置，一个所述第一连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与一个所述第一转接电极电连接，一个所述第二连接电极通过贯穿所述第一层绝缘层和所述第三层间绝缘层的过孔与一个所述第二转接电极电连接。
  11. 根据权利要求3或7所述的显示基板，其中，所述子像素包括薄膜晶体管、像素电极和公共电极；同一所述第一像素组中的所述薄膜晶体管的栅极连接同一条所述栅线；同一所述第二像素组中的所述薄膜晶体管的源极连接同一条数据线；在所述薄膜晶体管的源极和漏极所在层上方设置第二层间绝缘层；任一所述子像素中的所述的薄膜晶体管的漏极通过贯穿第二层间绝缘层的过孔与所述像素电极电连接；
    所述导电网格设置在所述第二层间绝缘层背离所述衬底基板的一侧；
    在所述像素电极所在层背离所述衬底基板的一侧设置有第三层间绝缘层，所述公共电极设置在所述第三层间绝缘层背离所述衬底基板的一侧。
  12. 根据权利要求11所述的显示基板，其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的第一短接条、第二短接条、第一连接电极和第二连接电极；
    所述第一短接条和所述第二短接条与所述辅助功能结构同层设置；所述第一短接条将所述辅助功能结构的第一端部的第二导电线短接；所述第二短接条将所述辅助功能结构的第二端部的第二导电线短接；
    所述第一连接电极和所述第二连接电极与所述公共电极同层设置，所述第一连接电极通过贯穿所述第三层间绝缘层的过孔与所述第一短接条电连接，所述第二连接电极通过贯穿所述第三层间绝缘层的过孔与所述第二短接条电连接。
  13. 根据权利要求11所述的显示基板，其中，所述辅助功能结构具有第一端部和第二端部；所述辅助功能结构的第一端部和第二端部的第二导电线均延伸至所述外围区；所述显示基板还包括位于所述外围区的多个第一短接条、多个第二短接条、多个第一连接电极和多个第二连接电极；
    多个所述第一短接条和多个所述第二短接条与所述辅助功能结构同层设置；一个所述第一短接条将所述辅助功能结构的第一端部的相邻设置的多个第二导电线短接；一个所述第二短接条将所述辅助功能结构的第二端部的相邻设置的多个第二导电线短接；
    多个所述第一连接电极和多个所述第二连接电极与所述公共电极同层设置，一个所述第一连接电极通过贯穿所述第三层间绝缘层的过孔与一个所述第一短接条电连接，一个所述第二连接电极通过贯穿所述第三层间绝缘层的过孔与一个所述第二短接条电连接。
  14. 根据权利要求8-13中任一项所述的显示基板，其中，任一所述第一导电结构上具有多个第一开口，一个所述第一开口在所述衬底基板上的正投影覆盖一个所述薄膜晶体管的有源层在所述衬底基板上的正投影。
  15. 根据权利要求1-14中任一项所述的显示基板，其中，所述显示区包括至少一个第一区域和至少一个第二区域；一个所述辅助功能结构位于一个所述第一区域内；
    所述显示基板还包括：
    多条第三导电线和多条第四导电线，设置在所述衬底基板上，且位于所述第二区域和所述外围区；所述多条第三导电线和多条第四导电线交叉设置，且一条第三导电线为一个所述第一导电结构的至少部分结构；一条第四导电线位于一个所述第二导电结构的部分结构；一个所述第二导电结构中的所述第四导线与所述第二导电线之间的距离为2μm-6μm。
  16. 根据权利要求15所述的显示基板，其中，所述显示基板还包括：
    信号引入线，设置在所述衬底基板上，且位于外围区；所述第三导电线与所述信号引入线电连接；和/或，
    所述第四导电线与所述信号引入线电连接。
  17. 根据权利要求2-14中任一项所述的显示基板，其中，所述辅助功能结构包括至少一个线圈部；所述线圈部至少包括两个延伸方向不同的子结构；每个所述子结构均包括所述第一导电线和第二导电线。
  18. 根据权利要求17所述的显示基板，其中，所述线圈部包括三个子结构，分别为两个第一子结构和一个第二子结构；两个所述第一子结构均沿第二方向沿延伸，且在所述第一方向上并排设置，所述第二子结构连接在两个所述第一子结构之间。
  19. 根据权利要求18所述的显示基板，其中，所述显示区包括至少一个第一区域和至少一个第二区域；所述第三导电结构位于所述第一区域；所述第一区域包括非功能区和环绕所述非功能区的功能区；所述线圈部设置在所述功能区；
    所述显示基板还包括：交叉设置的多条第五导电线和多条第六导电线，且位于所述非功能区；所述第一导电结构包括所述第五导电线；所述第二导电结构包括所述第六导电线；同一所述第一导电结构中的所述第五导电线与所述第一导电线之间的距离为2μm-6μm；和/或，
    同一所述第二导电结构中的所述第六导电线与所述第二导电线之间的距离2μm-6μm。
  20. 根据权利要求19所述显示基板，其中，所述第五导电线包括沿第一方向并排且间隔设置的多个第一子导线；相邻设置的所述第一子导线之间的间隙位于相邻设置的所述子像素之间。
  21. 根据权利要求20所述的显示基板，其中，相邻设置的所述第一子导线之间的间隙的宽度为2μm-6μm。
  22. 根据权利要求20所述的显示基板，其中，所述显示基板还包括：
    信号引入线，设置在所述衬底基板上，且位于外围区；所述信号引入线与所述第一子公共电极线过孔电连接。
  23. 根据权利要求18所述的显示基板，其中，所述显示区包括至少一 个第一区域和至少一个第二区域；所述辅助功能结构位于所述第一区域；所述第一区域包括非功能区和环绕所述非功能区的功能区；所述功能区包括嵌套设置的子功能区和位于相邻设置的所述子功能区之间的冗余功能区；一个所述子功能区中设置一个所述线圈部；
    所述显示基板还包括设置在所述衬底基板上的冗余线圈部；且在一个所述冗余功能区中设置一个所述冗余线圈部；
    所述冗余线圈部包括交叉设置的多条第七导电线和多条第八导电线，位于所述冗余功能区；一条所述第七导电线为一个所述第一导电结构的部分结构，一条所述第八导电线为一个所述第二导电结构的部分结构。
  24. 根据权利要求23所述的显示基板，其中，同一所述第一导电结构中的第一导电线和与之最近的所述第七导电线之间的距离为2μm-6μm；和/或，
    同一所述第二导电结构中的所述第八导电线和与之最近的所述第二导电线之间的距离2μm-6μm。
  25. 根据权利要求23所述的显示基板，其中，所述冗余线圈部包括沿第一方向并排设置且第二方向延伸的两个第一子冗余结构，以及沿所述第一方向延伸，且连接在两个所述第一子冗余结构之间的第二子冗余结构；所述第一子冗余结构和所述第二子冗余结构均包括所述第七导电线和所述第八导电线；所述第一冗余结构中的所述第八导电线延伸至所述第二子冗余结构所在区域；所述第二冗余结构中的所述第七导电线延伸至所述第一子冗余结构所在区域；
    所述第一子冗余结构中的第七导电线包括沿所述第一方向并排设置的多条第二子导线；相邻设置的所述第二子导线之间的间隙位于相邻设置的所述子像素之间；和/或，
    所述第二子冗余结构中的第八导电线包括沿所述第二方向并排设置的多条第三子导线；相邻设置的所述第三子导线之间的间隙位于相邻设置的所述子像素之间。
  26. 根据权利要求25所述的显示基板，其中，相邻设置的所述第二子导线之间的间隙的宽度为2μm-6μm；和/或，
    相邻设置的所述第三子导线之间的间隙的宽度为2μm-6μm。
  27. 根据权利要求25所述的显示基板，其中，所述显示基板还包括：
    信号引入线，设置在所述衬底基板上，且位于外围区；所述第一子冗余结构的所述第八导电线与所述信号引入线电连接；和/或，
    所述第二子冗余结构中的第七导电线与所述信号引入线电连接。
  28. 根据权利要求23所述的显示基板，其中，所述显示基板还包括设置在所述衬底基板上的连接跳线，所述连接跳线与所述线圈部连接，构成螺旋线圈。
  29. 根据权利要求23所述的显示基板，其中，所述显示基板还包括柔性线路板，在所述柔性线路板上设置有连接跳线，所述连接跳线与所述线圈部连接，构成螺旋线圈。
  30. 根据权利要求1-29中任一项所述的显示基板，其中，所述第三导电结构包括近场通信天线。
  31. 一种显示装置，其包括权利要求1-30中任一项所述的显示基板。
  32. 根据权利要求31所述的显示装置，其中，所述显示装置还包括对盒基板，所述对盒基板上设置有黑矩阵，所述第三导电结构在所述衬底基板上的正投影位于所述黑矩阵在所述衬底基板上的正投影范围之内。
CN202180001617.3A 2021-06-24 2021-06-24 显示基板及显示装置 Pending CN116897429A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/102063 WO2022266929A1 (zh) 2021-06-24 2021-06-24 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN116897429A true CN116897429A (zh) 2023-10-17

Family

ID=84545103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180001617.3A Pending CN116897429A (zh) 2021-06-24 2021-06-24 显示基板及显示装置

Country Status (3)

Country Link
US (1) US20240170495A1 (zh)
CN (1) CN116897429A (zh)
WO (1) WO2022266929A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527940B (zh) * 2017-08-24 2020-01-10 京东方科技集团股份有限公司 背板及其制造方法
KR20200097373A (ko) * 2019-02-07 2020-08-19 삼성디스플레이 주식회사 양자점 색 변환 필터를 구비하는 유기발광 표시장치
WO2020220201A1 (zh) * 2019-04-29 2020-11-05 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
CN111258459B (zh) * 2020-03-31 2022-10-11 厦门天马微电子有限公司 显示模组、其驱动方法及显示装置
CN111430443A (zh) * 2020-04-29 2020-07-17 武汉华星光电半导体显示技术有限公司 一种有机发光显示器及其制造方法
CN112462560B (zh) * 2020-10-29 2023-04-07 北京京东方光电科技有限公司 显示基板、显示面板和显示装置
US20240210773A1 (en) * 2021-06-24 2024-06-27 Beijing Boe Optoelectronics Technology Co., Ltd. Display substrate and display apparatus

Also Published As

Publication number Publication date
WO2022266929A1 (zh) 2022-12-29
US20240170495A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
CN112466209B (zh) 显示面板和显示装置
CN110931515B (zh) 一种阵列基板、显示面板以及显示装置
CN111427208B (zh) 一种阵列基板、显示面板及显示装置
CN108363254B (zh) 一种阵列基板、显示面板和显示装置
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
CN113917744B (zh) 显示基板及显示装置
CN112462560A (zh) 显示基板、显示面板和显示装置
CN114342368A (zh) 显示基板、显示装置
US10928696B2 (en) Wiring substrate and display panel
CN114446260B (zh) 一种阵列基板及显示装置
US11387310B2 (en) Array substrate with connection portion connecting power bus and power line and display panel
CN109061972B (zh) 一种显示面板
CN113725236A (zh) 一种显示基板及显示装置
CN113228146B (zh) 一种显示基板及其制作方法、显示装置
CN113835259B (zh) 显示基板及显示装置
CN116897429A (zh) 显示基板及显示装置
CN115244454B (zh) 显示基板和显示面板
CN114122011A (zh) 显示面板及显示装置
CN115210879A (zh) 显示面板及显示装置
CN217506872U (zh) 一种显示面板、显示屏及电子设备
CN117940840A (zh) 显示基板及其制备方法、显示装置
CN117940843A (zh) 显示基板及其制备方法、显示装置
CN117751702A (zh) 一种显示面板、显示屏及电子设备
CN116209323A (zh) 显示面板及显示装置
CN115552626A (zh) 显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination