CN117940843A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN117940843A
CN117940843A CN202280002863.5A CN202280002863A CN117940843A CN 117940843 A CN117940843 A CN 117940843A CN 202280002863 A CN202280002863 A CN 202280002863A CN 117940843 A CN117940843 A CN 117940843A
Authority
CN
China
Prior art keywords
antenna
sub
display substrate
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002863.5A
Other languages
English (en)
Inventor
于志强
冯大伟
赵宇
武晓娟
冯春楠
李必奇
王建
毕谣
段金帅
王家星
柳峰
陈翠玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117940843A publication Critical patent/CN117940843A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制备方法、显示装置，该显示基板包括衬底基板(101)、像素驱动电路层(102)以及天线层(103)，像素驱动电路层(102)设置在衬底基板(101)上，包括薄膜晶体管(TFT)以及多条信号线，天线层(103)设置在像素驱动电路层(102)的远离衬底基板(101)的一侧，包括第一天线设置区域(103A)，第一天线设置区域(103A)包括由多条第一天线走线(1031)形成的第一天线网络。该显示基板中的第一天线网络可以在显示基板的制程中形成，并且采用独立的导电层制作，可以具有更好的天线性能。

Description

显示基板及其制备方法、显示装置 技术领域
本公开的实施例涉及一种显示基板及其制备方法、显示装置。
背景技术
近年来，近场通信(Near Field Communication，NFC)技术是一种新兴技术，使用NFC技术的设备之间可以在彼此靠近的情况下利用非接触式射频识别(RFID)及互连互通技术进行数据交换，在门禁、公交、移动支付和防伪等领域用着广泛的应用。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括衬底基板、像素驱动电路层以及天线层，像素驱动电路层设置在所述衬底基板上，包括薄膜晶体管以及多条信号线，天线层设置在所述像素驱动电路层的远离所述衬底基板的一侧，包括第一天线设置区域，所述第一天线设置区域包括由多条第一天线走线形成的第一天线网络。
例如，本公开至少一实施例提供的显示基板中，所述薄膜晶体管包括栅极、第一源漏电极以及第二源漏电极，所述多条信号线包括与所述第一源漏电极电连接且大致沿第一方向延伸的第一信号线，所述多条第一天线走线包括大致沿所述第一方向延伸的第一子走线，在垂直于所述衬底基板的方向上，所述第一信号线与所述第一子走线至少部分交叠。
例如，本公开至少一实施例提供的显示基板中，所述第一子走线的线宽小于或者等于所述第一信号线的线宽。
例如，本公开至少一实施例提供的显示基板中，所述多条信号线还包括与所述栅极电连接且大致沿不同于所述第一方向的第二方向延伸的第二信号线，所述多条第一天线走线包括大致沿所述第二方向延伸的第二子走线，所述第一子走线与所述第二子走线电连接，以形成所述第一天线网络。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底 基板的方向上，所述第二信号线与所述第二子走线不交叠。
例如，本公开至少一实施例提供的显示基板中，所述第一子走线在所述薄膜晶体管的位置包括避让部分，且所述避让部分在垂直于所述衬底基板的方向上与所述第二信号线交叠。
例如，本公开至少一实施例提供的显示基板中，所述显示基板具有阵列排布为多行多列的多个子像素，所述多个子像素包括在垂直于所述衬底基板的方向上与所述第一天线设置区域交叠的多个第一子像素，所述多个第一子像素的每个在所述衬底基板上的正投影均与所述多条第一天线走线在所述衬底基板上的正投影交叠。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的方向上，所述多条第一天线走线的厚度为200纳米-400纳米。
例如，本公开至少一实施例提供的显示基板中，所述多条第一天线走线包括依次叠层的第一子层、第二子层以及第三子层，所述第二子层的材料包括铝，所述第一子层和所述第三子层的材料包括钼或者钛。
例如，本公开至少一实施例提供的显示基板还包括：隔垫物，设置在所述天线层的远离所述衬底基板的一侧，其中，在垂直于所述衬底基板的方向上，所述隔垫物与所述薄膜晶体管交叠，所述多条第一天线走线与所述隔垫物不交叠。
例如，本公开至少一实施例提供的显示基板中，所述隔垫物在所述衬底基板上的正投影与所述多条第一天线走线在所述衬底基板上的正投影的间隔不小于5微米。
例如，本公开至少一实施例提供的显示基板还包括栅绝缘层以及像素电极；其中，所述栅绝缘层设置在所述栅极的远离所述衬底基板的一侧，所述像素电极、所述第一源漏电极以及所述第二源漏电极设置在所述栅绝缘层的远离所述衬底基板的一侧，所述第二源漏电极与所述像素电极搭接。
例如，本公开至少一实施例提供的显示基板还包括：第一钝化层，设置在所述像素电极、所述第一源漏电极以及所述第二源漏电极的远离所述衬底基板的一侧，以覆盖所述像素电极、所述第一源漏电极以及所述第二源漏电极；其中，所述天线层位于所述第一钝化层的远离所述衬底基板的一侧。
例如，本公开至少一实施例提供的显示基板还包括：第二钝化层，设置在所述天线层的远离所述衬底基板的一侧，以及公共电极层，设置在所述第二钝化层的远离所述衬底基板的一侧，包括公共电极。
例如，本公开至少一实施例提供的显示基板中，所述公共电极包括弯折部，在垂直于所述衬底基板的方向上，所述弯折部与所述第二子走线至少部分交叠。
例如，本公开至少一实施例提供的显示基板中，所述天线层还包括被所述第一天线设置区域至少部分围绕第二天线设置区域，所述第二天线设置区域包括第二天线网络，所述第二天线网络包括与所述多条第一天线走线绝缘的多条第二天线走线，其中，所述多条第二天线走线的至少部分与所述公共电极电连接。
例如，本公开至少一实施例提供的显示基板中，所述多条第二天线走线的至少部分包括电连接部，配置为与所述公共电极电连接，所述电连接部的线宽大于位于所述电连接部两侧的第二天线走线的线宽。
例如，本公开至少一实施例提供的显示基板中，所述多条第二天线走线包括沿所述第一方向延伸的第三子走线，所述第三子走线具有第一断口，以将所述第一断口两侧的走线部分绝缘。
例如，本公开至少一实施例提供的显示基板中，所述显示基板具有排布为多行多列的多个子像素，所述多个子像素包括在垂直于所述衬底基板的方向上与第二天线设置区域交叠的多个第二子像素，每两行第二子像素对应设置一行第一断口。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的方向上，所述第一断口与所述第二信号线至少部分交叠。
例如，本公开至少一实施例提供的显示基板中，所述多条第二天线走线包括沿第二方向延伸的第四子走线，所述第四子走线具有第二断口，以将所述第二断口两侧的走线部分绝缘。
例如，本公开至少一实施例提供的显示基板中，每三个或者四个第二子像素对应设置一个第二断口。
例如，本公开至少一实施例提供的显示基板中，所述天线层还包括设置在所述第一天线设置区域一侧的第三天线设置区域，所述第三天线设置区域包括第三天线网络，所述第三天线网络包括与所述多条第一天 线走线绝缘的多条第三天线走线，其中，所述多条第三天线走线的至少部分与所述公共电极电连接。
例如，本公开至少一实施例提供的显示基板中，所述显示基板具有显示区域以及围绕所述显示区域的周边区域，所述显示区域包括排布为多行多列的多个子像素，所述第一天线网络至少位于所述显示区域。
例如，本公开至少一实施例提供的显示基板还包括：天线绑定部，设置在所述周边区域且位于所述显示区域的第一侧，其中，所述多条第一天线走线的至少部分绑定到所述天线绑定部。
例如，本公开至少一实施例提供的显示基板中，所述天线绑定部包括间隔设置的第一绑定部分以及第二绑定部分，所述第一绑定部分以及第二绑定部分分别包括多个绑定引脚，所述多条第一天线走线形成的第一天线网络的整体的第一端绑定于所述第一绑定部分的多个绑定引脚，第二端绑定于所述第二绑定部分的多个绑定引脚，所述第一天线网络的整体在所述第一天线设置区域形成线圈。
例如，本公开至少一实施例提供的显示基板中，所述多个绑定引脚与所述栅极和/或所述第一源漏电极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述第一端和所述第二端分别通过多条连接走线与所述第一绑定部分以及第二绑定部分的多个绑定引脚电连接，所述多条连接走线与所述公共电极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述第一天线设置区域呈U形，所述U形的两端分别包括所述第一端和所述第二端。
例如，本公开至少一实施例提供的显示基板中，所述U形包括相互嵌套的第一U形以及第二U形，所述第二U形围绕所述第一U形，位于所述第一U形的一端的多条第一天线走线与位于所述第二U形的一端的多条第一天线走线电连接。
例如，本公开至少一实施例提供的显示基板中，所述U形包括位于所述第一端和所述第二端之间的折线部。
例如，本公开至少一实施例提供的显示基板中，在所述折线部的位置，第N行子像素中第一子像素与第二子像素的数量分别与第N+1行子像素中第一子像素与第二子像素的数量不同，N为大于等于1的正整数，或者N为大于等于1的奇数，或者N为等于1的偶数。
例如，本公开至少一实施例提供的显示基板中，所述公共电极包括多个子电极，所述多个子电极的每个的整体呈块状，所述显示基板还包括多条触控走线，所述多条触控走线分别与所述多个子电极电连接，配置为在触控阶段向所述多个子电极提供触控信号。
例如，本公开至少一实施例提供的显示基板中，所述多条触控走线还配置为在显示阶段向所述多个子电极提供显示信号。
例如，本公开至少一实施例提供的显示基板中，所述多条触控走线、所述第一信号线与所述第一源漏电极同层设置。
例如，本公开至少一实施例提供的显示基板中，所述多条触控走线的延伸方向与所述第一信号线的延伸方向大致相同。
例如，本公开至少一实施例提供的显示基板中，所述多条触控走线分别包括触控连接部，配置为与所述多个子电极电连接，所述多条第一子走线在所述触控连接部的位置断开。
本公开至少一实施例提供一种显示装置，该显示装置包括本公开实施例提供的显示基板、对置基板和液晶层，对置基板与所述显示基板对置，液晶层位于所述显示基板与所述对置基板之间。
例如，本公开至少一实施例提供的显示装置中，所述对置基板包括黑矩阵层，所述黑矩阵层包括多个子像素开口，所述多条第一天线走线在所述衬底基板上的正投影位于所述黑矩阵层在所述衬底基板上的正投影内部。
本公开至少一实施例还提供一种显示基板的制备方法，包括：提供衬底基板，在所述衬底基板上形成像素驱动电路层，其中，所述像素驱动电路层包括薄膜晶体管以及多条信号线，以及在所述像素驱动电路层的远离所述衬底基板的一侧形成天线层，其中，所述天线层包括第一天线设置区域，所述第一天线设置区域包括由多条第一天线走线形成的第一天线网络。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开至少一实施例提供的显示基板的平面示意图；
图2为本公开至少一实施例提供的显示基板的截面示意图；
图3为本公开至少一实施例提供的显示基板在第一天线设置区域的电路排布图；
图4为图3中的显示基板在虚线圈部分的放大示意图；
图5A为本公开至少一实施例提供的显示基板在第二天线设置区域的电路排布图；
图5B为本公开至少一实施例提供的显示基板在第二天线设置区域的另一电路排布图；
图6为本公开至少一实施例提供的显示基板在第三天线设置区域的电路排布图；
图7为本公开至少一实施例提供的显示基板在电连接部附近的平面示意图；
图8为图7中的显示基板沿A-A线的截面示意图；
图9为本公开至少一实施例提供的显示基板的天线层在第一天线设置区域和第二天线设置区域的电路排布图；
图10为本公开至少一实施例提供的显示基板的天线层在第一天线设置区域和第三天线设置区域的电路排布图；
图11为本公开至少一实施例提供的显示基板的多条第一天线走线与天线绑定部绑定的示意图；
图12为本公开至少一实施例提供的显示基板的另一平面示意图；
图13为本公开至少一实施例提供的显示基板的再一平面示意图；
图14为本公开至少一实施例提供的显示基板的再另一平面示意图；
图15为本公开至少一实施例提供的显示基板集成触控结构的平面示意图；
图16为本公开至少一实施例提供的显示基板集成触控结构的另一平面示意图；
图17本公开至少一实施例提供的显示装置的截面示意图；以及
图18本公开至少一实施例提供的显示装置的平面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在使用NFC技术的电子装置中，例如显示装置中，NFC天线通常制作在印刷电路板(PCB)或柔性印刷电路板(FPCB)上，然后与显示装置的显示基板结合在一起，形成具有NFC功能的显示装置。此时，NFC天线和显示基板分别采用独立的制作工艺形成，提高了制作成本。
在一些实施例中，可以将NFC天线集成在显示基板中，从而NFC天线可以在显示基板的制程中形成。但是，由于显示基板本身的结构复杂，NFC天线的形成与设置需要充分考虑与显示基板原有工艺与结构的兼容性，避免对显示基板的显示功能造成影响，因此需要对NFC天线的配置进行合理设计，以在不影响显示基板的显示效果的基础上，充分实现NFC天线的功能。
本公开至少一实施例提供一种显示基板及其制备方法、显示装置，该显示基板包括衬底基板、像素驱动电路层以及天线层，像素驱动电路层设置在衬底基板上，包括薄膜晶体管以及多条信号线，天线层设置在像素驱动电路层的远离衬底基板的一侧，包括第一天线设置区域，第一天线设置区域包括由多条第一天线走线形成的第一天线网络。
在本公开实施例提供的上述显示基板中，多条第一天线走线形成的第一天线网络设置在显示基板中，从而可以与显示基板在同一制程中形 成；并且，第一天线网络设置在单独的天线层中，其结构配置更灵活，以充分实现其近场通讯功能，并有助于提高显示基板的开口率。
下面，通过几个具体的实施例来详细介绍本公开实施例提供的显示基板及其制备方法、显示装置。
本公开至少一实施例提供一种显示基板，图1示出了该显示基板的平面示意图，图2示出了该显示基板的截面示意图，图3示出了该显示基板在第一天线设置区域的电路排布图。
如图1-图3所示，该显示基板包括衬底基板101、像素驱动电路层102以及天线层103，像素驱动电路层102设置在衬底基板101上，包括薄膜晶体管TFT以及多条信号线，天线层103设置在像素驱动电路层102的远离衬底基板101的一侧，包括第一天线设置区域103A，第一天线设置区域103A包括由多条第一天线走线1031形成的第一天线网络，例如配置为实现近场通讯功能，也即NFC功能，或者实现其他通讯功能。
例如，在一些实施例中，如图2和图3所示，薄膜晶体管TFT包括有源层1021、栅极1022、第一源漏电极1023以及第二源漏电极1024等结构，多条信号线包括与第一源漏电极1023电连接且大致沿第一方向(例如图3中的竖直方向)延伸的第一信号线1023A，多条第一天线走线103包括大致沿第一方向延伸的第一子走线1031A，在垂直于衬底基板101的方向上，第一信号线1023A与第一子走线1031A至少部分交叠。
例如，在本公开的实施例中，走线大致沿某一方向延伸，指的是该走线的整体延伸趋势是沿该某一方向，而走线的各个部分并非严格沿该某一方向延伸。
例如，在一些实施例中，第一信号线1023A与第一子走线1031A基本全部交叠，或者大部分交叠，只有在少数位置，例如薄膜晶体管TFT的设置位置等(例如稍后描述的避让部分1031C的位置处)，第一信号线1023A与第一子走线1031A不交叠。
例如，在一些实施例中，第一源漏电极1023为薄膜晶体管TFT的源极，此时，第一信号线1023A也可以作为源极线。
例如，在一些实施例中，第一子走线1031A的线宽小于或者等于 第一信号线1023A的线宽，从而在第一子走线1031A与第一信号线1023A交叠的部分，第一子走线1031A在衬底基板101上的正投影位于第一信号线1023A在衬底基板101上的正投影内部，第一子走线1031A与第一信号线1023A占据了显示基板上基本相同的空间，由此可以减小显示基板上的非显示区域，避免影响显示基板的开口率。
需要注意的是，本公开的实施例中，一个结构的线宽为该结构在垂直于其延伸方向上的尺寸。
例如，在一些实施例中，多条信号线还包括与栅极1022电连接且大致沿第二方向(例如图3中的水平方向)延伸的第二信号线1022A，第二信号线1022A例如为扫描信号线。多条第一天线走线103包括大致沿第二方向延伸的第二子走线1031B，第一子走线1031A与第二子走线1031B电连接，以形成纵横交错的呈网格状的第一天线网络。
例如，在一些实施例中，如图3所示，第二信号线1022A与第二子走线1031B基本平行延伸，在垂直于衬底基板101的方向上，第二信号线1022A与第二子走线1031B不交叠，以避免第二子走线1031B上传输的电信号影响第二信号线1022A上传输的例如扫描信号。
例如，在一些实施例中，如图3所示，第一子走线1031A在薄膜晶体管TFT的位置呈弧形延伸，也即包括避让部分1031C，从而第一子走线1031A的延伸避开薄膜晶体管TFT，以避免第一子走线1031A上传输的电信号影响薄膜晶体管TFT的正常工作。例如，在垂直于衬底基板101的方向上，第一子走线1031A的避让部分1031C与第二信号线1022A交叠，且二者交叠的部分的延伸方向垂直，从而可以尽量减小二者的交叠面积。
例如，在一些实施例中，如图1所示，显示基板具有阵列排布为多行多列的多个子像素SP，多个子像素SP包括在垂直于衬底基板101的方向上与第一天线设置区域103A交叠的多个第一子像素SP1，多个第一子像素SP1的每个在衬底基板101上的正投影均与多条第一天线走线1031在衬底基板101上的正投影交叠，也即第一天线设置区域103A对应的每个第一子像素SP1均对应设置了第一天线走线1031的部分，从而提高了第一天线走线1031的设置密度，降低了多条第一天线走线1031形成的第一天线网络的整体电阻，进而提高天线走线的性能。
例如，在一些实施例中，如图3所示，多条第一信号线1023A和多条第二信号线1022A限定了多个第一子像素SP1，每个第一子像素SP1均与部分第一子走线1031A和部分第二子走线1031B交叠。
例如，在一些实施例中，如图2所示，在垂直于衬底基板101的方向上，多条第一天线走线103的厚度H为200纳米-400纳米，例如250纳米-350纳米，例如280纳米、300纳米或者320纳米等，由此，多条第一天线走线103的厚度H较厚，可以降低多条第一天线走线103的整体电阻。
例如，在一些实施例中，多条第一天线走线103的材料包括铜，铜具有良好的导电性，且方块电阻更低，可进一步降低天线电阻。
例如，在一些实施例中，第一天线走线103可以采用单层金属材料或者多层金属材料的叠层，例如铜单层金属材料。或者，如图2所示，在一些示例中，第一天线走线103包括依次叠层的第一子层1131、第二子层1132以及第三子层1133，第二子层132的材料包括铝，第一子层1131和第三子层1133的材料包括钼或者钛，多层金属叠层可以降低走线的电阻，并保证膜层之间的粘附性。
通过测试，通过真空溅射方式沉积300纳米厚的铜天线层，与常规技术中真空溅射方式形成的260纳米厚度的铝天线层相比，铜天线层可以显著降低天线电阻，约为260纳米厚度的铝天线层形成的天线的电阻的1/6，由于天线性能与天线电阻直接相关，因此本公开实施例的上述设计可以显著提高天线性能。并且，天线层103的膜层厚度与显示基板中其他结构的厚度差异较小，天线层103的表面起伏不平问题不明显，不需要额外增加平坦化层和特殊的跳孔设计而使工艺复杂化和设计局限化，可以在现有的显示基板的制程中改变很少的步骤即可制备本公开实施例提供的显示基板。
例如，在一些实施例中，如图2所示，显示基板还包括隔垫物108，隔垫物108设置在天线层103的远离衬底基板101的一侧，在垂直于衬底基板101的方向上，隔垫物108与薄膜晶体管TFT交叠，多条第一天线走线1031与隔垫物108不交叠。由于第一天线走线1031自身具有一定的厚度，且隔垫物108也具有较大的厚度，如果隔垫物108与多条第一天线走线1031交叠，会造成显示基板用于显示装置时导致显示装 置的盒厚不均一，从而直接影响显示装置的显示效果，例如导致显示装置的部分区域显示发黄。
例如，图4示出了图3中的显示基板在虚线圈处的放大示意图，如图4所示，第一子走线1031A的避让部分1031C，也即弧形延伸部分围绕隔垫物108，并与隔垫物108相隔一定距离。
例如，在一些实施例中，隔垫物108在衬底基板101上的正投影与所述多条第一天线走线103在衬底基板101上的正投影的间隔a不小于5微米，以避免由于工艺误差造成隔垫物108与第一子走线1031A交叠。此时，多条第一天线走线103在衬底基板101上的正投影与薄膜晶体管TFT在衬底基板101上的正投影也相隔一定距离，由此也可以避免天线走线中传输的电信号影响薄膜晶体管TFT的正常工作。
例如，在一些实施例中，如图2所示，显示基板还包括栅绝缘层1025以及像素电极104，栅绝缘层1025设置在栅极1022的远离衬底基板101的一侧，像素电极104、第一源漏电极1023以及第二源漏电极1024设置在栅绝缘层1025的远离衬底基板101的一侧，第二源漏电极1024与像素电极104搭接。
例如，在第二源漏电极1024与像素电极104搭接的位置，第二源漏电极1024位于像素电极104的远离衬底基板101的一侧。此时，在显示基板的制备工艺中，像素电极104形成后再形成第一源漏电极1023以及第二源漏电极1024。
例如，在一些实施例中，如图2所示，显示基板还包括第一钝化层105，第一钝化层105设置在像素电极104、第一源漏电极1023以及第二源漏电极1024的远离衬底基板101的一侧，以覆盖像素电极104、第一源漏电极1023以及第二源漏电极1024；天线层103位于第一钝化层105的远离衬底基板101的一侧。
例如，在一些实施例中，如图2所示，显示基板还包括第二钝化层106以及公共电极层107，第二钝化层106设置在天线层103的远离衬底基板101的一侧，公共电极层107设置在第二钝化层106的远离衬底基板101的一侧，包括公共电极1071。例如，隔垫物108设置在公共电极层107的远离衬底基板101的一侧。
例如，在显示基板的驱动过程中，像素电极104配置为被施加正、 负电压，公共电极1071配置为被施加接近0V电压，例如接近0V的负压。当显示基板用于液晶显示装置时，液晶可以在像素电极104与公共电极1071形成的电压差的驱动下进行不同程度的偏转，进而实现显示。
例如，在一些实施例中，如图3所示，公共电极1071可以为条状电极，并大致沿第一方向延伸。例如，公共电极1071包括弯折部1071A，例如在靠近子像素的边缘部分包括弯折部1071A，在垂直于衬底基板101的方向上，弯折部1071A与第二子走线1031B至少部分交叠。由于公共电极1071的弯折部1071A通常位于显示基板的非开口区，也即非出光区域，因此通过将第二子走线1031B设置在与弯折部1071A交叠的位置，例如可以被黑矩阵层(稍后详细介绍)遮挡，由此可以避免第二子走线1031B影响显示基板的开口率。
例如，在一些实施例中，如图1所示，天线层103还包括被第一天线设置区域103A至少部分围绕第二天线设置区域103B，例如，图5A示出了第二天线设置区域103B的电路排布图，如图5A所示，第二天线设置区域103B包括第二天线网络，第二天线网络包括与多条第一天线走线1031绝缘的多条第二天线走线1032，例如，多条第二天线走线1032与多条第一天线走线1031的延伸方向和延伸形状大致相同。
例如，在一些实施例中，多条第二天线走线1032的至少部分与公共电极1071电连接，从而与公共电极1071并联，由此可以降低公共电极1071的电阻，提高显示基板的显示效果。
例如，在一些实施例中，如图5A所示，多条第二天线走线1032的至少部分包括电连接部1032C，电连接部1032C配置为与公共电极1071电连接，例如通过第二钝化层106中的过孔V1与公共电极1071电连接。例如，电连接部1032C的线宽大于位于电连接部1032C两侧的第二天线走线1032的线宽，由此可以提高电连接部1032C的电连接效果，降低连接电阻，保证连接的可靠性。
例如，在一些实施例中，如图1所示，多个子像素SP包括在垂直于衬底基板101的方向上与第二天线设置区域103B交叠的多个第二子像素SP2，可以每个第二子像素SP2均对应设置一个电连接部1032C，或者每个重复单元对应设置一个电连接部1032C，或者也可以每多个重复单元对应设置一个电连接部1032C，本公开的实施例对电连接部 1032C的设置密度不做限定。
例如，在一些实施例中，每三个或者四个子像素SP构成一个重复单元，此时，每个重复单元可以包括一个红色子像素、一个绿色子像素以及一个蓝色子像素，或者每个重复单元可以包括一个红色子像素、两个绿色子像素以及一个蓝色子像素。
例如，在一些实施例中，如图5A所示，多条第二天线走线1032包括沿第一方向延伸的第三子走线1032A，第三子走线1032A具有第一断口N1，以将第一断口N1两侧的走线部分绝缘。
例如，在一些实施例中，可以每两行第二子像素SP2对应设置一行第一断口N1，并且在设置了第一断口N1的第二子像素行中，每个第二子像素SP2对应设置一个第一断口N1，由此将第二天线网络形成多个离散的部分。
例如，第三子走线1032A具有围绕薄膜晶体管的弧形延伸部分，也即避让部分1032D，第一断口N1设置在该避让部分1032D上。例如在垂直于衬底基板101的方向上，第一断口N1与第二信号线1022A至少部分交叠，也即在设置第一断口N1的位置，第三子走线1032A与第二信号线1022A不交叠。
例如，在一些实施例中，如图5A所示，多条第二天线走线1032包括沿第二方向延伸的第四子走线1032B，第四子走线1032B具有第二断口N2，以将第二断口N2两侧的走线部分绝缘。
例如，在一些实施例中，可以每个重复单元对应设置一个第二断口N2，也即每三个或者四个第二子像素SP2对应设置一个第二断口N2；或者在其他实施例中，也可以每多个重复单元对应设置一个第二断口N2，或者每个第二子像素SP2或者每两个第二子像素SP2对应设置一个第二断口N2，由此将第二天线网络进一步形成多个离散的部分。
本公开的实施例中，由于第二天线设置区域103B被第一天线设置区域103A围绕，且第一天线设置区域103A内的第一天线走线1031在工作时通常被施加高频交变电压信号(例如13.56MHz)，对于高频电路，电容的容抗值随电容值而变化，在高频电路频率不变的情况下，电容越大，容抗就越小。若第二天线设置区域103B的多条第二天线走线1032均彼此相互电连接，并与其它层无电学连接，则第二天线设置区 域103B的多条第二天线走线1032会与第一天线设置区域103A的多条第一天线走线1031之间形成一个不容忽视的等效电容，在高频电路下有导通风险，造成第一天线网络形成的线圈的有效面积减小，影响NFC功能。
通过上述断口设计，可以使多条第二天线走线1032呈离散的分布状态，在第一天线设置区域103A与第二天线设置区域103B的交界位置，多条第一天线走线1031与多条第二天线走线1032的正对面积最小。当对多条第一天线走线1031施加电压信号时，根据电容耦合公式：ΔVp＝(V1-V2)*C MM/(C MM+C other)，其中，ΔVp为电压变化量，V1为初始电压，V2为变化后电压，C MM为天线层不同区域间寄生电容，C other为对应区域的天线层与其它金属层之间寄生电容的总和。当第二天线设置区域103B内多条第二天线走线1032处于离散状态时，第一天线设置区域103A的C MM最小，第二天线设置区域103B对第一天线设置区域103A的耦合电压最小，对于线圈性能影响最小。例如，在一些实施例中，也可以不设置第二天线设置区域103B的多条第二天线走线1032，以从根源上避免多条第二天线走线1032导致的耦合电容C MM的产生。
另一方面，通过将多条第二天线走线1032与公共电极1071电连接，可以降低公共电极1071的电阻，有利于第二天线设置区域103B对应的多个第二子像素SP2的公共电极电压均一性，从而提升该区域显示效果；同时还可以防止第二天线走线1032完全floating(即与其它层无电学连接)可能导致的静电。
例如，在其他实施例中，如图5B所示，第二天线走线1032中也可以仅设置第二断口N2，而不设置第一断口N1，或者在其他实施例中，也可以仅设置第一断口N1而不设置第二断口N2，由此也可以提升公共电极电压均一性。
例如，在一些实施例中，如图1所示，天线层103还包括设置在第一天线设置区域103A一侧的第三天线设置区域103C，例如，图6示出了第三天线设置区域103C的电路排布图，如图6所示，第三天线设置区域103C包括第三天线网络，第三天线网络包括与多条第一天线走线1031绝缘的多条第三天线走线1033，例如，多条第三天线走线1033 与多条第一天线走线1031的延伸方向和延伸形状大致相同。
例如，如图6所示，多条第三天线走线1033包括沿第一方向延伸的第五子走线1033A以及沿第二方向延伸的第六子走线1033B，第五子走线1033A和第六子走线1033B电连接，以形成第三天线网络。例如，第五子走线1033A在薄膜晶体管的位置具有弧形延伸部分，也即避让部分1033D。
由于第三天线设置区域103C为第一天线设置区域103A的外侧区域，即便第一天线设置区域103A内的第一天线网络通入高频交变电压，第三天线设置区域103C的多条第三天线走线1033对第一天线网络的整体性能影响很小，因此，多条第三天线走线1033之间可以相互连接，形成纵横交错第三天线网络，其中不形成断口，当然在其他一些实施例中也可以形成断口。
例如，在一些实施例中，多条第三天线走线1033的至少部分与公共电极1071电连接，以减小第三天线设置区域103C对应的多个第三子像素SP3对应的公共电极1071的电阻、改善第三天线设置区域103C对应的多个第三子像素SP3的公共电压不均一的问题。
例如，如图6所示，多条第三天线走线1033的至少部分包括电连接部1033C，电连接部1033C配置为与公共电极1071电连接，例如通过第二钝化层中的过孔V1与公共电极1071电连接。例如，电连接部1033C的线宽大于位于电连接部1033C两侧的第三天线走线1033的线宽，由此可以提高电连接部1033C的电连接效果，降低连接电阻，保证连接的可靠性。
例如，在一些实施例中，如图1所示，多个子像素SP包括与第三天线设置区域103C交叠的多个第三子像素SP3。例如，可以每个第三子像素SP3均对应设置一个电连接部1033C，或者每个重复单元对应设置一个电连接部1033C，或者也可以每多个重复单元对应设置一个电连接部1033C，本公开的实施例对电连接部1033C的设置密度不做限定。
例如，图7示出了第二天线走线1032的电连接部1032C附近或者第三天线走线1033的电连接部1033C附近的放大示意图，图8示出了图7中沿A-A线的截面示意图。如图7和图8所示，第二钝化层106中具有过孔V1，公共电极1071通过过孔V1与第二天线走线1032或 者第三天线走线1033电连接。
例如，图9示出了天线层103在第一天线设置区域103A和第二天线设置区域103B的平面示意图，图10示出了天线层103在第一天线设置区域103A和第三天线设置区域103C的平面示意图。如图9和图10所示，在第一天线设置区域103A，多条第一天线走线1031形成纵横交错且相互电连接的第一天线网络，以减小第一天网络的电阻，充分实现近场通讯功能。
如图9所示，在第二天线设置区域103B，多条第二天线走线1032纵横交错但由于第二断口N2(以及在一些实施例中还有第一断口N1)等的存在并不会完全电连接。在第一天线设置区域103A和第二天线设置区域103B的交界区域D1(参考图1，第一天线设置区域103A和第二天线设置区域103B在第一方向和第二方向上均存在交界区域D1，图9中仅示出了沿第二方向的交界区域D1)，多条第一天线走线1031与多条第二天线走线1032断开，以实现绝缘。多条第二天线走线1032通过在部分第二子像素SP2内设置的电连接部1032C与公共电极1071电连接，以实现减小公共电极1071的电阻等效果。
如图10所示，在第三天线设置区域103C，多条第三天线走线1033纵横交错且相互电连接，或者，其他实施例中，多条第三天线走线1033之间也可以存在断口，以形成多个绝缘的部分。在第一天线设置区域103A和第三天线设置区域103C的交界区域D2，多条第一天线走线1031与多条第三天线走线1033断开，以实现绝缘。多条第三天线走线1032通过在部分第三子像素SP3内设置的电连接部1032C与公共电极1071电连接，以实现减小公共电极1071的电阻等效果。
在本公开的实施例中，在天线层103中，第一天线设置区域103A为有效天线设置区域，用于实现近场通讯功能，而设置在第一天线设置区域103A内的第二天线设置区域103B和设置在第一天线设置区域103A外的第三天线设置区域103B并不用于实现近场通讯功能，而至少用于与公共电极1071电连接，实现调节公共电极1071的电阻的作用，并提高天线层103的线路排布均匀性，使显示基板的显示效果更均匀。
例如，如图1所示，显示基板具有显示区域AA以及围绕显示区域AA的周边区域NA，显示区域AA包括上述排布为多行多列的多个子 像素SP，例如，在一些实施例中，多条第一天线走线1031形成的第一天线网络至少位于显示区域AA，例如仅位于显示区域AA，例如设置在显示区域AA的部分区域，图1中示出为上侧区域，在其他实施例中也可以设置在显示区域AA的下侧区域，或者也可以是整个显示区域AA，此时可以不设置上述第三天线设置区域103C；或者，在另一些实施例中，多条第一天线走线1031形成的第一天线网络的大部分位于显示区域AA，但有小部分延伸至周边区域NA。
例如，在一些实施例中，如图1所示，显示基板还包括天线绑定部B1，天线绑定部B1设置在周边区域NA且位于显示区域AA的第一侧(图1中示出为上侧，在其他实施例中也可以为显示区域AA的下侧、左侧或者右侧)，多条第一天线走线103的至少部分绑定到天线绑定部B1，以通过天线绑定部B1连接到外部电路，例如近场通讯控制电路，例如近场通讯IC。
例如，如图1所示，显示基板还包括显示结构绑定部B2，用于绑定上述第一信号线和第二信号线等，以将其连接到显示控制电路，例如显示IC，以实现显示功能。例如，显示结构绑定部B2位于显示区域AA的第二侧，图中示出为下侧，在其他实施例中也可以为显示区域AA的上侧、左侧或者右侧等。例如，在一些实施例中，天线绑定部B1和显示结构绑定部B2设置在显示区域AA的不同侧，例如相对侧，以避免在显示区域AA的同一侧形成面积较大的非显示区域。
例如，图11示出了第一天线走线103绑定到天线绑定部B1的结构示意图。如图11所示，天线绑定部B1包括间隔设置的第一绑定部分B11以及第二绑定部分B12，第一绑定部分B11以及第二绑定部分B12分别包括多个绑定引脚B13，多条第一天线走线1031形成的第一天线网络的整体的第一端T1(图中的左端)绑定于第一绑定部分B11的多个绑定引脚，第二端T2(图中的右端)绑定于第二绑定部分B12的多个绑定引脚，第一天线网络的整体在第一天线设置区域103A形成线圈例如图中所示的U形线圈，并通过第一绑定部分B11和第二绑定部分B12连接到外部电路，形成闭合线圈。
例如，在一些实施例中，天线绑定部B1还可以包括第一绑定部分B11以及第二绑定部分B12之间的多个绑定引脚，但是这些绑定引脚并 不用于连接第一天线走线1031。
例如，在一些实施例中，多个绑定引脚B13与栅极1022和/或第一源漏电极1023同层设置。例如，图11示出了天线绑定部B1的绑定引脚B13的放大示意图以及截面示意图，也即沿放大示意图中B-B线的截面示意图，如图11所示，绑定引脚B13包括第一导电层B131和第二导电层B132，例如，第一导电层B131与栅极1022同层设置，第二导电层B132与第一源漏电极1023和第二源漏电极1024同层设置，通过设置多个导电层，可以降低绑定引脚B13的传输电阻，提高天线走线的性能。
需要注意的是，在本公开的实施例中，“同层设置”为两个(或更多个)功能层或结构层在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个(或更多个)功能层或结构层可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构。
例如，图11还示出了第一天线走线1031与绑定引脚B13的连接位置的放大示意图以及截面示意图，也即沿放大示意图中C-C线的截面示意图，如图11所示，第一端T1和第二端T2分别通过多条连接走线CL与第一绑定部分B11以及第二绑定部分B12的多个绑定引脚B13电连接，例如，连接走线CL分别延伸通过第一天线走线1031、第二金导电层B132和第一导电层B131，从而实现第一天线走线1031与绑定引脚B13的电连接。
通过上述多条连接走线CL的设计，可以避免天线层103厚度过大时直接连接到绑定引脚B13引起周边区域NA的封框胶厚度提高，继而导致显示色偏不良。通过上述设计，天线层103仅设置在显示区域AA内部，不会延伸到周边区域NA的封框胶所在的区域，以避免引起局部厚度异常偏高。
例如，在一些实施例中，多条连接走线CL与公共电极1071同层设置，以简化显示基板的结构以及制备工艺。
或者，在其他实施例中，当天线层103的厚度较小时，第一天线走线1031也可以直接延伸至绑定引脚B13，以与绑定引脚B13的电连接。
例如，在一些实施例中，如图1和图11所示，第一天线设置区域103A呈U形，从而多条第一天线走线1031在第一天线设置区域103A 充分排布形成U形的线圈，U形的两端分别包括上述第一端T1和第二端T2。
例如，在一些实施例中，U形可以包括单U形，从而形成单匝线圈，或者，在一些实施例中，U形可以包括相互嵌套的多个子U形，从而形成多匝线圈，以优化NFC天线性能。
例如，图12示出了另一种天线层的各个区域的排布示意图。如图12所示，在该实施例中，U形包括相互嵌套的第一U形U1以及第二U形U2，第二U形U2围绕第一U形U1，位于第一U形U1的一端(例如左端)的多条第一天线走线103与位于第二U形的一端(例如右端)的多条第一天线走线1031电连接，例如图12中的箭头所示，第一U形U1的另一端(例如右端)的多条第一天线走线1031与位于第二U形的另一端(例如左端)的多条第一天线走线1031分别配置为与第一绑定部分B11以及第二绑定部分B12绑定，以连接外部电路，形成双匝线圈。
例如，在其他实施例中，U形还可以包括相互嵌套的更多个子U形线圈，以形成多匝线圈，其结构与图12的双匝线圈的结构类似，这里不再赘述。
例如，在图12的实施例中，第一天线设置区域103A包括第一天线设置子区域103A1以及第二天线设置子区域103A2，用于设置上述第一天线走线1031，例如配置为实现近场通讯功能或者其他通讯功能；第二天线设置区域103B包括第三天线设置子区域103B1和第四天线设置子区域103B2，用于设置上述第二天线走线1032，第二天线设置区域103C的设置方式与图1的实施例相同，这里不再赘述。
例如，在图1、图11以及图12的实施例中，上述U形为较为规则的U形，在另一些实施例中，U形也可以具有一些变形形式，例如，在一些实施例中，U形包括位于第一端T1和第二端T2之间的折线部，也即U形的部分轮廓呈折线，例如，该折线可以向线圈内部凹进，从而增大线圈所围成的面积，而不对线圈电阻产生较大影响。
例如，图13和图14示出了另两种天线层的各个区域的排布示意图。如图13和图14所示，第一天线设置区域103A整体仍然呈U形，但是在第一天线设置区域103A和第二天线设置区域103B的交界线部分呈 折线形，从而具有一个或多个向线圈内部延伸的尖角部分。例如，在一些实施例中，尖角部分的角度可以为90度或者其他合适的角度。
例如，如图13右侧所示的第一子像素SP1和第二子像素SP2的排布图，在第一天线设置区域103A和第二天线设置区域103B的呈折线形的交界线部分，第一天线设置区域103A对应的第一子像素SP1与第二天线设置区域103B对应的第二子像素SP2错位排布，例如错位至少一个完整的重复单元，从而保证每个重复单元对应相同的天线设置区域，以避免不同的天线设置区域传输的信号不同影响同一重复单元内的多个子像素的发光状态。
例如，在一些实施例中，如图13所示，在折线部Z的位置，第N行子像素中第一子像素SP1与第二子像素SP2的数量分别与第N+1行子像素中第一子像素SP1与第二子像素SP2的数量不同。
例如，N为大于等于1的正整数，此时，每相邻的两行子像素中第一子像素SP1与第二子像素SP2的数量均不同；或者，N为大于等于1的奇数，此时，每个奇数行与该奇数行后的偶数行中第一子像素SP1与第二子像素SP2的数量不同，但是每个奇数行与该奇数行前的偶数行中第一子像素SP1与第二子像素SP2的数量相同，此时，每两行子像素中第一子像素SP1与第二子像素SP2的数量相同；或者，N为等于1的偶数，此时，每个偶数行与该偶数行后的奇数行中第一子像素SP1与第二子像素SP2的数量不同，但是每个偶数行与该偶数行前的奇数行中第一子像素SP1与第二子像素SP2的数量相同，此时，也是每两行子像素中第一子像素SP1与第二子像素SP2的数量相同。
例如，如图13所示，在该实施例中，N为偶数，每两行子像素中第一子像素SP1与第二子像素SP2的数量相同，但是偶数行与该偶数行的下一奇数行中第一子像素SP1与第二子像素SP2的数量不同。例如，第一行和第二行中第一子像素SP1与第二子像素SP2的数量相同，第二行和第三行中第一子像素SP1与第二子像素SP2的数量不同，例如差两个重复单元的子像素的数量，在该实施例中为六个子像素，从而每两行子像素中的第一子像素SP1与第二子像素SP2错位2×2个重复单元，如图13中虚线圈所示的部分。例如，在该实施例中，每2×2个重复单元对应的子像素的电极驱动电场形成一个筹，从而通过上述配 置，可以使每个筹对应同一天线设置区域，以避免不同的天线设置区域对上述筹产生不良影响，进而避免对显示基板的显示效果产生不良影响。
例如，在其他实施例中，当一个重复单元对应的子像素的电极驱动电场形成一个筹时，可以每相邻的两行子像素中的第一子像素SP1与第二子像素SP2错位一个重复单元，此时，每个筹也可以对应同一天线设置区域，由此同样可以避免对显示基板的显示效果产生不良影响。
例如，在一些实施例中，显示基板可以形成为TDDI(Touch and Display Driver Integration)显示基板，也即触控和显示驱动一体化的显示基板，此时，如图15所示，公共电极1071可以复用为触控结构，包括多个子电极1071B，多个子电极1071B的每个的整体呈块状。例如，每个子电极1071B中包括相互电连接的多个条状电极，这些相互电连接的多个条状电极的整体形成块状，但是不同子电极1071B之间绝缘，以形成相互绝缘的多个块状的子电极1071B，用于实现触控功能。
例如，如图15所示，显示基板还包括多条触控走线1023B，多条触控走线1023B分别与多个子电极1071B电连接，配置为在触控阶段向多个子电极1071B提供触控信号，例如脉冲电压信号。
例如，在一些实施例中，多条触控走线1023B还配置为在显示阶段向多个子电极1071B提供显示信号，例如直流电压信号。此时，多个子电极1071B分时用于提供显示信号和触控信号，公共电极1071同时用作触控电极以及子像素的公共电极，由此达到同一结构实现显示功能与触控功能的技术效果，也即实现上述TDDI显示基板。
例如，在一些实施例中，多个子电极1071B形成的触控结构可以为自容式触控结构。当操作体，例如手指触摸屏幕时，由于人体电场，手指和触摸位置的子电极1071B会形成一个耦合电容，导致该子电极1071B的原有电容发生变化，通过检测出发生变化的子电极1071B的位置，即可得出触控位置。
例如，在一些实施例中，多条触控走线1023B、第一信号线1023A与第一源漏电极1023同层设置，以简化显示基板的结构和制备工艺。
例如，在一些实施例中，多条触控走线1023B的延伸方向与第一信号线1023A的延伸方向大致相同，例如触控走线1023B与第一信号 线1023A相邻且并列排布，由此可以将显示基板的非显示结构集中设置在同一区域，以提高显示基板的开口率。
例如，在一些实施例中，如图15和图16所示，多条触控走线1023B分别包括触控连接部1023C，触控连接部1023C配置为与多个子电极1071B电连接，例如通过第一钝化层105和第二钝化层106中的过孔(图中未示出)与多个子电极1071B电连接。例如，多条第一子走线1031A在触控连接部1023C的位置断开，以避免天线走线与触控走线1023B误连接而导致信号传输错误。
例如，触控连接部1023C设置在薄膜晶体管的一侧，从而在该位置，第一子走线1031A不再设置弧形延伸部分，也即避让部分，如图15和图16所示。
例如，多条触控走线1023B的一端连接上述子电极1071B，另一端通过连接至带有触控集成功能的驱动IC，实现相应的触控功能。例如，每个子电极1071B对应的多个子像素SP，而对应的多个子像素SP中可以只有部分子像素SP对应设置上述触控连接部1023C，而其他子像素SP不对应设置上述触控连接部1023C，只要可以实现触控走线1023B与子电极1071B的电连接即可。
由此，在本公开实施例提供的上述显示基板中，可集成显示、触控、NFC通信三种功能。
例如，在本公开的实施例中，衬底基板101可以采用玻璃、石英等刚性基板或者聚酰亚胺(PI)等柔性基板。有源层121的材料包括但不限于硅基材料(非晶硅a-Si，多晶硅p-Si等)、金属氧化物半导体(IGZO，ZnO，AZO，IZTO等)以及有机物材料(六噻吩，聚噻吩等)。在制备过程中，有源层121的部分半导体材料被导体化，以具有良好的导电性。例如，栅极1022122以及源漏电极123和124可以采用铜(Cu)、铝(Al)、钼(Mo)、镁(Mg)、钛(Ti)、钨(W)等金属材料或者合金材料。例如，栅极1022以及源漏电极1023和1024可以为单层或者多层结构，例如Ti/Al/Ti或者Mo/Al/Mo等多层金属结构。
例如，栅绝缘层1025、第一钝化层105和第二钝化层106可以为无机绝缘层，例如采用氧化硅(SiOx)、氮化硅(SiNy)或者氮氧化硅(SiOxNy)等无机绝缘材料制作。隔垫物108可以采用有机绝缘材料， 例如聚酰亚胺、树脂等有机材料。
例如，图2中示出的薄膜晶体管TFT为底栅型，栅极1022设置在有源层121的靠近衬底基板101的一侧。例如，在其他实施例中，薄膜晶体管TFT也可以为顶栅型，栅极1022设置在有源层121的远离衬底基板101的一侧，本公布开的实施例对薄膜晶体管TFT的具体形式不做限定。
例如，在一些实施例中，像素电极104以及公共电极1071可以采用透明金属氧化物材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等，以提高其透明度。
本公开至少一实施例还提供一种显示基板的制备方法，包括：提供衬底基板；在衬底基板上形成像素驱动电路层，其中，像素驱动电路层包括薄膜晶体管以及多条信号线；以及在像素驱动电路层的远离衬底基板的一侧形成天线层，其中，天线层包括第一天线设置区域，第一天线设置区域包括由多条第一天线走线形成的第一天线网络。
例如，该显示基板的制备方法可以用于制备本公开实施例提供的显示基板。例如，在上述显示基板的制备过程中，可以首先在衬底基板101上采用例如溅射或者沉积等工艺形成栅极1022材料层，然后利用第一掩模版对栅极1022材料层进行构图工艺，以形成栅极1022。例如，一次构图工艺包括光刻胶的形成、曝光、显影以及刻蚀等工艺，本公开的实施例对此不再赘述。
例如，在栅极1022制备完成后，在栅极1022上采用例如沉积等工艺形成栅绝缘层1025，然后在栅绝缘层1025上采用例如溅射或者沉积等工艺形成有源材料层，然后利用第二掩模板对有源材料层进行构图工艺，以形成有源层121的图案。例如，有源层121的图案形成后，还可以对其部分区域进行掺杂工艺，以在源漏电极1023和1024的连接位置被导体化。
例如，在有源层121制备完成后，在有源层121以及栅绝缘层1025上采用例如溅射或者沉积等工艺形成像素电极材料层，然后利用第三掩模板对像素电极材料层进行构图工艺，以形成像素电极104。
例如，在像素电极104制备完成后，在像素电极104上采用例如溅射或者沉积等工艺形成源漏电极材料层，然后利用第四掩模板对源漏电 极材料层进行构图工艺，以形成源漏电极1023和1024。
例如，在源漏电极1023和1024制备完成后，在源漏电极1023和1024上采用例如溅射或者沉积等工艺形成第一钝化材料层，以形成钝化层105。
例如，在第一钝化层105制备完成后，在钝化层105上采用例如溅射、沉积或者电镀等工艺形成天线材料层，然后利用第五掩模板对天线材料层进行构图工艺，以形成天线层103。
例如，在天线层103制备完成后，在天线层103上采用例如溅射或者沉积等工艺形成第二钝化材料层，然后利用第六掩模板对第二钝化材料层进行构图工艺，以形成第二钝化层106。
例如，在第二钝化层106制备完成后，在第二钝化层106上采用溅射或者沉积等工艺形成公共电极材料层，然后利用第七掩模板对公共电极材料层进行构图工艺，以形成公共电极层。
由此，可以利用七张掩模板(Mask)完成对图1-3所示的显示基板的制备，该制备过程更简单易行，且可同时形成显示结构、触控结构以及用于实现近场通讯功能的天线结构。
本公开至少一实施例提供一种显示装置，在一些实施例中，该显示装置可以为液晶显示装置。图17示出了该显示基板的截面示意图，如图17所示，该显示装置包括本公开实施例提供的显示基板10、对置基板20和液晶层30，对置基板20与显示基板10对置，液晶层30位于显示基板10与对置基板20之间。
例如，在一些实施例中，对置基板20可以为彩膜基板，包括黑矩阵层BM以及多个彩膜图案(图中未示出)。黑矩阵层BM包括多个子像素开口BM1，多个彩膜图案分别设置在该多个子像素开口BM1中，以对从多个子像素开口BM1中发出的光进行滤色。例如，多条第一天线走线1031在衬底基板101上的正投影位于黑矩阵层BM在衬底基板101上的正投影内部，由此不会影响显示基板的显示效果。
例如，多个彩膜图案可以包括红色彩膜图案、绿色彩膜图案以及蓝色彩膜图案，以实现全彩显示。或者，在其他实施例中，多个彩膜图案CF也可以具有其他颜色，本公开的实施例对此不作具体限定。
例如，对置基板20还可以包括除上述结构以外的其他结构，具体 可以参考相关技术，本公开的实施例不再赘述。
在本公开实施例提供的上述显示装置中，黑矩阵层BM的子像素开口BM1的范围较大，以5.65英寸的显示装置为例，该显示装置的开口率可以达到54.7％以上，远高于常规技术中具有天线层的显示基板的开口率，例如常规技术中具有天线层的显示基板的开口率最高只能达到46.8％。因此，本公开实施例提供的显示装置在具有良好的近场通讯功能的基础上，还可以具有较高的开口率，以提高显示装置的显示效果。
还有以下几点需要说明：
(1)本公开实施例的附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (40)

  1. 一种显示基板，包括：
    衬底基板，
    像素驱动电路层，设置在所述衬底基板上，包括薄膜晶体管以及多条信号线，以及
    天线层，设置在所述像素驱动电路层的远离所述衬底基板的一侧，包括第一天线设置区域，所述第一天线设置区域包括由多条第一天线走线形成的第一天线网络。
  2. 根据权利要求1所述的显示基板，其中，所述薄膜晶体管包括栅极、第一源漏电极以及第二源漏电极，
    所述多条信号线包括与所述第一源漏电极电连接且大致沿第一方向延伸的第一信号线，所述多条第一天线走线包括大致沿所述第一方向延伸的第一子走线，
    在垂直于所述衬底基板的方向上，所述第一信号线与所述第一子走线至少部分交叠。
  3. 根据权利要求2所述的显示基板，其中，所述第一子走线的线宽小于或者等于所述第一信号线的线宽。
  4. 根据权利要求2或3所述的显示基板，其中，所述多条信号线还包括与所述栅极电连接且大致沿不同于所述第一方向的第二方向延伸的第二信号线，所述多条第一天线走线包括大致沿所述第二方向延伸的第二子走线，
    所述第一子走线与所述第二子走线电连接，以形成所述第一天线网络。
  5. 根据权利要求4所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第二信号线与所述第二子走线不交叠。
  6. 根据权利要求4或5所述的显示基板，其中，所述第一子走线在所述薄膜晶体管的位置包括避让部分，且所述避让部分在垂直于所述衬底基板的方向上与所述第二信号线交叠。
  7. 根据权利要求1-6任一所述的显示基板，其中，所述显示基板具有阵列排布为多行多列的多个子像素，
    所述多个子像素包括在垂直于所述衬底基板的方向上与所述第一 天线设置区域交叠的多个第一子像素，
    所述多个第一子像素的每个在所述衬底基板上的正投影均与所述多条第一天线走线在所述衬底基板上的正投影交叠。
  8. 根据权利要求1-7任一所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述多条第一天线走线的厚度为200纳米-400纳米。
  9. 根据权利要求1-8任一所述的显示基板，所述多条第一天线走线包括依次叠层的第一子层、第二子层以及第三子层，
    所述第二子层的材料包括铝，所述第一子层和所述第三子层的材料包括钼或者钛。
  10. 根据权利要求1-9任一所述的显示基板，还包括：
    隔垫物，设置在所述天线层的远离所述衬底基板的一侧，
    其中，在垂直于所述衬底基板的方向上，所述隔垫物与所述薄膜晶体管交叠，所述多条第一天线走线与所述隔垫物不交叠。
  11. 根据权利要求10所述的显示基板，其中，所述隔垫物在所述衬底基板上的正投影与所述多条第一天线走线在所述衬底基板上的正投影的间隔不小于5微米。
  12. 根据权利要求4-6任一所述的显示基板，还包括栅绝缘层以及像素电极；
    其中，所述栅绝缘层设置在所述栅极的远离所述衬底基板的一侧，所述像素电极、所述第一源漏电极以及所述第二源漏电极设置在所述栅绝缘层的远离所述衬底基板的一侧，所述第二源漏电极与所述像素电极搭接。
  13. 根据权利要求12所述的显示基板，还包括：
    第一钝化层，设置在所述像素电极、所述第一源漏电极以及所述第二源漏电极的远离所述衬底基板的一侧，以覆盖所述像素电极、所述第一源漏电极以及所述第二源漏电极；
    其中，所述天线层位于所述第一钝化层的远离所述衬底基板的一侧。
  14. 根据权利要求13所述的显示基板，还包括：
    第二钝化层，设置在所述天线层的远离所述衬底基板的一侧，以及
    公共电极层，设置在所述第二钝化层的远离所述衬底基板的一侧，包括公共电极。
  15. 根据权利要求14所述的显示基板，其中，所述公共电极包括弯折部，
    在垂直于所述衬底基板的方向上，所述弯折部与所述第二子走线至少部分交叠。
  16. 根据权利要求14或15所述的显示基板，其中，所述天线层还包括被所述第一天线设置区域至少部分围绕第二天线设置区域，所述第二天线设置区域包括第二天线网络，所述第二天线网络包括与所述多条第一天线走线绝缘的多条第二天线走线，
    其中，所述多条第二天线走线的至少部分与所述公共电极电连接。
  17. 根据权利要求16所述的显示基板，其中，所述多条第二天线走线的至少部分包括电连接部，配置为与所述公共电极电连接，
    所述电连接部的线宽大于位于所述电连接部两侧的第二天线走线的线宽。
  18. 根据权利要求16或17所述的显示基板，其中，所述多条第二天线走线包括沿所述第一方向延伸的第三子走线，所述第三子走线具有第一断口，以将所述第一断口两侧的走线部分绝缘。
  19. 根据权利要求18所述的显示基板，其中，所述显示基板具有排布为多行多列的多个子像素，
    所述多个子像素包括在垂直于所述衬底基板的方向上与第二天线设置区域交叠的多个第二子像素，每两行第二子像素对应设置一行第一断口。
  20. 根据权利要求18或19所述的显示基板，其中，在垂直于所述衬底基板的方向上，所述第一断口与所述第二信号线至少部分交叠。
  21. 根据权利要求18-20任一所述的显示基板，其中，所述多条第二天线走线包括沿第二方向延伸的第四子走线，所述第四子走线具有第二断口，以将所述第二断口两侧的走线部分绝缘。
  22. 根据权利要求21所述的显示基板，其中，每三个或者四个第二子像素对应设置一个第二断口。
  23. 根据权利要求14或15所述的显示基板，其中，所述天线层 103还包括设置在所述第一天线设置区域一侧的第三天线设置区域，所述第三天线设置区域包括第三天线网络，所述第三天线网络包括与所述多条第一天线走线绝缘的多条第三天线走线，
    其中，所述多条第三天线走线的至少部分与所述公共电极电连接。
  24. 根据权利要求1-23任一所述的显示基板，其中，所述显示基板具有显示区域以及围绕所述显示区域的周边区域，所述显示区域包括排布为多行多列的多个子像素，
    所述第一天线网络至少位于所述显示区域。
  25. 根据权利要求24所述的显示基板，还包括：
    天线绑定部，设置在所述周边区域且位于所述显示区域的第一侧，所述多条第一天线走线的至少部分绑定到所述天线绑定部。
  26. 根据权利要求25所述的显示基板，其中，所述天线绑定部包括间隔设置的第一绑定部分以及第二绑定部分，所述第一绑定部分以及第二绑定部分分别包括多个绑定引脚，
    所述多条第一天线走线形成的第一天线网络的整体的第一端绑定于所述第一绑定部分的多个绑定引脚，第二端绑定于所述第二绑定部分的多个绑定引脚，所述第一天线网络的整体在所述第一天线设置区域形成线圈。
  27. 根据权利要求26所述的显示基板，其中，所述多个绑定引脚与所述栅极和/或所述第一源漏电极同层设置。
  28. 根据权利要求26或27所述的显示基板，其中，所述第一端和所述第二端分别通过多条连接走线与所述第一绑定部分以及第二绑定部分的多个绑定引脚电连接，
    所述多条连接走线与所述公共电极同层设置。
  29. 根据权利要求26-28任一所述的显示基板，其中，所述第一天线设置区域呈U形，所述U形的两端分别包括所述第一端和所述第二端。
  30. 根据权利要求29所述的显示基板，其中，所述U形包括相互嵌套的第一U形以及第二U形，所述第二U形围绕所述第一U形，
    位于所述第一U形的一端的多条第一天线走线与位于所述第二U形的一端的多条第一天线走线电连接。
  31. 根据权利要求29所述的显示基板，其中，所述U形包括位于所述第一端和所述第二端之间的折线部。
  32. 根据权利要求31所述的显示基板，其中，在所述折线部的位置，第N行子像素中第一子像素与第二子像素的数量分别与第N+1行子像素中第一子像素与第二子像素的数量不同，
    N为大于等于1的正整数，或者N为大于等于1的奇数，或者N为等于1的偶数。
  33. 根据权利要求14-23任一所述的显示基板，其中，所述公共电极包括多个子电极，所述多个子电极的每个的整体呈块状，
    所述显示基板还包括多条触控走线，所述多条触控走线分别与所述多个子电极电连接，配置为在触控阶段向所述多个子电极提供触控信号。
  34. 根据权利要求33所述的显示基板，其中，所述多条触控走线还配置为在显示阶段向所述多个子电极提供显示信号。
  35. 根据权利要求34所述的显示基板，其中，所述多条触控走线、所述第一信号线与所述第一源漏电极同层设置。
  36. 根据权利要求35所述的显示基板，其中，所述多条触控走线的延伸方向与所述第一信号线的延伸方向大致相同。
  37. 根据权利要求33-36任一所述的显示基板，其中，所述多条触控走线分别包括触控连接部，配置为与所述多个子电极电连接，
    所述多条第一子走线在所述触控连接部的位置断开。
  38. 一种显示装置，包括：
    权利要求1-37任一所述的显示基板，
    对置基板，与所述显示基板对置，以及
    液晶层，位于所述显示基板与所述对置基板之间。
  39. 根据权利要求38所述的显示装置，其中，所述对置基板包括黑矩阵层，所述黑矩阵层包括多个子像素开口，
    所述多条第一天线走线在所述衬底基板上的正投影位于所述黑矩阵层在所述衬底基板上的正投影内部。
  40. 一种显示基板的制备方法，包括：
    提供衬底基板，
    在所述衬底基板上形成像素驱动电路层，其中，所述像素驱动电 路层包括薄膜晶体管以及多条信号线，以及
    在所述像素驱动电路层的远离所述衬底基板的一侧形成天线层，其中，所述天线层包括第一天线设置区域，所述第一天线设置区域包括由多条第一天线走线形成的第一天线网络。
CN202280002863.5A 2022-08-26 2022-08-26 显示基板及其制备方法、显示装置 Pending CN117940843A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/115202 WO2024040587A1 (zh) 2022-08-26 2022-08-26 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN117940843A true CN117940843A (zh) 2024-04-26

Family

ID=90012194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002863.5A Pending CN117940843A (zh) 2022-08-26 2022-08-26 显示基板及其制备方法、显示装置

Country Status (2)

Country Link
CN (1) CN117940843A (zh)
WO (1) WO2024040587A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930133A (zh) * 2009-06-19 2010-12-29 台均科技（深圳）有限公司 液晶面板和液晶显示器
US9178572B1 (en) * 2013-09-24 2015-11-03 Amazon Technologies, Inc. Integrated radio frequency or near field communications antenna
TWI659253B (zh) * 2018-02-13 2019-05-11 友達光電股份有限公司 顯示裝置
CN111427208B (zh) * 2020-03-31 2022-06-17 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN112462560B (zh) * 2020-10-29 2023-04-07 北京京东方光电科技有限公司 显示基板、显示面板和显示装置
CN112331708B (zh) * 2020-10-30 2022-10-21 昆山国显光电有限公司 显示面板
KR20220096169A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시패널 및 표시장치

Also Published As

Publication number Publication date
WO2024040587A1 (zh) 2024-02-29

Similar Documents

Publication Publication Date Title
US10878764B2 (en) Array substrate
US7221425B2 (en) Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same
KR100769307B1 (ko) 화상 표시장치 및 그 제조방법
CN112035013B (zh) 触控面板及其制备方法、显示装置
US8772780B2 (en) Array substrate structure of display panel and method of making the same
US20130314636A1 (en) Tft array substrate and forming method thereof, and display panel
US8835927B2 (en) Display substrate
CN110727368A (zh) 具有触摸传感器的显示装置
CN111722744B (zh) 显示装置
CN101308854A (zh) 薄膜晶体管阵列面板及其制造方法
KR20010104070A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
CN110308822B (zh) 触摸显示面板及其制备方法
KR20100022797A (ko) 액정 표시 장치 및 그의 제조 방법
US8570476B2 (en) Liquid crystal display device having the same openings and manufacturing method thereof
US9658502B2 (en) Liquid crystal display device having dual link structure and method of manufacturing the same
CN114185214B (zh) 阵列基板和显示器
CN109343269B (zh) 阵列基板
CN104335113A (zh) 用于mofet的掩膜层级减少
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
CN112415817A (zh) 电子装置
US20220399433A1 (en) Display Substrate and Display Apparatus
CN117940843A (zh) 显示基板及其制备方法、显示装置
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
CN117940840A (zh) 显示基板及其制备方法、显示装置
CN115398639A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination