CN116895663A - 像素及包括像素的显示装置 - Google Patents
像素及包括像素的显示装置 Download PDFInfo
- Publication number
- CN116895663A CN116895663A CN202310375944.6A CN202310375944A CN116895663A CN 116895663 A CN116895663 A CN 116895663A CN 202310375944 A CN202310375944 A CN 202310375944A CN 116895663 A CN116895663 A CN 116895663A
- Authority
- CN
- China
- Prior art keywords
- electrode
- alignment
- light emitting
- pixel
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims description 59
- 239000010410 layer Substances 0.000 description 684
- 239000004065 semiconductor Substances 0.000 description 126
- 101100476734 Arabidopsis thaliana SBT2.4 gene Proteins 0.000 description 89
- 101150091027 ale1 gene Proteins 0.000 description 89
- 101100162401 Arabidopsis thaliana ALE2 gene Proteins 0.000 description 84
- 101000651408 Homo sapiens Spexin Proteins 0.000 description 74
- 101150056821 spx1 gene Proteins 0.000 description 67
- 238000006243 chemical reaction Methods 0.000 description 65
- 101150091285 spx2 gene Proteins 0.000 description 63
- 239000000463 material Substances 0.000 description 56
- 101150036141 SPX3 gene Proteins 0.000 description 54
- 101150081544 Slc37a3 gene Proteins 0.000 description 54
- 102100038952 Sugar phosphate exchanger 3 Human genes 0.000 description 54
- 101150091203 Acot1 gene Proteins 0.000 description 43
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 43
- 238000002161 passivation Methods 0.000 description 33
- 101150032953 ins1 gene Proteins 0.000 description 32
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 31
- 101100494218 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRP1 gene Proteins 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 230000003287 optical effect Effects 0.000 description 21
- 239000007788 liquid Substances 0.000 description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 18
- 101100192829 Arabidopsis thaliana PXC1 gene Proteins 0.000 description 17
- 101100002926 Arabidopsis thaliana ASHR3 gene Proteins 0.000 description 16
- 101100192830 Arabidopsis thaliana PXC2 gene Proteins 0.000 description 16
- 101100043929 Arabidopsis thaliana SUVH2 gene Proteins 0.000 description 16
- 101100043931 Chlamydomonas reinhardtii SUVH3 gene Proteins 0.000 description 16
- 102100029768 Histone-lysine N-methyltransferase SETD1A Human genes 0.000 description 16
- 101000865038 Homo sapiens Histone-lysine N-methyltransferase SETD1A Proteins 0.000 description 16
- 101150057295 SET3 gene Proteins 0.000 description 16
- 101100042374 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SET4 gene Proteins 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 101100218322 Arabidopsis thaliana ATXR3 gene Proteins 0.000 description 15
- 101100456616 Arabidopsis thaliana MEA gene Proteins 0.000 description 15
- 101100192831 Arabidopsis thaliana PXC3 gene Proteins 0.000 description 15
- 102100032742 Histone-lysine N-methyltransferase SETD2 Human genes 0.000 description 15
- 101100149326 Homo sapiens SETD2 gene Proteins 0.000 description 15
- LZHSWRWIMQRTOP-UHFFFAOYSA-N N-(furan-2-ylmethyl)-3-[4-[methyl(propyl)amino]-6-(trifluoromethyl)pyrimidin-2-yl]sulfanylpropanamide Chemical compound CCCN(C)C1=NC(=NC(=C1)C(F)(F)F)SCCC(=O)NCC2=CC=CO2 LZHSWRWIMQRTOP-UHFFFAOYSA-N 0.000 description 15
- 101100533304 Plasmodium falciparum (isolate 3D7) SETVS gene Proteins 0.000 description 15
- 101150051720 SET5 gene Proteins 0.000 description 15
- 101150117538 Set2 gene Proteins 0.000 description 15
- 102100032066 EMI domain-containing protein 1 Human genes 0.000 description 14
- 101710133019 EMI domain-containing protein 1 Proteins 0.000 description 14
- 101150089655 Ins2 gene Proteins 0.000 description 14
- 239000002356 single layer Substances 0.000 description 14
- 101150016835 CPL1 gene Proteins 0.000 description 13
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 13
- 102100028284 Collagen alpha-1(XXVI) chain Human genes 0.000 description 13
- 101710113648 Collagen alpha-1(XXVI) chain Proteins 0.000 description 13
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 13
- 239000004020 conductor Substances 0.000 description 13
- 102100027667 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 2 Human genes 0.000 description 12
- 101710134389 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 2 Proteins 0.000 description 12
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 12
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 12
- 229910010272 inorganic material Inorganic materials 0.000 description 12
- 239000011147 inorganic material Substances 0.000 description 12
- 239000005871 repellent Substances 0.000 description 12
- 102100027668 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 1 Human genes 0.000 description 11
- 101710134395 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 1 Proteins 0.000 description 11
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 11
- PUPNJSIFIXXJCH-UHFFFAOYSA-N n-(4-hydroxyphenyl)-2-(1,1,3-trioxo-1,2-benzothiazol-2-yl)acetamide Chemical compound C1=CC(O)=CC=C1NC(=O)CN1S(=O)(=O)C2=CC=CC=C2C1=O PUPNJSIFIXXJCH-UHFFFAOYSA-N 0.000 description 11
- 239000011368 organic material Substances 0.000 description 11
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 10
- 102100027674 CTD small phosphatase-like protein Human genes 0.000 description 10
- 101710156847 CTD small phosphatase-like protein Proteins 0.000 description 10
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 230000002940 repellent Effects 0.000 description 10
- 101150005470 LCL2 gene Proteins 0.000 description 9
- 230000000712 assembly Effects 0.000 description 9
- 238000000429 assembly Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 8
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 7
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 101001137060 Homo sapiens Oligophrenin-1 Proteins 0.000 description 5
- 101000836906 Homo sapiens Signal-induced proliferation-associated protein 1 Proteins 0.000 description 5
- 102100035592 Oligophrenin-1 Human genes 0.000 description 5
- 102100027163 Signal-induced proliferation-associated protein 1 Human genes 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000149 argon plasma sintering Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 238000010924 continuous production Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 101100255938 Arabidopsis thaliana RVE4 gene Proteins 0.000 description 4
- 101100179824 Caenorhabditis elegans ins-17 gene Proteins 0.000 description 4
- 101100074248 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LCL1 gene Proteins 0.000 description 4
- 101710123675 Sodium/nucleoside cotransporter 1 Proteins 0.000 description 4
- 101710123669 Sodium/nucleoside cotransporter 2 Proteins 0.000 description 4
- 101710186856 Solute carrier family 28 member 3 Proteins 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000007641 inkjet printing Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 101100255937 Arabidopsis thaliana RVE3 gene Proteins 0.000 description 3
- 101150076592 CST3 gene Proteins 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 101000611338 Homo sapiens Rhodopsin Proteins 0.000 description 3
- 101150067746 LCL3 gene Proteins 0.000 description 3
- 101100533558 Mus musculus Sipa1 gene Proteins 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 102100040756 Rhodopsin Human genes 0.000 description 3
- 101150012812 SPA2 gene Proteins 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000011258 core-shell material Substances 0.000 description 3
- 101150037603 cst-1 gene Proteins 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- -1 hafnium nitride Chemical class 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 101710110702 Probable chorismate pyruvate-lyase 1 Proteins 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 2
- 229940075613 gadolinium oxide Drugs 0.000 description 2
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 2
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 101100257420 Arabidopsis thaliana SPA3 gene Proteins 0.000 description 1
- 229920008347 Cellulose acetate propionate Polymers 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 101000726252 Mus musculus Cysteine-rich secretory protein 1 Proteins 0.000 description 1
- 101000726081 Mus musculus Cysteine-rich secretory protein 3 Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 101710110695 Probable chorismate pyruvate-lyase 2 Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- FLATXDRVRRDFBZ-UHFFFAOYSA-N azanylidynegadolinium Chemical compound [Gd]#N FLATXDRVRRDFBZ-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- APURLPHDHPNUFL-UHFFFAOYSA-M fluoroaluminum Chemical compound [Al]F APURLPHDHPNUFL-UHFFFAOYSA-M 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- XRFHCHCLSRSSPQ-UHFFFAOYSA-N strontium;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Sr+2] XRFHCHCLSRSSPQ-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请涉及像素和包括像素的显示装置，像素可以包括第一子像素、第三子像素和第二子像素，第一子像素、第三子像素和第二子像素在第二方向上布置并且各自包括发射区域和非发射区域。第一子像素、第二子像素和第三子像素中的每个可以包括：像素电路，包括至少一个晶体管和存储电容器；第一对准电极，设置在像素电路上；第二对准电极，与第一对准电极间隔开地延伸；发光元件，设置在第二对准电极和第一对准电极之间，并且包括与第二对准电极相邻的第一端和与第一对准电极相邻的第二端；以及桥接图案，与第一对准电极和第二对准电极间隔开，并且电连接到存储电容器。
Description
相关申请的交叉引用
本申请要求于2022年4月8日在韩国知识产权局提交的第10-2022-0044040号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开的各种实施方式涉及像素和包括该像素的显示装置。
背景技术
近来，随着对信息显示的兴趣的增加，已持续开展了对显示装置的研究和开发。
发明内容
本公开的各种实施方式涉及具有改善的可靠性的像素以及包括这样的像素的显示装置。
根据实施方式的像素可以包括第一子像素、第三子像素和第二子像素，第一子像素、第三子像素和第二子像素在第二方向上布置并且各自包括发射区域和非发射区域。第一子像素、第二子像素和第三子像素中的每个可以包括：像素电路，包括至少一个晶体管和存储电容器；第一对准电极，设置在像素电路上，并且在第二方向上延伸；第二对准电极，在第二方向上延伸，并且在与第二方向相交的第一方向上与第一对准电极间隔开；发光元件，设置在第二对准电极和第一对准电极之间，并且包括与第二对准电极相邻的第一端和与第一对准电极相邻的第二端；以及桥接图案，与第一对准电极和第二对准电极间隔开，并且电连接到存储电容器。在实施方式中，桥接图案可以包括：第一桥接图案，电连接到第一子像素的存储电容器；第二桥接图案，电连接到第二子像素的存储电容器；以及第三桥接图案，电连接到第三子像素的存储电容器。在平面图中，第一桥接图案、第三桥接图案和第二桥接图案可以位于相同的列处。
在实施方式中，第一子像素、第二子像素和第三子像素中的每个还可以包括第一电极和第二电极，第一电极和第二电极可以电连接到发光元件并且可以在第一方向上彼此间隔开。第一子像素的第一电极可以与第一桥接图案重叠。第二子像素的第一电极可以与第二桥接图案重叠。第三子像素的第一电极可以与第三桥接图案重叠。
在实施方式中，第一子像素的第一电极可以通过第一接触部电连接到第一桥接图案。第二子像素的第一电极可以通过第二接触部电连接到第二桥接图案。第三子像素的第一电极可以通过第三接触部电连接到第三桥接图案。第一接触部、第三接触部和第二接触部可以以所列顺序在第二方向上布置。
在实施方式中，存储电容器可以包括下电极和与下电极重叠的上电极。第一桥接图案可以通过第一通孔电连接到第一子像素的存储电容器的上电极。第二桥接图案可以通过第二通孔电连接到第二子像素的存储电容器的上电极。第三桥接图案可以通过第三通孔电连接到第三子像素的存储电容器的上电极。
在实施方式中，第一接触部可以与第一子像素的上电极重叠。第二接触部可以与第二子像素的上电极重叠。第三接触部可以与第三子像素的上电极重叠。
在实施方式中，第一子像素、第二子像素和第三子像素中的每个还可以包括与第一对准电极、第二对准电极以及第一桥接图案至第三桥接图案间隔开的辅助线。辅助线可以电连接到第一子像素、第二子像素和第三子像素中的每个的第二电极。
在实施方式中，像素还可以包括可被提供第一驱动电力源的电压的第一电力线以及可被提供与第一驱动电力源的电压不同的第二驱动电力源的电压的第二电力线。第一电力线可以电连接到第一子像素、第二子像素和第三子像素中的每个的上电极。第二电力线可以电连接到辅助线。
在实施方式中，第一子像素的第一对准电极、第三子像素的第一对准电极和第二子像素的第一对准电极可以一体地形成并且彼此电连接。第一子像素的第二对准电极、第三子像素的第二对准电极和第二子像素的第二对准电极可以一体地形成并且彼此电连接。
在实施方式中，像素还可以包括：堤部图案，设置在第一对准电极和第二对准电极中的每个之下；绝缘层，设置在第一对准电极和第二对准电极上；以及第一堤部，在至少非发射区域中设置在绝缘层上。第一堤部可以包括在至少发射区域中设置在第一对准电极和第二对准电极之间并且在第二方向上延伸的竖直堤部。在剖视图中，竖直堤部的厚度可以小于第一堤部的除了竖直堤部之外的部分的厚度。
在实施方式中，第一堤部可以既不设置在第一子像素和第三子像素之间，也不设置在第三子像素和第二子像素之间。
在实施方式中，第一堤部还可以包括分别设置在第一子像素和第三子像素之间以及第三子像素和第二子像素之间的第一水平堤部，第一水平堤部中的每个在第一方向上延伸并且与竖直堤部相交。
在实施方式中，像素还包括：堤部图案，设置在第一对准电极和第二对准电极中的每个上；绝缘层，设置在堤部图案上，并且包括形成为暴露堤部图案的区域的第一开口；以及第一堤部，设置在非发射区域中。
在实施方式中，堤部图案和第一堤部可以一体地形成并且设置在相同的层上。绝缘层可以包括形成为暴露第一堤部的区域的第二开口。
在实施方式中，第一对准电极可以包括在第一方向上彼此间隔开并且各自在第二方向上延伸的第1-1对准电极、第1-2对准电极、第1-3对准电极、第1-4对准电极和第1-5对准电极。第二对准电极可以包括在第一方向上彼此间隔开并且各自在第二方向上延伸的第2-1对准电极、第2-2对准电极、第2-3对准电极、第2-4对准电极和第2-5对准电极。第一对准电极和第二对准电极可以在第一方向上交替地设置。
在实施方式中，第一子像素、第二子像素和第三子像素中的每个的第一电极可以与第2-1对准电极重叠，以及第一子像素、第二子像素和第三子像素中的每个的第二电极可以与第1-5对准电极重叠。
在实施方式中，第一子像素、第二子像素和第三子像素中的每个还可以包括：第一中间电极，在第一方向上与第一电极和第二电极间隔开的位置处设置在第一电极和第二电极之间，并且与第1-1对准电极和第2-2对准电极重叠；第二中间电极，在第一方向上与第一中间电极和第二电极间隔开的位置处设置在第一中间电极和第二电极之间，并且与第1-2对准电极和第2-3对准电极重叠；第三中间电极，在第一方向上与第二中间电极和第二电极间隔开的位置处设置在第二中间电极和第二电极之间，并且与第1-3对准电极和第2-4对准电极重叠；以及第四中间电极，在第一方向上与第三中间电极和第二电极间隔开的位置处设置在第三中间电极和第二电极之间，并且与第1-4对准电极和第2-5对准电极重叠。
在实施方式中，第一子像素、第二子像素和第三子像素中的每个的发光元件可以包括：第一发光元件，设置在第2-1对准电极和第1-1对准电极之间，并且包括电连接到第一电极的第一端和电连接到第一中间电极的第二端；第二发光元件，设置在第2-2对准电极和第1-2对准电极之间，并且包括电连接到第一中间电极的第一端和电连接到第二中间电极的第二端；第三发光元件，设置在第2-3对准电极和第1-3对准电极之间，并且包括电连接到第二中间电极的第一端和电连接到第三中间电极的第二端；第四发光元件，设置在第2-4对准电极和第1-4对准电极之间，并且包括电连接到第三中间电极的第一端和电连接到第四中间电极的第二端；以及第五发光元件，设置在第2-5对准电极和第1-5对准电极之间，并且包括电连接到第四中间电极的第一端和电连接到第二电极的第二端。
在实施方式中，第一子像素、第二子像素和第三子像素中的每个可以包括：第二堤部，在非发射区域中设置在第一堤部上；颜色转换层，在发射区域中设置在第一发光元件至第五发光元件之上，并且将从第一发光元件至第五发光元件发射的第一颜色的光转换成第二颜色的光；以及滤色器，设置在颜色转换层上，并且允许第二颜色的光选择性地从中穿过。
在实施方式中，第二堤部还可以包括分别设置在第一子像素和第三子像素之间以及第三子像素和第二子像素之间的第二水平堤部，第二水平堤部中的每个在第一方向上延伸。
根据实施方式的显示装置可以包括：衬底，包括显示区域和非显示区域；以及至少一个像素，设置在显示区域中，并且包括第一子像素、第三子像素和第二子像素，第一子像素、第三子像素和第二子像素各自包括发射区域和非发射区域，并且在第二方向上布置。第一子像素、第二子像素和第三子像素中的每个可以包括：像素电路，包括至少一个晶体管和存储电容器；第一对准电极，设置在像素电路上，并且在第二方向上延伸；第二对准电极，在第二方向上延伸，并且在与第二方向相交的第一方向上与第一对准电极间隔开；发光元件，设置在第二对准电极和第一对准电极之间，并且包括与第二对准电极相邻的第一端和与第一对准电极相邻的第二端；以及桥接图案，与第一对准电极和第二对准电极间隔开，并且电连接到存储电容器。在实施方式中，桥接图案可以包括：第一桥接图案，电连接到第一子像素的存储电容器；第二桥接图案，电连接到第二子像素的存储电容器；以及第三桥接图案，电连接到第三子像素的存储电容器。在平面图中，第一桥接图案、第三桥接图案和第二桥接图案可以位于相同的列处。
附图说明
图1是示出根据实施方式的发光元件的示意性立体图。
图2是示出图1的发光元件的示意性剖视图。
图3是示出根据实施方式的显示装置的示意性平面图。
图4是示出包括在图3中所示的第一子像素至第三子像素中的每个中的组件的电连接关系的示意性电路图。
图5是示出根据实施方式的像素的像素电路层的示意性平面图。
图6是沿着图5的线I-I'截取的示意性剖视图。
图7是示出根据实施方式的像素的显示元件层的示意性平面图。
图8是仅示出包括在图7的像素中的桥接图案、第一对准电极和第二对准电极、发光元件和辅助线的示意性平面图。
图9是示出流过图7中所示的像素的驱动电流的流动的示意性平面图。
图10至图12是沿着图7的线II-II'截取的示意性剖视图。
图13是沿着图7的线III-III'截取的示意性剖视图。
图14是沿着图7的线IV-IV'截取的示意性剖视图。
图15是沿着图7的线V-V'截取的示意性剖视图。
图16是示出根据实施方式的像素的显示元件层的示意性平面图。
图17是示出根据实施方式的像素的显示元件层的示意性平面图。
图18是沿着图17的线VI-VI'截取的示意性剖视图。
图19是示出根据实施方式的像素的显示元件层的示意性平面图。
图20和图21是沿着图19的线VII-VII'截取的示意性剖视图。
图22是示出根据实施方式的像素的光学层的示意性平面图。
图23至图25是沿着图22的线VIII-VIII'截取的示意性剖视图。
图26是沿着图22的线IX-IX'截取的示意性剖视图。
具体实施方式
由于本公开允许各种变化和诸多实施方式，因此将在附图中仅示出有限数量的特定实施方式并以书面描述对其进行详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且将理解的是，本公开中涵盖不背离本公开的精神和技术范围的所有改变、等同和替代。
在本公开全文中，相同的附图标记在本公开的各个附图和实施方式中通篇表示相同的部分。为了清楚地示出，附图中的元件的尺寸可以被放大。将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
还将理解的是，当在本公开中使用时，术语“包括”、“包含”、“具有”等指定所阐述的特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，在诸如层、膜、区域或板的第一部分设置在第二部分上的情况下，不仅可以第一部分直接设置在第二部分上，而且还可以在它们之间插置有第三部分。在表示在第二部分上形成诸如层、膜、区域或板的第一部分的情况下，第二部分的在其上形成有第一部分的表面不限于第二部分的上表面，而是可以包括诸如第二部分的侧表面或下表面的其它表面。类似地，在诸如层、膜、区域或板的第一部分在第二部分之下的情况下，不仅可以第一部分直接在第二部分之下，而且还可以在它们之间插置有第三部分。
将理解的是，当一元件(例如，第一元件)被称为(可操作地或通信地)“与”另一元件(例如，第二元件)“联接”/“联接到”另一元件(例如，第二元件)或者“与”另一元件(例如，第二元件)“连接”/“连接到”另一元件(例如，第二元件)时，第一元件可以直接或经由其它元件(例如，第三元件)与另一元件(例如，第二元件)联接或连接或者联接到或连接到另一元件(例如，第二元件)。相反，将理解的是，当一元件(例如，第一元件)被称为“直接与”另一元件(例如，第二元件)“联接”/“直接联接到”另一元件(例如，第二元件)或者“直接与”另一元件(例如，第二元件)“连接”/“直接连接到”另一元件(例如，第二元件)时，可以不在所述一元件和所述另一元件之间插置有其它元件(例如，第三元件)。
参考附图来描述本公开的实施方式和所需的细节，以便详细地描述本公开，使得本公开所属的技术领域中的普通技术人员可以容易地实践本公开。此外，单数形式可以包括复数形式，除非上下文另外清楚地指示。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”以及术语“或”的任何组合。例如，“A和/或B”可以理解为意指包括“A、B或者A和B”的任何组合。术语“和”以及术语“或”可以以结合的含义或分离的含义使用，并且可以理解为等同于“和/或”。
术语“重叠”或“重叠的”意指第一对象可以在第二对象上方或下方，或者在第二对象的一侧，并且反之，第二对象可以在第一对象上方或下方，或者在第一对象的一侧。另外，术语“重叠”可以包括层叠、堆叠、面对或面向、延伸遍及、覆盖或部分地覆盖或如本领域普通技术人员将领会和理解的任何其它合适的术语。
当一元件被描述为“不与”另一元件“重叠”或者描述成“不与”另一元件“重叠”时，其可以包括这些元件彼此间隔开、彼此偏移、或设置在彼此旁边或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
如在本文中使用的，“约”或“近似”包括所陈述的值并且意指在如本领域普通技术人员考虑所讨论的测量以及与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内。例如，“约”可以意指在所陈述的值的一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还将理解的是，诸如在常用词典中限定的那些术语应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且将不以理想化或过于形式的含义进行解释，除非本文中明确地如此限定。
图1是示出根据实施方式的发光元件LD的示意性立体图。图2是示出图1的发光元件LD的示意性剖视图。
参考图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。例如，发光元件LD可以实施为通过连续地堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射堆叠(或被称为“堆叠图案”)。在实施方式中，发光元件LD的类型和/或形状不限于图1和图2中所示的实施方式。
发光元件LD可以形成为在一方向上延伸的形状。如果发光元件LD延伸的方向被限定为纵向方向，则发光元件LD可以具有可在纵向方向上彼此相对的第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个半导体层可以设置在发光元件LD的第一端EP1上，并且第一半导体层11和第二半导体层13中的另一半导体层可以设置在发光元件LD的第二端EP2上。例如，第二半导体层13可以设置在发光元件LD的第一端EP1上，并且第一半导体层11可以设置在发光元件LD的第二端EP2上。
发光元件LD可以具有各种形状。例如，如图1中所示，发光元件LD可以具有可在纵向方向上长(即，具有大于1的纵横比)的棒状形状、杆状形状或柱状形状。在另一实施方式中，发光元件LD可以具有可在纵向方向上短(或具有小于1的纵横比)的棒状形状、杆状形状或柱状形状。作为另一示例，发光元件LD可以具有纵横比为1的棒状形状、杆状形状或柱状形状。
发光元件LD可以包括被制造成具有超小型尺寸(例如，具有与在纳米级至微米级的范围对应的直径D和/或长度L)的发光二极管(LED)。
在发光元件LD在纵向方向上长(即，具有大于1的纵横比)的情况下，发光元件LD的直径D可以在约0.5μm至约6μm的范围内，并且其长度L可以在约1μm至约10μm的范围内。然而，发光元件LD的直径D和长度L不限于此。可以改变发光元件LD的尺寸以满足可被应用发光元件LD的照明装置或自发射显示装置的要求(或设计条件)。
第一半导体层11可以包括例如至少一个n型半导体层。例如，第一半导体层11可以包括n型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以掺杂有诸如Si、Ge和/或Sn的第一导电掺杂剂(或n型掺杂剂)。然而，第一半导体层11的组成材料不限于此，并且可以使用各种其它材料来形成第一半导体层11。在实施方式中，第一半导体层11可以在发光元件LD的纵向方向上包括接触有源层12的上表面和暴露于外部的下表面。
有源层12(或发射层)可以设置在(或位于)第一半导体层11上，并且可以具有单量子阱结构或多量子阱结构。例如，在有源层12具有多量子阱结构的情况下，有源层12可以通过周期性地和重复地堆叠势垒层(未示出)、应变增强层和阱层(其可设置为一单元)来形成。应变增强层可以具有可比势垒层的晶格常数小的晶格常数，从而可以进一步增强待施加到阱层的应变(例如，压缩应变)。然而，有源层12的结构不限于前述实施方式的结构。
有源层12可以发射具有范围为400nm至900nm的波长的光，并且具有双异质结构。在实施方式中，可以在发光元件LD的纵向方向上在有源层12之上和/或之下形成掺杂有导电掺杂剂的包覆层。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或InAlGaN的材料来形成有源层12，并且可以使用各种其它材料来形成有源层12。有源层12可以包括接触第一半导体层11的第一表面和接触第二半导体层13的第二表面。
如果在发光元件LD的相对端之间施加具有某一电压或更大电压的电场，则发光元件LD可以通过有源层12中电子-空穴对的耦合来发射光。因为可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种发光器件(包括显示装置的像素)的光源(或光发射源)。
第二半导体层13可以设置在(或位于)有源层12的第二表面上，并且包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括p型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以掺杂有诸如Mg、Zn、Ca、Sr和/或Ba的第二导电掺杂剂(或p型掺杂剂)。然而，用于形成第二半导体层13的材料不限于此，并且可以使用各种其它材料来形成第二半导体层13。在实施方式中，第二半导体层13可以在发光元件LD的纵向方向上包括接触有源层12的第二表面的下表面以及暴露于外部的上表面。
在实施方式中，第一半导体层11和第二半导体层13可以在发光元件LD的纵向方向上具有不同的厚度。例如，在发光元件LD的纵向方向上，第一半导体层11可以具有可比第二半导体层13的厚度大的厚度。因此，发光元件LD的有源层12可以设置在(或位于)更靠近第二半导体层13的上表面而不是第一半导体层11的下表面的位置处。
尽管第一半导体层11和第二半导体层13可以由单层形成，但是本公开不限于此。在实施方式中，根据有源层12的材料，第一半导体层11和第二半导体层13各自还可以包括一个或更多个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是应变减轻层，其可以设置在(或位于)具有不同晶格结构的半导体层之间，并且因此可以用作缓冲层以减小晶格常数的差异。尽管TSBR层可以由诸如p-GaInP、p-AlInP和/或p-AlGaInP的p型半导体层形成，但是本公开不限于此。
在实施方式中，除了包括第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可以包括设置在(或位于)第二半导体层13之上的接触电极(下文中，称为“第一接触电极”)。此外，在实施方式中，发光元件LD还可以包括设置在(或位于)第一半导体层11的一端上的另一接触电极(下文中，称为“第二接触电极”)。
第一接触电极和第二接触电极中的每个可以是欧姆接触电极，但本公开不限于此。在实施方式中，第一接触电极和第二接触电极中的每个可以是肖特基接触电极。第一接触电极和第二接触电极可以包括导电材料。例如，第一接触电极和第二接触电极可以包括诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金(其可以单独或组合使用)的不透明金属，但本公开不限于此。在实施方式中，第一接触电极和第二接触电极也可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)。
包括在第一接触电极和第二接触电极中的材料可以彼此相同或不同。第一接触电极和第二接触电极可以是基本上透明的或半透明的。因此，从发光元件LD生成的光可以穿过第一接触电极和第二接触电极中的每个，并且被发射到发光元件LD外部。在一些实施方式中，在从发光元件LD生成的光通过发光元件LD的相对端之外的区域而不是穿过第一接触电极和第二接触电极发射到发光元件LD外部的情况下，第一接触电极和第二接触电极可以包括不透明金属。
在实施方式中，发光元件LD还可以包括绝缘层14。然而，在一些实施方式中，可以省略绝缘层14，或者可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘层14可以防止有源层12由于与除了第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，绝缘层14可以减少或最小化发光元件LD的表面缺陷，从而提高发光元件LD的寿命和发射效率。在多个发光元件LD设置(或定位)成彼此紧密接触的情况下，绝缘层14可以减小或防止在发光元件LD之间出现不期望的短路的可能性。绝缘层14的存在或不存在不受限制，只要可以防止有源层12与外部导电材料短路即可。
绝缘层14可以设置成围绕包括第一半导体层11、有源层12和第二半导体层13的发射堆叠的整个外周表面。
虽然在前述实施方式中，绝缘层14已被描述为围绕第一半导体层11、有源层12和第二半导体层13的整个相应的外周表面，但是本公开不限于此。在实施方式中，在发光元件LD包括第一接触电极的情况下，绝缘层14可以围绕第一半导体层11、有源层12、第二半导体层13和第一接触电极的整个相应的外周表面。在实施方式中，绝缘层14可以不围绕第一半导体层11的整个外周表面，或者可以仅围绕第一半导体层11的外周表面的一部分，而不围绕第一半导体层11的外周表面的另一部分。此外，在实施方式中，在第一接触电极设置在发光元件LD的第一端EP1上并且第二接触电极设置在发光元件LD的第二端EP2上的情况下，绝缘层14可以允许第一接触电极和第二接触电极中的每个的至少一个区域被暴露。
绝缘层14可以包括透明绝缘材料。例如，绝缘层14可以包括选自硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlOx)、钛氧化物(TiOx)、铪氧化物(HfOx)、钛锶氧化物(SrTiOx)、钴氧化物(CoxOy)、氧化镁(MgO)、锌氧化物(ZnOx，其可以是ZnO或ZnO2)、钌氧化物(RuOx)、镍氧化物(NiO)、钨氧化物(WOx)、钽氧化物(TaOx)、钆氧化物(GdOx)、锆氧化物(ZrOx)、镓氧化物(GaOx)、钒氧化物(VxOy)、ZnO:Al、ZnO:B、InxOy:H、铌氧化物(NbxOy)、镁氟化物(MgFx)、铝氟化物(AlFx)、新型铝基(alucone)聚合物膜、氮化钛(TiN)、氮化钽(TaN)、铝氮化物(AlNx)、氮化镓(GaN)、氮化钨(WN)、氮化铪(HfN)、氮化铌(NbN)、氮化钆(GdN)、氮化锆(ZrN)和氮化钒(VN)的组中的一种或更多种绝缘材料。然而，本公开不限于此，并且可以使用具有绝缘性的各种材料作为绝缘层14的材料。
绝缘层14可以以单层的形式或包括双层的多层的形式设置。例如，在绝缘层14由包括可连续地堆叠的第一层和第二层的双层结构形成的情况下，第一层和第二层可以由不同的材料(或不同的物质)制成并通过不同的工艺形成。在实施方式中，第一层和第二层可以包括相同的材料，并且可以通过连续的工艺形成。
在实施方式中，发光元件LD可以被实施为具有核-壳结构的发光图案。第一半导体层11可以设置在(或位于)发光元件LD的核(即，发光元件LD的中央部分)中。有源层12可以设置和/或形成为围绕第一半导体层11的外周表面。第二半导体层13可以设置和/或形成为围绕有源层12。此外，发光元件LD还可以包括接触电极，其形成为围绕第二半导体层13的至少一侧。在实施方式中，发光元件LD还可以包括可以设置在具有核-壳结构的发光图案的外周表面上并且具有透明的绝缘材料的绝缘层14。实施为具有核-壳结构的发光图案的发光元件LD可以以生长方式制造。
发光元件LD可以用作用于各种显示装置的光发射源(或光源)。发光元件LD可以通过表面处理工艺来制备。例如，可以对发光元件LD进行表面处理，使得在将多个发光元件LD与流体溶液(或溶剂)混合并提供给每个像素区域(例如，每个像素的发射区域或每个子像素的发射区域)的情况下，发光元件LD可以在溶液中均匀地分布而不是不均匀地聚集。
包括以上描述的发光元件LD的发射组件(或发光器件或发光单元)可以不仅用于显示装置中，而且还用于各自需要光源的各种类型的电子装置中。例如，在多个发光元件LD设置在(或位于)显示面板的每个像素的像素区域中的情况下，发光元件LD可以用作像素的光源。然而，发光元件LD的应用领域不限于以上提及的示例。例如，发光元件LD也可以用于需要光源或合适地使用光源的其它类型的电子装置(诸如，照明装置)中。
图3是示出根据实施方式的显示装置的示意性平面图。
为了便于描述，图3集中于可在其中显示图像的显示区域DA示意性地示出了显示装置的结构。
如果显示装置是在其至少一个表面上具有显示表面的电子装置(例如，智能电话、电视、平板个人计算机(PC)、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、网络书计算机、工作站、服务器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、医疗器械、相机或可穿戴装置)，则本公开可以应用于显示装置。
参考图1至图3，显示装置可以包括衬底SUB、提供(或设置)在衬底SUB上并且各自包括至少一个发光元件LD的像素PXL、提供(或设置)在衬底SUB上并且配置成驱动像素PXL的驱动器以及设置成将像素PXL与驱动器电连接的线组件。
根据驱动发光元件LD的方法，显示装置可以被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置实施为有源矩阵型显示装置的情况下，像素PXL中的每个可以包括配置成控制待提供给发光元件LD的电流的量的驱动晶体管以及配置成向驱动晶体管传输数据信号的开关晶体管。
显示装置可以以各种形式设置，例如，以具有两对平行侧边的矩形板的形式设置，但是本公开不限于此。在显示装置以矩形板的形式设置的情况下，两对侧边中的一对侧边可以比另一对侧边长。为了便于描述，示出了显示装置具有具备一对长侧边和一对短侧边的矩形形状的情况。长侧边延伸的方向指示为第二方向DR2，并且短侧边延伸的方向指示为第一方向DR1。在设置成矩形平面形状的显示装置中，一个长侧边和一个短侧边彼此接触(或相交)的每个拐角可以具有圆润形状。然而，本公开不限于此。
衬底SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是可在其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是可在其中设置配置成驱动像素PXL的驱动器以及用于将像素PXL连接到驱动器的线组件的一部分的区域。
非显示区域NDA可以设置成与显示区域DA相邻。非显示区域NDA可以设置在显示区域DA的至少一侧上。例如，非显示区域NDA可以围绕显示区域DA的外围(或边缘)。在非显示区域NDA中可以设置连接到像素PXL的线组件以及连接到线组件并且配置成驱动像素PXL的驱动器。
线组件可以将驱动器与像素PXL电连接。线组件可以包括连接到信号线(例如，扫描线、数据线和发射控制线)的扇出线，所述信号线可以连接到每个像素PXL以向像素PXL提供信号。此外，在实施方式中，线组件可以包括连接到信号线(例如，控制线和感测线)的扇出线，所述信号线可以连接到每个像素PXL以实时补偿像素PXL的电特性的偏差。线组件可以包括与电力线连接的扇出线，所述电力线可以配置成向相应的像素PXL提供电压并且连接到相应的像素PXL。
衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一区域可以设置为可在其中设置像素PXL的显示区域DA，并且其另一区域可以设置为非显示区域NDA。例如，衬底SUB可以包括：显示区域DA，包括可在其中设置相应的像素PXL的像素区域PXA；以及非显示区域NDA，设置在显示区域DA的外围周围(或设置成与显示区域DA相邻)。
像素PXL可以在衬底SUB上设置在显示区域DA中。在实施方式中，像素PXL可以在显示区域DA中以条纹布置方式等布置，但是本公开不限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以设置可在其中设置相应的像素PXL的像素区域PXA中的每个中。在实施方式中，第一子像素SPX1可以是红色像素(或红色子像素)，第二子像素SPX2可以是绿色像素(或绿色子像素)，并且第三子像素SPX3可以是蓝色像素(或蓝色子像素)。然而，本公开不限于此。在实施方式中，第二子像素SPX2可以是红色像素，第一子像素SPX1可以是绿色像素，并且第三子像素SPX3可以是蓝色像素。在另一实施方式中，第三子像素SPX3可以是红色像素，第一子像素SPX1可以是绿色像素，并且第二子像素SPX2可以是蓝色像素。
第一子像素SPX1可以包括第一像素电路和第一发射组件(或第一发射单元)。第二子像素SPX2可以包括第二像素电路和第二发射组件(或第二发射单元)。第三子像素SPX3可以包括第三像素电路和第三发射组件(或第三发射单元)。
第一像素电路、第二像素电路和第三像素电路与第一发射组件、第二发射组件和第三发射组件可以设置在不同的层上并且彼此重叠。例如，第一像素电路、第二像素电路和第三像素电路可以设置在可在其中设置相应的子像素的子像素区域的像素电路层(例如，参考图5和图6的“PCL”)上。第一发射组件、第二发射组件和第三发射组件中的每个可以设置在与相应的子像素中的像素电路层PCL重叠的显示元件层(例如，参考图7至图10的“DPL”)中。
可彼此间隔开的第一对准电极(或第一对准线)和第二对准电极(或第二对准线)可以设置在第一发射组件、第二发射组件和第三发射组件中。发光元件LD可以设置在第一对准电极和第二对准电极之间。以下将参考图5至图15描述设置在像素区域PXA中的组件。
像素PXL中的每个可以包括一个或更多个发光元件LD，所述一个或更多个发光元件LD配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有范围为纳米级至微米级的小尺寸，并且与设置成与其相邻的发光元件LD并联连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL(或每个子像素)的光源。
每个像素PXL(或每个子像素)可以包括至少一个光源(例如，图1中所示的发光元件LD)，其可以由信号(例如，扫描信号和数据信号)和/或电力源(例如，第一驱动电力源和第二驱动电力源)驱动。然而，在实施方式中，可用作每个像素PXL(或每个子像素)的光源的发光元件LD的类型不限于此。
驱动器可以通过线组件向每个像素PXL(或每个子像素)提供某一信号和某一电力电压，并且因此控制像素PXL(或子像素)的操作。
图4是示出包括在图3中所示的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中的组件的电连接关系的示意性电路图。
例如，图4示出了包括在可被应用于根据实施方式的有源矩阵型显示装置的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中的组件的电连接关系。然而，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的电连接关系不限于此。在以下实施方式中，术语“子像素SPX”将用于共同指定第一子像素SPX1、第二子像素SPX2和/或第三子像素SPX3。
参考图1至图4，子像素SPX可以包括发射组件EMU(或发射单元)，其配置成生成具有与数据信号对应的亮度的光。此外，子像素SPX可以选择性地还包括配置成驱动发射组件EMU的像素电路PXC。
在实施方式中，发射组件EMU可以包括并联电连接在第一电力线PL1和第二电力线PL2之间的发光元件LD，第一电力线PL1可以电连接到第一驱动电力源VDD并且配置成被提供第一驱动电力源VDD的电压，第二电力线PL2可以电连接到第二驱动电力源VSS并且配置成被提供第二驱动电力源VSS的电压。例如，发射组件EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电力源VDD的第一电极PE1(或第一像素电极)、通过第二电力线PL2电连接到第二驱动电力源VSS的第二电极PE2(或第二像素电极)以及在第一电极PE1和第二电极PE2之间以相同方向彼此并联电连接的发光元件LD。在实施方式中，第一电极PE1可以是阳极，并且第二电极PE2可以是阴极。
包括在发射组件EMU中的发光元件LD中的每个可以包括通过第一电极PE1电连接到第一驱动电力源VDD的第一端以及通过第二电极PE2电连接到第二驱动电力源VSS的第二端。第一驱动电力源VDD和第二驱动电力源VSS可以具有不同的电位。例如，第一驱动电力源VDD可以设定为高电位电力源，并且第二驱动电力源VSS可以设定为低电位电力源。这里，在子像素SPX的发射时段期间，第一驱动电力源VDD和第二驱动电力源VSS之间的电位差可以设定为等于或大于发光元件LD的阈值电压的值。
如上所述，可在可被提供不同电力源的电压的第一电极PE1和第二电极PE2之间以相同方向(例如，以正向方向)彼此并联电连接的发光元件LD可以形成相应的有效光源。
发射组件EMU的发光元件LD可以发射具有与通过像素电路PXC向其提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，与像素电路PXC的相应帧数据的灰度级值对应的驱动电流可以被提供给发射组件EMU。提供给发射组件EMU的驱动电流可以被分成流入相应发光元件LD中的部分。因此，发光元件LD中的每个可以发射具有与向其施加的电流对应的亮度的光，使得发射组件EMU可以发射具有与驱动电流对应的亮度的光。
尽管已经描述了发光元件LD的相对端可以在第一驱动电力源VDD和第二驱动电力源VSS之间以相同方向电连接的实施方式，但是本公开不限于此。在实施方式中，除了包括形成相应的有效光源的发光元件LD之外，发射组件EMU还可以包括至少一个无效光源，例如反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起可以在第一电极PE1和第二电极PE2之间彼此并联地电连接。这里，反向发光元件LDr可以以与发光元件LD的方向相反的方向电连接在第一电极PE1和第二电极PE2之间。即使在第一电极PE1和第二电极PE2之间施加某一驱动电压(例如，正向驱动电压)，反向发光元件LDr也保持禁用。因此，电流基本上不流过反向发光元件LDr。
像素电路PXC可以电连接到相应的子像素SPX的扫描线(例如，第i扫描线Si)和数据线(例如，第j数据线Dj)。像素电路PXC可以电连接到子像素SPX的控制线(例如，第i控制线CLi)和感测线(例如，第j感测线SENj)。例如，在子像素SPX设置在显示区域DA的第i行和第j列中的情况下，子像素SPX的像素电路PXC可以电连接到显示区域DA中的第i扫描线Si、第j数据线Dj、第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是驱动晶体管，其配置成控制待施加到发射组件EMU的驱动电流，并且可以电连接在第一驱动电力源VDD和发射组件EMU之间。详细地，第一晶体管T1的第一端子可以通过第一电力线PL1电连接到第一驱动电力源VDD。第一晶体管T1的第二端子可以电连接到第二节点N2。第一晶体管T1的栅电极可以电连接到第一节点N1。响应于施加到第一节点N1的电压，第一晶体管T1可以控制将通过第二节点N2从第一驱动电力源VDD施加到发射组件EMU的驱动电流的量。在实施方式中，第一晶体管T1的第一端子可以是漏电极，并且第一晶体管T1的第二端子可以是源电极，并且本公开不限于此。在实施方式中，第一端子可以是源电极，并且第二端子可以是漏电极。
第二晶体管T2可以是配置成响应于扫描信号而选择子像素SPX并激活子像素SPX的开关晶体管，并且可以电连接在数据线(例如，第j数据线Dj)和第一节点N1之间。第二晶体管T2的第一端子可以电连接到数据线(例如，第j数据线Dj)。第二晶体管T2的第二端子可以电连接到第一节点N1。第二晶体管T2的栅电极可以电连接到扫描线(例如，第i扫描线Si)。第二晶体管T2的第一端子和第二端子可以是不同的端子，并且例如，如果第一端子是漏电极，则第二端子可以是源电极。
在从扫描线(例如，第i扫描线Si)提供具有栅极导通电压(例如，高电平电压)的扫描信号的情况下，第二晶体管T2可以导通以将数据线(例如，第j数据线Dj)与第一节点N1电连接。第一节点N1可以是第二晶体管T2的第二端子和第一晶体管T1的栅电极可彼此连接的点。第二晶体管T2可以向第一晶体管T1的栅电极传输数据信号。
第三晶体管T3可以通过将第一晶体管T1电连接到感测线(例如，第j感测线SENj)而经由感测线(例如，第j感测线SENj)获得感测信号，并且使用感测信号来检测子像素SPX的特性(诸如，第一晶体管T1的阈值电压)。可以使用与每个子像素SPX的特性相关的信息来转换图像数据，从而可以补偿子像素SPX之间的特性偏差。第三晶体管T3的第二端子可以电连接到第一晶体管T1的第二端子。第三晶体管T3的第一端子可以电连接到感测线(例如，第j感测线SENj)。第三晶体管T3的栅电极可以电连接到控制线(例如，第i控制线CLi)。此外，第三晶体管T3的第一端子可以电连接到初始化电力源。第三晶体管T3可以是配置成初始化第二节点N2的初始化晶体管，并且可以在从控制线(例如，第i控制线CLi)向其提供感测控制信号的情况下导通，使得初始化电力源的电压可以传输到第二节点N2。因此，可以初始化存储电容器Cst的可电连接到第二节点N2的第二存储电极。
存储电容器Cst可以包括第一存储电极(或下电极)和第二存储电极(或上电极)。第一存储电极可以电连接到第一节点N1。第二存储电极可以电连接到第二节点N2。存储电容器Cst可以在帧周期期间利用与待提供给第一节点N1的数据信号对应的数据电压进行充电。因此，存储电容器Cst可以存储与第一晶体管T1的栅电极的电压和第二节点N2的电压之间的差对应的电压。
发射组件EMU可以包括至少一个串联组，所述至少一个串联组包括可彼此并联电连接的发光元件LD。在实施方式中，如图4中所示，发射组件EMU可以具有串联/并联组合结构。例如，发射组件EMU可以包括第一串联组SET1、第二串联组SET2、第三串联组SET3、第四串联组SET4和第五串联组SET5。
发射组件EMU可以包括第一串联组SET1、第二串联组SET2、第三串联组SET3、第四串联组SET4和第五串联组SET5，它们可以连续地电连接在第一驱动电力源VDD和第二驱动电力源VSS之间。第一串联组SET1、第二串联组SET2、第三串联组SET3、第四串联组SET4和第五串联组SET5中的每个可以包括形成相应串联组的电极对的两个电极PE1和CTE1_1、CTE1_2和CTE2_1、CTE2_2和CTE3_1、CTE3_2和CTE4_1或者CTE4_2和PE2以及在两个电极PE1和CTE1_1、CTE1_2和CTE2_1、CTE2_2和CTE3_1、CTE3_2和CTE4_1或者CTE4_2和PE2之间以相同方向彼此并联电连接的发光元件LD。
第一串联组SET1可以包括第一电极PE1(或第一像素电极)、第1-1中间电极CTE1_1以及电连接在第一电极PE1和第1-1中间电极CTE1_1之间的至少一个第一发光元件LD1。此外，第一串联组SET1可以包括在第一电极PE1和第1-1中间电极CTE1_1之间以与第一发光元件LD1的方向相反的方向电连接的反向发光元件LDr。
第二串联组SET2可以包括第1-2中间电极CTE1_2、第2-1中间电极CTE2_1以及电连接在第1-2中间电极CTE1_2和第2-1中间电极CTE2_1之间的至少一个第二发光元件LD2。此外，第二串联组SET2可以包括在第1-2中间电极CTE1_2和第2-1中间电极CTE2_1之间以与第二发光元件LD2的方向相反的方向电连接的反向发光元件LDr。
第1-1中间电极CTE1_1和第1-2中间电极CTE1_2可以形成将可连续地设置的第一串联组SET1和第二串联组SET2电连接的第一中间电极CTE1。在第1-1中间电极CTE1_1和第1-2中间电极CTE1_2可以一体地设置的情况下，第1-1中间电极CTE1_1和第1-2中间电极CTE1_2可以分别是第一中间电极CTE1的不同区域。
第三串联组SET3可以包括第2-2中间电极CTE2_2、第3-1中间电极CTE3_1以及可电连接在第2-2中间电极CTE2_2和第3-1中间电极CTE3_1之间的至少一个第三发光元件LD3。此外，第三串联组SET3可以包括在第2-2中间电极CTE2_2和第3-1中间电极CTE3_1之间以与第三发光元件LD3的方向相反的方向电连接的反向发光元件LDr。
第2-1中间电极CTE2_1和第2-2中间电极CTE2_2可以形成将可连续地设置的第二串联组SET2和第三串联组SET3电连接的第二中间电极CTE2。在第2-1中间电极CTE2_1和第2-2中间电极CTE2_2可以一体地设置的情况下，第2-1中间电极CTE2_1和第2-2中间电极CTE2_2可以分别是第二中间电极CTE2的不同区域。
第四串联组SET4可以包括第3-2中间电极CTE3_2、第4-1中间电极CTE4_1以及可电连接在第3-2中间电极CTE3_2和第4-1中间电极CTE4_1之间的至少一个第四发光元件LD4。此外，第四串联组SET4可以包括在第3-2中间电极CTE3_2和第4-1中间电极CTE4_1之间以与第四发光元件LD4的方向相反的方向电连接的反向发光元件LDr。
第3-1中间电极CTE3_1和第3-2中间电极CTE3_2可以形成将可连续地设置的第三串联组SET3和第四串联组SET4电连接的第三中间电极CTE3。在第3-1中间电极CTE3_1和第3-2中间电极CTE3_2可以一体地设置的情况下，第3-1中间电极CTE3_1和第3-2中间电极CTE3_2可以分别是第三中间电极CTE3的不同区域。
第五串联组SET5可以包括第4-2中间电极CTE4_2、第二电极PE2以及可电连接在第4-2中间电极CTE4_2和第二电极PE2之间的至少一个第五发光元件LD5。此外，第五串联组SET5可以包括在第4-2中间电极CTE4_2和第二电极PE2之间以与第五发光元件LD5的方向相反的方向电连接的反向发光元件LDr。
第4-1中间电极CTE4_1和第4-2中间电极CTE4_2可以形成将可连续地设置的第四串联组SET4和第五串联组SET5电连接的第四中间电极CTE4。在第4-1中间电极CTE4_1和第4-2中间电极CTE4_2可以一体地设置的情况下，第4-1中间电极CTE4_1和第4-2中间电极CTE4_2可以分别是第四中间电极CTE4的不同区域。
在前述实施方式中，第一串联组SET1的第一电极PE1可以是每个子像素SPX的发射组件EMU的阳极，并且第五串联组SET5的第二电极PE2可以是发射组件EMU的阴极。
如上所述，包括以串联/并联组合结构彼此电连接的串联组SET1、SET2、SET3、SET4和SET5(或发光元件LD)的子像素SPX的发射组件EMU可以响应于可被应用发射组件EMU的产品的规格而容易地调整驱动电流/电压条件。
具体地，与具有使得发光元件LD可仅彼此并联电连接的结构的发射组件的驱动电流相比，包括以串联/并联组合结构彼此电连接的串联组SET1、SET2、SET3、SET4和SET5(或发光元件LD)的子像素SPX的发射组件EMU可以减小驱动电流。此外，与具有使得发光元件LD(其数量可与发射组件EMU的发光元件LD的数量相同)中的全部可彼此串联电连接的结构的发射组件的驱动电流相比，包括以串联/并联组合结构彼此连接的串联组SET1、SET2、SET3、SET4和SET5的子像素SPX的发射组件EMU可以减小待施加到发射组件EMU的相对端的驱动电流。与具有使得串联组中的全部可以彼此串联电连接的结构的发射组件相比，在相同数量的电极下，包括以串联/并联组合结构彼此电连接的串联组SET1、SET2、SET3、SET4和SET5(或发光元件LD)的子像素SPX的发射组件EMU可以增加包括在电极PE1、CTE1_1、CTE1_2、CTE2_1、CTE2_2、CTE3_1、CTE3_2、CTE4_1、CTE4_2和PE2之间的发光元件LD的数量。可以提高发光元件LD的光输出效率。即使在特定的串联组中出现缺陷，也可以降低由于缺陷而不能发射光的发光元件LD的比例，从而可以减轻发光元件LD的光输出效率的降低。
在以下实施方式中，为了便于描述，平面图中的水平方向将被表示为第一方向DR1，平面图中的竖直方向将被表示为第二方向DR2，并且剖视图中的竖直方向将被表示为第三方向DR3。
图5是示出根据实施方式的像素PXL的像素电路层PCL的示意性平面图。图6是沿着图5的线I-I'截取的示意性剖视图。
例如，图5基于可在其中设置像素PXL的像素区域PXA示意性地示出了像素电路层PCL的结构的实施方式。
尽管图6简单地示出了像素PXL的像素电路层PCL，例如，示出了每个电极由单个电极形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
在图5和图6中，在术语“像素PXL”的限定中，可以不仅涵盖包括在像素PXL中的组件，而且还涵盖可在其中设置(或定位)这些组件的区域。
参考图1至图6，像素PXL的像素电路层PCL可以包括设置在像素区域PXA中的多个像素电路PXC。例如，像素电路层PCL可以包括设置在第一子像素区域SPA1中的第一像素电路PXC1、设置在第二子像素区域SPA2中的第二像素电路PXC2以及设置在第三子像素区域SPA3中的第三像素电路PXC3。第一子像素区域SPA1可以是像素区域PXA的可在其中设置第一子像素SPX1的区域。第二子像素区域SPA2可以是像素区域PXA的可在其中设置第二子像素SPX2的区域。第三子像素区域SPA3可以是像素区域PXA的可在其中设置第三子像素SPX3的区域。
像素区域PXA可以包括线区域LA，其可以设置在第一子像素区域SPA1和第二子像素区域SPA2中的每个周围和/或设置在第一子像素区域SPA1和第二子像素区域SPA2的一部分中。例如，线区域LA可以设置在第一子像素区域SPA1的上侧和第二子像素区域SPA2的下侧处。线区域LA可以是可在其中设置在第一方向DR1上延伸的线的区域。例如，可以在线区域LA中设置在第一方向DR1上延伸的第一水平电力线PL1b和第二水平电力线PL2b。
像素电路层PCL可以包括设置在衬底SUB上的一个或更多个绝缘层。例如，像素电路层PCL可以包括可在衬底SUB上在第三方向DR3上连续地堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
缓冲层BFL可以设置在衬底SUB的整个表面上。缓冲层BFL可以防止杂质扩散到包括在第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的晶体管T1、T2和T3中。缓冲层BFL可以是包括无机材料的无机绝缘层。缓冲层BFL可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。缓冲层BFL可以以单层结构的形式设置，或者以具有两层或更多层的多层结构的形式设置。在缓冲层BFL以多层结构的形式设置的情况下，相应的层可以由相同的材料或不同的材料形成。根据衬底SUB的材料或处理条件，可以省略缓冲层BFL。
栅极绝缘层GI可以设置在缓冲层BFL的整个表面上。栅极绝缘层GI可以包括与缓冲层BFL的材料相同的材料，或者包括作为示例被列出为缓冲层BFL的组成材料的材料之中的合适的(或选择的)材料。栅极绝缘层GI可以是包括无机材料的无机绝缘层。
层间绝缘层ILD可以设置和/或形成在栅极绝缘层GI的整个表面上。层间绝缘层ILD可以包括与缓冲层BFL的材料相同的材料，或者可以包括作为示例被列出为缓冲层BFL的组成材料的材料之中的一种或更多种合适的(或选择的)材料。
钝化层PSV可以设置和/或形成在层间绝缘层ILD的整个表面上。钝化层PSV可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。无机绝缘层可以包括例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以被部分地开口，以允许第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每个的一些组件被暴露。例如，钝化层PSV可以部分地开口以包括第四通孔VIH4，像素电路层PCL的第一水平电力线PL1b的区域可以通过所述第四通孔VIH4暴露。钝化层PSV可以部分地开口以包括第五通孔VIH5，像素电路层PCL的第二水平电力线PL2b的一区域可以通过所述第五通孔VIH5暴露。钝化层PSV可以部分地开口以包括第六通孔VIH6，像素电路层PCL的第二水平电力线PL2b的另一区域可以通过所述第六通孔VIH6暴露。
钝化层PSV可以部分地开口以包括第一通孔VIH1、第二通孔VIH2和第三通孔VIH3，第一像素电路PXC1的第一上电极UE1可以通过所述第一通孔VIH1暴露，第二像素电路PXC2的第二上电极UE2可以通过所述第二通孔VIH2暴露，第三像素电路PXC3的第三上电极UE3可以通过所述第三通孔VIH3暴露。
像素电路层PCL可以包括设置在以上提及的绝缘层之间的一个或更多个导电层。例如，像素电路层PCL可以包括设置在衬底SUB和缓冲层BFL之间的第一导电层、设置在栅极绝缘层GI上的第二导电层以及设置在层间绝缘层ILD上的第三导电层。
第一导电层可以具有由选自铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金的组中的一种或组合形成的单层结构，或者可以具有由可以是低电阻材料以降低线电阻的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)或其组合形成的多层(包括双层)结构。第二导电层和第三导电层中的每个可以包括与第一导电层的材料相同的材料，或者包括作为示例被列出为第一导电层的组成材料的材料之中的一种或更多种合适的材料，但是本公开不限于此。
在实施方式中，衬底SUB可以包括允许光透射的透明绝缘材料。衬底SUB可以是刚性衬底或柔性衬底。
例如，刚性衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种或更多种。
柔性衬底可以是膜衬底或包括聚合物有机材料的塑料衬底。例如，柔性衬底可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。
像素电路层PCL还可以包括接触孔CH，其形成为电连接可在衬底SUB上设置在像素电路层PCL中的电路元件、电极和/或线。为了方便，在图5中，作为用于连接像素电路层PCL中的特定组件的接触孔CH的代表性示例，仅一个接触孔由附图标记CH指示。
像素电路层PCL还可以包括可设置在衬底SUB上并且电连接到像素PXL的线。例如，像素电路层PCL可以包括扫描线S1和S2、数据线D1、D2和D3、电力线PL以及初始化电力线IPL。
扫描线S1和S2可以包括可以彼此间隔开的第一扫描线S1和第二扫描线S2。
第一扫描线S1可以在第二方向DR2上延伸。信号(例如，扫描信号或控制信号)可以被施加到第一扫描线S1。在实施方式中，第一扫描线S1可以具有通过连续地堆叠第一层FL、第二层SL和第三层TL而形成的多层结构。第一层FL可以对应于第一导电层，第二层SL可以对应于第二导电层，并且第三层TL可以对应于第三导电层。第一层FL、第二层SL和第三层TL可以通过相应的接触孔CH彼此电连接。在实施方式中，第一扫描线S1可以具有仅包括由第一导电层形成的第一层FL的单层结构。扫描信号和/或控制信号可以被提供给第一扫描线S1。
第二扫描线S2可以在与第一扫描线S1延伸的方向相交的第一方向DR1上延伸。第二扫描线S2可以由包括第三导电层的单层形成。
第二扫描线S2可以通过相应的接触孔CH与第一扫描线S1电连接。
第二扫描线S2可以通过相应的接触孔CH与连接线CNL电连接。
连接线CNL可以由第二导电层形成，并通过相应的接触孔CH与第二扫描线S2电连接。因此，施加到第二扫描线S2的某一信号可以传输到连接线CNL。连接线CNL可以通过相应的接触孔CH电连接和/或物理连接到第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每个的一些组件。例如，连接线CNL可以电连接和/或物理连接到相应的像素电路PXC的第二晶体管T2的第二栅电极GE2和第三晶体管T3的第三栅电极GE3。
数据线D1、D2和D3可以包括可在第一方向DR1上彼此间隔开并且在第二方向DR2上延伸的第一数据线D1、第二数据线D2和第三数据线D3。第一数据线D1、第二数据线D2和第三数据线D3中的每个可以被提供相应的数据信号。在实施方式中，第一数据线D1、第二数据线D2和第三数据线D3中的每个可以由包括第一导电层的单层形成。在实施方式中，第一数据线D1、第二数据线D2和第三数据线D3中的每个可以具有通过堆叠第一导电层、第二导电层和第三导电层中的两个或更多个导电层而形成的多层结构。
第一数据线D1、第二数据线D2和第三数据线D3可以分别通过相应的接触孔CH连接到第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3。例如，第一数据线D1可以通过相应的接触孔CH电连接到第一像素电路PXC1的第二晶体管T2。第二数据线D2可以通过相应的接触孔CH电连接到第二像素电路PXC2的第二晶体管T2。第三数据线D3可以通过相应的接触孔CH电连接到第三像素电路PXC3的第二晶体管T2。
电力线PL可以包括可彼此间隔开的第一电力线PL1和第二电力线PL2。
第一电力线PL1可以包括在第二方向DR2上延伸的第一竖直电力线PL1a以及在第一方向DR1上延伸的第一水平电力线PL1b。第一驱动电力源VDD的电压可以施加到第一电力线PL1。
第一竖直电力线PL1a和第一水平电力线PL1b可以设置在不同的层上，并通过相应的接触孔CH彼此电连接。例如，第一竖直电力线PL1a可以对应于第一导电层。第一水平电力线PL1b可以对应于第三导电层。第一竖直电力线PL1a和第一水平电力线PL1b可以通过相应的接触孔CH彼此电连接。由于第一竖直电力线PL1a和第一水平电力线PL1b可以彼此电连接，因而第一电力线PL1可以具有网格结构。
在实施方式中，第一水平电力线PL1b可以通过穿过钝化层PSV的第四通孔VIH4电连接到显示元件层DPL的一些组件。例如，第一水平电力线PL1b可以通过穿过钝化层PSV的第四通孔VIH4电连接到显示元件层DPL的第一对准电极(参考图7的“ALE1”)。
第二电力线PL2可以包括在第二方向DR2上延伸的第二竖直电力线PL2a以及在第一方向DR1上延伸的第二水平电力线PL2b。第二驱动电力源VSS的电压可以被施加到第二电力线PL2。
第二竖直电力线PL2a和第二水平电力线PL2b可以设置在不同的层上，并且通过相应的接触孔CH彼此电连接。例如，第二竖直电力线PL2a可以对应于第一导电层。第二水平电力线PL2b可以对应于第三导电层。第二竖直电力线PL2a和第二水平电力线PL2b可以通过相应的接触孔CH彼此电连接。由于第二竖直电力线PL2a和第二水平电力线PL2b可以彼此电连接，因而第二电力线PL2可以具有网格结构。
在实施方式中，第二水平电力线PL2b可以通过穿过钝化层PSV的第五通孔VIH5电连接到显示元件层DPL的一些组件。例如，第二水平电力线PL2b可以通过穿过钝化层PSV的第五通孔VIH5电连接到显示元件层DPL的第二对准电极(参考图7的“ALE2”)。此外，第二水平电力线PL2b可以通过穿过钝化层PSV的第六通孔VIH6电连接到显示元件层DPL的一些组件。例如，第二水平电力线PL2b可以通过穿过钝化层PSV的第六通孔VIH6电连接到显示元件层DPL的辅助线(参考图7的“SUL”)。
初始化电力线IPL可以在第二方向DR2上延伸，并且由第一导电层形成。初始化电力源的电压可以在某一时段期间被施加到初始化电力线IPL。因此，初始化电力源的电压可以被施加到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个。在实施方式中，初始化电力线IPL可以用作感测线SEN，以在某一时段期间从相应子像素SPX的第三晶体管T3检测第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的特性。
第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3可以具有基本上类似或相同的结构。在下文中，第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3之中的第一像素电路PXC1将被作为代表性示例进行描述，并且将简化对第二像素电路PXC2和第三像素电路PXC3的描述。
第一像素电路PXC1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第一存储电容器Cst1。
第一晶体管T1可以包括第一栅电极GE1、第一半导体图案SCP1、第一源电极SE1和第一漏电极DE1。
第一栅电极GE1可以由第二导电层形成，并且通过相应的接触孔CH电连接到第二晶体管T2的第二源电极SE2。
第一半导体图案SCP1可以包括与第一栅电极GE1重叠的沟道区域。此外，第一半导体图案SCP1可以包括可以分别设置在沟道区域的相对侧上的第一接触区域(或源极区域)和第二接触区域(或漏极区域)。第一半导体图案SCP1可以是由多晶硅、非晶硅、氧化物半导体等或其组合形成的半导体层。沟道区域可以是未掺杂的半导体层。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体层。
第一半导体图案SCP1可以设置在缓冲层BFL和栅极绝缘层GI之间。例如，第一半导体图案SCP1可以设置在缓冲层BFL上并且由栅极绝缘层GI围绕。
第一源电极SE1可以由第三导电层形成，并且在第一子像素区域SPA1中与第一栅电极GE1重叠。第一源电极SE1可以通过相应的接触孔CH电连接到第一半导体图案SCP1的第一接触区域。此外，第一源电极SE1可以通过相应的接触孔CH电连接到第一底部金属图案BML1。
第一底部金属图案BML1可以由第一导电层形成，并且在第一子像素区域SPA1中与第一栅电极GE1和第一源电极SE1重叠。如果第一底部金属图案BML1通过相应的接触孔CH电连接到第一源电极SE1，则可以增加待提供给第一栅电极GE1的电压的驱动范围。此外，因为第一底部金属图案BML1可以电连接到第一晶体管T1，所以可以防止第一底部金属图案BML1浮置。
第一漏电极DE1可以由第三导电层形成，在第二方向DR2上延伸，并且与第一竖直电力线PL1a重叠。第一漏电极DE1可以通过相应的接触孔CH电连接到第一半导体图案SCP1的第二接触区域。此外，第一漏电极DE1可以通过相应的接触孔CH电连接到第一竖直电力线PL1a。
第二晶体管T2可以包括第二栅电极GE2、第二半导体图案SCP2、第二源电极SE2和第二漏电极DE2。
第二栅电极GE2可以由第二导电层形成，并且可以与连接线CNL一体地设置。第二栅电极GE2可以被提供施加到第二扫描线S2的信号(例如，扫描信号)。
第二半导体图案SCP2可以包括与第二栅电极GE2重叠的沟道区域。此外，第二半导体图案SCP2可以包括可以分别设置在沟道区域的相对侧上的第一接触区域(或源极区域)和第二接触区域(或漏极区域)。第二半导体图案SCP2可以是由多晶硅、非晶硅、氧化物半导体等或其组合形成的半导体层。沟道区域可以是未掺杂的半导体层。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体层。
第二半导体图案SCP2可以与第一半导体图案SCP1设置在相同的层上。例如，第二半导体图案SCP2可以设置在缓冲层BFL和栅极绝缘层GI之间。
第二源电极SE2可以由第三导电层形成，并且与第一晶体管T1的第一栅电极GE1重叠。第二源电极SE2可以通过相应的接触孔CH电连接到第二半导体图案SCP2的第一接触区域。此外，第二源电极SE2可以通过相应的接触孔CH电连接到第一栅电极GE1。
第二漏电极DE2可以由第三导电层形成，并且与第一数据线D1重叠。第二漏电极DE2可以通过相应的接触孔CH电连接到第二半导体图案SCP2的第二接触区域。此外，第二漏电极DE2可以通过相应的接触孔CH电连接到第一数据线D1。
第三晶体管T3可以包括第三栅电极GE3、第三半导体图案SCP3、第三源电极SE3和第三漏电极DE3。
第三栅电极GE3可以由第二导电层形成，并且可以与连接线CNL一体地设置。第三栅电极GE3可以被提供施加到第二扫描线S2的信号(例如，控制信号)。
第三半导体图案SCP3可以包括与第三栅电极GE3重叠的沟道区域。此外，第三半导体图案SCP3可以包括可以分别设置在沟道区域的相对侧上的第一接触区域(或源极区域)和第二接触区域(或漏极区域)。第三半导体图案SCP3可以是由多晶硅、非晶硅、氧化物半导体等或其组合形成的半导体层。沟道区域可以是未掺杂的半导体层。第一接触区域和第二接触区域中的每个可以是掺杂有杂质的半导体层。
第三半导体图案SCP3可以与第一半导体图案SCP1和第二半导体图案SCP2设置在相同的层上。例如，第三半导体图案SCP3可以设置在缓冲层BFL和栅极绝缘层GI之间。
第三源电极SE3可以由第三导电层形成，并且可以与第一源电极SE1一体地设置。第三源电极SE3可以通过相应的接触孔CH电连接到第三半导体图案SCP3的第一接触区域。此外，第三源电极SE3可以通过相应的接触孔CH电连接到第一底部金属图案BML1。
第三漏电极DE3可以由第三导电层形成，并且可以通过相应的接触孔CH电连接到第三半导体图案SCP3的第二接触区域。此外，第三漏电极DE3可以通过相应的接触孔CH电连接到初始化电力线IPL。
第一存储电容器Cst1可以包括第一下电极LE1(或第一存储电极)和第一上电极UE1(或第二存储电极)。第一下电极LE1可以与第一栅电极GE1一体地形成。第一上电极UE1可以与第一下电极LE1重叠。第一上电极UE1可以由第三导电层形成，并且可以与第一源电极SE1和第三源电极SE3一体地设置。
第一上电极UE1、第一源电极SE1和第三源电极SE3可以通过相应的接触孔CH电连接到第一底部金属图案BML1。在实施方式中，第一上电极UE1可以通过穿过钝化层PSV的第一通孔VIH1电连接到显示元件层DPL的一些组件。例如，第一上电极UE1可以通过穿过钝化层PSV的第一通孔VIH1电连接到显示元件层DPL的第一桥接图案BRP1。
第二像素电路PXC2可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第二存储电容器Cst2。
第一晶体管T1可以包括第一栅电极GE1、第一半导体图案SCP1、第一源电极SE1和第一漏电极DE1。第一晶体管T1还可以包括可以通过相应的接触孔CH电连接到第一源电极SE1的第二底部金属图案BML2。
第二底部金属图案BML2可以由第一导电层形成，并且可以与第一晶体管T1重叠。第二底部金属图案BML2可以通过相应的接触孔CH电连接到第一源电极SE1。
第二晶体管T2可以包括第二栅电极GE2、第二半导体图案SCP2、第二源电极SE2和第二漏电极DE2。
第二漏电极DE2可以由第三导电层形成，并且可以与第二数据线D2重叠。第二漏电极DE2可以通过相应的接触孔CH电连接到第二半导体图案SCP2的第二接触区域。此外，第二漏电极DE2可以通过相应的接触孔CH电连接到第二数据线D2。
第三晶体管T3可以包括第三栅电极GE3、第三半导体图案SCP3、第三源电极SE3和第三漏电极DE3。
第二存储电容器Cst2可以包括第二下电极LE2(或第一存储电极)和第二上电极UE2(或第二存储电极)。第二下电极LE2可以与第一栅电极GE1一体地形成。第二上电极UE2可以与第二下电极LE2重叠。第二上电极UE2可以由第三导电层形成，并且可以与第一源电极SE1和第三源电极SE3一体地设置。
第二上电极UE2、第一源电极SE1和第三源电极SE3可以通过相应的接触孔CH电连接到第二底部金属图案BML2。在实施方式中，第二上电极UE2可以通过穿过钝化层PSV的第二通孔VIH2电连接到显示元件层DPL的一些组件。例如，第二上电极UE2可以通过穿过钝化层PSV的第二通孔VIH2电连接到显示元件层DPL的第二桥接图案BRP2。
第三像素电路PXC3可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第三存储电容器Cst3。
第一晶体管T1可以包括第一栅电极GE1、第一半导体图案SCP1、第一源电极SE1和第一漏电极DE1。第一晶体管T1还可以包括可以通过相应的接触孔CH电连接到第一源电极SE1的第三底部金属图案BML3。
第三底部金属图案BML3可以由第一导电层形成，并且可以与第一晶体管T1重叠。第三底部金属图案BML3可以通过相应的接触孔CH电连接到第一源电极SE1。
第二晶体管T2可以包括第二栅电极GE2、第二半导体图案SCP2、第二源电极SE2和第二漏电极DE2。
第二漏电极DE2可以由第三导电层形成，并且可以与第三数据线D3重叠。第二漏电极DE2可以通过相应的接触孔CH电连接到第二半导体图案SCP2的第二接触区域。此外，第二漏电极DE2可以通过相应的接触孔CH电连接到第三数据线D3。
第三晶体管T3可以包括第三栅电极GE3、第三半导体图案SCP3、第三源电极SE3和第三漏电极DE3。
第三存储电容器Cst3可以包括第三下电极LE3(或第一存储电极)和第三上电极UE3(或第二存储电极)。
第三下电极LE3可以与第一栅电极GE1一体地形成。
第三上电极UE3可以与第三下电极LE3重叠。第三上电极UE3可以由第三导电层形成，并且可以与第一源电极SE1和第三源电极SE3一体地设置。在实施方式中，第三上电极UE3可以通过穿过钝化层PSV的第三通孔VIH3电连接到显示元件层DPL的一些组件。例如，第三上电极UE3可以通过穿过钝化层PSV的第三通孔VIH3电连接到显示元件层DPL的第三桥接图案BRP3。
第一上电极UE1、第三上电极UE3和第二上电极UE2可以以所列顺序在第二方向DR2上布置。第一上电极UE1、第三上电极UE3和第二上电极UE2可以位于相同的列处。
在实施方式中，第一存储电容器Cst1的第一上电极UE1、第二存储电容器Cst2的第二上电极UE2和第三存储电容器Cst3的第三上电极UE3可以设置在与可被施加信号(例如，扫描信号和/或控制信号)的连接线CNL间隔开的位置处。换句话说，第一上电极UE1、第二上电极UE2和第三上电极UE3可以不与连接线CNL重叠。因为第一上电极UE1、第二上电极UE2和第三上电极UE3中的每个不与连接线CNL重叠，所以在第一上电极UE1、第二上电极UE2和第三上电极UE3中的每个与连接线CNL之间可以不形成寄生电容。
第一像素电路PXC1、第二像素电路PXC2和第三像素电路PXC3中的每个可以被钝化层PSV覆盖。
钝化层PSV可以包括位于可在其中设置每个像素PXL的像素区域PXA中的通孔。例如，钝化层PSV可以包括第一通孔VIH1、第二通孔VIH2、第三通孔VIH3、第四通孔VIH4、第五通孔VIH5和第六通孔VIH6。
第一通孔VIH1可以暴露第一上电极UE1的区域。第二通孔VIH2可以暴露第二上电极UE2的区域。第三通孔VIH3可以暴露第三上电极UE3的区域。第四通孔VIH4可以暴露第一水平电力线PL1b的区域。第五通孔VIH5可以暴露第二水平电力线PL2b的一区域。第六通孔VIH6可以暴露第二水平电力线PL2b的另一区域。
包括参考图1和图2描述的发光元件LD的显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL的一些组件可以通过相应的通孔电连接到像素电路层PCL的一些组件。例如，显示元件层DPL的第一对准电极ALE1可以通过第四通孔VIH4电连接到第一水平电力线PL1b。显示元件层DPL的第二对准电极ALE2可以通过第五通孔VIH5电连接到第二水平电力线PL2b。显示元件层DPL的辅助线SUL可以通过第六通孔VIH6电连接到第二水平电力线PL2b。显示元件层DPL的第一桥接图案BRP1可以通过第一通孔VIH1电连接到第一上电极UE1。显示元件层DPL的第二桥接图案BRP2可以通过第二通孔VIH2电连接到第二上电极UE2。显示元件层DPL的第三桥接图案BRP3可以通过第三通孔VIH3电连接到第三上电极UE3。
以下将参考图7至图15对像素电路层PCL和显示元件层DPL之间的电连接关系进行详细描述。
在下文中，将参考图7至图9来描述显示元件层DPL的组件。
图7是示出根据实施方式的像素PXL的显示元件层DPL的示意性平面图。图8是仅示出可包括在图7的像素PXL中的桥接图案BRP、第一对准电极ALE1和第二对准电极ALE2、发光元件LD以及辅助线SUL的示意性平面图。图9是示出流过图7中所示的像素PXL的驱动电流的流动的示意性平面图。
参考图1至图9，像素PXL的显示元件层DPL可以包括设置在像素区域PXA中的发射组件EMU1、EMU2和EMU3。例如，显示元件层DPL可以包括第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3。
第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3中的每个可以包括可以电连接到像素电路并且配置成发射光的发光元件LD以及可以电连接到发光元件LD的电极(或电极图案)。例如，第一发射组件EMU1可以包括可电连接到第一像素电路PXC1的发光元件LD以及可电连接到发光元件LD的电极。第二发射组件EMU2可以包括可电连接到第二像素电路PXC2的发光元件LD以及可电连接到发光元件LD的电极。第三发射组件EMU3可以包括可电连接到第三像素电路PXC3的发光元件LD以及可电连接到发光元件LD的电极。第一像素电路PXC1和第一发射组件EMU1可以形成第一子像素SPX1。第二像素电路PXC2和第二发射组件EMU2可以形成第二子像素SPX2。第三像素电路PXC3和第三发射组件EMU3可以形成第三子像素SPX3。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以包括发射区域EMA和围绕发射区域EMA的至少一侧的非发射区域NEA。
显示元件层DPL可以包括设置在至少非发射区域NEA中的第一堤部BNK1。
第一堤部BNK1可以是限定每个像素PXL的发射区域EMA(或使每个像素PXL的发射区域EMA分隔开)的结构，并且可以是像素限定层。例如，第一堤部BNK1可以是限定相邻的像素PXL中的每个的发射区域EMA的结构。第一堤部BNK1可以限定在向相邻的像素PXL中的每个提供(或输入)发光元件LD的工艺期间发光元件LD的提供位置。例如，因为相邻的像素PXL中的每个的发射区域EMA可以由第一堤部BNK1分隔开(或限定)，所以可以向发射区域EMA提供(或输入)包括目标量和/或类型的发光元件LD的混合溶液(例如，油墨)。
在实施方式中，第一堤部BNK1可以包括至少一种光阻挡材料和/或反射材料(或散射材料)，从而防止光(或光线)在相邻的子像素SPX之间泄漏的光泄漏缺陷。在实施方式中，第一堤部BNK1可以包括透明材料(或透明物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等或其组合，但本公开不限于此。在实施方式中，为了提高从相邻的像素PXL中的每个发射的光的效率，可以在第一堤部BNK1上设置和/或形成单独的反射材料层。
在实施方式中，第一堤部BNK1可以包括竖直堤部V_BNK1。竖直堤部V_BNK1可以在至少发射区域EMA中设置在相邻的对准电极ALE之间。例如，竖直堤部V_BNK1可以在每个子像素SPX的发射区域EMA中设置在第一对准电极ALE1和第二对准电极ALE2之间。竖直堤部V_BNK1可以通过与第一堤部BNK1的除了竖直堤部V_BNK1之外的部分(下文中也称为其余部分)相同的工艺形成，并且可以具有与第一堤部BNK1的材料相同的材料。在实施方式中，竖直堤部V_BNK1可以是配置成防止发光元件LD在不期望的区域(例如，在第一对准电极ALE1的一侧(或右侧)和第二对准电极ALE2的一侧(或左侧)之间的区域)中对准的结构。
包括竖直堤部V_BNK1的第一堤部BNK1可以通过液体排斥处理来处理，使得第一堤部BNK1可以具有液体排斥性。例如，第一堤部BNK1的表面可以通过基于氟的气体等离子体被氟化，从而具有液体排斥性(或疏水性)。因为第一堤部BNK1具有液体排斥性，所以在将发光元件LD提供给每个像素PXL的工艺期间，发光元件LD可以不在可在其中设置第一堤部BNK1的区域中对准。
在实施方式中，第一堤部BNK1可以不设置于在第二方向DR2上彼此相邻的子像素SPX之间。例如，第一堤部BNK1既可以不设置在第一子像素SPX1和第三子像素SPX3之间，也可以不设置在第三子像素SPX3和第二子像素SPX2之间。
因为第一堤部BNK1可以不设置于在第二方向DR2上彼此相邻的子像素SPX之间，所以在对准发光元件LD的步骤处，可以通过喷墨印刷装置的喷嘴将包括多个发光元件LD的油墨提供给(或排放到)每个像素PXL中的除了非发射区域NEA之外的区域。例如，可以向第一子像素SPX1的发射区域EMA、第三子像素SPX3的发射区域EMA和第二子像素SPX2的发射区域EMA的整个表面提供包括多个发光元件LD的油墨。因此，可以增加每个像素PXL的油墨提供表面面积(或油墨排放表面面积)。因此，可以增加待提供给每个像素PXL的油墨的量，从而可以增加在相应的像素PXL中对准的发光元件LD的数量。因此，可以增加在每个像素PXL中提供的有效光源的数量，并且可以提高相应的像素PXL的光输出效率。
电极分离区域ESA可以设置在每个像素PXL的非发射区域NEA中。电极分离区域ESA可以是其中每个像素PXL中的对准电极ALE可以与设置在设置成在第二方向DR2上与其相邻的像素PXL中的对准电极ALE分离的区域。
显示元件层DPL可以包括设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA中的电极PE(或像素电极)、电连接到电极PE的发光元件LD以及设置在与电极PE对应的位置处的对准电极ALE。例如，第一电极PE1(或第一像素电极)、第二电极PE2(或第二像素电极)、发光元件LD以及第一对准电极ALE1和第二对准电极ALE2可以设置在每个子像素区域的发射区域EMA中。此外，第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4可以设置在发射区域EMA中。电极PE和/或对准电极ALE的数量、形状、尺寸、布置结构等可以根据第一子像素SPX1、第二子像素SPX2和第三子像素SPX3(具体地，第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3)的结构以各种方式改变。
第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3可以具有基本上类似或相同的结构。在下文中，将基于包括第一发射组件EMU1的第一子像素SPX1来描述显示元件层DPL的配置。
在实施方式中，基于衬底SUB的可在其上设置(或定位)第一子像素SPX1的表面，可以以所列顺序设置对准电极ALE、发光元件LD和电极PE，但是本公开不限于此。在实施方式中，形成第一子像素SPX1(或第一发射组件EMU1)的电极的位置和形成顺序可以以各种方式改变。
对准电极ALE可以包括可在第一方向DR1上彼此间隔开的第一对准电极ALE1和第二对准电极ALE2。在实施方式中，第一对准电极ALE1和第二对准电极ALE2可以在第二方向DR2上延伸。
第一对准电极ALE1和第二对准电极ALE2中的每个可以包括多个对准电极。例如，第一对准电极ALE1可以包括在第二方向DR2上延伸的第1-1对准电极ALE1_1、第1-2对准电极ALE1_2、第1-3对准电极ALE1_3、第1-4对准电极ALE1_4和第1-5对准电极ALE1_5。第二对准电极ALE2可以包括在第二方向DR2上延伸并且可与第一对准电极ALE1间隔开的第2-1对准电极ALE2_1、第2-2对准电极ALE2_2、第2-3对准电极ALE2_3、第2-4对准电极ALE2_4和第2-5对准电极ALE2_5。
第一对准电极ALE1和第二对准电极ALE2可以在至少发射区域EMA中在第一方向DR1上交替地布置。例如，在发射区域EMA中，第2-1对准电极ALE2_1、第1-1对准电极ALE1_1、第2-2对准电极ALE2_2、第1-2对准电极ALE1_2、第2-3对准电极ALE2_3、第1-3对准电极ALE1_3、第2-4对准电极ALE2_4、第1-4对准电极ALE1_4、第2-5对准电极ALE2_5和第1-5对准电极ALE1_5可以以所列顺序在第一方向DR1上布置。
在发射区域EMA中，第一对准电极ALE1和第二对准电极ALE2中的每个可以设置于与在第一方向DR1上与其相邻的对准电极ALE间隔开的位置处。例如，第2-1对准电极ALE2_1可以设置于在第一方向DR1上与第1-1对准电极ALE1_1间隔开的位置处。第1-1对准电极ALE1_1可以设置于在第一方向DR1上与第2-1对准电极ALE2_1和第2-2对准电极ALE2_2间隔开的位置处。第2-2对准电极ALE2_2可以设置于在第一方向DR1上与第1-1对准电极ALE1_1和第1-2对准电极ALE1_2间隔开的位置处。第1-2对准电极ALE1_2可以设置于在第一方向DR1上与第2-2对准电极ALE2_2和第2-3对准电极ALE2_3间隔开的位置处。第2-3对准电极ALE2_3可以设置于在第一方向DR1上与第1-2对准电极ALE1_2和第1-3对准电极ALE1_3间隔开的位置处。第1-3对准电极ALE1_3可以设置于在第一方向DR1上与第2-3对准电极ALE2_3和第2-4对准电极ALE2_4间隔开的位置处。第2-4对准电极ALE2_4可以设置于在第一方向DR1上与第1-3对准电极ALE1_3和第1-4对准电极ALE1_4间隔开的位置处。第1-4对准电极ALE1_4可以设置于在第一方向DR1上与第2-4对准电极ALE2_4和第2-5对准电极ALE2_5间隔开的位置处。第2-5对准电极ALE2_5可以设置于在第一方向DR1上与第1-4对准电极ALE1_4和第1-5对准电极ALE1_5间隔开的位置处。
第一对准电极ALE1和第二对准电极ALE2中的每个可以具有在第二方向DR2上延伸并且在第一方向DR1上具有某一宽度的杆状形状。
在实施方式中，在制造显示装置的工艺期间，在发光元件LD已经被提供给发射区域EMA并在发射区域EMA中对准之后，可以将可设置在每个像素PXL中的第一对准电极ALE1和第二对准电极ALE2与其它电极(例如，设置于在第二方向DR2上与相应像素PXL相邻的相邻像素PXL中的第一对准电极ALE1和第二对准电极ALE2)分离开。例如，在制造显示装置的工艺期间，在发光元件LD已经被提供给发射区域EMA并在发射区域EMA中对准之后，第一对准电极ALE1可以与设置于在第二方向DR2上与相应像素PXL相邻的相邻像素PXL中的第一对准电极ALE1分离。此外，在制造显示装置的工艺期间，在发光元件LD已经被提供给发射区域EMA并在发射区域EMA中对准之后，第二对准电极ALE2可以与设置于在第二方向DR2上与相应像素PXL相邻的相邻像素PXL中的第二对准电极ALE2分离。
详细地，在制造显示装置的工艺期间，设置在像素PXL中的第一对准电极ALE1可以电连接到设置于在第二方向DR2上与所述像素PXL相邻的相邻像素PXL中的第一对准电极ALE1，并且因此用作第一对准线。在制造显示装置的工艺期间，设置在像素PXL中的第二对准电极ALE2可以电连接到设置于在第二方向DR2上与所述像素PXL相邻的相邻像素PXL中的第二对准电极ALE2，并且因此用作第二对准线。因此，在对准发光元件LD的工艺期间，可以通过第一水平电力线PL1b将第一对准信号提供给第一对准线，并且可以通过第二水平电力线PL2b将第二对准信号提供给第二对准线。在已经完成对准发光元件LD的工艺之后，可以从电极分离区域ESA去除第一对准线和第二对准线中的每个的一部分(或者第一对准线和第二对准线中的每个可以被切断)。因此，设置在相同的像素列上的像素PXL的第一对准电极ALE1和第二对准电极ALE2可以彼此电分离或电断开，由此可以单独地驱动像素PXL。
第一对准电极ALE1和第二对准电极ALE2可以在第二方向DR2上延伸到第一子像素SPX1的发射区域EMA、第三子像素SPX3的发射区域EMA和第二子像素SPX2的发射区域EMA。例如，第一对准电极ALE1和第二对准电极ALE2中的每个可以对第一子像素SPX1、第三子像素SPX3和第二子像素SPX2中的每个的发射区域EMA公共地设置。
在实施方式中，第一对准电极ALE1可以通过第四通孔VIH4电连接到像素电路层PCL的组件，例如像素电路层PCL的第一水平电力线PL1b。例如，第1-1对准电极ALE1_1、第1-2对准电极ALE1_2、第1-3对准电极ALE1_3、第1-4对准电极ALE1_4和第1-5对准电极ALE1_5中的每个可以通过相应的第四通孔VIH4电连接到第一水平电力线PL1b。第二对准电极ALE2可以通过第五通孔VIH5电连接到像素电路层PCL的组件，例如像素电路层PCL的第二水平电力线PL2b。例如，第2-1对准电极ALE2_1、第2-2对准电极ALE2_2、第2-3对准电极ALE2_3、第2-4对准电极ALE2_4和第2-5对准电极ALE2_5中的每个可以通过相应的第五通孔VIH5电连接到第二水平电力线PL2b。
在实施方式中，第一堤部BNK1的竖直堤部V_BNK1可以设置在第一对准电极ALE1和第二对准电极ALE2之间。例如，竖直堤部V_BNK1可以分别设置在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2之间、第1-2对准电极ALE1_2和第2-3对准电极ALE2_3之间、第1-3对准电极ALE1_3和第2-4对准电极ALE2_4之间以及第1-4对准电极ALE1_4和第2-5对准电极ALE2_5之间。
可设置在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2之间的竖直堤部V_BNK1可以与第1-1对准电极ALE1_1的一侧(或右侧)和第2-2对准电极ALE2_2的一侧(或左侧)中的每个重叠。竖直堤部V_BNK1可以覆盖第1-1对准电极ALE1_1和第2-2对准电极ALE2_2之间的区域。因为具有液体排斥性(或通过液体排斥处理进行处理)的竖直堤部V_BNK1覆盖第1-1对准电极ALE1_1和第2-2对准电极ALE2_2之间的区域，所以在发光元件LD被提供给像素PXL的情况下，发光元件LD可以不在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2之间的区域中对准。因此，可以最小化或减少在不期望的区域中对准的发光元件LD的数量，从而可以减少从期望的位置去除发光元件LD。
可设置在第1-2对准电极ALE1_2和第2-3对准电极ALE2_3之间的竖直堤部V_BNK1可以与第1-2对准电极ALE1_2的右侧和第2-3对准电极ALE2_3的左侧中的每个重叠。竖直堤部V_BNK1可以覆盖第1-2对准电极ALE1_2和第2-3对准电极ALE2_3之间的区域。因为具有液体排斥性(或通过液体排斥处理进行处理)的竖直堤部V_BNK1覆盖第1-2对准电极ALE1_2和第2-3对准电极ALE2_3之间的区域，所以在发光元件LD被输入到(或提供给)像素PXL的情况下，发光元件LD可以不在第1-2对准电极ALE1_2和第2-3对准电极ALE2_3之间的区域中对准。因此，可以最小化或减少在不期望的区域中对准的发光元件LD的数量，从而可以减少从期望的位置去除发光元件LD。
可设置在第1-3对准电极ALE1_3和第2-4对准电极ALE2_4之间的竖直堤部V_BNK1可以与第1-3对准电极ALE1_3的右侧和第2-4对准电极ALE2_4的左侧中的每个重叠。竖直堤部V_BNK1可以覆盖第1-3对准电极ALE1_3和第2-4对准电极ALE2_4之间的区域。因为具有液体排斥性(或通过液体排斥处理进行处理)的竖直堤部V_BNK1覆盖第1-3对准电极ALE1_3和第2-4对准电极ALE2_4之间的区域，所以在发光元件LD被输入到(或提供给)像素PXL的情况下，发光元件LD可以不在第1-3对准电极ALE1_3和第2-4对准电极ALE2_4之间的区域中对准。因此，可以最小化或减少在不期望的区域中对准的发光元件LD的数量，从而可以减少从期望的位置去除发光元件LD。
可设置在第1-4对准电极ALE1_4和第2-5对准电极ALE2_5之间的竖直堤部V_BNK1可以与第1-4对准电极ALE1_4的右侧和第2-5对准电极ALE2_5的左侧中的每个重叠。竖直堤部V_BNK1可以覆盖第1-4对准电极ALE1_4和第2-5对准电极ALE2_5之间的区域。因为具有液体排斥性(或通过液体排斥处理进行处理)的竖直堤部V_BNK1覆盖第1-4对准电极ALE1_4和第2-5对准电极ALE2_5之间的区域，所以在发光元件LD被输入到(或提供给)像素PXL的情况下，发光元件LD可以不在第1-4对准电极ALE1_4和第2-5对准电极ALE2_5之间的区域中对准。因此，可以最小化或减少在不期望的区域中对准的发光元件LD的数量，从而可以减少从期望的位置去除发光元件LD。
在实施方式中，竖直堤部V_BNK1可以不设置在第二对准电极ALE2的一侧(或右侧)和第一对准电极ALE1的一侧(或左侧)之间，并且发光元件LD可以在它们之间对准。例如，代替竖直堤部V_BNK1，发光元件LD可以在第2-1对准电极ALE2_1的右侧和第1-1对准电极ALE1_1的左侧之间、在第2-2对准电极ALE2_2的右侧和第1-2对准电极ALE1_2的左侧之间、在第2-3对准电极ALE2_3的右侧和第1-3对准电极ALE1_3的左侧之间、在第2-4对准电极ALE2_4的右侧和第1-4对准电极ALE1_4的左侧之间以及第2-5对准电极ALE2_5的右侧和第1-5对准电极ALE1_5的左侧之间对准。发光元件LD中的每个的第一端EP1可以设置成与第二对准电极ALE2相邻，并且相应的发光元件LD的第二端EP2可以设置成与第一对准电极ALE1相邻。
堤部图案可以设置在第一对准电极ALE1和第二对准电极ALE2之下，以改变第一对准电极ALE1和第二对准电极ALE2的表面轮廓(或形状)，使得从发光元件LD发射的光可以被引导到显示装置的图像显示方向上。堤部图案可以是用于支承第一对准电极ALE1和第二对准电极ALE2中的每个的支承组件。将参考图10至图15描述堤部图案。
与第一对准电极ALE1和第二对准电极ALE2间隔开的桥接图案BRP可以设置在每个子像素SPX的非发射区域NEA中。例如，与第一对准电极ALE1和第二对准电极ALE2间隔开的第一桥接图案BRP1可以设置在第一子像素SPX1的非发射区域NEA中。与第一对准电极ALE1和第二对准电极ALE2间隔开的第二桥接图案BRP2可以设置在第二子像素SPX2的非发射区域NEA中。与第一对准电极ALE1和第二对准电极ALE2间隔开的第三桥接图案BRP3可以设置在第三子像素SPX3的非发射区域NEA中。
第一桥接图案BRP1可以以岛的形式设置在第一子像素SPX1的非发射区域NEA中。第一桥接图案BRP1可以通过第一通孔VIH1电连接到第一子像素SPX1的第一上电极UE1。此外，第一桥接图案BRP1可以通过第一接触部CNT1电连接到第一子像素SPX1的第一电极PE1(或第一像素电极)。
第二桥接图案BRP2可以以岛的形式设置在第二子像素SPX2的非发射区域NEA中。第二桥接图案BRP2可以通过第二通孔VIH2电连接到第二子像素SPX2的第二上电极UE2。此外，第二桥接图案BRP2可以通过第二接触部CNT2电连接到第二子像素SPX2的第一电极PE1(或第一像素电极)。
第三桥接图案BRP3可以以岛的形式设置在第三子像素SPX3的非发射区域NEA中。第三桥接图案BRP3可以通过第三通孔VIH3电连接到第三子像素SPX3的第三上电极UE3。此外，第三桥接图案BRP3可以通过第三接触部CNT3电连接到第三子像素SPX3的第一电极PE1(或第一像素电极)。
第一桥接图案BRP1、第三桥接图案BRP3和第二桥接图案BRP2可以以所列顺序在第二方向DR2上布置。第一桥接图案BRP1、第三桥接图案BRP3和第二桥接图案BRP2可以在第二方向DR2上位于相同的列处。在实施方式中，第一桥接图案BRP1、第三桥接图案BRP3和第二桥接图案BRP2的布置顺序可以对应于像素电路层PCL的第一上电极UE1、第三上电极UE3和第二上电极UE2的布置顺序。此外，第一桥接图案BRP1可以与第一上电极UE1重叠。第三桥接图案BRP3可以与第三上电极UE3重叠。第二桥接图案BRP2可以与第二上电极UE2重叠。
第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3中的每个可以设置于与在第二方向DR2上与其相邻的桥接图案BRP间隔开的位置处。例如，第一桥接图案BRP1可以设置于在第二方向DR2上与第三桥接图案BRP3间隔开的位置处。第三桥接图案BRP3可以设置于在第二方向DR2上与第一桥接图案BRP1和第二桥接图案BRP2间隔开的位置处。第二桥接图案BRP2可以设置于在第二方向DR2上与第三桥接图案BRP3间隔开的位置处。
辅助线SUL可以位于第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的非发射区域NEA中。辅助线SUL可以设置在与第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3、第一对准电极ALE1和第二对准电极ALE2间隔开的位置处。辅助线SUL可以在第二方向DR2上延伸，并且包括在第一方向DR1上突出的突出部PRT。
辅助线SUL可以通过相应的接触孔CH电连接到每个子像素SPX的第二电极PE2(或第二像素电极)。例如，辅助线SUL可以通过相应的接触孔CH电连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第二电极PE2。接触孔CH可以通过去除绝缘层(例如，参考图10的“第一绝缘层INS1”)的可位于辅助线SUL与第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第二电极PE2之间的区域而形成。
此外，辅助线SUL可以通过第六通孔VIH6电连接到像素电路层PCL的组件(例如，像素电路层PCL的第二水平电力线PL2b)。第二电极PE2可以通过辅助线SUL与第二水平电力线PL2b电连接。因此，第二驱动电力源VSS的电压可以被施加到第二电极PE2。在实施方式中，第二电极PE2可以用作配置成驱动发光元件LD的驱动电极。
尽管在第一子像素SPX1的发射区域EMA(或第一子像素区域SPA1)中可以对准和/或设置至少2个至数十个发光元件LD，但是发光元件LD的数量不限于此。在实施方式中，对准和/或设置在发射区域EMA中的发光元件LD的数量可以以各种方式改变。
发光元件LD可以设置在第二对准电极ALE2和第一对准电极ALE1之间。在平面图中，发光元件LD中的每个可以包括第一端EP1和第二端EP2，它们可以位于发光元件LD的在其纵向方向上(例如，在第一方向DR1上)的相应的相对端上(或在所述相应的相对端上彼此面对)。在实施方式中，包括p型半导体层的第二半导体层(参考图1的“13”)可以设置在第一端EP1上，并且包括n型半导体层的第一半导体层(参考图1的“11”)可以设置在第二端EP2上。发光元件LD中的每个的第一端EP1可以设置成与第二对准电极ALE2相邻，并且相应的发光元件LD的第二端EP2可以设置成与第一对准电极ALE1相邻。发光元件LD可以在第二对准电极ALE2和第一对准电极ALE1之间并联电连接。
发光元件LD可以设置在彼此间隔开的位置处，并且基本上彼此平行地对准。发光元件LD可彼此间隔开的距离不受特别限制。在实施方式中，多个发光元件LD可以彼此相邻地设置以形成一个组，并且另外的多个发光元件LD可以以规则的间隔彼此间隔开以形成一个组。发光元件LD可以以不均匀的密度在一方向上对准。
发光元件LD中的每个可以发射彩色光和/或白光。发光元件LD中的每个可以在第二对准电极ALE2和第一对准电极ALE1之间对准，使得其纵向方向可以平行于第一方向DR1。发光元件LD可以以在油墨中扩散的形式提供，并且被输入到(或提供给)像素PXL的发射区域EMA(或像素区域PXA)。
发光元件LD可以通过喷墨印刷方案、狭缝涂布方案或其它各种方案输入到(或提供给)发射区域EMA。例如，发光元件LD可以与挥发性溶剂混合，并且通过喷墨印刷方案或狭缝涂布方案输入到(或提供给)发射区域EMA。这里，如果第一对准电极ALE1和第二对准电极ALE2可以分别被提供相应的对准信号，则可以在第二对准电极ALE2和第一对准电极ALE1之间形成电场。发光元件LD可以通过电场在期望的区域(例如，在第二对准电极ALE2和第一对准电极ALE1之间的区域)中对准。在可以对准发光元件LD之后，可以通过挥发方案或其它方案去除溶剂。通过这种方式，具有平行于第一方向DR1的纵向方向的发光元件LD可以在第二对准电极ALE2和第一对准电极ALE1之间可靠地对准。
在实施方式中，发光元件LD可以包括第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5。
第一发光元件LD1可以在第2-1对准电极ALE2_1和第1-1对准电极ALE1_1之间对准，并且电连接到第一电极PE1和第一中间电极CTE1。第一发光元件LD1可以包括第一端EP1和第二端EP2，所述第一端EP1可以设置成与第2-1对准电极ALE2_1相邻，所述第二端EP2可以设置成与第1-1对准电极ALE1_1相邻。
第二发光元件LD2可以在第2-2对准电极ALE2_2和第1-2对准电极ALE1_2之间对准，并且电连接到第一中间电极CTE1和第二中间电极CTE2。第二发光元件LD2可以包括第一端EP1和第二端EP2，所述第一端EP1可以设置成与第2-2对准电极ALE2_2相邻，所述第二端EP2可以设置成与第1-2对准电极ALE1_2相邻。
第三发光元件LD3可以在第2-3对准电极ALE2_3和第1-3对准电极ALE1_3之间对准，并且电连接到第二中间电极CTE2和第三中间电极CTE3。第三发光元件LD3可以包括第一端EP1和第二端EP2，所述第一端EP1可以设置成与第2-3对准电极ALE2_3相邻，所述第二端EP2可以设置成与第1-3对准电极ALE1_3相邻。
第四发光元件LD4可以在第2-4对准电极ALE2_4和第1-4对准电极ALE1_4之间对准，并且电连接到第三中间电极CTE3和第四中间电极CTE4。第四发光元件LD4可以包括第一端EP1和第二端EP2，所述第一端EP1可以设置成与第2-4对准电极ALE2_4相邻，所述第二端EP2可以设置成与第1-4对准电极ALE1_4相邻。
第五发光元件LD5可以在第2-5对准电极ALE2_5和第1-5对准电极ALE1_5之间对准，并且电连接到第四中间电极CTE4和第二电极PE2。第五发光元件LD5可以包括第一端EP1和第二端EP2，所述第一端EP1可以设置成与第2-5对准电极ALE2_5相邻，所述第二端EP2可以设置成与第1-5对准电极ALE1_5相邻。
如上所述，第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个的第一端EP1可以设置成与相应的第二对准电极ALE2相邻。第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个的第二端EP2可以设置成与相应的第一对准电极ALE1相邻。因此，第一发光元件LD1的第二半导体层13、第二发光元件LD2的第二半导体层13、第三发光元件LD3的第二半导体层13、第四发光元件LD4的第二半导体层13以及第五发光元件LD5的第二半导体层13可以以相同的方向取向，使得第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5可以彼此电连接。
在平面图中，第一发光元件LD1可以设置在相应的发射区域EMA的左侧上，并且第五发光元件LD5可以设置在相应的发射区域EMA的右侧上。在平面图中，第三发光元件LD3可以设置在相应的发射区域EMA的中间部分中。在平面图中，第二发光元件LD2可以设置在可在其中设置第一发光元件LD1的区域和可在其中设置第三发光元件LD3的区域之间的区域中。第四发光元件LD4可以设置在可在其中设置第三发光元件LD3的区域和可在其中设置第五发光元件LD5的区域之间的区域中。
第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个可以包括多个发光元件。
第一发光元件LD1中的每个的第一端EP1可以电连接到第一电极PE1。第一发光元件LD1中的每个的第二端EP2可以电连接到第一中间电极CTE1。第二发光元件LD2中的每个的第一端EP1可以电连接到第一中间电极CTE1。第二发光元件LD2中的每个的第二端EP2可以电连接到第二中间电极CTE2。第三发光元件LD3中的每个的第一端EP1可以电连接到第二中间电极CTE2。第三发光元件LD3中的每个的第二端EP2可以电连接到第三中间电极CTE3。第四发光元件LD4中的每个的第一端EP1可以电连接到第三中间电极CTE3。第四发光元件LD4中的每个的第二端EP2可以电连接到第四中间电极CTE4。第五发光元件LD5中的每个的第一端EP1可以电连接到第四中间电极CTE4。第五发光元件LD5中的每个的第二端EP2可以电连接到第二电极PE2。
第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个可以由发光二极管形成，所述发光二极管可以由具有无机晶体结构的材料制成，并且可以具有例如范围为纳米级至微米级的超小尺寸。
电极PE(或像素电极)和中间电极CTE可以设置在像素PXL(或子像素SPX)的至少发射区域EMA中，并且各自可以设置在与至少一个对准电极ALE和发光元件LD对应的位置处。例如，每个电极PE和每个中间电极CTE可以形成在相应的对准电极ALE和相应的发光元件LD上以与对准电极ALE和发光元件LD重叠，并且因此电连接到至少发光元件LD。
第一电极PE1(或第一像素电极)可以形成在第2-1对准电极ALE2_1和第一发光元件LD1的相应的第一端EP1上，并且因此电连接到第一发光元件LD1的相应的第一端EP1。第一电极PE1可以电连接到相应的桥接图案BRP。例如，第一子像素SPX1的第一电极PE1可以通过第一接触部CNT1电连接到第一桥接图案BRP1。第二子像素SPX2的第一电极PE1可以通过第二接触部CNT2电连接到第二桥接图案BRP2。第三子像素SPX3的第一电极PE1可以通过第三接触部CNT3电连接到第三桥接图案BRP3。
第一子像素SPX1的第一电极PE1、第二子像素SPX2的第一电极PE1和第三子像素SPX3的第一电极PE1可以设置在彼此间隔开的位置处，并且可以彼此电分离。
第二电极PE2(或第二像素电极)可以形成在第1-5对准电极ALE1_5和第五发光元件LD5的相应的第二端EP2上，并且因此电连接到第五发光元件LD5的相应的第二端EP2。第二电极PE2可以经由至少一个中间电极CTE和/或发光元件LD电连接到第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4。第二电极PE2可以电连接到辅助线SUL。例如，第一子像素SPX1的第二电极PE2可以通过第一子像素SPX1的非发射区域NEA中的相应接触孔CH电连接到辅助线SUL的突出部PRT。第二子像素SPX2的第二电极PE2可以通过第二子像素SPX2的非发射区域NEA中的相应接触孔CH电连接到辅助线SUL的突出部PRT。第三子像素SPX3的第二电极PE2可以通过第三子像素SPX3的非发射区域NEA中的相应接触孔CH电连接到辅助线SUL的突出部PRT。
第一子像素SPX1的第二电极PE2、第二子像素SPX2的第二电极PE2和第三子像素SPX3的第二电极PE2可以设置在彼此间隔开的位置处。
在实施方式中，中间电极CTE可以包括可设置于在第一方向DR1上彼此间隔开的位置处的第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4。
第一中间电极CTE1可以形成在第1-1对准电极ALE1_1和第一发光元件LD1的相应的第二端EP2上，并且因此电连接到每个第一发光元件LD1的第二端EP2。此外，第一中间电极CTE1可以形成在第2-2对准电极ALE2_2和第二发光元件LD2的相应的第一端EP1上，并且因此电连接到每个第二发光元件LD2的第一端EP1。第一中间电极CTE1可以是配置成将第一发光元件LD1(或第一串联组SET1)和第二发光元件LD2(或第二串联组SET2)电连接的第一连接组件。
第二中间电极CTE2可以形成在第1-2对准电极ALE1_2和第二发光元件LD2的相应的第二端EP2上，并且因此电连接到每个第二发光元件LD2的第二端EP2。此外，第二中间电极CTE2可以形成在第2-3对准电极ALE2_3和第三发光元件LD3的相应的第一端EP1上，并且因此电连接到每个第三发光元件LD3的第一端EP1。第二中间电极CTE2可以是配置成将第二发光元件LD2(或第二串联组SET2)和第三发光元件LD3(或第三串联组SET3)电连接的第二连接组件。
第三中间电极CTE3可以形成在第1-3对准电极ALE1_3和第三发光元件LD3的相应的第二端EP2上，并且因此电连接到每个第三发光元件LD3的第二端EP2。此外，第三中间电极CTE3可以形成在第2-4对准电极ALE2_4和第四发光元件LD4的相应的第一端EP1上，并且因此电连接到每个第四发光元件LD4的第一端EP1。第三中间电极CTE3可以是配置成将第三发光元件LD3(或第三串联组SET3)和第四发光元件LD4(或第四串联组SET4)电连接的第三连接组件。
第四中间电极CTE4可以形成在第1-4对准电极ALE1_4和第四发光元件LD4的相应的第二端EP2上，并且因此电连接到每个第四发光元件LD4的第二端EP2。此外，第四中间电极CTE4可以形成在第2-5对准电极ALE2_5和第五发光元件LD5的相应的第一端EP1上，并且因此电连接到每个第五发光元件LD5的第一端EP1。第四中间电极CTE4可以是配置成将第四发光元件LD4(或第四串联组SET4)和第五发光元件LD5(或第五串联组SET5)电连接的第四连接组件。
第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4中的每个可以在相应的发射区域EMA中以矩形形状设置，并且在第二方向DR2上具有相同的长度(或宽度)，但是本公开不限于此。在实施方式中，第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4可以仅设置在每个子像素SPX的发射区域EMA中，并且可以不延伸到非发射区域NEA。在第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4设置在每个子像素SPX的发射区域EMA中而不延伸到非发射区域NEA的情况下，可以减小每个子像素SPX的非发射区域NEA的尺寸(或表面面积)，从而可以进一步增大相应的子像素SPX的发射区域EMA的尺寸(或表面面积)。因此，可以进一步提高每个子像素SPX的光输出效率。
第一电极PE1和第一中间电极CTE1连同在其间并联电连接的第一发光元件LD1可以形成相应的子像素SPX(或者第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3中的每个)的第一串联组SET1。第一中间电极CTE1和第二中间电极CTE2连同在其间并联电连接的第二发光元件LD2可以形成相应的子像素SPX的第二串联组SET2。第二中间电极CTE2和第三中间电极CTE3连同在其间并联电连接的第三发光元件LD3可以形成相应的子像素SPX的第三串联组SET3。第三中间电极CTE3和第四中间电极CTE4连同在其间并联电连接的第四发光元件LD4可以形成相应的子像素SPX的第四串联组SET4。第四中间电极CTE4和第二电极PE2连同在其间并联电连接的第五发光元件LD5可以形成相应的子像素SPX的第五串联组SET5。第一电极PE1可以是相应的子像素SPX(或者第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3中的每个)的阳极，并且第二电极PE2可以是相应的子像素SPX(或者第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3中的每个)的阴极。
在每个子像素SPX中在第一方向DR1(或水平方向)上布置的第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2连同设置在它们之间的发光元件LD可以实现包括第一串联组SET1、第二串联组SET2、第三串联组SET3、第四串联组SET4和第五串联组SET5的发射组件。例如，第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3中的每个可以包括可在水平方向(或第一方向DR1)上连续地布置的第一串联组SET1、第二串联组SET2、第三串联组SET3、第四串联组SET4和第五串联组SET5。在第一发射组件EMU1、第二发射组件EMU2和第三发射组件EMU3中的每个中，可以减小设置在彼此相邻的两个串联组之间的非发射区域NEA的表面面积，从而与包括可在竖直方向上布置的多个串联组的发射组件的表面面积相比，可以进一步提高光输出效率。
第一子像素SPX1的第一电极PE1可以通过第一接触部CNT1电连接到第一桥接图案BRP1。第一桥接图案BRP1可以通过第一通孔VIH1电连接到第一像素电路PXC1的第一上电极UE1。第一子像素SPX1的第一电极PE1可以通过第一接触部CNT1、第一桥接图案BRP1和第一通孔VIH1电连接到第一上电极UE1。
第二子像素SPX2的第一电极PE1可以通过第二接触部CNT2电连接到第二桥接图案BRP2。第二桥接图案BRP2可以通过第二通孔VIH2电连接到第二像素电路PXC2的第二上电极UE2。第二子像素SPX2的第一电极PE1可以通过第二接触部CNT2、第二桥接图案BRP2和第二通孔VIH2电连接到第二上电极UE2。
第三子像素SPX3的第一电极PE1可以通过第三接触部CNT3电连接到第三桥接图案BRP3。第三桥接图案BRP3可以通过第三通孔VIH3电连接到第三像素电路PXC3的第三上电极UE3。第三子像素SPX3的第一电极PE1可以通过第三接触部CNT3、第三桥接图案BRP3和第三通孔VIH3电连接到第三上电极UE3。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第一电极PE1和第二电极PE2可以是设置成驱动发光元件LD的驱动电极。
在每个帧周期期间，在每个子像素SPX中，驱动电流可以经由第一发光元件LD1、第一中间电极CTE1、第二发光元件LD2、第二中间电极CTE2、第三发光元件LD3、第三中间电极CTE3、第四发光元件LD4、第四中间电极CTE4以及第五发光元件LD5从第一电极PE1流到第二电极PE2。
例如，在驱动电流通过包括在第一像素电路PXC1中的第一晶体管T1从第一电力线PL1流到第二电力线PL2的情况下，驱动电流可以通过第一通孔VIH1吸入到第一发射组件EMU1中。可以通过第一通孔VIH1向第一电极PE1提供驱动电流。驱动电流流到第一中间电极CTE1。因此，在第一串联组SET1中，第一发光元件LD1各自可以以与分配给每个第一发光元件LD1的电流对应的亮度发射光。流过第一中间电极CTE1的驱动电流可以经由第二发光元件LD2流向第二中间电极CTE2。因此，在第二串联组SET2中，第二发光元件LD2各自可以以与分配给每个第二发光元件LD2的电流对应的亮度发射光。流过第二中间电极CTE2的驱动电流可以经由第三发光元件LD3流到第三中间电极CTE3。因此，在第三串联组SET3中，第三发光元件LD3各自可以以与分配给每个第三发光元件LD3的电流对应的亮度发射光。流过第三中间电极CTE3的驱动电流可以经由第四发光元件LD4流到第四中间电极CTE4。因此，在第四串联组SET4中，第四发光元件LD4各自可以以与分配给每个第四发光元件LD4的电流对应的亮度发射光。流过第四中间电极CTE4的驱动电流可以经由第五发光元件LD5流到第二电极PE2。因此，在第五串联组SET5中，第五发光元件LD5各自可以以与分配给每个第五发光元件LD5的电流对应的亮度发射光。通过这种方式，第一子像素SPX1的驱动电流可以连续地流经第一串联组SET1的第一发光元件LD1、第二串联组SET2的第二发光元件LD2、第三串联组SET3的第三发光元件LD3、第四串联组SET4的第四发光元件LD4以及第五串联组SET5的第五发光元件LD5。因此，第一子像素SPX1可以发射具有与在每个帧周期期间提供的数据信号对应的亮度的光。
在实施方式中，第一接触部CNT1可以位于第一桥接图案BRP1和第一子像素SPX1的第一电极PE1在其中彼此重叠的区域中。第二接触部CNT2可以位于第二桥接图案BRP2和第二子像素SPX2的第一电极PE1在其中彼此重叠的区域中。第三接触部CNT3可以位于第三桥接图案BRP3和第三子像素SPX3的第一电极PE1在其中彼此重叠的区域中。在平面图中，第一接触部CNT1、第三接触部CNT3和第二接触部CNT2可以以所列顺序在第二方向DR2上布置。前述布置顺序可以与第一桥接图案BRP1(或第一上电极UE1)、第三桥接图案BRP3(或第三上电极UE3)和第二桥接图案BRP2(或第二上电极UE2)的布置顺序相同。
第一接触部CNT1、第二接触部CNT2和第三接触部CNT3中的每个可以是相应子像素SPX的阳极接触部。阳极接触部可以是像素电路层PCL的像素电路PXC和显示元件层DPL的发射组件在其处可彼此电连接的连接点。第一接触部CNT1可以是第一像素电路PXC1的第一上电极UE1和第一发射组件EMU1的第一电极PE1在其处可彼此连接的连接点。第二接触部CNT2可以是第二像素电路PXC2的第二上电极UE2和第二发射组件EMU2的第一电极PE1在其处可彼此电连接的连接点。第三接触部CNT3可以是第三像素电路PXC3的第三上电极UE3和第三发射组件EMU3的第一电极PE1在其处可彼此电连接的连接点。
根据前述实施方式，因为第一上电极UE1、第二上电极UE2和第三上电极UE3中的每个不重叠并且可以与可被施加信号(例如，扫描信号和/或控制信号)的连接线CNL间隔开，所以可以不在第一上电极UE1、第二上电极UE2和第三上电极UE3中的每个与连接线CNL之间形成寄生电容。因此，可以防止由于寄生电容而可能出现的缺陷，从而可以提高像素PXL的可靠性。
根据前述实施方式，可以通过可设置在第一对准电极ALE1和第二对准电极ALE2之间的竖直堤部V_BNK1来最小化或减少可能在不期望的区域中对准的发光元件LD的数量。因此，在前述实施方式中，可以减少从正确位置去除发光元件LD，从而可以进一步增加像素PXL的有效光源的数量，由此可以提高像素PXL的光输出效率。
根据前述实施方式，第一发光元件LD1的第二半导体层13、第二发光元件LD2的第二半导体层13、第三发光元件LD3的第二半导体层13、第四发光元件LD4的第二半导体层13以及第五发光元件LD5的第二半导体层13可以以相同的方向取向，使得第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5可以更可靠地彼此串联电连接。
根据前述实施方式，因为第一堤部BNK1可以不设置于在第二方向DR2上彼此相邻的子像素SPX之间，所以可以进一步增加每个像素PXL的油墨提供表面面积。因此，可以增加待提供给相应的像素PXL的油墨的量，由此可以进一步增加每个像素PXL的有效光源的数量。因此，可以进一步提高每个像素PXL的光输出效率。
下文中，将参考图10至图15来描述根据前述实施方式的像素PXL的堆叠结构。
图10至图12是沿着图7的线II-II'截取的示意性剖视图。图13是沿着图7的线III-III'截取的示意性剖视图。图14是沿着图7的线IV-IV'截取的示意性剖视图。图15是沿着图7的线V-V'截取的示意性剖视图。
图11和图12的实施方式示出了与形成第一电极PE1和第二电极PE2以及第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4的步骤以及是否存在第三绝缘层INS3相关的图10的实施方式的修改。例如，图11示出了可以在可以形成第一中间电极CTE1、第三中间电极CTE3、第二电极PE2和第三绝缘层INS3之后形成第一电极PE1、第二中间电极CTE2和第四中间电极CTE4的实施方式。图12示出了第一电极PE1和第二电极PE2以及第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4可以通过相同的工艺形成的实施方式。
尽管图10至图15简单地示出了像素PXL，例如示出了每个电极由单个电极形成并且每个绝缘层由单个绝缘层形成，但是本公开不限于此。
以下与图10至图15的实施方式相关的描述将集中于与以上提及的实施方式的不同之处，以便避免冗余描述。
参考图1至图15，像素PXL可以包括衬底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL和显示元件层DPL可以设置在衬底SUB的表面上并且彼此重叠。例如，衬底SUB的像素区域PXA可以包括设置在衬底SUB的表面上的像素电路层PCL以及设置在像素电路层PCL上的显示元件层DPL。像素电路层PCL可以包括可在衬底SUB上连续地堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。像素电路层PCL可以与参考图5和图6描述的像素电路层PCL相同；因此，将省略其详细描述。
显示元件层DPL可以包括第一对准电极ALE1和第二对准电极ALE2、发光元件LD、第一电极PE1和第二电极PE2以及第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4。
显示元件层DPL还可以包括可在像素电路层PCL的表面上连续地设置的绝缘图案和/或绝缘层。例如，显示元件层DPL还可以包括堤部图案BNP、第一绝缘层INS1、第一堤部BNK1、第二绝缘层INS2和第三绝缘层INS3。
堤部图案BNP可以设置和/或形成在像素电路层PCL上。
可以在像素电路层PCL的钝化层PSV上设置和/或形成堤部图案BNP(也称为“支承组件”、“壁图案”或“壁结构”)。在实施方式中，堤部图案BNP可以由分离的图案形成，所述分离的图案可以单独地设置在第一对准电极ALE1和第二对准电极ALE2中的每个之下，使得所述分离的图案与第一对准电极ALE1和第二对准电极ALE2中的相应对准电极的一部分重叠。
堤部图案BNP可以由可单独地设置在第2-1对准电极ALE2_1和第1-5对准电极ALE1_5的每个之下的分离的图案形成。堤部图案BNP可以由可单独地设置在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2、第1-2对准电极ALE1_2和第2-3对准电极ALE2_3、第1-3对准电极ALE1_3和第2-4对准电极ALE2_4以及第1-4对准电极ALE1_4和第2-5对准电极ALE2_5中的每个之下的分离的图案形成。
在实施方式中，堤部图案BNP可以由一体的图案形成，所述一体的图案具有与发射区域EMA中的在第一对准电极ALE1和第二对准电极ALE2之间的区域对应的开口或凹陷部分，并且可以在显示区域DA中完全一体地形成。
堤部图案BNP可以在像素电路层PCL的表面上在第三方向DR3上突出。因此，第一对准电极ALE1和第二对准电极ALE2中的每个的设置在堤部图案BNP上的区域可以在第三方向DR3(或衬底SUB的厚度方向)上突出。
堤部图案BNP可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。在实施方式中，堤部图案BNP可以包括具有单层结构的有机层和/或具有单层结构的无机层，但是本公开不限于此。在实施方式中，堤部图案BNP可以以通过堆叠至少一个有机绝缘层和至少一个无机绝缘层而形成的多层结构的形式设置。然而，堤部图案BNP的材料不限于前述实施方式。在实施方式中，堤部图案BNP可以包括导电材料(或导电物质)。堤部图案BNP的形状可以在可提高从发光元件LD发射的光的效率的范围内以各种方式改变。
堤部图案BNP可以用作反射器。例如，堤部图案BNP连同设置在其之上的第一对准电极ALE1和第二对准电极ALE2可以用作将从发光元件LD发射的光引导到期望的方向上的反射器，从而可以提高第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的光输出效率。
第一对准电极ALE1和第二对准电极ALE2可以设置和/或形成在堤部图案BNP上。
第一对准电极ALE1和第二对准电极ALE2可以设置和/或形成在像素电路层PCL(或钝化层PSV)和堤部图案BNP上。
第一对准电极ALE1和第二对准电极ALE2可以彼此间隔开。第二对准电极ALE2和第一对准电极ALE1可以以第2-1对准电极ALE2_1、第1-1对准电极ALE1_1、第2-2对准电极ALE2_2、第1-2对准电极ALE1_2、第2-3对准电极ALE2_3、第1-3对准电极ALE1_3、第2-4对准电极ALE2_4、第1-4对准电极ALE1_4、第2-5对准电极ALE2_5和第1-5对准电极ALE1_5的顺序交替地布置。第一对准电极ALE1和第二对准电极ALE2可以设置在相同的平面上，并且在第三方向DR3上具有相同的厚度。第一对准电极ALE1和第二对准电极ALE2可以通过相同的工艺同时形成，或者连续地形成。
第一对准电极ALE1和第二对准电极ALE2各自可以具有与设置在其之下的堤部图案BNP的轮廓对应的形状。
第一对准电极ALE1和第二对准电极ALE2各自可以由具有一反射率(或某一反射率)的材料形成，以允许从发光元件LD发射的光在显示装置的图像显示方向上行进。例如，第一对准电极ALE1和第二对准电极ALE2各自可以由导电材料(或导电物质)形成。导电材料可以包括不透明金属，其可以适于在显示装置的图像显示方向(或显示元件层DPL的向上方向)上反射从发光元件LD发射的光。例如，不透明金属可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)和/或其合金的金属。然而，第一对准电极ALE1和第二对准电极ALE2的材料不限于前述实施方式。在实施方式中，第一对准电极ALE1和第二对准电极ALE2各自可以包括透明导电材料(或透明导电物质)。透明导电材料(或透明导电物质)可以包括：透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)；以及导电聚合物，诸如聚(3,4-亚乙基二氧噻吩)(PEDOT)。在第一对准电极ALE1和第二对准电极ALE2各自包括透明导电材料(或透明导电物质)的情况下，可以添加由不透明金属形成的单独的导电层，以用于在显示装置的图像显示方向上反射从发光元件LD发射的光。然而，第一对准电极ALE1和第二对准电极ALE2的材料不限于前述材料。
尽管第一对准电极ALE1和第二对准电极ALE2各自可以以单层结构的形式设置和/或形成，但是本公开不限于此。在实施方式中，第一对准电极ALE1和第二对准电极ALE2各自可以设置和/或形成为具有通过堆叠金属、合金、导电氧化物和导电聚合物之中的至少两种材料而形成的多层结构。第一对准电极ALE1和第二对准电极ALE2各自可以以包括至少双层的多层结构的形式设置，以最小化在信号被传输到发光元件LD的相对端EP1和EP2的情况下由于信号延迟而引起的失真。
在第一对准电极ALE1和第二对准电极ALE2各自由具有反射率的导电材料形成的情况下，从发光元件LD中的每个的相对端EP1和EP2发射的光可以更可靠地在显示装置的图像显示方向上行进。例如，如果第一对准电极ALE1和第二对准电极ALE2具有与堤部图案BNP的形状对应的倾斜表面或弯曲表面并且设置成面对发光元件LD中的每个的相对端EP1和EP2，则从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一对准电极ALE1和第二对准电极ALE2反射，并且更可靠地在显示装置的图像显示方向上行进。因此，可以提高从发光元件LD发射的光的效率。
第1-1对准电极ALE1_1、第1-2对准电极ALE1_2、第1-3对准电极ALE1_3、第1-4对准电极ALE1_4和第1-5对准电极ALE1_5中的每个可以通过相应的第四通孔VIH4电连接到第一水平电力线PL1b。因此，在将发光元件LD对准在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA中的步骤处，可以从第一水平电力线PL1b向第1-1对准电极ALE1_1、第1-2对准电极ALE1_2、第1-3对准电极ALE1_3、第1-4对准电极ALE1_4和第1-5对准电极ALE1_5中的每个提供相应的对准信号。
第2-1对准电极ALE2_1、第2-2对准电极ALE2_2、第2-3对准电极ALE2_3、第2-4对准电极ALE2_4和第2-5对准电极ALE2_5中的每个可以通过相应的第五通孔VIH5电连接到第二水平电力线PL2b。因此，在将发光元件LD对准在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA中的步骤处，可以从第二水平电力线PL2b向第2-1对准电极ALE2_1、第2-2对准电极ALE2_2、第2-3对准电极ALE2_3、第2-4对准电极ALE2_4和第2-5对准电极ALE2_5中的每个提供相应的对准信号。
在实施方式中，可与第一对准电极ALE1和第二对准电极ALE2间隔开的第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3以及辅助线SUL可以设置在可在其中设置像素PXL的像素区域PXA中。第一桥接图案BRP1、第二桥接图案BRP2和第三桥接图案BRP3以及辅助线SUL可以通过与第一对准电极ALE1和第二对准电极ALE2相同的工艺设置在与第一对准电极ALE1和第二对准电极ALE2相同的层上，并且可以具有与第一对准电极ALE1和第二对准电极ALE2的材料相同的材料。
第一桥接图案BRP1可以通过穿过钝化层PSV的第一通孔VIH1电连接到第一子像素SPX1的第一上电极UE1。第一桥接图案BRP1可以通过穿过第一绝缘层INS1的第一接触部CNT1电连接到第一子像素SPX1的第一电极PE1。
第二桥接图案BRP2可以通过穿过钝化层PSV的第二通孔VIH2电连接到第二子像素SPX2的第二上电极UE2。第二桥接图案BRP2可以通过穿过第一绝缘层INS1的第二接触部CNT2电连接到第二子像素SPX2的第一电极PE1。
第三桥接图案BRP3可以通过穿过钝化层PSV的第三通孔VIH3电连接到第三子像素SPX3的第三上电极UE3。第三桥接图案BRP3可以通过穿过第一绝缘层INS1的第三接触部CNT3电连接到第三子像素SPX3的第一电极PE1。
辅助线SUL可以通过穿过钝化层PSV的第六通孔VIH6电连接到第二水平电力线PL2b。辅助线SUL可以通过穿过第一绝缘层INS1的相应的接触孔CH电连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的第二电极PE2。
第一绝缘层INS1可以设置在第一对准电极ALE1和第二对准电极ALE2、第一桥接图案BRP1至第三桥接图案BRP3以及辅助线SUL上。
第一绝缘层INS1可以设置在第一对准电极ALE1和第二对准电极ALE2、第一桥接图案BRP1至第三桥接图案BRP3以及辅助线SUL的整个表面上。第一绝缘层INS1可以在非发射区域NEA中部分地开口，使得设置在其之下的组件可以暴露。例如，第一绝缘层INS1可以部分地开口以包括第一接触部CNT1、第二接触部CNT2、第三接触部CNT3和接触孔CH，第一桥接图案BRP1的区域可以通过所述第一接触部CNT1暴露，第二桥接图案BRP2的区域可以通过所述第二接触部CNT2暴露，第三桥接图案BRP3的区域可以通过所述第三接触部CNT3暴露，辅助线SUL(或突出部PRT)的区域可以通过所述接触孔CH暴露。
第一绝缘层INS1可以由无机材料制成的无机绝缘层形成。例如，第一绝缘层INS1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。
在实施方式中，第一绝缘层INS1可以以单层或多层结构的形式设置。在第一绝缘层INS1以多层结构的形式设置的情况下，第一绝缘层INS1可以具有通过交替地堆叠第一层和第二层形成的分布式布拉格反射器结构，所述第一层和所述第二层可以由无机层形成并且具有不同的折射率。
第一堤部BNK1可以设置在第一绝缘层INS1上。
第一堤部BNK1可以在至少非发射区域NEA中设置和/或形成在第一绝缘层INS1上。第一堤部BNK1可以围绕每个像素PXL的发射区域EMA。在实施方式中，第一堤部BNK1可以包括在至少发射区域EMA中设置在第一对准电极ALE1和第二对准电极ALE2之间的竖直堤部V_BNK1。竖直堤部V_BNK1和第一堤部BNK1可以具有液体排斥性。
竖直堤部V_BNK1可以是覆盖第一对准电极ALE1和第二对准电极ALE2之间的区域并防止发光元件LD在不期望的区域中对准的结构，从而减少发光元件LD从其正确的位置去除。
在实施方式中，第一堤部BNK1的其余部分和竖直堤部V_BNK1可以在第三方向DR3上具有不同的厚度(或高度)。例如，第一堤部BNK1的其余部分的在第三方向DR3上的厚度d1可以大于竖直堤部V_BNK1的厚度d2。可以使用半色调掩模将第一堤部BNK1的其余部分和竖直堤部V_BNK1形成为具有不同的厚度。因为竖直堤部V_BNK1可以设计成具有比第一堤部BNK1的其余部分的厚度d1小的厚度d2，所以可以防止发光元件LD在非目标区域(或不期望的区域)(例如，第一对准电极ALE1的一侧(或右侧)和第二对准电极ALE2的一侧(或左侧)之间的区域)中对准，而不影响提供给像素PXL(或像素区域PXA)的油墨的量。
发光元件LD可以被提供给第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA。例如，可以以喷墨印刷方案等将发光元件LD提供给(或输入到)发射区域EMA。发光元件LD可以通过由可分别施加到第一对准电极ALE1和第二对准电极ALE2的信号(或对准信号)形成的电场而对准在设置在第二对准电极ALE2和第一对准电极ALE1之间的区域中的第一绝缘层INS1的表面上。例如，提供给发射区域EMA的发光元件LD可以布置成使得第一端EP1面对第二对准电极ALE2并且第二端EP2面对第一对准电极ALE1。
发光元件LD可以包括第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5。
第二绝缘层INS2(或绝缘图案)可以设置在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个上。第二绝缘层INS2可以设置在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个上，并且部分地覆盖第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个的外周表面(或表面)，使得第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个的第一端EP1和第二端EP2可以暴露于外部。
第二绝缘层INS2可以包括有机绝缘层或者包含无机材料的无机绝缘层。例如，第二绝缘层INS2可以包括无机绝缘层，其适于保护第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个的有源层12免受外部氧气、水等的影响。然而，本公开不限于此。根据可被应用第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5的显示装置的设计条件等，第二绝缘层INS2可以由包括有机材料的有机绝缘层形成。第二绝缘层INS2可以由单层或多层形成。
在形成第二绝缘层INS2之前，在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)的情况下，在形成第二绝缘层INS2的工艺期间，可以利用第二绝缘层INS2填充所述间隙。
因为第二绝缘层INS2可以形成在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5(它们可以在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA中完全对准)上，所以可以防止第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5从对准位置被去除。
第一电极PE1(或第一像素电极)、第二电极PE2(或第二像素电极)和中间电极CTE之中的不同电极可以形成在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5的可不被第二绝缘层INS2覆盖的相对端(例如，第一端EP1和第二端EP2)上。例如，第一电极PE1可以形成在第一发光元件LD1的第一端EP1上。第一中间电极CTE1可以形成在第一发光元件LD1的第二端EP2上。第一中间电极CTE1可以形成在第二发光元件LD2的第一端EP1上。第二中间电极CTE2可以形成在第二发光元件LD2的第二端EP2上。第二中间电极CTE2可以形成在第三发光元件LD3的第一端EP1上。第三中间电极CTE3可以形成在第三发光元件LD3的第二端EP2上。第三中间电极CTE3可以形成在第四发光元件LD4的第一端EP1上。第四中间电极CTE4可以形成在第四发光元件LD4的第二端EP2上。第四中间电极CTE4可以形成在第五发光元件LD5的第一端EP1上。第二电极PE2可以形成在第五发光元件LD5的第二端EP2上。
第一电极PE1可以设置在第2-1对准电极ALE2_1之上，并且与第2-1对准电极ALE2_1重叠。此外，第一电极PE1可以设置在相应的桥接图案BRP之上并且与相应的桥接图案BRP重叠。第一子像素SPX1的第一电极PE1可以通过第一接触部CNT1电连接到第一桥接图案BRP1。第二子像素SPX2的第一电极PE1可以通过第二接触部CNT2电连接到第二桥接图案BRP2。第三子像素SPX3的第一电极PE1可以通过第三接触部CNT3电连接到第三桥接图案BRP3。
第二电极PE2可以设置在第1-5对准电极ALE1_5之上，并且与第1-5对准电极ALE1_5重叠。此外，第二电极PE2可以设置在辅助线SUL之上，并且与辅助线SUL的区域重叠。第二电极PE2可以通过接触孔CH电连接到辅助线SUL。
第一中间电极CTE1可以设置在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2中的每个之上，并且与第1-1对准电极ALE1_1和第2-2对准电极ALE2_2中的每个重叠。第二中间电极CTE2可以设置在第1-2对准电极ALE1_2和第2-3对准电极ALE2_3中的每个之上，并且与第1-2对准电极ALE1_2和第2-3对准电极ALE2_3中的每个重叠。第三中间电极CTE3可以设置在第1-3对准电极ALE1_3和第2-4对准电极ALE2_4中的每个之上，并且与第1-3对准电极ALE1_3和第2-4对准电极ALE2_4中的每个重叠。第四中间电极CTE4可以设置在第1-4对准电极ALE1_4和第2-5对准电极ALE2_5中的每个之上，并且与第1-4对准电极ALE1_4和第2-5对准电极ALE2_5中的每个重叠。
在实施方式中，第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2可以形成在相同的层或不同的层上。例如，第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2的相对位置和/或形成顺序可以以各种方式改变。
在图10的实施方式中，可以首先在第二绝缘层INS2上形成第一电极PE1、第二中间电极CTE2和第四中间电极CTE4。第一电极PE1可以接触(例如，直接接触)第一发光元件LD1的第一端EP1。第二中间电极CTE2可以接触(例如，直接接触)第二发光元件LD2的第二端EP2和第三发光元件LD3的第一端EP1，并且连接在第二发光元件LD2和第三发光元件LD3之间。第四中间电极CTE4可以接触(例如，直接接触)第四发光元件LD4的第二端EP2和第五发光元件LD5的第一端EP1，并且连接在第四发光元件LD4和第五发光元件LD5之间。此后，可以在发射区域EMA中形成第三绝缘层INS3，以覆盖第一电极PE1、第二中间电极CTE2和第四中间电极CTE4。第一电极PE1、第二中间电极CTE2和第四中间电极CTE4可以同时或连续地形成。
第三绝缘层INS3可以设置在第一电极PE1、第二中间电极CTE2和第四中间电极CTE4上并且覆盖第一电极PE1、第二中间电极CTE2和第四中间电极CTE4(或者防止第一电极PE1、第二中间电极CTE2和第四中间电极CTE4暴露于外部)，从而防止第一电极PE1、第二中间电极CTE2和第四中间电极CTE4的腐蚀等。
第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。例如，第三绝缘层INS3可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种，但是本公开不限于此。第三绝缘层INS3可以由单层或多层形成。
第一中间电极CTE1、第三中间电极CTE3和第二电极PE2可以形成在第三绝缘层INS3上。第二电极PE2可以接触(例如，直接接触)第五发光元件LD5的第二端EP2。第一中间电极CTE1可以接触(例如，直接接触)第一发光元件LD1的第二端EP2和第二发光元件LD2的第一端EP1，并且因此连接在第一发光元件LD1和第二发光元件LD2之间。第三中间电极CTE3可以接触(例如，直接接触)第三发光元件LD3的第二端EP2和第四发光元件LD4的第一端EP1，并且因此连接在第三发光元件LD3和第四发光元件LD4之间。第一中间电极CTE1、第三中间电极CTE3和第二电极PE2可以同时或连续地形成。
在图11的实施方式中，可以首先在第二绝缘层INS2上形成第一中间电极CTE1、第三中间电极CTE3和第二电极PE2。第一中间电极CTE1、第三中间电极CTE3和第二电极PE2可以同时或连续地形成。此后，可以形成第三绝缘层INS3以覆盖第一中间电极CTE1、第三中间电极CTE3和第二电极PE2。第一电极PE1、第二中间电极CTE2和第四中间电极CTE4可以形成在可在其中形成第三绝缘层INS3的发射区域EMA中。
在如图10和图11的实施方式中所示的可设置在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5的相应的第一端EP1和相应的第二端EP2上的电极可以设置在不同的层上的情况下，电极可以彼此可靠地电分离，从而可以防止电极之间发生短路。
在图12的实施方式中，第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2可以在显示元件层DPL中形成在相同的层上，并且可以同时或连续地形成。可以省略第三绝缘层INS3。在图12的实施方式中，在可设置在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5的相应的第一端EP1和相应的第二端EP2上的电极设置在相同的层上并且同时形成的情况下，可以简化制造第一子像素SPX1的工艺，并且可以提高工艺效率。可以省略第三绝缘层INS3。
第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2可以由各种透明导电材料形成，以允许从发光元件LD中的每个发射的光在显示装置的图像显示方向(例如，第三方向DR3)上无损耗地行进。例如，第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2可以包括包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)的各种透明导电材料中的至少一种，并且可以是基本上透明的或半透明的以满足透射率(或透射比)。然而，第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2的材料不限于前述实施方式。在实施方式中，第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2可以由各种不透明导电材料(或不透明导电物质)形成。第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2各自可以由单层或多层形成。
在实施方式中，还可以在第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3、第四中间电极CTE4和第二电极PE2之上设置至少一个外涂层(例如，用于使显示元件层DPL的上表面平坦化的层)。
在实施方式中，可以在像素PXL的显示元件层DPL之上选择性地设置光学层。例如，光学层可以包括颜色转换层，其包括用于将从发光元件LD发射的光的颜色转换成特定颜色的颜色转换颗粒。
图16是示意性地示出根据实施方式的像素PXL的显示元件层DPL的平面图。
图16示出了与对准电极ALE、发射区域EMA等相关的图7的实施方式的修改。对于图16的实施方式，以下描述将集中于与前述实施方式的描述的不同之处，以避免冗余的解释。
参考图1至图6和图16，像素PXL的显示元件层DPL可以包括在第二方向DR2上延伸的第一对准电极ALE1和第二对准电极ALE2。
第一对准电极ALE1和第二对准电极ALE2各自可以电连接到设置于在第二方向DR2上与其相邻的像素PXL中的对准电极ALE。例如，第一对准电极ALE1可以电连接到设置于在第二方向DR2上与其相邻的像素PXL中的第一对准电极ALE1。第二对准电极ALE2可以电连接到设置于在第二方向DR2上与其相邻的像素PXL中的第二对准电极ALE2。
在实施方式中，第一对准电极ALE1和第二对准电极ALE2可以仅用作用于对准发光元件LD的对准线。第一电极PE1和第二电极PE2可以与第一对准电极ALE1和第二对准电极ALE2电分离或电断开，并且可以用作用于驱动发光元件LD的驱动电极。因为用于对准发光元件LD的对准线(或者第一对准电极ALE1和第二对准电极ALE2)可以与用于驱动发光元件LD的驱动电极(或者第一电极PE1和第二电极PE2)分离开，所以即使设置在相邻的像素PXL中的对准电极ALE可以彼此电连接和/或物理连接，设置于在第二方向DR2上彼此相邻的像素PXL中的对准电极ALE也可以不影响每个像素PXL中的发光元件LD的操作。
因此，可以省略为独立地驱动像素PXL而设置的电极分离区域(参考图7的“ESA”)。在省略电极分离区域ESA的情况下，可以增加第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中的发射区域EMA的尺寸(或表面面积)，从而可以增加待提供给每个子像素SPX的油墨的量，并且可以增加每个子像素SPX(或每个像素PXL)中的有效光源的数量，由此可以进一步提高光输出效率。
图17是示出根据实施方式的像素PXL的显示元件层DPL的示意性平面图。图18是沿着图17的线VI-VI'截取的示意性剖视图。
图17示出了与第一堤部BNK1等相关的图7的实施方式的修改。图17和图18的实施方式的描述将集中于与以上提及的实施方式的不同之处，以便避免冗余的描述。
参考图1至图6、图17和图18，像素PXL的显示元件层DPL可以包括设置在至少非发射区域NEA中的第一堤部BNK1。
在实施方式中，第一堤部BNK1可以包括在第二方向DR2上延伸的竖直堤部V_BNK1以及在第一方向DR1上延伸并且与竖直堤部V_BNK1相交的第一水平堤部H_BNK1。
竖直堤部V_BNK1可以是可在每个子像素SPX的发射区域EMA中设置在第一对准电极ALE1和第二对准电极ALE2之间并且防止发光元件LD在不期望的区域中对准的结构。
第一水平堤部H_BNK1可以是可设置于在第二方向DR2上彼此相邻的子像素SPX之间并且限定相邻子像素SPX的相应发射区域EMA的结构。例如，第一水平堤部H_BNK1可以是限定第一子像素SPX1的发射区域EMA、第二子像素SPX2的发射区域EMA和第三子像素SPX3的发射区域EMA的像素限定层。在向第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个提供发光元件LD的工艺期间，第一水平堤部H_BNK1可以限定可被提供发光元件LD的位置。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA可以被第一水平堤部H_BNK1分隔开(或限定)，从而可以将包括期望量和/或种类的发光元件LD的油墨提供给相应的发射区域EMA。
在实施方式中，第一堤部BNK1的除了竖直堤部V_BNK1和第一水平堤部H_BNK1之外的部分(下文中也称为其余部分)、竖直堤部V_BNK1和第一水平堤部H_BNK1中的每个可以在第三方向DR3上具有某一厚度。例如，第一堤部BNK1的其余部分可以在第三方向DR3上具有厚度d1。竖直堤部V_BNK1可以在第三方向DR3上具有比厚度d1小的厚度d2。第一水平堤部H_BNK1可以在第三方向DR3上具有比厚度d1小的厚度d3。厚度d2和厚度d3可以彼此相同，但是本公开不限于此。
包括竖直堤部V_BNK1和第一水平堤部H_BNK1的第一堤部BNK1可以使用半色调掩模形成。因为竖直堤部V_BNK1可以设计成具有比第一堤部BNK1的其余部分的厚度d1小的厚度d2，所以可以防止发光元件LD在非目标区域(或不期望的区域)(例如，第一对准电极ALE1的一侧(或右侧)和第二对准电极ALE2的一侧(或左侧)之间的区域)中对准，而不影响提供给像素PXL(或像素区域PXA)的油墨的量。由于具有比第一堤部BNK1的其余部分的厚度d1小的厚度d3的第一水平堤部H_BNK1可以设置于在第二方向DR2上彼此相邻的子像素SPX之间，因此可以限定第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA。
图19是示出根据实施方式的像素PXL的显示元件层DPL的示意性平面图。图20和图21是沿着图19的线VII-VII'截取的示意性剖视图。
图19至图21的实施方式的描述将集中于与以上提及的实施方式的不同之处，以便避免冗余的描述。
参考图1至图6和图19至图21，像素PXL的显示元件层DPL可以包括设置在非发射区域NEA中的第一堤部BNK1。第一堤部BNK1可以是限定每个像素PXL的发射区域EMA(或将每个像素PXL的发射区域EMA分隔开)的结构。
在图18至图21的实施方式中，为了将从有机层生成的气体排放到第一堤部BNK1，可以基于像素电路层PCL(或钝化层PSV)的表面，以所列顺序设置对准电极ALE、堤部图案BNP、第一绝缘层INS1、发光元件LD、电极PE和/或中间电极CTE。
第一对准电极ALE1和第二对准电极ALE2可以设置在钝化层PSV的表面上并且彼此间隔开。堤部图案BNP可以设置在第一对准电极ALE1和第二对准电极ALE2上。
堤部图案BNP可以设置在第一对准电极ALE1和第二对准电极ALE2上，并且与第一对准电极ALE1和第二对准电极ALE2重叠。发光元件LD可以对准(或设置)在可设置在第二对准电极ALE2上的堤部图案BNP和可设置在第一对准电极ALE1上的堤部图案BNP之间。在实施方式中，堤部图案BNP可以是精确地限定发光元件LD的对准位置的结构。
第一绝缘层INS1可以设置在第一对准电极ALE1、第二对准电极ALE2和堤部图案BNP上。第一绝缘层INS1可以由适于减轻由第一对准电极ALE1、第二对准电极ALE2和堤部图案BNP形成的台阶差并且平坦化形成为支承发光元件LD的支承表面的有机层形成，但是本公开不限于此。第一绝缘层INS1可以设置在钝化层PSV上并且接触钝化层PSV。
第一绝缘层INS1可以至少在发射区域EMA中部分地开口。例如，第一绝缘层INS1可以至少部分地开口，以在发射区域EMA中包括各自暴露堤部图案BNP的区域的开口。开口中的每个可以部分地开口，以暴露在第一对准电极ALE1和第二对准电极ALE2上的堤部图案BNP的区域。例如，第一绝缘层INS1可以包括第一开口OPN1，其暴露在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2上的堤部图案BNP的区域、在第1-2对准电极ALE1_2和第2-3对准电极ALE2_3上的堤部图案BNP的区域、在第1-3对准电极ALE1_3和第2-4对准电极ALE2_4上的堤部图案BNP的区域以及在第1-4对准电极ALE1_4和第2-5对准电极ALE2_5上的堤部图案BNP的区域。
第一堤部BNK1可以设置在第一绝缘层INS1上。第一堤部BNK1可以在每个像素PXL的至少非发射区域NEA中设置在第一绝缘层INS1上。在实施方式中，第一堤部BNK1可以不设置在至少发射区域EMA中。第一堤部BNK1可以包括有机层。第一堤部BNK1可以连接到可设置在其之下并且由有机层形成的其它绝缘层，并且因此用作用于排放(或释放)可从所述绝缘层生成的气体的出口。
第一堤部BNK1可以通过液体排斥处理进行处理，使得第一堤部BNK1可以具有液体排斥性。在液体排斥处理工艺期间，堤部图案BNP的可通过第一绝缘层INS1的第一开口OPN1暴露的区域可以具有液体排斥性。发光元件LD可以不在可通过第一开口OPN1暴露的堤部图案BNP上对准。例如，发光元件LD可以不在第1-1对准电极ALE1_1和第2-2对准电极ALE2_2上的堤部图案BNP、第1-2对准电极ALE1_2和第2-3对准电极ALE2_3上的堤部图案BNP、第1-3对准电极ALE1_3和第2-4对准电极ALE2_4上的堤部图案BNP以及在第1-4对准电极ALE1_4和第2-5对准电极ALE2_5上的堤部图案BNP中的每个上对准。因此，可以最小化在不期望的区域中对准的发光元件LD的数量，从而可以减少从期望的位置去除发光元件LD，由此可以进一步增加每个子像素SPX(或每个像素PXL)的有效光源的数量。
在实施方式中，堤部图案BNP和第一堤部BNK1可以通过相同的工艺形成。例如，如图21的实施方式中所示，堤部图案BNP和第一堤部BNK1可以通过相同的工艺形成在相同的层上，并且可以包括相同的材料。设置在非发射区域NEA中的第一堤部BNK1和设置在发射区域EMA中的堤部图案BNP可以在第三方向DR3上具有不同的厚度(或高度)。例如，第一堤部BNK1的在第三方向DR3上的厚度d4可以大于堤部图案BNP的厚度d5。可以使用半色调掩模将第一堤部BNK1和堤部图案BNP形成为具有不同的厚度。
在可通过相同的工艺形成堤部图案BNP和第一堤部BNK1的情况下，第一绝缘层INS1可以设置在堤部图案BNP和第一堤部BNK1上。第一绝缘层INS1可以部分地开口以包括暴露堤部图案BNP的区域的第一开口OPN1和暴露第一堤部BNK1的区域的第二开口OPN2。在可以形成包括第一开口OPN1和第二开口OPN2的第一绝缘层INS1之后，可以执行使用基于氟的等离子体处理的液体排斥处理工艺，使得堤部图案BNP的可通过第一开口OPN1暴露的表面和第一堤部BNK1的可通过第二开口OPN2暴露的表面可以被氟化以具有液体排斥性。因为第一堤部BNK1和堤部图案BNP具有液体排斥性，所以在将发光元件LD提供给每个像素PXL的工艺期间，发光元件LD可以既不在第一堤部BNK1的具有液体排斥性的表面上对准，也不在堤部图案BNP的具有液体排斥性的表面上对准。因此，可以最小化在不期望的区域中对准的发光元件LD的数量，从而可以减少从期望的位置去除发光元件LD，由此可以进一步增加每个子像素SPX(或每个像素PXL)的有效光源的数量。
图22是示出根据实施方式的像素PXL的光学层LCL的示意性平面图。图23至图25是沿着图22的线VIII-VIII'截取的示意性剖视图。图26是沿着图22的线IX-IX'截取的示意性剖视图。
图23至图25示出了与第二颜色转换层CCL2的位置相关的不同修改示例。例如，图23示出了第二颜色转换层CCL2和第二滤色器CF2通过连续的工艺设置在第一电极PE1和第二电极PE2之上的实施方式。图24示出了包括第二滤色器CF2的上衬底U_SUB可以通过使用中间层CTL的粘合工艺设置在包括第二颜色转换层CCL2的显示元件层DPL上的实施方式。图25示出了包括第二颜色转换层CCL2和第二滤色器CF2的上衬底U_SUB可以通过使用中间层CTL的粘合工艺设置在显示元件层DPL上的实施方式。
以下与图22至图26的实施方式相关的描述将集中于与以上提及的实施方式的不同之处，以便避免冗余描述。
参考图1至图26，像素PXL的光学层LCL可以包括设置在第一子像素SPX1的发射区域EMA中的第一光学层LCL1、设置在第二子像素SPX2的发射区域EMA中的第二光学层LCL2以及设置在第三子像素SPX3的发射区域EMA中的第三光学层LCL3。第一光学层LCL1可以包括彼此重叠的第一颜色转换层CCL1和第一滤色器CF1。第二光学层LCL2可以包括彼此重叠的第二颜色转换层CCL2和第二滤色器CF2。第三光学层LCL3可以包括彼此重叠的第三颜色转换层CCL3和第三滤色器CF3。
在实施方式中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的非发射区域NEA中可以设置有第二堤部BNK2。
第二堤部BNK2可以设置和/或形成在第一堤部BNK1上。第二堤部BNK2可以包括在第一方向DR1上延伸的第二水平堤部H_BNK2，并且可以设置于在第二方向DR2上彼此相邻的子像素SPX之间。包括第二水平堤部H_BNK2的第二堤部BNK2可以是围绕第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个的发射区域EMA并限定第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每个的位置以最终限定发射区域EMA的坝结构。例如，第二堤部BNK2可以是这样的坝结构，其限定第一子像素SPX1中可在其处提供(或输入)第一颜色转换层CCL1的位置、第二子像素SPX2中可在其处提供(或输入)第二颜色转换层CCL2的位置以及第三子像素SPX3中可在其处提供(或输入)第三颜色转换层CCL3的位置，从而最终限定第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的相应发射区域EMA(或将其分隔开)。
第二堤部BNK2可以包括遮光材料。例如，第二堤部BNK2可以是黑矩阵。在实施方式中，第二堤部BNK2可以包括至少一种遮光材料和/或反射材料，并且允许从第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3发射的光更可靠地在显示装置的图像显示方向(或第三方向DR3)上行进，从而提高第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每个的光输出效率。
可以在由第二堤部BNK2围绕的相应发射区域EMA中的相应子像素SPX的第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4以及第二电极PE2上(或之上)形成第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每个。
第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每个可以包括与特定颜色对应的颜色转换颗粒QD。例如，第一颜色转换层CCL1、第二颜色转换层CCL2和第三颜色转换层CCL3中的每个可以包括将从第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个发射的第一颜色的光转换成可与第一颜色的光不同的第二颜色(或特定颜色)的光的颜色转换颗粒QD。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3之中的第一子像素SPX1是红色子像素的情况下，第一子像素SPX1的第一颜色转换层CCL1可以包括由红色量子点形成的颜色转换颗粒QD，所述红色量子点将从第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个发射的第一颜色的光转换成第二颜色的光(例如，红光)。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3之中的第二子像素SPX2是绿色子像素的情况下，第二子像素SPX2的第二颜色转换层CCL2可以包括由绿色量子点形成的颜色转换颗粒QD，所述绿色量子点将从第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个发射的第一颜色的光转换成第二颜色的光(例如，绿光)。
在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3之中的第三子像素SPX3是蓝色子像素的情况下，第三子像素SPX3的第三颜色转换层CCL3可以包括由蓝色量子点形成的颜色转换颗粒QD，所述蓝色量子点将从第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5中的每个发射的第一颜色的光转换成第二颜色的光(例如，蓝光)。在实施方式中，在第三子像素SPX3是蓝色子像素的情况下，可以设置包括光散射颗粒SCT的光散射层(为了方便，图26中可用“CCL3”表示)来代替包括颜色转换颗粒QD的第三颜色转换层CCL3。例如，在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5发射基于蓝色的光的情况下，第三子像素SPX3可以包括包含光散射颗粒SCT的光散射层。可以根据实施方式而省略光散射层。在实施方式中，在第三子像素SPX3是蓝色子像素的情况下，可以设置透明聚合物来代替第三颜色转换层CCL3。
第一光学层LCL1、第二光学层LCL2和第三光学层LCL3可以具有可基本上彼此类似或相同的结构。在下文中，将基于第一光学层LCL1、第二光学层LCL2和第三光学层LCL3之中的第二光学层LCL2来描述实施方式。
第一封盖层CPL1可以设置于设置在第二子像素SPX2的发射区域EMA中的第二光学层LCL2的第二颜色转换层CCL2以及设置在第二子像素SPX2的非发射区域NEA中的第二堤部BNK2二者上。
第一封盖层CPL1可以设置成遍及可在其中设置第二子像素SPX2的显示区域DA(或第二子像素区域SPA2)的整个表面(或整个可在其中设置第二子像素SPX2的显示区域DA(或第二子像素区域SPA2))，以覆盖第二堤部BNK2和第二颜色转换层CCL2。第一封盖层CPL1可以设置在第二堤部BNK2和第二颜色转换层CCL2上(例如，直接设置在第二堤部BNK2和第二颜色转换层CCL2上)。第一封盖层CPL1可以是包括无机材料的无机绝缘层。第一封盖层CPL1可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种。第一封盖层CPL1可以覆盖整个第二堤部BNK2和第二颜色转换层CCL2，并且因此防止外部水或湿气被吸入到显示元件层DPL中。
第一封盖层CPL1可以减轻由设置在其之下的组件形成的台阶差，并且具有平坦表面。例如，第一封盖层CPL1可以包括包含有机材料的有机绝缘层。第一封盖层CPL1可以是在显示区域DA中公共地设置的公共层，但是本公开不限于此。
低折射层LRL可以设置在第一封盖层CPL1上。低折射层LRL可以利用折射率的差异而将从第二颜色转换层CCL2发射的光(或光线)之中的将丢失的光的路径改变成前向方向(或显示装置的图像显示方向)，从而增强前向输出光亮度。此外，低折射层LRL可以使不与第二颜色转换层CCL2反应的基于蓝色的光再循环，以使基于蓝色的光能够与第二颜色转换层CCL2反应，从而增加第二颜色转换层CCL2的输出光亮度。
低折射层LRL可以包括树脂和分布在树脂中的中空颗粒，并且具有范围为1.1至1.3的折射率，但是本公开不限于此。在实施方式中，低折射层LRL可以包括通过交替地堆叠由不同材料制成的层而形成的抗反射膜。每个层可以由包括有机材料的有机绝缘层形成，但是本公开不限于此。在实施方式中，每个层可以由包括无机材料的无机绝缘层形成。
第二封盖层CPL2可以设置在低折射层LRL上。第二封盖层CPL2可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种，但是本公开不限于此。在实施方式中，第二封盖层CPL2可以由包括有机材料的有机层形成。第二封盖层CPL2可以设置在低折射层LRL和第二颜色转换层CCL2上，并且保护低折射层LRL和第二颜色转换层CCL2不受外部水或湿气的影响，从而进一步提高第二颜色转换层CCL2的可靠性。
滤色器层CFL可以设置和/或形成在第二封盖层CPL2上。滤色器层CFL可以包括与相邻的子像素SPX的相应颜色对应的滤色器CF1、CF2和CF3。例如，滤色器层CFL可以包括设置在第一子像素SPX1的第一颜色转换层CCL1上的第一滤色器CF1、设置在第二子像素SPX2的第二颜色转换层CCL2上的第二滤色器CF2以及设置在第三子像素SPX3的第三颜色转换层CCL3上的第三滤色器CF3。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在非发射区域NEA中并且彼此重叠，从而用作用于防止相邻的子像素SPX之间发生光学干涉的遮光组件。第一滤色器CF1、第二滤色器CF2和第三滤色器CF3各自可以包括滤色器材料，其允许由相应的颜色转换层转换的第二颜色的光选择性地从中穿过。例如，第一滤色器CF1可以是红色滤色器，第二滤色器CF2可以是绿色滤色器，并且第三滤色器CF3可以是蓝色滤色器，但是本公开不限于此。第二滤色器CF2可以在至少第二子像素SPX2的发射区域EMA中设置在第二封盖层CPL2的表面上，并且对应于第二颜色转换层CCL2。第一滤色器CF1可以在至少第一子像素SPX1的发射区域EMA中设置在第二封盖层CPL2的表面上，并且对应于第一颜色转换层CCL1。第三滤色器CF3可以在至少第三子像素SPX3的发射区域EMA中设置在第二封盖层CPL2的表面上，并且对应于第三颜色转换层CCL3。
可以在滤色器层CFL上设置和/或形成封装层ENC。
封装层ENC可以包括第四绝缘层INS4。第四绝缘层INS4可以是包括无机材料的无机绝缘层，或者是包括有机材料的有机绝缘层。第四绝缘层INS4可以覆盖设置在其之下的全部组件，并且防止外部水或湿气被吸入到滤色器层CFL和显示元件层DPL中。
在根据前述实施方式的第二子像素SPX2中，包括第二颜色转换层CCL2和第二滤色器CF2的第二光学层LCL2可以通过连续的工艺设置在第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5上，使得具有良好的颜色再现性的光可以通过第二颜色转换层CCL2和第二滤色器CF2发射，由此可以提高光输出效率。
在实施方式中，第四绝缘层INS4可以由多个层形成。例如，第四绝缘层INS4可以由至少两个无机绝缘层和插置在所述至少两个无机绝缘层之间的至少一个有机绝缘层形成。这里，第四绝缘层INS4的组成材料和/或结构可以以各种方式改变。在一些实施方式中，第四绝缘层INS4之上还可以设置至少一个外涂层、至少一个填充剂层和/或至少一个上衬底等。
尽管在前述实施方式中，形成第二光学层LCL2的第二颜色转换层CCL2和第二滤色器CF2可以通过连续的工艺形成在第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4以及第二电极PE2上，但是本公开不限于此。在实施方式中，如图24中所示，包括第二滤色器CF2的上衬底U_SUB可以设置在包括第二颜色转换层CCL2的显示元件层DPL之上，使得显示元件层DPL和上衬底U_SUB可以通过中间层CTL等彼此联接。
中间层CTL可以是透明粘合剂层(或透明结合层)，例如光学透明粘合剂层，以增强包括第二颜色转换层CCL2的显示元件层DPL和包括第二滤色器CF2的上衬底U_SUB之间的粘合力，但是本公开不限于此。在实施方式中，中间层CTL可以是折射率转换层，其设置成转换可从第一发光元件LD1、第二发光元件LD2、第三发光元件LD3、第四发光元件LD4和第五发光元件LD5发射并向上衬底U_SUB行进的光的折射率，从而提高第二子像素SPX2(或像素PXL)的发光亮度。在实施方式中，中间层CTL可以包括由具有绝缘性质和粘合性质的绝缘材料形成的填充剂。
在图24的实施方式中，上衬底U_SUB可以形成例如显示装置的封装衬底、窗组件和/或外涂层。上衬底U_SUB可以包括基础层BSL(或基础衬底)、滤色器层CFL和封盖层CPL。
基础层BSL可以是刚性或柔性衬底，并且对其材料或性质没有特别限制。基础层BSL可以由与衬底SUB的材料相同的材料形成，或者可以由与衬底SUB的材料不同的材料形成。
滤色器层CFL可以设置在基础层BSL的表面上并且面对显示元件层DPL。第二滤色器CF2可以设置在基础层BSL的表面上并且面对第二颜色转换层CCL2。
封盖层CPL可以设置在滤色器层CFL和中间层CTL之间。封盖层CPL可以设置在滤色器层CFL上并且覆盖滤色器层CFL，从而保护滤色器层CFL。封盖层CPL可以是包括无机材料的无机层，或者是包括有机材料的有机层。
尽管在以上提及的实施方式中，示出了形成第二光学层LCL2的第二颜色转换层CCL2和第二滤色器CF2可以设置在不同的衬底上并且彼此面对且中间层CTL插置在它们之间的情况，但是本公开不限于此。在实施方式中，第二颜色转换层CCL2和第二滤色器CF2可以如图25中所示那样通过连续的工艺形成在单独的衬底(例如，上衬底U_SUB)上，并且可以通过中间层CTL等联接到包括第一电极PE1、第一中间电极CTE1、第二中间电极CTE2、第三中间电极CTE3和第四中间电极CTE4以及第二电极PE2的显示元件层DPL。
在图25的实施方式中，上衬底U_SUB可以包括基础层BSL、滤色器层CFL、第一封盖层CPL1、第二堤部BNK2、第二颜色转换层CCL2和第二封盖层CPL2。
滤色器层CFL的第二滤色器CF2可以在发射区域EMA中设置在基础层BSL的表面上，以对应于第二颜色转换层CCL2。滤色器层CFL的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以设置在非发射区域NEA中并且彼此重叠，从而用作遮光组件。
第一封盖层CPL1可以设置在滤色器层CFL上。第一封盖层CPL1可以设置在滤色器层CFL上并且覆盖滤色器层CFL，从而保护滤色器层CFL。第一封盖层CPL1可以是包括无机材料的无机层，或者是包括有机材料的有机层。
第二堤部BNK2和第二颜色转换层CCL2可以设置在第一封盖层CPL1的表面上。
第二堤部BNK2可以是最终限定第二子像素SPX2的发射区域EMA的坝结构。在提供第二颜色转换层CCL2的步骤处，第二堤部BNK2可以是最终限定可被提供第二颜色转换层CCL2的发射区域EMA的坝结构。
第二封盖层CPL2可以设置在第二堤部BNK2和第二颜色转换层CCL2的整个表面上。
第二封盖层CPL2可以包括硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiOxNy)和铝氧化物(AlOx)中的至少一种，但是本公开不限于此。
上衬底U_SUB可以通过中间层CTL与显示元件层DPL连接。
在根据实施方式的像素和包括像素的显示装置中，第一子像素的阳极接触部(或第一接触部)、第二子像素的阳极接触部(或第二接触部)和第三子像素的阳极接触部(或第三接触部)中的每个可以与可被施加扫描信号的信号线(或扫描线)间隔开，从而可以减小或最小化由于寄生电容而出现缺陷的概率，所述寄生电容可以通过信号线和电极图案(例如，上电极)(其分别与第一接触部至第三接触部重叠)之间的重叠而形成。
此外，在根据实施方式的像素和包括像素的显示装置中，可以提供与对准电极间隔开的辅助线和桥接图案。桥接图案可以电连接到阳极(或第一电极)，并且辅助线可以电连接到阴极(或第二电极)。因此，在发光元件被驱动的情况下，对准电极可以与阳极和阴极电分离，从而可以省略用于使对准电极彼此分离的单独工艺，由此可以提高制造工艺效率。
本公开的效果不受前述内容的限制，并且本文中预期到其它各种效果。
虽然以上已经描述了各种实施方式，但是本领域的技术人员将理解，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中所公开的实施方式仅用于说明目的，而不是限制本公开的技术精神。
Claims (10)
1.像素，包括第一子像素、第三子像素和第二子像素，所述第一子像素、所述第三子像素和所述第二子像素在第二方向上布置并且各自包括发射区域和非发射区域，
其中，所述第一子像素、所述第二子像素和所述第三子像素中的每个包括：
像素电路，包括至少一个晶体管和存储电容器；
第一对准电极，设置在所述像素电路上，并且在所述第二方向上延伸；
第二对准电极，在所述第二方向上延伸，并且在与所述第二方向相交的第一方向上与所述第一对准电极间隔开；
发光元件，设置在所述第二对准电极和所述第一对准电极之间，并且包括与所述第二对准电极相邻的第一端和与所述第一对准电极相邻的第二端；以及
桥接图案，与所述第一对准电极和所述第二对准电极间隔开，并且电连接到所述存储电容器，其中，
所述桥接图案包括：
第一桥接图案，电连接到所述第一子像素的所述存储电容器；
第二桥接图案，电连接到所述第二子像素的所述存储电容器；以及
第三桥接图案，电连接到所述第三子像素的所述存储电容器，以及
在平面图中，所述第一桥接图案、所述第三桥接图案和所述第二桥接图案位于相同的列处。
2.根据权利要求1所述的像素，其中，
所述第一子像素、所述第二子像素和所述第三子像素中的每个还包括第一电极和第二电极，所述第一电极和所述第二电极电连接到所述发光元件并且在所述第一方向上彼此间隔开，
所述第一子像素的所述第一电极与所述第一桥接图案重叠，
所述第二子像素的所述第一电极与所述第二桥接图案重叠，以及
所述第三子像素的所述第一电极与所述第三桥接图案重叠。
3.根据权利要求2所述的像素，其中，
所述第一子像素的所述第一电极通过第一接触部电连接到所述第一桥接图案，
所述第二子像素的所述第一电极通过第二接触部电连接到所述第二桥接图案，
所述第三子像素的所述第一电极通过第三接触部电连接到所述第三桥接图案，以及
所述第一接触部、所述第三接触部和所述第二接触部以所列顺序在所述第二方向上布置。
4.根据权利要求3所述的像素，其中，
所述存储电容器包括下电极和与所述下电极重叠的上电极，
所述第一桥接图案通过第一通孔电连接到所述第一子像素的所述存储电容器的所述上电极，
所述第二桥接图案通过第二通孔电连接到所述第二子像素的所述存储电容器的所述上电极，
所述第三桥接图案通过第三通孔电连接到所述第三子像素的所述存储电容器的所述上电极，
所述第一接触部与所述第一子像素的所述上电极重叠，
所述第二接触部与所述第二子像素的所述上电极重叠，以及
所述第三接触部与所述第三子像素的所述上电极重叠。
5.根据权利要求3所述的像素，其中，
所述第一子像素的所述第一对准电极、所述第三子像素的所述第一对准电极和所述第二子像素的所述第一对准电极一体地形成并且彼此电连接，以及
所述第一子像素的所述第二对准电极、所述第三子像素的所述第二对准电极和所述第二子像素的所述第二对准电极一体地形成并且彼此电连接。
6.根据权利要求5所述的像素，还包括：
堤部图案，设置在所述第一对准电极和所述第二对准电极中的每个之下；
绝缘层，设置在所述第一对准电极和所述第二对准电极上；以及
第一堤部，在至少所述非发射区域中设置在所述绝缘层上，其中，
所述第一堤部包括在至少所述发射区域中设置在所述第一对准电极和所述第二对准电极之间并且在所述第二方向上延伸的竖直堤部，以及
在剖视图中，所述竖直堤部的厚度小于所述第一堤部的除了所述竖直堤部之外的部分的厚度。
7.根据权利要求5所述的像素，还包括：
堤部图案，设置在所述第一对准电极和所述第二对准电极中的每个上；
绝缘层，设置在所述堤部图案上，并且包括形成为暴露所述堤部图案的区域的第一开口；以及
第一堤部，设置在所述非发射区域中。
8.根据权利要求6所述的像素，其中，
所述第一对准电极包括在所述第一方向上彼此间隔开并且各自在所述第二方向上延伸的第1-1对准电极、第1-2对准电极、第1-3对准电极、第1-4对准电极和第1-5对准电极，
所述第二对准电极包括在所述第一方向上彼此间隔开并且各自在所述第二方向上延伸的第2-1对准电极、第2-2对准电极、第2-3对准电极、第2-4对准电极和第2-5对准电极，
所述第一对准电极和所述第二对准电极在所述第一方向上交替地设置，
所述第一子像素、所述第二子像素和所述第三子像素中的每个的所述第一电极与所述第2-1对准电极重叠，以及
所述第一子像素、所述第二子像素和所述第三子像素中的每个的所述第二电极与所述第1-5对准电极重叠。
9.根据权利要求8所述的像素，其中，
所述第一子像素、所述第二子像素和所述第三子像素中的每个还包括：
第一中间电极，在所述第一方向上与所述第一电极和所述
第二电极间隔开的位置处设置在所述第一电极和所述第二电极之间，并且与所述第1-1对准电极和所述第2-2对准电极重叠；
第二中间电极，在所述第一方向上与所述第一中间电极和所述第二电极间隔开的位置处设置在所述第一中间电极和所述
第二电极之间，并且与所述第1-2对准电极和所述第2-3对准电极重叠；
第三中间电极，在所述第一方向上与所述第二中间电极和所述第二电极间隔开的位置处设置在所述第二中间电极和所述第二电极之间，并且与所述第1-3对准电极和所述第2-4对准电极重叠；以及
第四中间电极，在所述第一方向上与所述第三中间电极和
所述第二电极间隔开的位置处设置在所述第三中间电极和所述第二电极之间，并且与所述第1-4对准电极和所述第2-5对准电极重叠，
所述第一子像素、所述第二子像素和所述第三子像素中的每个的所述发光元件包括：
第一发光元件，设置在所述第2-1对准电极和所述第1-1对准电极之间，并且包括电连接到所述第一电极的第一端和电连接到所述第一中间电极的第二端；
第二发光元件，设置在所述第2-2对准电极和所述第1-2对准电极之间，并且包括电连接到所述第一中间电极的第一端和电连接到所述第二中间电极的第二端；
第三发光元件，设置在所述第2-3对准电极和所述第1-3对准电极之间，并且包括电连接到所述第二中间电极的第一端和电连接到所述第三中间电极的第二端；
第四发光元件，设置在所述第2-4对准电极和所述第1-4对准电极之间，并且包括电连接到所述第三中间电极的第一端和电连接到所述第四中间电极的第二端；以及
第五发光元件，设置在所述第2-5对准电极和所述第1-5对准电极之间，并且包括电连接到所述第四中间电极的第一端和电连接到所述第二电极的第二端。
10.显示装置，包括：
衬底，包括显示区域和非显示区域；以及
至少一个像素，设置在所述显示区域中，并且包括第一子像素、第三子像素和第二子像素，所述第一子像素、所述第三子像素和所述第二子像素各自包括发射区域和非发射区域并且在第二方向上布置，
其中，所述第一子像素、所述第二子像素和所述第三子像素中的每个包括：
像素电路，包括至少一个晶体管和存储电容器；
第一对准电极，设置在所述像素电路上，并且在所述第二方向上延伸；
第二对准电极，在所述第二方向上延伸，并且在与所述第二方向相交的第一方向上与所述第一对准电极间隔开；
发光元件，设置在所述第二对准电极和所述第一对准电极之间，并且包括与所述第二对准电极相邻的第一端和与所述第一对准电极相邻的第二端；以及
桥接图案，与所述第一对准电极和所述第二对准电极间隔开，并且电连接到所述存储电容器，其中，
所述桥接图案包括：
第一桥接图案，电连接到所述第一子像素的所述存储电容器；
第二桥接图案，电连接到所述第二子像素的所述存储电容器；以及
第三桥接图案，电连接到所述第三子像素的所述存储电容器，以及
在平面图中，所述第一桥接图案、所述第三桥接图案和所述第二桥接图案位于相同的列处。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2022-0044040 | 2022-04-08 | ||
| KR1020220044040A KR20230145635A (ko) | 2022-04-08 | 2022-04-08 | 화소 및 이를 포함한 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116895663A true CN116895663A (zh) | 2023-10-17 |
Family
ID=85800518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310375944.6A Pending CN116895663A (zh) | 2022-04-08 | 2023-04-07 | 像素及包括像素的显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11961844B2 (zh) |
| EP (1) | EP4258354A1 (zh) |
| KR (1) | KR20230145635A (zh) |
| CN (1) | CN116895663A (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101987196B1 (ko) | 2016-06-14 | 2019-06-11 | 삼성디스플레이 주식회사 | 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법 |
| KR102592276B1 (ko) | 2016-07-15 | 2023-10-24 | 삼성디스플레이 주식회사 | 발광장치 및 그의 제조방법 |
| KR102568252B1 (ko) | 2016-07-21 | 2023-08-22 | 삼성디스플레이 주식회사 | 발광 장치 및 그의 제조방법 |
| KR102622421B1 (ko) * | 2018-12-31 | 2024-01-05 | 엘지디스플레이 주식회사 | 발광 다이오드 디스플레이 장치 및 이를 이용한 멀티 스크린 디스플레이 장치 |
| KR20210059075A (ko) | 2019-11-13 | 2021-05-25 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210103602A (ko) | 2020-02-13 | 2021-08-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210107208A (ko) | 2020-02-21 | 2021-09-01 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20220043993A (ko) | 2020-09-28 | 2022-04-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
-
2022
- 2022-04-08 KR KR1020220044040A patent/KR20230145635A/ko unknown
-
2023
- 2023-03-15 US US18/121,698 patent/US11961844B2/en active Active
- 2023-03-31 EP EP23166180.2A patent/EP4258354A1/en active Pending
- 2023-04-07 CN CN202310375944.6A patent/CN116895663A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4258354A1 (en) | 2023-10-11 |
| US20230326931A1 (en) | 2023-10-12 |
| US11961844B2 (en) | 2024-04-16 |
| KR20230145635A (ko) | 2023-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230005898A1 (en) | Pixel and display device including the same | |
| EP4135031A1 (en) | Display device and method of fabricating the same | |
| EP4075502A1 (en) | Pixel and display device including the same | |
| US20230187583A1 (en) | Pixel, display device including the same, and method of fabricating the display device | |
| EP4102562A1 (en) | Display device and method of fabricating the same | |
| US20220199677A1 (en) | Display device | |
| CN115707288A (zh) | 显示设备 | |
| CN116895663A (zh) | 像素及包括像素的显示装置 | |
| EP4258353A1 (en) | Pixel, display device having the same, and method of fabricating the display device | |
| CN221670334U (zh) | 显示设备 | |
| US20230290921A1 (en) | Pixel and display device including the same | |
| EP4231349A1 (en) | Pixel and display device including the same | |
| CN220569702U (zh) | 像素和显示装置 | |
| EP4261886A1 (en) | Pixel and display device having the same | |
| EP4333057A1 (en) | Display device and method of fabricating the same | |
| US20220367433A1 (en) | Display device and method of fabricating the same | |
| US20230275099A1 (en) | Display device | |
| US20240072103A1 (en) | Display device and method of fabricating the same | |
| US20240014351A1 (en) | Display device and method of fabricating the same | |
| CN117716506A (zh) | 显示装置 | |
| CN117293143A (zh) | 显示装置和修复该显示装置的方法 | |
| CN118073506A (zh) | 显示装置 | |
| CN116417549A (zh) | 显示装置及其制造方法 | |
| CN118073361A (zh) | 显示装置和制造该显示装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |