CN116845056A - 一种高性能氧化铪基铁电电容器及其制备方法 - Google Patents

一种高性能氧化铪基铁电电容器及其制备方法 Download PDF

Info

Publication number
CN116845056A
CN116845056A CN202310807939.8A CN202310807939A CN116845056A CN 116845056 A CN116845056 A CN 116845056A CN 202310807939 A CN202310807939 A CN 202310807939A CN 116845056 A CN116845056 A CN 116845056A
Authority
CN
China
Prior art keywords
layer
treatment
hafnium oxide
performance
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310807939.8A
Other languages
English (en)
Other versions
CN116845056B (zh
Inventor
乌李瑛
程秀兰
付学成
刘丹
张文昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202310807939.8A priority Critical patent/CN116845056B/zh
Publication of CN116845056A publication Critical patent/CN116845056A/zh
Application granted granted Critical
Publication of CN116845056B publication Critical patent/CN116845056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种高性能氧化铪基铁电电容器及其制备方法,涉及电容器加工技术领域。本发明高性能氧化铪基铁电电容器从上到下依次为TiN顶电极层、Al2O3薄膜层,HZO层、TiON层、TiN底电极层、硅晶圆基片。本发明的氧化铪基铁电电容器具有优异的铁电性、介电性和耐久性。

Description

一种高性能氧化铪基铁电电容器及其制备方法
技术领域
本发明电容器加工技术领域,具体涉及一种高性能氧化铪基铁电电容器及其制备方法。
背景技术
传统铁电薄膜材料的研究及应用备受物理学、材料科学与工程、微电子、光电子学等领域研究人员的关注。当前铁电存储器研究和实际工业生产中,主要选用是Pb(ZrxTi1-x)O3(PZT)、SrBi2Ta2O9(SBT)和Bi4Ti3O12(BIT)等钙钛矿结构的传统铁电材料。但研究发现,传统的多元氧化物铁电材料与大规模集成电路工艺兼容性很差,为了确保器件的功能性和可靠性,需要采用一些半导体标准生产中的不具备的一些特殊工艺。所以,传统铁电材料的本征特性已成为制约非易失性铁电存储器发展及半导体器件集成发展的关键瓶颈。而与传统多元氧化物铁电材料相比,HfO2基新型铁电薄膜的优点为铁电存储器的突破材料瓶颈带来新的契机。铁电(FE)材料有两个剩余极化状态±Pr,即使在去除电偏置后,这两个剩余极化状态的内存应用可以是“0”和“1”的状态,可应用于包括微电机械系统(MEMS)、射频识别(RFID)芯片和半导体存储器件等。
目前,以氮化钛(TiN)和氮化钽(TaN)为代表的氮化物电极是铁电氧化铪最常用的电极,基于TiN铁电电容已展现出具有较好的应用前景。然而,HfO2薄膜在结晶退火时,易与TiN和TaN电极反应生成界面层和发生元素扩散的现象,导致薄膜的电学性能退化;当进一步降低HfO2薄膜的厚度时,这些效应会更加突出。另一方面,尽管铂(Pt),金(Au)、钨(W)电极形成的铪基铁电电容亦表现出了较好的铁电性能,但这些惰性金属较难刻蚀,量产工艺难度大,且W电极形成的铁电电容的漏电流较大。基于以上问题,工艺兼容性好、铁电性能优异、电学可靠性高的氧化铪基铁电电容结构及制备工艺仍有待开发。
发明内容
针对现有技术的不足,本发明提供了一种高性能锆掺杂氧化铪Hf0.5Zr0.5O2(HZO)铁电薄膜电容器及其制备方法。
本发明是采用以下技术方案实现的:
一种高性能氧化铪基铁电电容器,从上到下依次为TiN顶电极层、Al2O3薄膜层,HZO层、TiON层、TiN底电极层、硅晶圆基片。
本发明所述高性能氧化铪基铁电电容器的制备方法,包括以下步骤:
步骤1、将硅晶圆基片进行清洗,以去除基片上的杂质和氧化层;
步骤2、将清洗后的硅晶圆基片进行表面磁控溅射处理,以沉积形成厚度为30nmTiN底电极层;
步骤3、在所述TiN底电极层表面进行臭氧处理,以使金属TiN电极层的浅表层部分氧化,以形成TiON层;
步骤4、在所述TiON层表面进行原子层沉积,以生长厚度为10nm~20nm的HZO层;
步骤5、在所述HZO层表面进行原子层沉积,以沉积得到厚度为1nm的Al2O3薄膜层;
步骤6、在所述Al2O3薄膜层表面匀胶,进行光刻、显影图形化,以形成顶电极阵列的光刻胶图形;
步骤7、然后再进行磁控溅射处理,以沉积得到厚度为30nm TiN,然后进行剥离处理,得到具有阵列图形的TiN顶电极层;
步骤8、在氮气保护下进行退火处理,得到电容器;
步骤9、对所述电容器上下电极之间施加电场循环,得到高性能氧化铪基铁电电容器。
优选的,步骤2所述磁控溅射的功率为250W,所述磁控溅射处理是采用50sccm:4sccm的氩气和氮气为反应气氛。
优选的,步骤3所述臭氧处理的时间为30s~60s,所述臭氧处理时温度为250℃,反应完成后关闭臭氧,对所述硅晶圆基片表面进行N2吹扫,吹扫时间为30s~60s。
优选的,步骤4所述原子层沉积处理是采用以下工艺进行循环处理:四(甲乙氨基)铪脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s,四(甲乙氨基)锆脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s;所述原子层沉积处理的温度为250℃。
优选的,步骤5所述原子层沉积处理是采用以下工艺进行循环处理:三甲基铝脉冲处理0.4s,N2吹扫3s,H2O脉冲处理0.3s,N2吹扫2s;所述原子层沉积处理的温度为250℃。
优选的,步骤8所述退火温度为600℃~700℃,退火时间为30s。
优选的,步骤9所述电场循环次数为105次~1010次。
优选的,所述高性能氧化铪基铁电电容器的HZO介质层厚度为10nm-20nm,在电压为1V下,所述高性能氧化铪基铁电电容器的相对介电常数为20~25,漏电流密度为0.5x10- 6A/cm2~1x10-6A/cm2,剩余极化强度(2Pr)为30μC/cm2~40μC/cm2,耐久性为108次~1010次。
与现有技术相比,本发明具有以下有益效果:
本发明制备的氧化铪基铁电电容器具有优异的铁电性、介电性和耐久性;
本发明在沉积HZO前,对底电极进行臭氧处理,通过构建一层约1nm的质量较好的TiON层来调控界面状态,相较于自然形成的介电常数很低的界面层,有效改善后续退火中HfO2基薄膜的氧扩散现象,降低漏电流密度;通过在HZO膜层上再沉积1nm Al2O3薄膜,可以改善HZO与电极之间的界面态,有效改善后续退火中HfO2基薄膜的氧扩散现象,进一步降低漏电流密度,提高介电性能。
本发明原子层沉积HZO时,调整臭氧的脉冲时间,从而显著提高了电容器的性能;
本发明对制备的电容器上、下电极施加适量外加电场循环,可以有效提高剩余极化强度和耐久性。
附图说明
图1为本发明实施例1和对比例1制备的氧化铪基铁电电容器的铁电性能;
图2为不同臭氧脉冲下的氧化铪基铁电电容器的耐久性和剩余极化强度;
图3为氧化铪基铁电电容器施加电场循环数与耐久性关系。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
实施例1
一种高性能氧化铪基铁电电容器,从上到下依次为TiN顶电极层、Al2O3薄膜层,HZO层、TiON层、TiN底电极层、硅晶圆基片。
本发明高性能氧化铪基铁电电容器的制备方法,步骤如下:
步骤1、将硅晶圆基片进行清洗,以去除基片上的杂质和氧化层;
步骤2、将清洗后的硅晶圆基片进行表面磁控溅射处理,以沉积形成厚度为30nmTiN底电极层;所述磁控溅射的功率为250W,所述磁控溅射处理是采用50sccm:4sccm的氩气和氮气为反应气氛;
步骤3、在所述TiN底电极层表面进行臭氧处理,以使金属TiN电极层的浅表层部分氧化,以形成TiON层;所述臭氧处理的时间为30s~60s,所述臭氧处理时温度为250℃,反应完成后关闭臭氧,对所述硅晶圆基片表面进行N2吹扫,吹扫时间为50s;
步骤4、在所述TiON层表面进行原子层沉积,以生长厚度为15nm的HZO层;其中原子层沉积处理是采用以下工艺进行循环处理:四(甲乙氨基)铪脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s,四(甲乙氨基)锆脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s;所述原子层沉积处理的温度为250℃;
步骤5、在所述HZO层表面进行原子层沉积,以沉积得到厚度为1nm的Al2O3薄膜层;其中原子层沉积处理是采用以下工艺进行循环处理:三甲基铝脉冲处理0.4s,N2吹扫3s,H2O脉冲处理0.3s,N2吹扫2s;所述原子层沉积处理的温度为250℃;
步骤6、在所述Al2O3薄膜层表面匀胶,进行光刻、显影图形化,以形成顶电极阵列的光刻胶图形;
步骤7、然后再进行磁控溅射处理,以沉积得到厚度为30nm TiN,然后进行剥离处理,得到具有阵列图形的TiN顶电极层;
步骤8、在氮气保护下进行退火处理,得到电容器;其中退火温度为650℃,退火时间为30s
步骤9、对所述电容器上下电极之间施加电场循环107次,得到高性能氧化铪基铁电电容器。经检测,该氧化铪基铁电电容器相对介电常数为24,漏电流密度为0.7x106A/cm2,剩余极化强度(2Pr)为36μC/cm2,耐久性为109次。
其中介电性能检测方法参照国际标准方法进行:利用半导体测量仪AgigentBA1500,配合防震探针测试台测试,用来测量铁电电容结构的C-V和静态I-V特性和数据,然后通过计算,测量电容器漏电流、介电常数。
剩余极化强度(2Pr)的检测方法:基于Labview的测量系统进行,配合防震探针测试台测试P-E曲线,计算2Pr。
耐久性的检测方法:基于Labview的测量系统进行,配合防震探针测试台测试P-E曲线的循环曲线,检测失效时达到的循环次数。
对比例1
一种氧化铪基铁电电容器的制备方法,步骤如下:
步骤1、将硅晶圆基片进行清洗,以去除基片上的杂质和氧化层;
步骤2、将清洗后的硅晶圆基片进行表面磁控溅射处理,以沉积形成厚度为30nmTiN底电极层;所述磁控溅射的功率为250W,所述磁控溅射处理是采用50sccm:4sccm的氩气和氮气为反应气氛;
步骤3、在所述TiN底电极层表面进行原子层沉积,以生长厚度为15nm的HZO层;其中原子层沉积处理是采用以下工艺进行循环处理:四(甲乙氨基)铪脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s,四(甲乙氨基)锆脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s;所述原子层沉积处理的温度为250℃;
步骤4、在所述HZO层表面匀胶,进行光刻、显影图形化,以形成顶电极阵列的光刻胶图形;
步骤5、然后再进行磁控溅射处理,以沉积得到厚度为30nm TiN,然后进行剥离处理,得到具有阵列图形的TiN顶电极层;
步骤6、在氮气保护下进行退火处理,得到电容器;其中退火温度为650℃,退火时间为30s,即得到氧化铪基铁电电容器。
经检测,对比例1制备得到的氧化铪基铁电电容器与实施例1相比,其相对介电常数14,漏电流密度为1x10-4A/cm2,剩余极化强度(2Pr)为27μC/cm2,耐久性为105次。
实施例2
参照实施例1的制备方法,调整步骤4中臭氧脉冲时间,制备一系列氧化铪基铁电电容器,其性能如图2所示。从图2中可以看出,降低臭氧的脉冲时间可以很好的增加器件的耐久性,但是也会使得剩余极化强度降低,而增加臭氧的脉冲时间,可以提高剩余极化强度,但是耐久性会显著性降低。
对比例2
参照实施例1的制备方法,区别仅在于:步骤4生长厚度为15nm的HZO层时,其中原子层沉积处理时臭氧脉冲改为10s,采用以下工艺进行循环处理:四(甲乙氨基)铪脉冲处理1.5s,N2吹扫3s,臭氧脉冲10s,N2吹扫2s,四(甲乙氨基)锆脉冲处理1.5s,N2吹扫3s,臭氧脉冲10s,N2吹扫2s;所述原子层沉积处理的温度为250℃;制备得到的氧化铪基铁电电容器的性能耐久性较差为106次。
实施例3
参照实施例1的制备方法,调整步骤9中电场循环,如图3所示。
从图3中可以看出,施加电场的循环次数和耐久性成线性关系,即施加电场循环适当的次数不仅获得了较大的剩余极化,同时提高了器件的耐久性,但循环次数不可过高,过多的电场循环会增加铁电疲劳性,进而导致击穿。
需要说明的是,以上列举的仅是本发明的若干个具体实施例,显然本发明不仅仅限于以上实施例,还可以有其他变形。本领域的技术人员从本发明公开内容直接导出或间接引申的所有变形,均应认为是本发明的保护范围。

Claims (9)

1.一种高性能氧化铪基铁电电容器,其特特征在于,从上到下依次为TiN顶电极层、Al2O3薄膜层,HZO层、TiON层、TiN底电极层、硅晶圆基片。
2.根据权利要求1所述高性能氧化铪基铁电电容器的制备方法,其特征在于,包括以下步骤:
步骤1、将硅晶圆基片进行清洗,以去除基片上的杂质和氧化层;
步骤2、将清洗后的硅晶圆基片进行表面磁控溅射处理,以沉积形成厚度为30nm TiN底电极层;
步骤3、在所述TiN底电极层表面进行臭氧处理,以使金属TiN电极层的浅表层部分氧化,以形成TiON层;
步骤4、在所述TiON层表面进行原子层沉积,以生长厚度为10nm~20nm的HZO层;
步骤5、在所述HZO层表面进行原子层沉积,以沉积得到厚度为1nm的Al2O3薄膜层;
步骤6、在所述Al2O3薄膜层表面匀胶,进行光刻、显影图形化,以形成顶电极阵列的光刻胶图形;
步骤7、然后再进行磁控溅射处理,以沉积得到厚度为30nm TiN,然后进行剥离处理,得到具有阵列图形的TiN顶电极层;
步骤8、在氮气保护下进行退火处理,得到电容器;
步骤9、对所述电容器上下电极之间施加电场循环,得到高性能氧化铪基铁电电容器。
3.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,步骤2所述磁控溅射的功率为250W,所述磁控溅射处理是采用50sccm:4sccm的氩气和氮气为反应气氛。
4.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,步骤3所述臭氧处理的时间为30s~60s,所述臭氧处理时温度为250℃,反应完成后关闭臭氧,对所述硅晶圆基片表面进行N2吹扫,吹扫时间为30s~60s。
5.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,步骤4所述原子层沉积处理是采用以下工艺进行循环处理:四(甲乙氨基)铪脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s,四(甲乙氨基)锆脉冲处理1.5s,N2吹扫3s,臭氧脉冲2s,N2吹扫2s;所述原子层沉积处理的温度为250℃。
6.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,步骤5所述原子层沉积处理是采用以下工艺进行循环处理:三甲基铝脉冲处理0.4s,N2吹扫3s,H2O脉冲处理0.3s,N2吹扫2s;所述原子层沉积处理的温度为250℃。
7.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,步骤8所述退火温度为600℃~700℃,退火时间为30s。
8.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,步骤9所述电场循环次数为105次~1010次。
9.根据权利要求2所述高性能氧化铪基铁电电容器的制备方法,其特征在于,所述高性能氧化铪基铁电电容器的HZO介质层厚度为10nm-20nm,在电压为1V下,所述高性能氧化铪基铁电电容器的相对介电常数为20~25,漏电流密度为0.5x10-6A/cm2~1x10-6A/cm2,剩余极化强度(2Pr)为30μC/cm2~40μC/cm2,耐久性为108次~1010次。
CN202310807939.8A 2023-07-03 2023-07-03 一种高性能氧化铪基铁电电容器及其制备方法 Active CN116845056B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310807939.8A CN116845056B (zh) 2023-07-03 2023-07-03 一种高性能氧化铪基铁电电容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310807939.8A CN116845056B (zh) 2023-07-03 2023-07-03 一种高性能氧化铪基铁电电容器及其制备方法

Publications (2)

Publication Number Publication Date
CN116845056A true CN116845056A (zh) 2023-10-03
CN116845056B CN116845056B (zh) 2024-02-27

Family

ID=88164760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310807939.8A Active CN116845056B (zh) 2023-07-03 2023-07-03 一种高性能氧化铪基铁电电容器及其制备方法

Country Status (1)

Country Link
CN (1) CN116845056B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030084348A (ko) * 2002-04-26 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 상부전극 제조방법
US20070099379A1 (en) * 2005-10-28 2007-05-03 Jae-Hyoung Choi Method of manufacturing a dielectric film in a capacitor
CN114360929A (zh) * 2021-12-24 2022-04-15 华南师范大学 一种氧化铪基铁电薄膜电容器及其制备方法
CN114400179A (zh) * 2021-12-28 2022-04-26 中国科学院深圳先进技术研究院 一种氧化铪基铁电薄膜、制备方法及应用
CN114864558A (zh) * 2022-05-06 2022-08-05 西安电子科技大学 一种氧化铪基铁电薄膜的制备工艺
CN114974893A (zh) * 2022-04-11 2022-08-30 湘潭大学 一种成分梯度分布的氧化铪基铁电薄膜和铁电电容器及制备方法
CN115332443A (zh) * 2022-08-24 2022-11-11 上海交通大学 提高铪基铁电器件耐久性的方法及铪基铁电器件
CN115768248A (zh) * 2022-10-28 2023-03-07 中国科学院微电子研究所 氧化铪基铁电ftj忆阻器及其制备方法、芯片

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030084348A (ko) * 2002-04-26 2003-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 상부전극 제조방법
US20070099379A1 (en) * 2005-10-28 2007-05-03 Jae-Hyoung Choi Method of manufacturing a dielectric film in a capacitor
CN114360929A (zh) * 2021-12-24 2022-04-15 华南师范大学 一种氧化铪基铁电薄膜电容器及其制备方法
CN114400179A (zh) * 2021-12-28 2022-04-26 中国科学院深圳先进技术研究院 一种氧化铪基铁电薄膜、制备方法及应用
CN114974893A (zh) * 2022-04-11 2022-08-30 湘潭大学 一种成分梯度分布的氧化铪基铁电薄膜和铁电电容器及制备方法
CN114864558A (zh) * 2022-05-06 2022-08-05 西安电子科技大学 一种氧化铪基铁电薄膜的制备工艺
CN115332443A (zh) * 2022-08-24 2022-11-11 上海交通大学 提高铪基铁电器件耐久性的方法及铪基铁电器件
CN115768248A (zh) * 2022-10-28 2023-03-07 中国科学院微电子研究所 氧化铪基铁电ftj忆阻器及其制备方法、芯片

Also Published As

Publication number Publication date
CN116845056B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
Mueller et al. Reliability Characteristics of Ferroelectric $\hbox {Si: HfO} _ {2} $ Thin Films for Memory Applications
KR100460595B1 (ko) 비휘발성 메모리에 사용되는 지르코늄 산화물 상의 단일 씨-축 납게르마늄산화물 박막과 그 제조방법
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
KR100570860B1 (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
JP2002519864A (ja) 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのdcスパッタリングプロセス
JP4104342B2 (ja) 半導体装置の製造方法
CN110165053A (zh) 一种面向铁电存储器应用的ALD制备Hf0.5Zr0.5O2铁电薄膜的方法
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
KR20010022272A (ko) 층형상초격자재료 및 abo₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
KR101392542B1 (ko) 스트론튬 루테늄 산화물 계면
US20020076878A1 (en) Method for manufacturing capacitor of semiconductor memory device by two-step thermal treatment
US7092235B2 (en) Method for adjusting capacitance of an on-chip capacitor
US7344898B2 (en) Method for manufacturing semiconductor device
CN116845056B (zh) 一种高性能氧化铪基铁电电容器及其制备方法
Orlov et al. Investigation of the properties and manufacturing features of nonvolatile FRAM memory based on atomic layer deposition
CN111370576B (zh) 一种利用PLD制备Al掺杂Hf0.5Zr0.5O2铁电薄膜电容器的方法
CN115775687A (zh) 一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法
CN112038212A (zh) 一种利用氧化铝介电薄膜层诱导铪锆氧薄膜铁电性的方法
US7172946B2 (en) Methods for forming semiconductor devices including thermal processing
JP3859546B2 (ja) 強誘電体膜の検査装置及び検査方法並びに半導体装置の製造方法
JP3411367B2 (ja) 強誘電体薄膜と基体との複合構造体
TW530411B (en) Capacitor and its manufacturing method
Zhou et al. Characteristics of metal-Pb (Zr 0.53 Ti 0.47) O 3-TiO 2-Si capacitor for nonvolatile memory applications
Mört et al. Low temperature process and thin SBT films for ferroelectric memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant