CN116830202A - 移位寄存器单元、栅极驱动电路及显示装置 - Google Patents

移位寄存器单元、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN116830202A
CN116830202A CN202180003513.6A CN202180003513A CN116830202A CN 116830202 A CN116830202 A CN 116830202A CN 202180003513 A CN202180003513 A CN 202180003513A CN 116830202 A CN116830202 A CN 116830202A
Authority
CN
China
Prior art keywords
pull
circuit
sub
electrode
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003513.6A
Other languages
English (en)
Inventor
任锦宇
刘海生
彭宽军
张方振
王锦谦
马国靖
王丹
王玮
冯莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116830202A publication Critical patent/CN116830202A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种移位寄存器单元、栅极驱动电路及显示装置，属于显示技术领域，其可解决现有的移位寄存器单元中的薄膜晶体管的阈值电压不稳定，容易产生漏电流的问题。移位寄存器单元包括：输入子电路(101)、输出子电路(102)、下拉控制子电路(103)、下拉子电路(104)、第一降噪子电路(105)、第一辅助控制子电路(108)和第二辅助控制子电路(109)；第一辅助控制子电路(108)被配置为在下拉节点(PD)为第一参考电平信号时，将第三参考电平信号写入下拉控制节点(PC)，并控制下拉子电路(104)闭合，以控制第一降噪子电路(105)关断；第二辅助控制子电路(109)被配置为在下拉节点(PD)为第一电源电压信号时，将第一参考电平信号写入下拉控制节点(PC)，并控制下拉子电路(104)关断，以控制第一降噪子电路(105)通过第二参考电平信号对上拉节点(PU)进行降噪。

Description

移位寄存器单元、栅极驱动电路及显示装置 技术领域
本公开属于显示技术领域，具体涉及一种移位寄存器单元、栅极驱动电路及显示装置。
背景技术
GOA(Gate Driver on Array，集成栅极驱动电路)技术可以将栅极驱动电路集成在显示面板的阵列基板上，相比传统的COF(Chip On Film，覆晶薄膜)或COG(Chip On Glass，芯片直接固定在玻璃上)工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding(压焊)区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。
GOA电路中所用的薄膜晶体管其有源层材料可选用a-Si(非晶硅)、LTPS(低温多晶硅)、金属氧化物半导体，如典型的材料IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌)等。大尺寸显示屏通常选用金属氧化物晶体管(如有源层材料为IGZO的薄膜晶体管)作为GOA电路中的薄膜晶体管，但当显示器尺寸以及分辨率进一步增大时，需要选用具有更高迁移率的氧化物材料薄膜晶体管应用于GOA电路。当选用更高迁移率的薄膜晶体管时，薄膜晶体管的阈值电压不稳定，易发生负偏波动，造成薄膜晶体管产生漏电流，而影响GOA电路的工作性能，造成所驱动的显示面板容易发生显示不良问题。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄 存器单元、栅极驱动电路及显示装置。
第一方面，本公开实施例提供一种移位寄存器单元，所述移位寄存器单元包括：输入子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第一辅助控制子电路和第二辅助控制子电路；
所述输入子电路被配置为响应于信号输入端的输入信号，通过所述输入信号对上拉节点的电位进行拉高；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
所述输出子电路被配置为响应于所述上拉节点被拉高后的电位，通过信号输出端输出信号；
所述下拉控制子电路被配置为响应于第一电源电压信号，利用所述第一电源电压信号控制下拉节点的电位；所述下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；
所述下拉子电路被配置为响应于所述下拉控制节点的电位，通过第一参考电平信号下拉所述下拉节点的电位；所述下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
所述第一降噪子电路被配置为响应于所述下拉节点的电位，通过第二参考电平信号对所述上拉节点的电位进行降噪；
所述第一辅助控制子电路被配置为在所述下拉节点为第一参考电平信号时，将第三参考电平信号写入所述下拉控制节点，并控制所述下拉子电路闭合，以控制所述第一降噪子电路关断；
所述第二辅助控制子电路被配置为在所述下拉节点为第一电源电压信号时，将第一参考电平信号写入所述下拉控制节点，并控制所述下拉子电路关断，以控制所述第一降噪子电路通过所述第二参考电平信号对所述上拉节点进行降噪。
可选地，所述第一辅助控制子电路包括：第一存储电容；所述第一存储 电容的一端连接所述下拉控制节点，另一端连接所述第一电源电压端；所述下拉控制节点连接所述输入子电路；
所述第二辅助控制子电路包括：第九晶体管和第十晶体管；所述第九晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
可选地，所述第一辅助控制子电路包括：第十一晶体管；所述第十一晶体管的控制极和第一极均连接信号输入端，第二极连接所述下拉控制节点；
所述第二辅助控制子电路包括：第十二晶体管和第十三晶体管；所述第十二晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十三晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
可选地，所述第一辅助控制子电路包括：第十四晶体管；所述第十四晶体管的控制极和第一极连接所述第一电源电压端，第二极连接所述下拉控制节点；
所述第二辅助控制子电路包括：第十五晶体管和第十六晶体管；所述第十五晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十六晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点。
可选地，所述移位寄存器单元还包括：第二降噪子电路；
所述第二降噪子电路被配置为响应于所述下拉节点的电位，通过第二参考电平信号对信号输出端的电位进行降噪。
可选地，所述第二降噪子电路包括：第四晶体管；
所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端。
可选地，所述移位寄存器单元还包括：复位子电路；
所述复位子电路被配置为响应于复位信号，通过第二参考电平信号对所述上拉节点的电位进行复位。
可选地，所述复位子电路包括：第二晶体管；
所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点。
可选地，所述输入子电路包括：第一晶体管；
所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点。
可选地，所述输出子电路包括：第三晶体管和第二存储电容；
所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端。
可选地，所述下拉控制子电路包括：第五晶体管；
所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点。
可选地，所述下拉子电路包括：第六晶体管和第七晶体管；
所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考电平端，第二极连接所述下拉节点；
所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点。
可选地，所述第一降噪子电路包括：第八晶体管；
所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点。
第二方面，本公开实施例提供一种移位寄存器单元，所述移位寄存器单 元包括：输入子电路、复位子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第二降噪子电路、第一辅助控制子电路和第二辅助控制子电路；上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
所述输入子电路包括：第一晶体管；所述复位子电路包括：第二晶体管；所述输出子电路包括：第三晶体管和第二存储电容；所述第二降噪子电路包括：第四晶体管；所述下拉控制子电路包括：第五晶体管；所述下拉子电路包括：第六晶体管和第七晶体管；所述第一降噪子电路包括：第八晶体管；所述第一辅助控制子电路包括：第一存储电容；所述第二辅助控制子电路包括：第九晶体管和第十晶体管；
所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点；
所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端；
所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端；
所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点；
所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考 电平端，第二极连接所述下拉节点；
所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点；
所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点；
所述第一存储电容的一端连接所述下拉控制节点，另一端连接所述第一电源电压端；所述下拉控制节点连接所述第一晶体管的第二极；
所述第九晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
第三方面，本公开实施例提供一种移位寄存器单元，所述移位寄存器单元包括：输入子电路、复位子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第二降噪子电路、第一辅助控制子电路和第二辅助控制子电路；上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
所述输入子电路包括：第一晶体管；所述复位子电路包括：第二晶体管；所述输出子电路包括：第三晶体管和第二存储电容；所述第二降噪子电路包括：第四晶体管；所述下拉控制子电路包括：第五晶体管；所述下拉子电路包括：第六晶体管和第七晶体管；所述第一降噪子电路包括：第八晶体管；所述第一辅助控制子电路包括：第十一晶体管；所述第二辅助控制子电路包括：第十二晶体管和第十三晶体管；
所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所 述第一降噪子电路；
所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点；
所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端；
所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端；
所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点；
所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考电平端，第二极连接所述下拉节点；
所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点；
所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点；
所述第十一晶体管的控制极和第一极均连接信号输入端，第二极连接所述下拉控制节点；
所述第十二晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十三晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
第四方面，本公开实施例提供一种移位寄存器单元，所述移位寄存器单元包括：输入子电路、复位子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第二降噪子电路、第一辅助控制子电路和第二辅助控制子电路；上拉节点至少同时连接所述输入子电路、所述输出子电路、所 述第一降噪子电路；下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
所述输入子电路包括：第一晶体管；所述复位子电路包括：第二晶体管；所述输出子电路包括：第三晶体管和第二存储电容；所述第二降噪子电路包括：第四晶体管；所述下拉控制子电路包括：第五晶体管；所述下拉子电路包括：第六晶体管和第七晶体管；所述第一降噪子电路包括：第八晶体管；所述第一辅助控制子电路包括：第十四晶体管；所述第二辅助控制子电路包括：第十五晶体管和第十六晶体管；
所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点；
所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端；
所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端；
所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点；
所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考电平端，第二极连接所述下拉节点；
所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点；
所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点；
所述第十四晶体管的控制极和第一极连接所述第一电源电压端，第二极连接所述下拉控制节点；
所述第十五晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十六晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点。
第五方面，本公开实施例提供一种栅极驱动电路，所述栅极驱动电路包括多个相互级联的如上述的移位寄存器单元。
可选地，本级移位寄存器单元的信号输入端连接上一级移位寄存器单元的信号输出端；
本级移位寄存器单元的复位信号端连接下一级移位寄存器单元的信号输出端；
本级移位寄存器单元的辅助控制端连接下一级移位寄存器单元的信号输出端。
第六方面，本公开实施例提供一种显示装置，所述显示装置包括如上述提供的栅极驱动电路。
第七方面，本公开实施例提供一种移位寄存器单元的驱动方法，用于驱动如上述提供的移位寄存器单元，所述移位寄存器单元的驱动方法包括：
在所述下拉节点为第一参考电平信号时，利用第一辅助控制子电路将第三参考电平信号写入所述下拉控制节点，并控制所述下拉子电路闭合，以控制所述第一降噪子电路关断；
在所述下拉节点为第一电源电压信号时，利用第二辅助控制子电路将第一参考电平信号写入所述下拉控制节点，并控制所述下拉子电路关断，以控制所述第一降噪子电路通过所述第二参考电平信号对所述上拉节点进行降 噪。
附图说明
图1为一种示例性的移位寄存器单元的电路结构示意图；
图2为本公开实施例提供的一种移位寄存器单元的电路结构示意图；
图3为本公开实施例提供的另一种移位寄存器单元的电路结构示意图；
图4为本公开实施例提供的又一种移位寄存器单元的电路结构示意图；
图5为本公开实施例提供的栅极驱动电路的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开实施例中所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极功能上是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶 体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以N型晶体管进行说明的，当采用N型晶体管时，第一极为N型晶体管的漏极，第二极为N型晶体管的源极，栅极输入高电平时，源漏极导通，P型相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
在此需要说明的是，本实施例中第三参考电平信号是指高电平信号，第一参考电平信号和第二参考电平信号均是指低电平信号；相应的，第一电源电压端是指信号端VDD；第一参考电平端是指第一低电平端LVGL，第一参考电平信号是指第一低电平信号；第二参考电平端是指第二低电平端VGL，第二参考电平信号是指第二低电平信号，其中，第一低电平信号的电压低于第二低电平信号的电压。
图1为一种示例性的移位寄存器单元的电路结构示意图，如图1所示，该移位寄存器单元包括输入子电路101、输出子电路102、下拉控制子电路103、下拉子电路104、第一降噪子电路105、第二降噪子电路106和复位子电路107。其中，输入子电路101包括第一晶体管M1；输出子电路102包括第三晶体管M3和第二存储电容C2；下拉控制子电路103包括晶体管M5；下拉子电路104包括第六晶体管M6和第七晶体管M7；第一降噪子电路105包括第八晶体管M8；第二降噪子电路106包括第四晶体管M4；复位子电路107包括第二晶体管M2。
具体的，第一晶体管M1的栅极和源极连接信号输入端Input，漏极连接上拉节点PU。第三晶体管M3的栅极连接上拉节点PU，源极连接时钟信号端CLK，栅极连接信号输出端Output；第二存储电容C2的一端连接上拉节点PU，另一端连接信号输出端Output。第五晶体管M5的栅极和源极连接第一电源电压端VDD，漏极连接下拉节点PD。第六晶体管M6的栅极连接上拉节点PU，源极连接第一参考电平端LVGL，漏极连接下拉节点PD。第 七晶体管M7的栅极连接信号输入端Input，源极连接第一低电平端LVGL，漏极连接下拉节点PD。第八晶体管M8的栅极连接下拉节点PD，源极连接第一低电平端LVGL，漏极连接上拉节点PU。第四晶体管M4的栅极连接下拉节点PD，源极连接第二参考电平端VGL，漏极连接信号输出端Output。第二晶体管M2的栅极连接复位信号端Reset，源极连接第一参考电平端LVGL，漏极连接上拉节点PU。
对于图1所示的移位寄存器单元，其具体的工作过程可以包括如下阶段：
预充阶段：信号输入端Input输入高电平信号，第一晶体管M1打开，此时信号输入端Input输入的高电平信号拉高上拉节点PU的电位，并通过第二存储电容C2进行存储。
输出阶段：信号输入端Input输入低电平信号，第一晶体管M1关闭。此时由于在预充阶段第二存储电容C2被充电，上拉节点PU的电位被进一步拉高；由于第三晶体管M3的栅极连接上拉节点PU，第三晶体管M3被打开，输出信号端Output将时钟信号端CLK的时钟信号作为输出信号输出。此时时钟信号为高电平信号，输出信号也为高电平信号。
复位阶段：信号输入端Input输入低电平信号，第一晶体管M1关闭。此时复位信号端Reset输入高电平信号，第二晶体管M2被打开，上拉节点PU被写入第一低电平端LVGL的第一低电平信号，上拉节点PU的电位被复位。
降噪阶段：信号输入端Input输入低电平信号，第一晶体管M1关闭。复位信号端Reset输入低电平信号，第二晶体管M2被关闭。此时上拉节点PU的电位保持复位阶段的电位，为第二低电平电位。此时，第三晶体管M3、第四晶体管M4、第六晶体管M6、第七晶体管M7、第八晶体管M8和下拉节点PD保持复位阶段的工作状态，上拉节点PU和信号输出端Output被持续降噪。
在大尺寸及高分辨率的显示器中，当选用了具有更高迁移率的氧化物薄膜晶体管时，薄膜晶体管的Vth(阈值电压)不稳定，第八晶体管M8的Vg第八晶体管M8易发生负偏波动。当第八晶体管M8发生负偏波动时，造成上拉节点PU通过第八晶体管M8发生漏电，而影响移位寄存器单元电路的工作性能，造成所驱动的显示面板容易发生显示不良问题。
为了至少解决上述的技术问题之一，本公开实施例提供了一种移位寄存器单元、栅极驱动电路及显示装置，下面将对本公开实施例提供的移位寄存器单元、栅极驱动电路及显示装置进行进一步详细描述。
本公开实施例提供了一种移位寄存器单元，图2为本公开实施例提供的一种移位寄存器单元的电路结构示意图，如图2所示，本公开实施例提供的移位寄存器单元包括：输入子电路101、输出子电路102、下拉控制子电路103、下拉子电路104、第一降噪子电路105、第一辅助控制子电路108和第二辅助控制子电路109；输入子电路101被配置为响应于信号输入端Input的输入信号，通过输入信号对上拉节点PU的电位进行拉高；上拉节点PU至少同时连接输入子电路101、输出子电路102、第一降噪子电路105；输出子电路102被配置为响应于上拉节点PU被拉高后的电位，通过信号输出端Output输出信号；下拉控制子电路103被配置为响应于第一电源电压信号，利用第一电源电压信号控制下拉节点PD的电位；下拉节点PD至少同时连接下拉控制子电路103、下拉子电路104和第一降噪子电路105；下拉子电路104被配置为响应于下拉控制节点PC的电位，通过第一低电平信号下拉下拉节点PD的电位；下拉控制节点PC至少同时连接下拉子电路104、第一辅助控制子电路108和第二辅助控制子电路109；第一降噪子电路105被配置为响应于下拉节点PD的电位，通过第二低电平信号对上拉节点PU的电位进行降噪；第一辅助控制子电路108被配置为在下拉节点PD为第一低电平信号时，将高电平信号写入下拉控制节点PC，并控制下拉子电路104闭 合，以控制第一降噪子电路105关断；第二辅助控制子电路109被配置为在下拉节点PD为第一电源电压信号时，将第一低电平信号写入下拉控制节点PC，并控制下拉子电路104关断，以控制第一降噪子电路105通过第二低电平信号对上拉节点PU进行降噪。
本公开实施例提供的移位寄存器单元中，由于在本移位寄存器单元中增加了第一辅助控制子电路108，可以在上拉节点PU为高电平信号时，下拉节点PD为第一低电平信号，下拉控制节点PC为高电平信号，此时下拉子电路104持续闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，并且可以通过第一低电平信号和第二低电平信号的电压，来控制第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。同时，移位寄存器单元中增加了第二辅助控制子电路109，可以在上拉节点PU为低电平信号时，下拉节点PD为第一电源电压信号，即下拉节点PD为高电平信号，下拉控制节点PC为第一低电平信号，此时下拉子电路104保持关断，使得下拉节点PD被持续写入第一电源电压信号，从而保证第一降噪子电路105充分闭合，进而可以保证第一降噪子电路105通过第二低电平信号对上拉节点PU持续进行降噪。可以看出，本公开实施例提供的移位寄存器单元中无论第一降噪子电路105关断和闭合，均可以使得上拉节点PU的电位达到预设电位，避免了第一降噪子电路105对上拉节点PU的电位的影响，从而可以保证信号输出端Output的输出信号的稳定，进而可以保证所驱动的显示面板良好的显示效果。
在一些实施例中，如图2所示，第一辅助控制子电路108包括：第一存储电容C1；第一存储电容C1的一端连接下拉控制节点PC，另一端连接第一电源电压端VDD；下拉控制节点PC连接输入子电路101；第二辅助控制子电路109包括：第九晶体管109和第十晶体管M10；第九晶体管M9的栅 极连接辅助控制端PA，源极连接第一低电平端LVGL，漏极连接下拉控制节点PC；第十晶体管M10的栅极连接下拉节点PD，源极连接第一低电平端LVGL，漏极连接下拉控制节点PC。
第一存储电容C1和上拉节点PU同时被充入了高电平信号时，第一存储电容C1存储的高电平信号可以拉高下拉控制节点PC的电位，以控制下拉子电路104保持闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。辅助控制节点PA写入高电平信号时，第九晶体管M9打开，上拉节点PU被放电至第二低电平电位，第一存储电容C1被放电至第一低电平电位，使得下拉控制节点PC为第一低电平电位，下拉子电路104关断，下拉节点PD写入第一电源电压信号，即下拉节点PD为高电平，第十晶体管M10持续打开，下拉子电路104持续关断，下拉节点PD被持续写入第一电源电压信号，第一降噪子电路105持续闭合，从而对上拉节点PU进行持续降噪。可以看出，本公开实施例提供的移位寄存器单元中无论第一降噪子电路105关断和闭合，均可以使得上拉节点PU的电位达到预设电位，避免了第一降噪子电路105对上拉节点PU的电位的影响，从而可以保证信号输出端Output的输出信号的稳定，进而可以保证所驱动的显示面板良好的显示效果。
在一些实施例中，图3为本公开实施例提供的另一种移位寄存器单元的电路结构示意图，如图3所示，第一辅助控制子电路108包括：第十一晶体管M11；第十一晶体管M11的栅极和源极均连接信号输入端Input，漏极连接下拉控制节点PC；第二辅助控制子电路109包括：第十二晶体管M12和第十三晶体管M13；第十二晶体管M12的栅极连接辅助控制端PA，源极连接第一低电平端LVGL，漏极连接下拉控制节点PC；第十三晶体管M13的栅极连接下拉节点PD，源极连接第一低电平端LVGL，漏极连接下拉控制节 点PC。
下拉控制节点PC和上拉节点PU同时被充入高电平信号时，下拉子电路104保持闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。辅助控制节点PA写入高电平信号时，第十二晶体管M12打开，下拉控制节点PC被下拉至第一低电平，下拉子电路104关断，并且下拉节点PD为第一低电平，第十三晶体管M13打开，下拉节点PD被持续写入第一低电平信号，下拉子电路104持续关断，下拉节点PD被持续写入第一电源电压信号，第一降噪子电路105持续闭合，从而对上拉节点PU进行持续降噪。可以看出，本公开实施例提供的移位寄存器单元中无论第一降噪子电路105关断和闭合，均可以使得上拉节点PU的电位达到预设电位，避免了第一降噪子电路105对上拉节点PU的电位的影响，从而可以保证信号输出端Output的输出信号的稳定，进而可以保证所驱动的显示面板良好的显示效果。
在一些实施例中，图4为本公开实施例提供的又一种移位寄存器单元的电路结构示意图，如图4所示，第一辅助控制子电路108包括：第十四晶体管M14；第十四晶体管M14的栅极和源极连接第一电源电压端VDD，漏极连接下拉控制节点PC；第二辅助控制子电路109包括：第十五晶体管M14和第十六晶体管M15；第十五晶体管M15的栅极连接下拉节点PD，源极连接第一低电平端LVGL，漏极连接下拉控制节点PC；第十六晶体管M16的栅极连接辅助控制端PA，源极连接第一低电平端LVGL，漏极连接下拉控制节点PC。
下拉控制节点PC和下拉节点PD同时被写入第一电源电压信号时，下拉子电路104保持闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，进而可以避免第一降噪子电路 105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。辅助控制节点PA写入高电平信号时，第十六晶体管M16打开，下拉控制节点PC被下拉至第一低电平，下拉子电路104关断，并且下拉节点PD为第一低电平，第十五晶体管M15打开，下拉节点PD被持续写入第一低电平信号，下拉子电路104持续关断，下拉节点PD被持续写入第一电源电压信号，第一降噪子电路105持续闭合，从而对上拉节点PU进行持续降噪。可以看出，本公开实施例提供的移位寄存器单元中无论第一降噪子电路105关断和闭合，均可以使得上拉节点PU的电位达到预设电位，避免了第一降噪子电路105对上拉节点PU的电位的影响，从而可以保证信号输出端Output的输出信号的稳定，进而可以保证所驱动的显示面板良好的显示效果。
在一些实施例中，如图2、图3、和图4所示，移位寄存器单元还包括：第二降噪子电路106；第二降噪子电路106被配置为响应于下拉节点PD的电位，通过第二低电平信号对信号输出端Output的电位进行降噪。
具体地，第二降噪子电路106包括：第四晶体管M4；第四晶体管M4的栅极连接下拉节点PD，源极连接第二低电平端VGL，漏极连接信号输出端Output。
在降噪阶段，下拉节点PD为高电平电位，第四晶体管M4打开，此时可以通过第二低电平信号对信号输出端Output进行降噪。
在一些实施例中，如图2、图3和图4所示，移位寄存器单元还包括：复位子电路107；复位子电路107被配置为响应于复位信号，通过第二低电平信号对上拉节点PU的电位进行复位。
具体地，复位子电路107包括：第二晶体管M2；第二晶体管M2的栅极连接复位信号端Reset，源极连接第二低电平端VGL，漏极连接上拉节点PU。
在复位极端，复位信号端Reset输入高电平信号，第二晶体管M2打开， 此时可以通过第二低电平信号对上拉节点PU进行复位。
在此需要说明的是，在同一以为寄存器中，可以同时设置第二降噪子电路106和复位子电路107，也可仅设置第二降噪子电路106和复位子电路107中一者，例如图2和图4所示的电路中设置有第二降噪子电路106和复位子电路107，图3所示的电路中仅设置有第二降噪子电路106。
在一些实施例中，如图2、图3和图4所示，输入子电路101包括：第一晶体管M1；第一晶体管M1的栅极和源极连接信号输入端Input，漏极连接上拉节点PU。
在输入阶段，信号输入端Input写入高电平信号，第一晶体管M1打开，可以通过信号输入端Input写入的高电平信号对上拉节点进行预充电。
在一些实施例中，如图2、图3和图4所示，输出子电路102包括：第三晶体管M3和第二存储电容C2；第三晶体管M3的栅极连接上拉节点PU，源极连接时钟信号端CLK，漏极连接信号输出端Output；第二存储电容C2的一端连接上拉节点PU，另一端连接信号输出端Output。
在输出阶段，上拉节点PU的电位为高电平，第三晶体管M3被打开，将时钟信号端CLK的时钟信号输出至输出信号端Output，时钟信号端CLK的时钟信号为高电平，此时信号输出端Output的电位被拉高，也即输出高电平信号。
在一些实施例中，如图2、图3和图4所示，下拉控制子电路103包括：第五晶体管M5；第五晶体管M5的栅极和源极连接第一电源电压端VDD，漏极连接下拉节点PD。
第五晶体管M5的栅极和源极连接第一电源电压端VDD，也即被写入第一电源电压信号，此时第五晶体管M5打开，下拉节点PD的电位则为第一电源电压的电位，也即下拉节点PD的电位为高电平。
在一些实施例中，如图2和图4所示，下拉子电路包括：第六晶体管 M6和第七晶体管M7；第六晶体管M6的栅极连接下拉控制节点PC，源极连接第一参考电平端LVGL，漏极连接下拉节点PD；第七晶体管M7的栅极连接信号输入端Input，源极连接第一电源电压端VDD，漏极连接下拉节点PD。
信号输入端Input写入高电平信号时，第七晶体管M7打开，下拉节点PD被写入第一低电平信号，同时辅助控制端写入高电平信号，第六晶体管M6打开，下拉节点可以持续被写入第一电平信号，保证下拉节点PD的电位被持续拉低。
在一些实施例中，如图2、图3和图4所示，第一降噪子电路105包括：第八晶体管M8；第八晶体管M8的栅极连接下拉节点PD，源极连接第二低电平端VGL，漏极连接上拉节点PU。
在降噪阶段，下拉节点PD为高电平电位，第八晶体管M8打开，此时可以通过第二低电平信号对拉节点PU进行降噪。
本公开实施例还提供了一种栅极驱动电路，图5为本公开实施例提供的栅极驱动电路的结构示意图，如图5所示，该栅极驱动电路包括如上述任一实施例提供的相互级联的多个移位寄存器单元；其中，本级移位寄存器单元的信号输入端Input连接上一级移位寄存器单元的信号输出端Output；本级移位寄存器单元的复位信号端Reset连接下一级移位寄存器单元的信号输出端Output；本级移位寄存器单元的辅助控制端PA连接下一级移位寄存器单元的信号输出端Output。
本公开实施例提供的栅极驱动电路可以逐级输出扫描信号，以驱动显示面板进行逐行扫描，以实现显示功能。由于在移位寄存器单元中增加了第一辅助控制子电路108，可以在上拉节点PU为高电平信号时，下拉节点PD为第一低电平信号，下拉控制节点PC为高电平信号，此时下拉子电路104持续闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第 一降噪子电路105充分关断，并且可以通过第一低电平信号和第二低电平信号的电压，来控制第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。同时，移位寄存器单元中增加了第二辅助控制子电路109，可以在上拉节点PU为低电平信号时，下拉节点PD为第一电源电压信号，即下拉节点PD为高电平信号，下拉控制节点PC为第一低电平信号，此时下拉子电路104保持关断，使得下拉节点PD被持续写入第一电源电压信号，从而保证第一降噪子电路105充分闭合，进而可以保证第一降噪子电路105通过第二低电平信号对上拉节点PU持续进行降噪。可以看出，本公开实施例提供的移位寄存器单元中无论第一降噪子电路105关断和闭合，均可以使得上拉节点PU的电位达到预设电位，避免了第一降噪子电路105对上拉节点PU的电位的影响，从而可以保证信号输出端Output的输出信号的稳定，进而可以保证所驱动的显示面板良好的显示效果。
本公开实施例还提供了一种显示装置，该显示装置包括如上述任一实施例提供的栅极驱动电路，该显示装置可以为大尺寸电视、显示器、车载导航等显示设备，其实现原理及技术效果与上述任一实施例提供的栅极驱动电路的实现原理及技术效果相同，在此不在赘述。
本公开实施例还提供了一种移位寄存器单元的驱动方法，驱动如上述任一实施例提供的移位寄存器单元，移位寄存器单元的驱动方法包括：
在下拉节点为第一参考电平信号时，利用第一辅助控制子电路将第三参考电平信号写入下拉控制节点，并控制下拉子电路闭合，以控制第一降噪子电路关断；
在下拉节点为第一电源电压信号时，利用第二辅助控制子电路将第一参考电平信号写入下拉控制节点，并控制下拉子电路关断，以控制第一降噪子电路通过第二参考电平信号对上拉节点进行降噪。
下面将结合图2、图3和图4所示的具体的移位寄存器单元，对本公开实施例提供的移位寄存器单元的驱动方法进行详细说明。
图2所示的移位寄存器中，第一存储电容C1和上拉节点PU同时被充入了高电平信号时，第一存储电容C1存储的高电平信号可以拉高下拉控制节点PC的电位，以控制下拉子电路104保持闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。辅助控制节点PA写入高电平信号时，第九晶体管M9打开，上拉节点PU被放电至第二低电平电位，第一存储电容C1被放电至第一低电平电位，使得下拉控制节点PC为第一低电平电位，下拉子电路104关断，下拉节点PD写入第一电源电压信号，即下拉节点PD为高电平，第十晶体管M10持续打开，下拉子电路104持续关断，下拉节点PD被持续写入第一电源电压信号，第一降噪子电路105持续闭合，从而对上拉节点PU进行持续降噪。
图3所示的移位寄存器中，下拉控制节点PC和上拉节点PU同时被充入高电平信号时，下拉子电路104保持闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。辅助控制节点PA写入高电平信号时，第十二晶体管M12打开，下拉控制节点PC被下拉至第一低电平，下拉子电路104关断，并且下拉节点PD为第一低电平，第十三晶体管M13打开，下拉节点PD被持续写入第一低电平信号，下拉子电路104持续关断，下拉节点PD被持续写入第一电源电压信号，第一降噪子电路105持续闭合，从而对上拉节点PU进行持续降噪。
图4所示的移位寄存器中，下拉控制节点PC和下拉节点PD同时被写 入第一电源电压信号时，下拉子电路104保持闭合，使得下拉节点PD的电位被第一低电平信号持续拉低，从而保证第一降噪子电路105充分关断，进而可以避免第一降噪子电路105影响上拉节点PU的电位，即避免上拉节点PU发生漏电。辅助控制节点PA写入高电平信号时，第十六晶体管M16打开，下拉控制节点PC被下拉至第一低电平，下拉子电路104关断，并且下拉节点PD为第一低电平，第十五晶体管M15打开，下拉节点PD被持续写入第一低电平信号，下拉子电路104持续关断，下拉节点PD被持续写入第一电源电压信号，第一降噪子电路105持续闭合，从而对上拉节点PU进行持续降噪。
可以看出，本公开实施例提供的移位寄存器单元的驱动方法，无论第一降噪子电路105关断和闭合，均可以使得上拉节点PU的电位达到预设电位，避免了第一降噪子电路105对上拉节点PU的电位的影响，从而可以保证信号输出端Output的输出信号的稳定，进而可以保证所驱动的显示面板良好的显示效果。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (20)

  1. 一种移位寄存器单元，其中，所述移位寄存器单元包括：输入子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第一辅助控制子电路和第二辅助控制子电路；
    所述输入子电路被配置为响应于信号输入端的输入信号，通过所述输入信号对上拉节点的电位进行拉高；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
    所述输出子电路被配置为响应于所述上拉节点被拉高后的电位，通过信号输出端输出信号；
    所述下拉控制子电路被配置为响应于第一电源电压信号，利用所述第一电源电压信号控制下拉节点的电位；所述下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；
    所述下拉子电路被配置为响应于所述下拉控制节点的电位，通过第一参考电平信号下拉所述下拉节点的电位；所述下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
    所述第一降噪子电路被配置为响应于所述下拉节点的电位，通过第二参考电平信号对所述上拉节点的电位进行降噪；
    所述第一辅助控制子电路被配置为在所述下拉节点为第一参考电平信号时，将第三参考电平信号写入所述下拉控制节点，并控制所述下拉子电路闭合，以控制所述第一降噪子电路关断；
    所述第二辅助控制子电路被配置为在所述下拉节点为第一电源电压信号时，将第一参考电平信号写入所述下拉控制节点，并控制所述下拉子电路关断，以控制所述第一降噪子电路通过所述第二参考电平信号对所述上拉节点进行降噪。
  2. 根据权利要求1所述的移位寄存器单元，其中，所述第一辅助控制子电路包括：第一存储电容；所述第一存储电容的一端连接所述下拉控制节 点，另一端连接所述第一电源电压端；所述下拉控制节点连接所述输入子电路；
    所述第二辅助控制子电路包括：第九晶体管和第十晶体管；所述第九晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
  3. 根据权利要求1所述的移位寄存器单元，其中，所述第一辅助控制子电路包括：第十一晶体管；所述第十一晶体管的控制极和第一极均连接信号输入端，第二极连接所述下拉控制节点；
    所述第二辅助控制子电路包括：第十二晶体管和第十三晶体管；所述第十二晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十三晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
  4. 根据权利要求1所述的移位寄存器单元，其中，所述第一辅助控制子电路包括：第十四晶体管；所述第十四晶体管的控制极和第一极连接所述第一电源电压端，第二极连接所述下拉控制节点；
    所述第二辅助控制子电路包括：第十五晶体管和第十六晶体管；所述第十五晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十六晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点。
  5. 根据权利要求1所述的移位寄存器单元，其中，所述移位寄存器单元还包括：第二降噪子电路；
    所述第二降噪子电路被配置为响应于所述下拉节点的电位，通过第二参考电平信号对信号输出端的电位进行降噪。
  6. 根据权利要求5所述的移位寄存器单元，其中，所述第二降噪子电路包括：第四晶体管；
    所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端。
  7. 根据权利要求1所述的移位寄存器单元，其中，所述移位寄存器单元还包括：复位子电路；
    所述复位子电路被配置为响应于复位信号，通过第二参考电平信号对所述上拉节点的电位进行复位。
  8. 根据权利要求7所述的移位寄存器单元，其中，所述复位子电路包括：第二晶体管；
    所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点。
  9. 根据权利要求1所述的移位寄存器单元，其中，所述输入子电路包括：第一晶体管；
    所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点。
  10. 根据权利要求1所述的移位寄存器单元，其中，所述输出子电路包括：第三晶体管和第二存储电容；
    所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
    所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端。
  11. 根据权利要求1所述的移位寄存器单元，其中，所述下拉控制子电路包括：第五晶体管；
    所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点。
  12. 根据权利要求1所述的移位寄存器单元，其中，所述下拉子电路包括：第六晶体管和第七晶体管；
    所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考 电平端，第二极连接所述下拉节点；
    所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点。
  13. 根据权利要求12所述的移位寄存器单元，其中，所述第一降噪子电路包括：第八晶体管；
    所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点。
  14. 一种移位寄存器单元，其中，所述移位寄存器单元包括：输入子电路、复位子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第二降噪子电路、第一辅助控制子电路和第二辅助控制子电路；上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
    所述输入子电路包括：第一晶体管；所述复位子电路包括：第二晶体管；所述输出子电路包括：第三晶体管和第二存储电容；所述第二降噪子电路包括：第四晶体管；所述下拉控制子电路包括：第五晶体管；所述下拉子电路包括：第六晶体管和第七晶体管；所述第一降噪子电路包括：第八晶体管；所述第一辅助控制子电路包括：第一存储电容；所述第二辅助控制子电路包括：第九晶体管和第十晶体管；
    所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
    所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点；
    所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端， 第二极连接信号输出端；
    所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端；
    所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端；
    所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点；
    所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考电平端，第二极连接所述下拉节点；
    所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点；
    所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点；
    所述第一存储电容的一端连接所述下拉控制节点，另一端连接所述第一电源电压端；所述下拉控制节点连接所述第一晶体管的第二极；
    所述第九晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十晶体管的控制极连接所述下拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
  15. 一种移位寄存器单元，其中，所述移位寄存器单元包括：输入子电路、复位子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第二降噪子电路、第一辅助控制子电路和第二辅助控制子电路；上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
    所述输入子电路包括：第一晶体管；所述复位子电路包括：第二晶体管；所述输出子电路包括：第三晶体管和第二存储电容；所述第二降噪子电路包 括：第四晶体管；所述下拉控制子电路包括：第五晶体管；所述下拉子电路包括：第六晶体管和第七晶体管；所述第一降噪子电路包括：第八晶体管；所述第一辅助控制子电路包括：第十一晶体管；所述第二辅助控制子电路包括：第十二晶体管和第十三晶体管；
    所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
    所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点；
    所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
    所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端；
    所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端；
    所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点；
    所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考电平端，第二极连接所述下拉节点；
    所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点；
    所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点；
    所述第十一晶体管的控制极和第一极均连接信号输入端，第二极连接所述下拉控制节点；
    所述第十二晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十三晶体管的控制极连接所述下 拉节点，第一极连接所述第一参考电平端，第二极连接所述下拉控制节点。
  16. 一种移位寄存器单元，其中，所述移位寄存器单元包括：输入子电路、复位子电路、输出子电路、下拉控制子电路、下拉子电路、第一降噪子电路、第二降噪子电路、第一辅助控制子电路和第二辅助控制子电路；上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；下拉节点至少同时连接所述下拉控制子电路、所述下拉子电路和所述第一降噪子电路；下拉控制节点至少同时连接所述下拉子电路、所述第一辅助控制子电路和所述第二辅助控制子电路；
    所述输入子电路包括：第一晶体管；所述复位子电路包括：第二晶体管；所述输出子电路包括：第三晶体管和第二存储电容；所述第二降噪子电路包括：第四晶体管；所述下拉控制子电路包括：第五晶体管；所述下拉子电路包括：第六晶体管和第七晶体管；所述第一降噪子电路包括：第八晶体管；所述第一辅助控制子电路包括：第十四晶体管；所述第二辅助控制子电路包括：第十五晶体管和第十六晶体管；
    所述第一晶体管的控制极和第一极连接信号输入端，第二极连接所述上拉节点；所述上拉节点至少同时连接所述输入子电路、所述输出子电路、所述第一降噪子电路；
    所述第二晶体管的控制极连接复位信号端，第一极连接第二参考电平端，第二极连接所述上拉节点；
    所述第三晶体管的控制极连接所述上拉节点，第一极连接时钟信号端，第二极连接信号输出端；
    所述第二存储电容的一端连接所述上拉节点，另一端连接信号输出端；
    所述第四晶体管的控制极连接所述下拉节点，第一极连接第二参考电平端，第二极连接信号输出端；
    所述第五晶体管的控制极和第一极连接第一电源电压端，第二极连接所述下拉节点；
    所述第六晶体管的控制极连接所述下拉控制节点，第一极连接第一参考电平端，第二极连接所述下拉节点；
    所述第七晶体管的控制极连接信号输入端，第一极连接第一电源电压端，第二极连接所述下拉节点；
    所述第八晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述上拉节点；
    所述第十四晶体管的控制极和第一极连接所述第一电源电压端，第二极连接所述下拉控制节点；
    所述第十五晶体管的控制极连接所述下拉节点，第一极连接第一参考电平端，第二极连接所述下拉控制节点；所述第十六晶体管的控制极连接辅助控制端，第一极连接第一参考电平端，第二极连接所述下拉控制节点。
  17. 一种栅极驱动电路，其中，所述栅极驱动电路包括多个相互级联的如权利要求1-16任一项所述移位寄存器单元。
  18. 根据权利要求17所述的栅极驱动电路，其中，本级移位寄存器单元的信号输入端连接上一级移位寄存器单元的信号输出端；
    本级移位寄存器单元的复位信号端连接下一级移位寄存器单元的信号输出端；
    本级移位寄存器单元的辅助控制端连接下一级移位寄存器单元的信号输出端。
  19. 一种显示装置，其中，所述显示装置包括如权利要求17-18任一项所述的栅极驱动电路。
  20. 一种移位寄存器单元单元的驱动方法，用于驱动如权利要求1-16任一项所述的移位寄存器单元，其中，所述移位寄存器单元的驱动方法包括：
    在所述下拉节点为第一参考电平信号时，利用第一辅助控制子电路将第三参考电平信号写入所述下拉控制节点，并控制所述下拉子电路闭合，以控制所述第一降噪子电路关断；
    在所述下拉节点为第一电源电压信号时，利用第二辅助控制子电路将第一参考电平信号写入所述下拉控制节点，并控制所述下拉子电路关断，以控制所述第一降噪子电路通过所述第二参考电平信号对所述上拉节点进行降噪。
CN202180003513.6A 2021-11-22 2021-11-22 移位寄存器单元、栅极驱动电路及显示装置 Pending CN116830202A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/132026 WO2023087298A1 (zh) 2021-11-22 2021-11-22 移位寄存器单元、栅极驱动电路及显示装置

Publications (1)

Publication Number Publication Date
CN116830202A true CN116830202A (zh) 2023-09-29

Family

ID=86396048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003513.6A Pending CN116830202A (zh) 2021-11-22 2021-11-22 移位寄存器单元、栅极驱动电路及显示装置

Country Status (2)

Country Link
CN (1) CN116830202A (zh)
WO (1) WO2023087298A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101861350B1 (ko) * 2011-07-29 2018-05-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102207142B1 (ko) * 2014-01-24 2021-01-25 삼성디스플레이 주식회사 표시 패널에 집적된 게이트 구동부
CN109427277B (zh) * 2017-08-31 2020-11-03 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108172163B (zh) * 2018-01-02 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路及其显示面板
CN108648714B (zh) * 2018-07-11 2020-06-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN111243489B (zh) * 2020-03-24 2022-11-01 合肥鑫晟光电科技有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN113327537B (zh) * 2021-06-17 2022-08-16 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
WO2023087298A1 (zh) 2023-05-25

Similar Documents

Publication Publication Date Title
US10997936B2 (en) Shift register unit, gate drive circuit and display device
US9865211B2 (en) Shift register unit, gate driving circuit and display device
WO2017107286A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
US11107382B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN112397008B (zh) Goa电路及显示面板
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
US20130177128A1 (en) Shift register and method thereof
WO2021253570A1 (zh) 显示面板及栅极驱动电路驱动方法、显示装置
CN113327537B (zh) 移位寄存器、栅极驱动电路及显示装置
CN112289275B (zh) Goa电路及其驱动方法、显示面板
CN110880301A (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
US11915655B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit, and display device
CN113436580B (zh) 栅极驱动电路及显示面板
CN112992094B (zh) 一种gip电路驱动方法及显示装置
CN116830202A (zh) 移位寄存器单元、栅极驱动电路及显示装置
Xue et al. 1.2: Invited Paper: Dynamic threshold voltage compensation IGZO‐GOA circuit for AMOLED display
WO2023097477A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN220419947U (zh) 一种新型gip电路
US11763724B2 (en) Shift register unit and method for driving shift register unit, gate drive circuit, and display device
CN216487245U (zh) 移位寄存器、栅极驱动电路及显示面板
CN110444177B (zh) 移位寄存器、栅极驱动电路及显示装置
EP4170640A1 (en) Display panel, driving method of gate drive circuit, and display apparatus
CN115715411A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN117672325A (zh) 移位寄存器单元、栅极驱动电路、显示面板和显示装置
CN114203081A (zh) 栅极驱动单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination