CN116827333A - 一种电平位移电路 - Google Patents

一种电平位移电路 Download PDF

Info

Publication number
CN116827333A
CN116827333A CN202311085953.8A CN202311085953A CN116827333A CN 116827333 A CN116827333 A CN 116827333A CN 202311085953 A CN202311085953 A CN 202311085953A CN 116827333 A CN116827333 A CN 116827333A
Authority
CN
China
Prior art keywords
mos tube
electrically connected
pull
inverter
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311085953.8A
Other languages
English (en)
Other versions
CN116827333B (zh
Inventor
谭在超
刘建国
罗寅
丁国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Covette Semiconductor Co ltd
Original Assignee
Suzhou Covette Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Covette Semiconductor Co ltd filed Critical Suzhou Covette Semiconductor Co ltd
Priority to CN202311085953.8A priority Critical patent/CN116827333B/zh
Publication of CN116827333A publication Critical patent/CN116827333A/zh
Application granted granted Critical
Publication of CN116827333B publication Critical patent/CN116827333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及电平位移技术领域，公开了一种电平位移电路，包括反相器X1、第一信号处理单元、第二信号处理单元、第一下拉单元、第二下拉单元、第三下拉单元、第四下拉单元、第五下拉单元、第六下拉单元、第一上拉单元、第二上拉单元、第一开关单元和第二开关单元，反相器X1的输入端与第一脉冲产生单元电连接；反相器X1的输出端与第二脉冲产生单元电连接；在实际使用时，低压逻辑信号输入到反相器X1，通过第一脉冲产生单元和第二脉冲产生单元来产生第一脉冲和第二脉冲，以及通过第一脉冲、第二脉冲和本发明的电路架构可以加速电平转换速度，提高响应速度，另外通过控制第一脉冲和第二脉冲的宽度可以控制MOS管的导通时间，从而能降低工作功耗。

Description

一种电平位移电路
技术领域
本发明涉及电平位移技术领域，具体涉及一种电平位移电路。
背景技术
在集成电路中的驱动电路等领域中，在驱动高压域的MOS器件时，都会使用升压技术将低压信号转换为高压信号，从而实现低压逻辑对高压输出级的控制。目前大多通过电平位移电路来实现低压信号到高压信号的转变，现有电平位移电路的电路图如图1所示，通过两个低压逻辑信号INA和INB来控制MOS管HN1和MOS管HN2的关断来实现低压信号到高压信号的转换，但是对于图1所示的电路，其在实际使用时存在以下缺陷：
首先由于电阻R1和R2的下端电压下拉过少，以及电阻抗干扰能力较弱的原因，信号接收电路无法翻转，导致其输出状态不稳定，从而会影响后续电路的正常工作；
其次如果电阻R3和R4阻值较大，MOS管HN1和MOS管HN2导通时，其下拉电流较小，导致整个电路的转换速度较慢；
最后由于输出能力较弱的原因，整个电路不适用用高驱动能力的场合。
发明内容
鉴于背景技术的不足，本发明提供了一种电平位移电路，所要解决的技术问题是现有电平位移电路在实际使用时转换速度慢，不能满足实际使用需求。
为解决以上技术问题，本发明提供了如下技术方案：一种电平位移电路，包括
反相器X1，所述反相器X1的输入端与第一脉冲产生单元电连接，所述第一脉冲产生单元在反相器X1的输入端的信号从第一电平状态变为第二电平状态时产生第一脉冲；所述反相器X1的输出端与第二脉冲产生单元电连接，所述第二脉冲产生单元在所述反相器X1的输入端的信号从第二电平状态变为第一电平状态时产生第二脉冲；所述第一电平状态和第二电平状态为相反的两种电平状态；
第一信号处理单元，包括三个依次串联的反相器X2、反相器X3和反相器X4；
第二信号处理单元，包括两个依次串联的反相器X5和反相器X6；
第一下拉单元、第二下拉单元、第三下拉单元、第四下拉单元、第五下拉单元、第六下拉单元、第一上拉单元、第二上拉单元、第一开关单元和第二开关单元；
所述第一开关单元的输入端分别与第一下拉单元和第一上拉单元电连接，所述第一上拉单元与反相器X6的输出端电连接，基于反相器X6的输出信号将第一开关单元的输入端的电位拉高，所述第一下拉单元与反相器X1的输入端电连接，基于反相器X1的输入端的电位将第一开关单元的输入端的电位拉低；所述第一开关单元的输出端分别与反相器X2的输入端、第二下拉单元和第三下拉单元电连接，所述第二下拉单元与第一脉冲产生单元电连接，基于第一脉冲将反相器X2的输入端的电位拉低，所述第三下拉单元与反相器X6的输出端电连接，基于反相器X6的输出信号将反相器X2的输入端的电位拉低；
所述第二开关单元的输入端分别与第四下拉单元和第二上拉单元电连接，所述第二上拉单元与反相器X4的输入端电连接，基于反相器X4的输入信号将第二开关单元的输入端的电位拉高，所述第四下拉单元与反相器X1的输出端电连接，基于反相器X1的输出端的电位将第二开关单元的输入端的电位拉低；所述第二开关单元的输出端分别与反相器X5的输入端、第五下拉单元和第六下拉单元电连接，所述第五下拉单元与第二脉冲产生单元电连接，基于第二脉冲将反相器X5的输入端的电位拉低，所述第六下拉单元与反相器X4的输入端电连接，基于反相器X4的输入端的电位将反相器X5的输入端的电位拉低。
在某种实施方式中，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态。
在某种实施方式中，所述第一开关单元包括MOS管HP2和电阻R1，MOS管HP2的漏极为第一开关单元的输入端，MOS管HP2的源极为第一开关单元的输出端，MOS管HP2的栅极与电阻R1一端电连接，电阻R1另一端被配置于与高边地电连接；
所述第二开关单元包括MOS管HP4和电阻R3，MOS管HP4的漏极为第二开关单元的输入端，MOS管HP4的源极为第二开关单元的输出端，MOS管HP4的栅极与电阻R3一端电连接。
在某种实施方式中，所述第一上拉单元包括MOS管HP1，所述第一下拉单元包括MOS管HN1、MOS管N1和电阻R2，所述第二下拉单元包括MOS管HN2和MOS管N2，所述第三下拉单元包括MOS管N3；
所述MOS管HP1的源极被配置于接入高边电源，MOS管HP1的栅极与反相器X6的输出端电连接，MOS管HP1的漏极分别与MOS管HP2的漏极和MOS管HN1的漏极电连接，MOS管HN1的源极与MOS管N1的漏极电连接，MOS管N1的源极接地，MOS管N1的栅极与反相器X1的输入端电连接，MOS管HN1的栅极分别与电阻R2一端和MOS管HN2的栅极电连接，电阻R2另一端被配置于接入内部低压电源，MOS管HN2的漏极与MOS管HP2的源极电连接，MOS管HN2的源极与MOS管N2的漏极电连接，MOS管N2的栅极与第一脉冲产生单元电连接，接收第一脉冲，MOS管N2的源极接地；所述MOS管N3的漏极与MOS管HP2的源极电连接，MOS管N3的栅极与反相器X6的输出端电连接，MOS管N3的源极被配置于与高边地电连接。
在某种实施方式中，所述第二上拉单元包括MOS管HP3，所述第四下拉单元包括MOS管HN3、MOS管N4和电阻R4，所述第五下拉单元包括MOS管HN4和MOS管N5，所述第六下拉单元包括MOS管N6；
所述MOS管HP3的源极被配置于接入高边电源，MOS管HP3的栅极与反相器X4的输入端电连接，MOS管HP3的漏极分别与MOS管HP4的漏极和MOS管HN3的漏极电连接，MOS管HN4的源极与MOS管N4的漏极电连接，MOS管N4的源极接地，MOS管N4的栅极与反相器X1的输出端电连接，MOS管HN3的栅极分别与电阻R4一端和MOS管HN4的栅极电连接，电阻R4另一端被配置于接入内部低压电源，MOS管HN4的漏极与MOS管HP4的源极电连接，MOS管HN4的源极与MOS管N5的漏极电连接，MOS管N5的栅极与第二脉冲产生单元电连接，接收第二脉冲，MOS管N5的源极接地；所述MOS管N6的漏极与MOS管HP4的源极电连接，MOS管N6的栅极与反相器X4的输入端电连接，MOS管N6的源极被配置于与高边地电连接。
在某种实施方式中，所述MOS管HP1、MOS管HP2、MOS管HP3和MOS管HP4均为高压PMOS管；所述MOS管HN1、MOS管HN2、MOS管HN3和MOS管HN4均为高压NMOS管；所述MOS管N1、MOS管N2、MOS管N3、MOS管N4、MOS管N5和MOS管N6均为低压NMOS管。
本发明与现有技术相比所具有的有益效果是：在实际使用时，低压逻辑信号输入到反相器X1，通过第一脉冲产生单元和第二脉冲产生单元来产生第一脉冲和第二脉冲，以及通过第一脉冲、第二脉冲和本发明的电路架构可以加速电平转换速度，提高响应速度，另外通过控制第一脉冲和第二脉冲的宽度可以控制MOS管的导通时间，从而能降低工作功耗。
附图说明
图1为现有电平位移电路的电路图；
图2为本发明的电路图；
图3为产生第一脉冲和第二脉冲的波形图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图2所示，一种电平位移电路， 包括
反相器X1，反相器X1的输入端与第一脉冲产生单元1电连接，第一脉冲产生单元1在反相器X1的输入端的信号从第一电平状态变为第二电平状态时产生第一脉冲；反相器X1的输出端与第二脉冲产生单元2电连接，第二脉冲产生单元2在反相器X1的输入端的信号从第二电平状态变为第一电平状态时产生第二脉冲；第一电平状态和第二电平状态为相反的两种电平状态；具体地，本实施例中，第一电平状态为低电平状态，第二电平状态为高电平状态；其中第一脉冲产生单元1的第一脉冲输出端XA输出的第一脉冲和第二脉冲产生单元2的 第二脉冲输出端XB输出的第二脉冲的波形如图3所示；
第一信号处理单元3，包括三个依次串联的反相器X2、反相器X3和反相器X4；
第二信号处理单元4，包括两个依次串联的反相器X5和反相器X6；
第一下拉单元7、第二下拉单元8、第三下拉单元9、第四下拉单元12、第五下拉单元13、第六下拉单元14、第一上拉单元5、第二上拉单元10、第一开关单元6和第二开关单元11；
第一开关单元6的输入端分别与第一下拉单元7和第一上拉单元5电连接，第一上拉单元5与反相器X6的输出端电连接，基于反相器X6的输出信号将第一开关单元6的输入端的电位拉高，第一下拉单元7与反相器X1的输入端电连接，基于反相器X1的输入端的电位将第一开关单元6的输入端的电位拉低；第一开关单元6的输出端分别与反相器X2的输入端、第二下拉单元8和第三下拉单元9电连接，第二下拉单元8与第一脉冲产生单元1电连接，基于第一脉冲将反相器X2的输入端的电位拉低，第三下拉单元9与反相器X6的输出端电连接，基于反相器X6的输出信号将反相器X2的输入端的电位拉低；
第二开关单元11的输入端分别与第四下拉单元12和第二上拉单元10电连接，第二上拉单元10与反相器X4的输入端电连接，基于反相器X4的输入信号将第二开关单元11的输入端的电位拉高，第四下拉单元12与反相器X1的输出端电连接，基于反相器X1的输出端的电位将第二开关单元11的输入端的电位拉低；第二开关单元11的输出端分别与反相器X5的输入端、第五下拉单元13和第六下拉单元14电连接，第五下拉单元13与第二脉冲产生单元2电连接，基于第二脉冲将反相器X5的输入端的电位拉低，第六下拉单元14与反相器X4的输入端电连接，基于反相器X4的输入端的电位将反相器X5的输入端的电位拉低。
具体地，第一开关单元6包括MOS管HP2和电阻R1，MOS管HP2的漏极为第一开关单元的输入端，MOS管HP2的源极为第一开关单元的输出端，MOS管HP2的栅极与电阻R1一端电连接，电阻R1另一端被配置于与高边地OUT电连接；
第二开关单元11包括MOS管HP4和电阻R3，MOS管HP4的漏极为第二开关单元的输入端，MOS管HP4的源极为第二开关单元的输出端，MOS管HP4的栅极与电阻R3一端电连接, 电阻R3另一端被配置于与高边地OUT电连接。
具体地，第一上拉单元5包括MOS管HP1，第一下拉单元7包括MOS管HN1、MOS管N1和电阻R2，第二下拉单元8包括MOS管HN2和MOS管N2，第三下拉单元9包括MOS管N3；
MOS管HP1的源极被配置于接入高边电源VP，MOS管HP1的栅极与反相器X6的输出端电连接，MOS管HP1的漏极分别与MOS管HP2的漏极和MOS管HN1的漏极电连接，MOS管HN1的源极与MOS管N1的漏极电连接，MOS管N1的源极接地，MOS管N1的栅极与反相器X1的输入端电连接，MOS管HN1的栅极分别与电阻R2一端和MOS管HN2的栅极电连接，电阻R2另一端被配置于接入内部低压电源VCC，MOS管HN2的漏极与MOS管HP2的源极电连接，MOS管HN2的源极与MOS管N2的漏极电连接，MOS管N2的栅极与第一脉冲产生单元1电连接，接收第一脉冲，MOS管N2的源极接地；MOS管N3的漏极与MOS管HP2的源极电连接，MOS管N3的栅极与反相器X6的输出端电连接，MOS管N3的源极被配置于与高边地OUT电连接。
具体地，第二上拉单元10包括MOS管HP3，第四下拉单元12包括MOS管HN3、MOS管N4和电阻R4，第五下拉单元13包括MOS管HN4和MOS管N5，第六下拉单元14包括MOS管N6；
MOS管HP3的源极被配置于接入高边电源VP，MOS管HP3的栅极与反相器X4的输入端电连接，MOS管HP3的漏极分别与MOS管HP4的漏极和MOS管HN3的漏极电连接，MOS管HN4的源极与MOS管N4的漏极电连接，MOS管N4的源极接地，MOS管N4的栅极与反相器X1的输出端电连接，MOS管HN3的栅极分别与电阻R4一端和MOS管HN4的栅极电连接，电阻R4另一端被配置于接入内部低压电源VCC，MOS管HN4的漏极与MOS管HP4的源极电连接，MOS管HN4的源极与MOS管N5的漏极电连接，MOS管N5的栅极与第二脉冲产生单元电连接，接收第二脉冲，MOS管N5的源极接地；MOS管N6的漏极与MOS管HP4的源极电连接，MOS管N6的栅极与反相器X4的输入端电连接，MOS管N6的源极被配置于与高边地OUT电连接。
本实施例中，MOS管HP1、MOS管HP2、MOS管HP3和MOS管HP4均为高压PMOS管；MOS管HN1、MOS管HN2、MOS管HN3和MOS管HN4均为高压NMOS管；MOS管N1、MOS管N2、MOS管N3、MOS管N4、MOS管N5和MOS管N6均为低压NMOS管。
对图2所示电路进行分析：
当输入的逻辑信号A从低电平变为高电平时，MOS管N1的栅极信号变高，MOS管N1逐渐导通，流过MOS管HN1的下拉电流逐渐增大，将MOS管HN1的漏端电位拉低；由于逻辑信号A从低电平变为高电平时第一脉冲产生单元1输出一个脉冲信号，MOS管N2的栅极信号变高，MOS管N2在短时间内迅速导通，流过MOS管HN2的下拉电流逐渐增大，将MOS管HN2的漏端电位迅速拉低，加快输出信号的翻转，此时反相器X3的输出端输出低电平信号；
由于逻辑信号A由低电平变为高电平，逻辑信号B信号从高电平变为低电平，MOS管N4的栅极信号变低，MOS管N4逐渐关断，流过MOS管HN3的下拉电流逐渐变小，由于反相器X3的输出端变为低电平信号，反相器X4的输出端变为高电平信号，MOS管HP3导通，MOS管N6关断，迅速将MOS管HN3和MOS管HN4的漏端电压拉高，此时反相器X6输出高电平信号。
综上，低压时钟逻辑信号A通过本发明完成了低压信号向高压信号的转换。在电平转换过程中，由于脉冲信号的存在及配合本发明，可以快速完成电平转换的转换速度，提高响应速度，另外，通过控制第一脉冲和第二脉冲的脉冲宽度来决定导通时间可以降低工作功耗。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (6)

1.一种电平位移电路，其特征在于，包括
反相器X1，所述反相器X1的输入端与第一脉冲产生单元电连接，所述第一脉冲产生单元在反相器X1的输入端的信号从第一电平状态变为第二电平状态时产生第一脉冲；所述反相器X1的输出端与第二脉冲产生单元电连接，所述第二脉冲产生单元在所述反相器X1的输入端的信号从第二电平状态变为第一电平状态时产生第二脉冲；所述第一电平状态和第二电平状态为相反的两种电平状态；
第一信号处理单元，包括三个依次串联的反相器X2、反相器X3和反相器X4；
第二信号处理单元，包括两个依次串联的反相器X5和反相器X6；
第一下拉单元、第二下拉单元、第三下拉单元、第四下拉单元、第五下拉单元、第六下拉单元、第一上拉单元、第二上拉单元、第一开关单元和第二开关单元；
所述第一开关单元的输入端分别与第一下拉单元和第一上拉单元电连接，所述第一上拉单元与反相器X6的输出端电连接，基于反相器X6的输出信号将第一开关单元的输入端的电位拉高，所述第一下拉单元与反相器X1的输入端电连接，基于反相器X1的输入端的电位将第一开关单元的输入端的电位拉低；所述第一开关单元的输出端分别与反相器X2的输入端、第二下拉单元和第三下拉单元电连接，所述第二下拉单元与第一脉冲产生单元电连接，基于第一脉冲将反相器X2的输入端的电位拉低，所述第三下拉单元与反相器X6的输出端电连接，基于反相器X6的输出信号将反相器X2的输入端的电位拉低；
所述第二开关单元的输入端分别与第四下拉单元和第二上拉单元电连接，所述第二上拉单元与反相器X4的输入端电连接，基于反相器X4的输入信号将第二开关单元的输入端的电位拉高，所述第四下拉单元与反相器X1的输出端电连接，基于反相器X1的输出端的电位将第二开关单元的输入端的电位拉低；所述第二开关单元的输出端分别与反相器X5的输入端、第五下拉单元和第六下拉单元电连接，所述第五下拉单元与第二脉冲产生单元电连接，基于第二脉冲将反相器X5的输入端的电位拉低，所述第六下拉单元与反相器X4的输入端电连接，基于反相器X4的输入端的电位将反相器X5的输入端的电位拉低。
2.根据权利要求1所述的一种电平位移电路，其特征在于，所述第一电平状态为低电平状态，所述第二电平状态为高电平状态。
3.根据权利要求1所述的一种电平位移电路，其特征在于，所述第一开关单元包括MOS管HP2和电阻R1，MOS管HP2的漏极为第一开关单元的输入端，MOS管HP2的源极为第一开关单元的输出端，MOS管HP2的栅极与电阻R1一端电连接，电阻R1另一端被配置于与高边地电连接；
所述第二开关单元包括MOS管HP4和电阻R3，MOS管HP4的漏极为第二开关单元的输入端，MOS管HP4的源极为第二开关单元的输出端，MOS管HP4的栅极与电阻R3一端电连接，电阻R3另一端被配置于与高边地电连接。
4.根据权利要求3所述的一种电平位移电路，其特征在于，所述第一上拉单元包括MOS管HP1，所述第一下拉单元包括MOS管HN1、MOS管N1和电阻R2，所述第二下拉单元包括MOS管HN2和MOS管N2，所述第三下拉单元包括MOS管N3；
所述MOS管HP1的源极被配置于接入高边电源，MOS管HP1的栅极与反相器X6的输出端电连接，MOS管HP1的漏极分别与MOS管HP2的漏极和MOS管HN1的漏极电连接，MOS管HN1的源极与MOS管N1的漏极电连接，MOS管N1的源极接地，MOS管N1的栅极与反相器X1的输入端电连接，MOS管HN1的栅极分别与电阻R2一端和MOS管HN2的栅极电连接，电阻R2另一端被配置于接入内部低压电源，MOS管HN2的漏极与MOS管HP2的源极电连接，MOS管HN2的源极与MOS管N2的漏极电连接，MOS管N2的栅极与第一脉冲产生单元电连接，接收第一脉冲，MOS管N2的源极接地；所述MOS管N3的漏极与MOS管HP2的源极电连接，MOS管N3的栅极与反相器X6的输出端电连接，MOS管N3的源极被配置于与高边地电连接。
5.根据权利要求4所述的一种电平位移电路，其特征在于，所述第二上拉单元包括MOS管HP3，所述第四下拉单元包括MOS管HN3、MOS管N4和电阻R4，所述第五下拉单元包括MOS管HN4和MOS管N5，所述第六下拉单元包括MOS管N6；
所述MOS管HP3的源极被配置于接入高边电源，MOS管HP3的栅极与反相器X4的输入端电连接，MOS管HP3的漏极分别与MOS管HP4的漏极和MOS管HN3的漏极电连接，MOS管HN4的源极与MOS管N4的漏极电连接，MOS管N4的源极接地，MOS管N4的栅极与反相器X1的输出端电连接，MOS管HN3的栅极分别与电阻R4一端和MOS管HN4的栅极电连接，电阻R4另一端被配置于接入内部低压电源，MOS管HN4的漏极与MOS管HP4的源极电连接，MOS管HN4的源极与MOS管N5的漏极电连接，MOS管N5的栅极与第二脉冲产生单元电连接，接收第二脉冲，MOS管N5的源极接地；所述MOS管N6的漏极与MOS管HP4的源极电连接，MOS管N6的栅极与反相器X4的输入端电连接，MOS管N6的源极被配置于与高边地电连接。
6.根据权利要求4所述的一种电平位移电路，其特征在于，所述MOS管HP1、MOS管HP2、MOS管HP3和MOS管HP4均为高压PMOS管；所述MOS管HN1、MOS管HN2、MOS管HN3和MOS管HN4均为高压NMOS管；所述MOS管N1、MOS管N2、MOS管N3、MOS管N4、MOS管N5和MOS管N6均为低压NMOS管。
CN202311085953.8A 2023-08-28 2023-08-28 一种电平位移电路 Active CN116827333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311085953.8A CN116827333B (zh) 2023-08-28 2023-08-28 一种电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311085953.8A CN116827333B (zh) 2023-08-28 2023-08-28 一种电平位移电路

Publications (2)

Publication Number Publication Date
CN116827333A true CN116827333A (zh) 2023-09-29
CN116827333B CN116827333B (zh) 2023-11-03

Family

ID=88126024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311085953.8A Active CN116827333B (zh) 2023-08-28 2023-08-28 一种电平位移电路

Country Status (1)

Country Link
CN (1) CN116827333B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523725A (zh) * 2006-09-18 2009-09-02 凌力尔特公司 用于高速低功率电平转换的电路及方法
CN104638887A (zh) * 2015-01-30 2015-05-20 北京时代民芯科技有限公司 一种可实现输出高电平转换的输出驱动电路
US20150302935A1 (en) * 2013-03-01 2015-10-22 Boe Technology Group Co., Ltd. Shift register unit, gate driving apparatus and display device
CN106961271A (zh) * 2016-01-12 2017-07-18 中芯国际集成电路制造(上海)有限公司 信号接收装置和信号处理设备
KR20180036900A (ko) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시장치
CN109417606A (zh) * 2017-08-17 2019-03-01 深圳市汇顶科技股份有限公司 一种可输出正负电压的电平转换器
CN113285706A (zh) * 2020-02-19 2021-08-20 圣邦微电子（北京）股份有限公司 一种电压电平转换电路
CN116232309A (zh) * 2022-08-31 2023-06-06 东南大学 一种低功耗的高速电平移位电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523725A (zh) * 2006-09-18 2009-09-02 凌力尔特公司 用于高速低功率电平转换的电路及方法
US20150302935A1 (en) * 2013-03-01 2015-10-22 Boe Technology Group Co., Ltd. Shift register unit, gate driving apparatus and display device
CN104638887A (zh) * 2015-01-30 2015-05-20 北京时代民芯科技有限公司 一种可实现输出高电平转换的输出驱动电路
CN106961271A (zh) * 2016-01-12 2017-07-18 中芯国际集成电路制造(上海)有限公司 信号接收装置和信号处理设备
KR20180036900A (ko) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시장치
CN109417606A (zh) * 2017-08-17 2019-03-01 深圳市汇顶科技股份有限公司 一种可输出正负电压的电平转换器
CN113285706A (zh) * 2020-02-19 2021-08-20 圣邦微电子（北京）股份有限公司 一种电压电平转换电路
CN116232309A (zh) * 2022-08-31 2023-06-06 东南大学 一种低功耗的高速电平移位电路

Also Published As

Publication number Publication date
CN116827333B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
CN114598315A (zh) 电平转换电路
JP3836719B2 (ja) レベル変換回路
CN116827333B (zh) 一种电平位移电路
CN115225078B (zh) 电平检测电路和电平转换电路
CN212183507U (zh) 高压集成电路及其电平转换电路
CN116722859A (zh) 电平移位电路、电平移位器和降压型dcdc转换器
CN111294042A (zh) 电平移位电路
CN110932705A (zh) 一种电源轨切换电路
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
CN100550117C (zh) 源极驱动器及其位准移位装置
CN110518903B (zh) 一种电平移位电路
CN210273824U (zh) 一种场控型电力电子器件的高速驱动电路
CN113726330A (zh) 一种电平转换电路及芯片
CN110737226A (zh) Mtp高压烧录脚电路结构
CN115001477B (zh) 一种用于正负电压输入的信号接口电路
TW201234777A (en) Low leakage power detection circuit
CN113098460A (zh) 超低功耗复位电路
CN111092614A (zh) 一种纯cmos超低功耗上电复位电路
CN116599517A (zh) 一种高速低功耗高压电平移位电路
CN210518265U (zh) 一种电平转换模块的驱动电路
CN106998200B (zh) 高电压pmos驱动电路
CN217693293U (zh) 电平转换电路
CN211554776U (zh) 一种带启动电路的基准电流产生电路
CN115102539B (zh) 一种适用于反熔丝fpga中的电平位移电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant