CN116825820A - 非均匀掺杂场效应晶体管器件 - Google Patents

非均匀掺杂场效应晶体管器件 Download PDF

Info

Publication number
CN116825820A
CN116825820A CN202210887594.7A CN202210887594A CN116825820A CN 116825820 A CN116825820 A CN 116825820A CN 202210887594 A CN202210887594 A CN 202210887594A CN 116825820 A CN116825820 A CN 116825820A
Authority
CN
China
Prior art keywords
region
channel
effective channel
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210887594.7A
Other languages
English (en)
Inventor
王明湘
郭烨烨
张冬利
王槐生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202210887594.7A priority Critical patent/CN116825820A/zh
Priority to PCT/CN2022/127848 priority patent/WO2024021336A1/zh
Publication of CN116825820A publication Critical patent/CN116825820A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种非均匀掺杂场效应晶体管器件，用于解决现有技术场效应晶体管短沟道效应的问题，该场效应晶体管器件设置为当器件开启时，沟道区域内形成有有效沟道、以及至少在沟道区域的厚度方向上远离有效沟道的等效源区和/或等效漏区，场效应晶体管器件通过有效沟道、等效源区以及等效漏区连通源极区域和漏极区域以贡献工作电流；其中，在沟道区域靠近有效沟道的方向上：第一区域中至少部分的掺杂浓度逐渐降低；和/或，第二区域中至少部分的掺杂浓度逐渐升高；和/或，第三区域中至少部分的掺杂浓度逐渐降低；和/或，在源极区域指向漏极区域的方向上：第三区域中至少部分的掺杂浓度逐渐降低。

Description

非均匀掺杂场效应晶体管器件
技术领域
本发明属于半导体器件技术领域，具体是关于一种非均匀掺杂场效应晶体管器件。
背景技术
随着集成电路技术的发展，场效应晶体管的栅长(对应沟道长度)在不断缩小，目前基于亚微米甚至10纳米以下栅长器件的VLSI芯片已经量产。对于这类小尺寸器件，如何应对其短沟道效应是器件技术的重要挑战。短沟道效应使得小尺寸器件的阈值电压和亚阈值特性全面劣化，具体表现为器件阈值电压不再是常数，而是随沟道长度的减小而降低，并随器件漏端电压的增加而降低；器件转移特性的亚阈值摆幅也同时劣化。
目前改善场效应晶体管器件短沟道效应的方法主要包括鳍式场效应晶体管FinFET，绝缘层上硅SOI、轻掺杂漏(LDD)结构和金属源漏肖特基势垒晶体管(SB MOSFET)等。①FinFET的沟道区为3D鳍型薄片，栅极是三面围栅结构，两个侧栅增强了栅极对沟道的控制，有效地抑制了短沟道效应，该方案中器件制备工艺较平面型器件复杂得多，目前22nm以下技术节点的芯片较多采用FinFET方案。②SOI技术，在硅沟道层和背衬底之间引入埋氧化层，在沟道层很薄全耗尽的条件下，可以有效抑制源漏之间的泄漏电流，该方案的难点在于SOI硅片的成本非常高，目前基于SOI方案的10纳米级技术节点的芯片也已经量产。③轻掺杂漏LDD设置于漏端沟道附近而远离沟道的源漏区域仍然是重掺杂，该轻掺杂区形成的漏端PN结减小了漏端电压对于沟道的影响，是亚微米级短沟道器件的主流技术方案，该方案中器件的开态电流和场效应迁移率受到LDD影响均有一定程度的下降。④肖特基势垒晶体管的工作电流为金属源极与半导体沟道间肖特基势垒的隧穿电流，对短沟道效应不敏感，该方案工艺难度比较大，势垒材料的选择有限而且很难兼顾对于器件关态电流的抑制。
另一方面，短沟道器件的输出特性曲线上出现的kink效应也受到很多关注。器件工作于饱和工作状态时，较高的漏极电压使得器件漏端耗尽并形成高电场区，载流子在此容易发生碰撞离化效应，并与MOS器件寄生的双极型晶体管耦合放大，使漏极电流随漏极电压增大而迅速增加，形成所谓的kink电流，器件的输出特性曲线大幅度翘曲，严重影响正常的输出特性。
常用的改善kink效应的方法主要包括增加器件沟道长度和轻掺杂漏(LDD)结构。增加沟道长度可以减小漏端碰撞离化产生的载流子对于源端的影响，削弱寄生晶体管效应并缓解kink效应。但是沟道长度增加会相应的降低器件的输出电流。LDD结构可以降低漏端耗尽区内的峰值电场强度，减弱载流子碰撞离化效应，从而抑制kink效应，但是LDD结构会引入额外的寄生电阻，降低器件的场效应迁移率和开态电流。
公开于该背景技术部分的信息仅仅旨在增加对本申请的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本申请的目的在于提供一种场效应晶体管器件，其用于解决现有技术场效应晶体管短沟道效应的问题。
为实现上述目的，本申请提供了一种非均匀掺杂场效应晶体管器件，包括有源层，所述有源层包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域；
当器件开启时，所述沟道区域内形成有有效沟道、以及至少在所述沟道区域的厚度方向上远离所述有效沟道的等效源区和/或等效漏区，所述场效应晶体管器件通过所述有效沟道、等效源区以及等效漏区连通所述源极区域和漏极区域以贡献工作电流；
其中，在所述沟道区域靠近所述有效沟道的方向上：
第一区域中至少部分的掺杂浓度逐渐降低；和/或，
第二区域中至少部分的掺杂浓度逐渐升高；和/或，
第三区域中至少部分的掺杂浓度逐渐降低；和/或，
在所述源极区域指向漏极区域的方向上：
所述第三区域中至少部分的掺杂浓度逐渐降低；
所述第一区域为所述沟道区域中与等效源区对应的区域，所述第二区域为所述沟道区域中与等效漏区对应的区域，所述第三区域为所述沟道区域中与有效沟道对应的区域。
一实施例中，在所述沟道区域靠近所述有效沟道的方向上：
所述第三区域和第一区域中的掺杂浓度逐渐降低，所述第二区域中的掺杂浓度逐渐升高；或，
所述第三区域和第一区域中的掺杂浓度逐渐降低，所述第二区域中均匀掺杂；或，
所述第三区域中的掺杂浓度逐渐降低，所述第一区域和第二区域中均匀掺杂；或，
所述第三区域、第一区域以及第二区域中的掺杂浓度逐渐降低；或，
所述第三区域中均匀掺杂，所述第一区域中的掺杂浓度逐渐降低，所述第二区域中的掺杂浓度逐渐升高；或，
所述第三区域和第一区域中均匀掺杂，所述第二区域中的掺杂浓度逐渐升高；或，
所述第三区域和第二区域中均匀掺杂，所述第一区域中的掺杂浓度逐渐降低。
一实施例中，所述第一区域、第二区域以及第三区域中的掺杂浓度依照线性分布、指数分布、高斯分布、余误差分布中的一种变化。
一实施例中，所述沟道区域中形成有不连通所述源极区域和漏极区域的导电区；其中，
当所述导电区与所述源极区域连通时，所述导电区构成所述等效源区；和/或，
当所述导电区与所述漏极区域连通时，所述导电区构成所述等效漏区。
一实施例中，包括设置于所述有源层一侧表面上的第一栅极，所述第一栅极和所述导电区在所述沟道区域上的垂直投影有交叠；其中，所述第一栅极可控制所述沟道区域并于其中形成沟道，所述沟道中与所述导电区在所述沟道区域上垂直投影之间不交叠的部分构成所述有效沟道。
一实施例中，当器件开启时，所述导电区的电导大于所述沟道中除有效沟道外其余部分的电导，以使所述导电区和有效沟道的至少其中之一可向其中另一注入载流子。
一实施例中，所述导电区的电导至少大于所述沟道中除有效沟道外其余部分电导的三倍。
一实施例中，所述场效应晶体管器件为平面结构器件或垂直结构器件。
一实施例中，当器件开启时，所述沟道中有效沟道的单位长度电导小于所述沟道中除有效沟道外其余部分的单位长度电导。
一实施例中，当所述场效应晶体管器件为N型器件时，所述第一栅极中与有效沟道对应部分的功函数大于所述第一栅极的其余部分的功函数；
当所述场效应晶体管器件为P型器件时，所述第一栅极中与所述有效沟道对应部分的功函数小于所述第一栅极的其余部分的功函数。
一实施例中，所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的厚度大于其余部分栅绝缘层的厚度。
一实施例中，所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的介电常数大于其余部分栅绝缘层的介电常数。
一实施例中，还包括设置于所述有源层临近导电区一侧表面的第二栅极，所述第二栅极可控制所述沟道区域中形成所述导电区。
一实施例中，所述导电区由所述沟道区域在远离所述有效沟道一侧表面掺杂引入的载流子形成。
一实施例中，还包括设置于所述有源层远离所述有效沟道一侧表面的绝缘层，所述导电区由所述绝缘层中的注入电荷通过静电感应在所述沟道区域临近绝缘层处生成的载流子构成。
一实施例中，还包括设置于所述有源层远离所述有效沟道一侧表面的半导体材料层，所述有源层与所述半导体材料层形成异质结构，所述导电区由分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成。
一实施例中，所述导电区由对所述沟道区域远离所述有效沟道的一侧表面进行表面处理形成的二维电子气沟道或二维空穴气沟道构成。
本申请还提供一种场效应晶体管器件，包括有源层，所述有源层包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域；
当器件开启时，所述沟道区域内形成有有效沟道、以及至少在所述沟道区域的厚度方向上远离所述有效沟道的等效源区和/或等效漏区，所述场效应晶体管器件通过所述有效沟道、等效源区以及等效漏区连通所述源极区域和漏极区域以贡献工作电流；
其中，所述沟道区域中的至少部分区域不均匀掺杂，以使所述沟道区域内形成引导载流子自所述等效源区向有效沟道运动的内建电场，和/或，引导载流子自所述有效沟道向等效漏区运动的内建电场。
与现有技术相比，本申请的实施方式中，通过将器件设置成在开启时，能够于沟道区域中形成有效沟道、以及沟道区域厚度方向上远离有效沟道的等效源区和等效漏区，从而连通源极区域和漏极区域以贡献工作电流；这样，与漏极(源极)区域连通的等效漏区(源极)在结构上远离有效沟道，可以减小漏端电压对有效沟道的影响；并减小了器件饱和工作时漏端耗尽区内的峰值内建电场，从而抑制了器件的短沟道效应，并改善了器件的输出特性。
在另一个方面，通过沟道区域中的不均匀掺杂，使沟道区域内形成引导载流子自等效源区向有效沟道运动的内建电场，和/或，引导载流子自所述有效沟道向等效漏区运动的内建电场，既能保证对短沟道效应的良好抑制能力，又能使得器件具有较小的饱和漏电压Vdsat、以及较大的饱和漏电流Idsat、kink电压以及输出阻抗Ro。
附图说明
图1为本申请一实施方式非均匀掺杂场效应晶体管器件在开启状态时形成等效源区、等效漏区、和有效沟道的状态示意图；
图2为本申请一实施方式非均匀掺杂场效应晶体管器件在开启状态时的结构示意图；
图3为本申请一实施方式非均匀掺杂场效应晶体管器件形成导电区的状态示意图；
图4至图13是本申请各实施方式非均匀掺杂场效应晶体管器件的结构示意图；
图14至图21是本申请各实施例中制作导电区的原理示意图；
图22至图24为应用本申请方案的SOI器件的结构示意图；
图25是本申请一实施方式非均匀掺杂场效应晶体管器件有效沟道和导电区在沟道区域上的垂直投影之间具有间隔的结构示意图；
图26是仿真例1中各器件的转移特性对比图；
图27是仿真例1中各器件的输出特性对比图；
图28是仿真例2中各器件的转移特性对比图；
图29是仿真例2中各器件的输出特性对比图；
图30是仿真例3中各器件的转移特性对比图；
图31是仿真例3中各器件的输出特性对比图；
图32是仿真例4中各器件的转移特性对比图；
图33是仿真例4中各器件的输出特性对比图；
图34是仿真例5中各器件的转移特性对比图；
图35是仿真例5中各器件的输出特性对比图；
图36是仿真例6中各器件的转移特性对比图；
图37是仿真例6中各器件的输出特性对比图；
图38是仿真例7中各器件的转移特性对比图；
图39是仿真例7中各器件的输出特性对比图。
具体实施方式
以下将结合附图所示的各实施方式对本申请进行详细描述。但该等实施方式并不限制本申请，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
参图1，介绍本申请非均匀掺杂场效应晶体管器件的一具体实施方式。在本实施方式中，该场效应晶体管器件100包括有源层10，该有源层10包括源极区域101、漏极区域102、以及沟道区域103。
源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。配合图1示出的器件开启时的示意图，场效应晶体管的沟道区域103内此时形成有效沟道1041以及在沟道区域103厚度方向上远离有效沟道1041的等效源区1051和等效漏区1052，场效应晶体管器件100通过该有效沟道1041、等效源区1051、和等效漏区1052连通源极区域101和漏极区域102以贡献工作电流。
在本申请的一些实施例中，有效沟道1041与等效源区1051、等效漏区1052之间的“远离”除了在沟道区域的厚度方向上，还可以包括在沟道区域的长度方向上的远离。在这些实施例中，无论是沟道区域厚度或长度方向上的远离，均以器件开启时，不影响有效沟道1041、等效源区1051、和等效漏区1052连通源极区域101和漏极区域102为限。
在一个典型的场效应晶体管器件100中，有源层10的源极区域101用于提供器件开启时的载流子，而漏极区域102用于收集源极区域101提供的载流子。对应的，在本申请中，所提到的等效源区1051是指将源极区域101提供的部分载流子直接注入有效沟道1041的结构，而等效漏区1052是指从有效沟道1041直接接收部分载流子并注入漏极区域102的结构。
配合参照图2，本申请中提到的“有效沟道1041”是指器件在开启时，作为工作电流的载流子都会经过的部分沟道。以本实施方式为例，有源层10的一侧表面可以设置有第一栅极20，并且第一栅极20在有源层10上的垂直投影与源极区域101、漏极区域102之间没有间隔。因此，在对第一栅极20施加栅极偏压以使器件开启时，第一栅极20下方可以被控制形成有一沟道104，并且该沟道104在结构上对应连接至源极区域101和漏极区域102。但是，从功能角度而言，该沟道中只有与等效源区1051、等效漏区1052在沟道区域103上垂直投影之间不交叠的部分才用于传输全部的工作电流，也因此只有这部分的沟道才会被称之为这里的“有效沟道1041”。
在本实施方式中，器件开启时的载流子通路包括两个主要部分：一部分为从源极区域101依次进入等效源区1051、有效沟道1041、等效漏区1052、漏极区域102，另一部分为从源极区域101直接通过沟道104进入漏极区域102。从载流子通路看，沟道104中除有效沟道1041外的剩余部分沟道都只用于传输部分的工作电流。
可以看出，本申请中的有效沟道1041并非限定其本身与沟道104中其余部分具有不同的器件结构或参数设置。实际上，在一些实施例中，可以是在沟道区域整体上形成上述的沟道104，并仅需通过等效源区1051和等效漏区1052的设置，使得器件开启时，源极区域101提供的载流子不会直接全部经沟道104注入漏极区域102。而在以下一些实施例中可能示出的针对沟道的调控，例如改变有效沟道对应部分第一栅极的功函数、栅绝缘层的厚度等，均不应视为形成有效沟道的必要前提条件。
等效源区1051和等效漏区1052的设置相当于缩短了沟道104中可以全部导通工作电流部分的长度，也即有效沟道1041与源极区域101和漏极区域102之间产生了间隔。并且，与漏极区域102连通的等效漏区1052在结构上远离有效沟道1041，减小了漏端电势对有效沟道1041的影响；而与源极区域101连通的等效源区1051在结构上远离有效沟道1041，等效源区1051的电势与源极区域保持一致(通常为零电位)，同样减小了漏端电势对有效沟道1041的影响，以改善器件的短沟道效应。
配合参照图3，在等效源区1051和等效漏区1052的具体制备中，可以通过在沟道区域103形成不连通源极区域101和漏极区域102的导电区A，当导电区A与源极区域101连通时，这部分导电区A即构成等效源区1051；当导电区A与漏极区域102连通时，这部分导电区A即构成等效漏区1052。
当器件开启时，导电区A的电导被设置为大于沟道104中除有效沟道1041外其余部分1042的电导，以使得导电区A和有效沟道1041之间可以互相注入载流子。这样，源极区域101的载流子会被电导更大的等效源区1051所吸引，而不会直接全部注入沟道104中与源极区域101直接连接的其余部分1042；同样，在有效沟道1041中传输的载流子也会被等效漏区1052所吸引，而不会全部经沟道104中的其余部分1042传输。
为了实现这里的等效源区1051、等效漏区1052、以及有效沟道1041之间的载流子注入设置，导电区A的电导可以被设置为至少大于沟道104中除有效沟道1041外其余部分1042电导的三倍。并且，由于载流子在上述的“注入”过程中，会在沟道区域103的厚度方向上流过，因此，本实施方式中导电区A和有效沟道1041在沟道区域103厚度方向上的间隔根据不同器件的具体设计可以设置为5nm～10μm、或更优选的10nm～1μm、或更优选的10nm～100nm，以保证载流子的正常注入和器件的性能。
需要说明的是，本申请中所提及的“载流子”是指在相应极性沟道/导电区A中能够自由移动的电荷微粒，通常地，我们将N型沟道中的电子或者P型沟道中的空穴称之为这里的“载流子”，相应地，N型沟道中的空穴或者P型沟道中的电子则不被称之为这里的“载流子”，因此，本申请中有效沟道1041和导电区A的极性被设置为相同，以使得两个沟道之间的载流子交互能够最终实质地贡献器件的工作电流。
导电区的形态和位置可以根据器件的应用需要而进行设置，而并不限制为图3所示出的形式。例如，图4中示出的场效应晶体管器件200中的导电区A可以是相对于图3具有更大的整体厚度和不规则的区域形状。又例如，图5中示出的场效应晶体管器件300中导电区A在沟道区域的厚度方向上并不位于同一高度。
配合参图6，在本实施方式中，将沟道区域103中与等效源区1051对应的区域称为第一区域S1，沟道区域103中与等效漏区1052对应的区域称为第二区域S2，沟道区域103中与有效沟道1041对应的区域称为第三区域S3。这里的“对应”可以理解为：在沟道区域103的厚度方向上，沟道区域103被等效源区1051、等效漏区1052和有效沟道1041的垂直投影“分割”为三个区域，从而，由等效源区1051的垂直投影分割所得的区域即为第一区域S1，由等效漏区1052的垂直投影分割所得的区域即为第二区域S2，由有效沟道1041的垂直投影分割所得的区域即为第三区域S3。
需要说明的是，本申请各实施方式中所提及的“第一区域S1”、“第二区域S2”以及“第三区域S3”都不包括器件沟道区域103用以形成上述的沟道、等效源区1051以及等效漏区1052的部分区域。
具体地，本实施方式中，在沟道区域103靠近有效沟道1041的方向上，第一区域S1中至少部分的掺杂浓度逐渐降低；和/或，第二区域S2中至少部分的掺杂浓度逐渐升高；和/或第三区域S3中至少部分的掺杂浓度逐渐降低；和/或，在源极区域101指向漏极区域102的方向上，第三区域S3中至少部分的掺杂浓度逐渐降低。
需要说明的是，在本申请各实施方式/实施例中提及的掺杂中，对于N型器件而言，其沟道区域的掺杂应当是P型；类似地，对于P型器件而言，其沟道区域的掺杂应当是N型。
继续配合参图6，本申请的各实施方式中，定义沟道区域103靠近有效沟道1041的方向为自沟道区域1041的底部沿沟道区域1041的厚度方向指向有效沟道的方向D。
以第一区域S1中至少部分的掺杂浓度逐渐降低为例，第一区域S1中的掺杂可以是在沟道区域103的厚度方向上的有“纵向掺杂深度”的改变。例如，第一区域S1中的掺杂可以是掺杂至沟道区域103厚度的四分之一处、二分之一处、四分之三处或者全深度掺杂。
配合参照图7，还是以第一区域S1中至少部分的掺杂浓度逐渐降低为例，第一区域S1中的掺杂可以是在有效沟道1041的长度方向有“横向掺杂宽度”的改变。例如，第一区域S1中的掺杂可以是掺杂于第一区域S1沿有效沟道1041长度方向上的四分之一处、二分之一处、四分之三处或者第一区域S1的全宽度掺杂。
本申请各实施方式中对于第二区域S2和第三区域S3中至少部分的掺杂可以部分或全部地参考上述对第一区域中掺杂的说明。并且，需要说明的是，本申请各实施方式/实施例对第一区域S1、第二区域S2和第三区域S3进行非均匀掺杂的说明，并非对沟道区域103中其余部分掺杂的限制性排除。例如，在只限定第一区域S1为非均匀掺杂时，并非意味着沟道区域103中的其余部分为本征的。
类似地，配合参照图8和图9，在源极区域101指向漏极区域102的方向上，第三区域S3中的至少部分的掺杂浓度逐渐降低，可以是在沟道区域103的厚度方向上有“纵向掺杂深度”的改变，或者是在有效沟道1041的长度方向有“横向掺杂宽度”的改变，在此不再赘述。
总体而言，通过沟道区域103中至少部分的不均匀掺杂，使得沟道区域103内形成引导载流子自等效源区1051向有效沟道1041运动的内建电场，和/或，引导载流子自有效沟道1041向等效漏区1052运动的内建电场。因此，在本实施方式中所提及的第一区域S1、第二区域S2以及第三区域S3中的掺杂浓度变化可以是彼此配合地实施。以下给出一些示范的实施例：
一实施例中，在沟道区域103靠近有效沟道1041的方向上，第三区域S3和第一区域S1中的掺杂浓度逐渐降低，第二区域S2中的掺杂浓度逐渐升高。本实施例中，通过第三区域S3和第一区域S1的掺杂至少提供了引导载流子自等效源区1051向有效沟道1041运动的内建电场，并且，通过第二区域S2的掺杂提供了引导载流子自有效沟道1041向等效漏区1052运动的内建电场。
一实施例中，在沟道区域103靠近有效沟道1041的方向上，第三区域S3和第一区域S1中的掺杂浓度逐渐降低，第二区域S2中均匀掺杂。本实施例中，通过第三区域S3和第一区域S1的掺杂至少提供了引导载流子自等效源区1051向有效沟道1041运动的内建电场。
一实施例中，在沟道区域103靠近有效沟道1041的方向上，第三区域S3中的掺杂浓度逐渐降低，第一区域S1和第二区域S2中均匀掺杂。本实施例中，通过第三区域S3的掺杂至少提供了引导载流子自等效源区1051向有效沟道1041运动的内建电场。
一实施例中，第三区域S3中均匀掺杂，在沟道区域103靠近有效沟道1041的方向上，第一区域S1中的掺杂浓度逐渐降低，第二区域S2中的掺杂浓度逐渐升高。本实施例中，通过第一区域S1中的掺杂至少提供了引导载流子自等效源区1051向有效沟道1041运动的内建电场、以及通过第二区域S2的掺杂提供了引导载流子自有效沟道1041向等效漏区1052运动的内建电场。
一实施例中，第三区域S3和第一区域S1中均匀掺杂，在沟道区域103靠近有效沟道1041的方向上，第二区域S2中的掺杂浓度逐渐升高。本实施例中，通过第二区域S2的掺杂至少提供了引导载流子自有效沟道1041向等效漏区1052运动的内建电场。
一实施例中，第三区域S3和第二区域S2中均匀掺杂，在沟道区域103靠近有效沟道1041的方向上，第一区域S1中的掺杂浓度逐渐降低。本实施例中，通过第一区域S1的掺杂至少提供了引导载流子自等效源区1051向有效沟道1041运动的内建电场。
一实施例中，在沟道区域103靠近有效沟道1041的方向上，第三区域S3、第二区域S2以及第一区域S1中掺杂浓度逐渐降低。在本实施例中，通过第一区域S1和第三区域S3的掺杂至少提供了引导载流子自等效源区1051向有效沟道1041运动的内建电场。
一实施例中，在沟道区域103靠近有效沟道1041的方向上，第三区域S3中的掺杂浓度逐渐降低，同时，在源极区域指向漏极区域的方向上，第三区域S3中的掺杂浓度也逐渐降低。在本实施例中，第三区域S3中的掺杂浓度在两个方向上都具有逐渐变化的趋势，并可以由第三区域S3至少提供引导载流子自等效源区1051向有效沟道1041运动、以及自有效沟道1041向等效漏区1052运动的内建电场。
在本实施方式中，第一区域S1、第二区域S2以及第三区域S3中的掺杂浓度依照线性分布、指数分布、高斯分布、余误差分布中的一种变化。并且，在一些实施例中，可以使得这些区域中的掺杂浓度具有更大的变化率，从而形成更大的上述引导载流子运动的内建电场。
以第一区域S1、第二区域S2以及第三区域S3中的掺杂浓度依照指数分布为例，可以设置其中的指数因子更大(即指数函数y＝ax中的a更大)，从而使得器件的至少部分性能得到改善。
在本实施方式中，沟道区域103中的掺杂浓度可以设置为：在邻近沟道104的界面处，不影响沟道104对应区域内载流子的迁移率，进而影响反型层的形成并劣化器件的开启特性。
示范性地，对于硅器件而言，若沟道104中的掺杂浓度为3.5E18cm-3，则沟道区域103中邻近该沟道104的界面处的掺杂浓度可以是例如3.5E12cm-3、3.5E13cm-3、5.5E14cm-3等。
以上的实施方式中，是以场效应晶体管器件同时包括等效源区和等效漏区对本申请的场效应晶体管器件进行解释，在一些实施方式中，场效应晶体管器件也可以是只包括等效源区或等效漏区。
参图10，介绍本申请场效应晶体管器件200的又一实施方式。
与上述实施方式不同的是，本实施方式中在器件开启时，沟道区域103内此时未形成等效漏区。场效应晶体管器件200通过有效沟道1041、等效源区1051连通源极区域101和漏极区域102以贡献工作电流。
在本实施方式中，相当于只通过等效源区1051的设置减弱了漏端电势对沟道区域103源端附近电势的影响，从而改善器件的短沟道效应。对应地，有效沟道1041直接连接到漏极区域102。
当器件开启时，在载流子传输中，源极区域101提供的载流子部分进入等效源区1051，并由等效源区1051远离源极区域101的一端注入有效沟道1041；流经有效沟道1041的载流子再注入回漏极区域102。也即，本实施方式中，只有导电区向有效沟道1041单向地注入载流子。
对应地，在本实施方式的沟道区域中，只存在与等效源区1051对应的第一区域S1、以及与有效沟道1041对应第三区域S3。类似地，在沟道区域103靠近有效沟道1041的方向上，第一区域S1中至少部分的掺杂浓度逐渐降低；和/或，第三区域S3中至少部分的掺杂浓度逐渐降低；和/或，在源极区域101指向漏极区域102的方向上，第三区域S3中至少部分的掺杂浓度逐渐降低。
参图11，介绍本申请场效应晶体管器件300的又一实施方式。
与上述实施方式不同的是，本实施方式中在器件开启时，沟道区域103内此时未形成等效源区。场效应晶体管器件300通过有效沟道1041、等效漏区1052连通源极区域101和漏极区域102以贡献工作电流。
在本实施方式中，相当于只通过等效漏区1052的设置减弱了漏端电势对有效沟道1041的影响，从而改善器件的短沟道效应。对应地，有效沟道1041直接连接到源极区域。
在载流子传输中，源极区域101提供的载流子进入有效沟道1041，其中的部分载流子由有效沟道1041远离源极区域101的一端注入等效漏区1052，并再注入回漏极区域102。也即，本实施方式中，只有有效沟道1041单向地向导电区注入载流子。
对应地，在本实施方式的沟道区域中，只存在与等效漏区1052对应的第二区域S2、以及与有效沟道1041对应第三区域S3。类似地，在沟道区域103靠近有效沟道1041的方向上，第二区域S2中至少部分的掺杂浓度逐渐升高；和/或，第三区域S3中至少部分的掺杂浓度逐渐降低；和/或，在源极区域101指向漏极区域102的方向上，第三区域S3中至少部分的掺杂浓度逐渐降低。
以上场效应晶体管器件200、300的实施方式中，关于第一区域S1、第二区域S2、以及第三区域S3具体的限定和掺杂方式，都可以参考场效应晶体管器件100的实施方式所述，在此不再赘述。
在上述的实施方式中，已经示出了由栅极控制形成的沟道中的一部分构成有效沟道的结构。在这样的结构中，为了进一步改善器件抑制短沟道效应的能力，可以设置沟道中有效沟道的单位长度电导小于沟道中除有效沟道外其余部分的单位长度电导。以下介绍一些相应的实施方式。
参图12，介绍本申请场效应晶体管器件400的又一实施方式。
场效应晶体管器件400包括有源层10，该有源层包括源极区域101、漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。
沟道区域上方依次设置有绝缘层30和第一栅极20，并且，有效沟道1041对应的栅绝缘层302厚度大于其余部分栅绝缘层301厚度。也即，将等效源区1051和等效漏区1052对应部分的栅绝缘层301相对减薄，这样，可以增强有效沟道1041之外其余部分沟道1042对应栅极对相应部分沟道1042的调制能力，从而使得相应部分沟道1042的电导增加。
可配合地，本实施方式中，有效沟道1041对应的栅绝缘层302的介电常数还可以设置为大于其余部分栅绝缘层301，以进一步增加有效沟道1041之外其余部分沟道1042的电导。
参图13，介绍本申请场效应晶体管器件500的又一实施方式。
场效应晶体管器件500包括有源层10，该有源层10包括源极区域101、漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。
沟道区域103上方设置有第一栅极20，并且，第一栅极20中与有效沟道1041对应部分201和其余部分202由不同材质制成，从而使得第一栅极20中有效沟道201对应部分201和剩余部分202对应形成的沟道具有不同的调制能力，而实现有效沟道1041的电导大于沟道104中除有效沟道1041外其余部分1042的电导。
在本实施方式中，如果场效应晶体管器件500为N型器件，则设置第一栅极20中与有效沟道1041对应部分201的功函数大于第一栅极20的其余部分202的功函数；对应地，如果场效应晶体管器件500为P型器件，则设置第一栅极20中与有效沟道1041对应部分201的功函数小于第一栅极20的其余部分202的功函数。
具体地，如果是N型器件，第一栅极20中与有效沟道1041对应部分201可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料；其余部分202可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料。如果是P型器件，第一栅极20中与有效沟道1041对应部分201可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料；其余部分202可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等等作为栅极材料。
以下以一些具体的实施例介绍本申请中第一导电区和第二导电区的形成方式：
实施例1
第一导电区A1和第二导电区A2由沟道区域103A在远离有效沟道1041A一侧表面掺杂引入的载流子形成。
对应地，参照图14，如果是N型硅基器件100A，可以通过在沟道区域103A远离有效沟道1041A的表面掺杂施主原子，例如磷、砷等改变界面的掺杂浓度；参照图15，如果是P型硅基器件100A，可以通过在沟道区域103A远离有效沟道1041A的表面掺杂受主原子，例如硼，改变界面的掺杂浓度。
实施例2
配合参图16和图17，场效应晶体管器件100B还包括设置于有源层10B远离有效沟道1041B一侧表面的绝缘层40B，导电区A由绝缘层40B中的注入电荷通过静电感应在沟道区域的一侧表面形成。
对应地，参图16，如果是N型器件，可以通过在该绝缘层40B中的局部注入正电荷，例如H+、空穴实现；参图17，如果是P型器件，可以通过在该绝缘层40B中的局部注入负电荷，例如F-、Cl-、电子等实现。通过这样的方式，使得绝缘层40B中形成高密度的固定电荷，并通过静电感应，在沟道区域103B临近绝缘层40B处生成导电区A的载流子。需要说明的是，这里的“局部”是指绝缘层40B中与沟道区域中对应需要形成导电区A的部分区域。
在具体的电荷注入过程中，可以将电荷注入绝缘层40B中更加临近沟道区域103B的位置，以使得沟道区域103B中形成的导电区A能够储存更多的载流子。当然，在一些其它替换的实施例中，还可以采用“双绝缘层”的结构，具体包括一设置于沟道区域103B表面的电荷俘获层、以及覆盖于电荷俘获层上的常规绝缘层，该电荷俘获层可以采用更易存储电荷的材质、或者于其中引入金属或半导体的纳米粒子，以更稳定地存储电荷，从而保证导电区中载流子的稳定可控。
实施例3
参图18，场效应晶体管器件100C包括设置在有源层10C上的半导体材料层40C，该半导体材料层40C与有源层10C组成异质结构，导电区A由分布于异质结构中的二维电子气沟道或二维空穴气沟道形成。
具体地，半导体材料层40C和有源层10C具有不同的带隙宽度，半导体材料层40C可以分为分别与源极区域101C和漏极区域102C连接的两部分，从而使得形成的二维电子气沟道不会导通源漏极区域。
当然，在一些替换的实施例中，还可以例如通过对沟道区域103C进行表面处理以形成二维电子气沟道或二维空穴气沟道，这些本领域技术人员习知的形成二维电子气沟道或二维空穴气沟道的替换实施例都应当属于本申请的保护范围之内。并且，这里所说的半导体材料层40C可以为势垒层，该势垒层可以是含有掺杂或者是本征的。
实施例4
参图19，场效应晶体管器件100D制作为至少包括两个栅极的器件。具体地，场效应晶体管器件100D包括依次设置于有源层10D一侧表面的第一栅绝缘层30D和第一栅极20D、以及依次设置于有源层10D临近导电区A一侧表面的第二栅绝缘层40D和第二栅极50D。
第二栅极50D相应地分为两部分，一部分在有源层10D上的垂直投影连接源极区域101D，另一部分在有源层10D上的垂直投影连接漏极区域102D。这样，当在这两部分第二栅极50D上施加合适的偏压时，即可在沟道区域103D中对应位置分别形成连通源极区域101D和连通漏极区域102D的导电区A。
在该实施例中，第二栅极50D上施加的偏压绝对值应当大于器件被施加的开启电压绝对值。对应地，如果是N型器件，则在第二栅极50D上施加大于第一栅极20D的正偏压；如果是P型器件，则在第二栅极50D上施加绝对值大于第一栅极20D的负偏压。
实施例5
参图20，场效应晶体管器件100E制作为与实施例4类似的至少包括两个栅极。但不同的是，本实施例中，为了使得导电区A的电导能够大于沟道104E中除有效沟道1041E外部分1042E的电导，可以通过采用不同功函数栅极材料的第一栅极20E和第二栅极50E。也即：第一栅极20E与有源层10E的功函数差、和第二栅极50E与有源层10E的功函数差不相等来实现。
对应地，如果是N型器件，第一栅极20E可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料；第二栅极50E可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料。如果是P型器件，第一栅极20E可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料；第二栅极50E可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料。
在N型器件中，还可以设置第一栅极20E与有源层10E的功函数差大于零(Φms>0V)，从而使得沟道104E为增强型沟道；同时，设置第二栅极50E与有源层10E的功函数差小于零(Φms＜0V)，使得导电区A在器件关闭状态时，也能够在其上施加的偏压作用下形成一定数量的载流子。在P型器件中，可以设置第一栅极20E与有源层的功函数差小于零(Φms＜0V)，从而使得沟道104E为增强型沟道；同时，设置第二栅极50E与有源层10E的功函数差大于零(Φms>0V)，使得导电区A在器件关闭状态时，也能够在其上施加的偏压作用下形成一定数量的载流子。
实施例6
参图21，场效应晶体管器件100F制作为与实施例4类似的至少包括两个栅极20F、50F。但不同的是，本实施例中，为了使得导电区A的电导能够大于沟道104F中除有效沟道1041F外部分1042F的电导，可以设置第二栅绝缘层40F的单位面积电容大于第一栅绝缘层30F的单位面积电容。
具体地，可以通过调控第一栅绝缘层30F和第二栅绝缘层40F的介电常数，或者第一栅绝缘层30F和第二栅绝缘层40F的厚度来实现。
例如，在第一栅绝缘层30F和第二栅绝缘层40F厚度相等时，可以只考虑栅绝缘层的介电常数因素，设置第二栅绝缘层40F的介电常数高于的第一栅绝缘层30F的介电常数即可。示范性地，第一栅绝缘层30F可以采用二氧化硅，第二栅绝缘层40F可以采用高介电常数的介质如二氧化铪、氧化铝等。
又例如，在第一栅绝缘层30F和第二栅绝缘层40F材质相同时，可以只考虑栅绝缘层厚度因素，设置第二栅绝缘层40F的厚度小于第一栅绝缘层30F的厚度。
在具体的器件应用中，上述实施例4至6中的第二栅极还可以是直接浮置或接地，避免过多的器件连接端增加器件应用的复杂度。
并且，以上各实施例中形成导电区的方式还可以是彼此结合地进行应用，以达到更佳的实施效果。
上述各实施方式/实施例介绍的场效应晶体管器件可以是平面结构器件，也可以是垂直结构器件。以下将以一种SOI器件(TFT器件)为例，示范性地说明本申请的方案在应用于SOI器件时的具体设置。
实施例7
参图22，为平面型顶栅结构TFT器件100G，并包括透光绝缘衬底40G、以及依次设置于衬底40G上有源层10G、栅介质层30G、以及栅极20G。有源层10G两侧分别掺杂形成源极区域101G和漏极区域102G，并分别外接源电极和漏电极；沟道区域103G位于源极区域101G和漏极区域102G之间。
衬底40G上通过离子注入等方式，在源极区域101G和漏极区域102G两侧分别形成正电荷区域60G。正电荷区域60G与栅极20G在沟道区域103G的垂直投影之间具有交叠部分，相对应的，该交叠部分的正电荷区域可以在沟道区域103G中形成分别与源极区域101G和漏极区域102G连接的二维电子气70G，这里的二维电子气70G也即构成了导电区，载流子阻隔区80G形成在与源极区域101G和漏极区域102G连接的二维电子气70G之间。
当器件开启时，栅极20G下方形成沟道，沟道中垂直投影位于导电区之间的部分构成实际的有效沟道。
实施例8
参图23，为平面型底栅结构TFT器件100H，并包括透光绝缘衬底40H、以及依次设置于衬底40H上的栅极20H、栅介质层30H、以及有源层10H。本实施例中，有源层10H两侧分别设置有上层金属源电极501H和金属漏电极502H，有源层10H可以采用非晶IGZO金属氧化物半导体层，源电极501H和漏电极502H与有源层10H之间形成欧姆接触。源电极501H、漏电极502H下方的部分有源层也即分别构成源极区域、漏极区域，沟道区域则位于源极区域和漏极区域之间。
通过在器件上层覆盖的钝化层中离子注入分别连接源电极501H和漏电极502H的正电荷区域60H。正电荷区域60H与栅极20H在沟道区域的垂直投影之间具有交叠部分，相对应的，该交叠部分的正电荷区域可以在沟道区域中形成分别与源极区域和漏极区域连接的二维电子气70H，这里的二维电子气70H也即构成了导电区，载流子阻隔区80H形成在与源极区域和漏极区域连接的二维电子气70H之间。
当器件开启时，栅极20H上方形成沟道，沟道中垂直投影位于导电区70H之间的部分构成实际的有效沟道。
实施例9
参图24，为垂直结构SOI器件100I，并包括衬底60I、依次设置于衬底60I上的埋绝缘层50I和有源层10I、设置在有源层10I一侧的栅绝缘层30I、栅极20I。在远离衬底60I的方向上，源极区域101I和漏极区域102I分别位于有源层10I的下方和上方。沟道区域103I中形成有源极区域101I连通的等效源区1051I、以及与漏极区域102I连通的等效漏区1052I。
当在器件的栅极20I施加偏压使器件开启时，栅极20I控制在器件的沟道区域103I中形成连接源极区域101I和漏极区域102I的沟道104I，但是，沟道104I中只有与等效源区1051I、等效漏区1052I在沟道区域103I上垂直投影之间不交叠的部分才构成用于器件开启时传输工作电流的有效沟道1041I，也即沟道104I中的剩余部分1042I并不用于传输器件开启时的工作电流。
在上述的各实施方式/实施例中，器件中的源极区域和漏极区域可以为常见的重掺杂半导体源漏，也可以是金属-半导体结构的肖特基金属源漏；栅极可以是常见的金属-绝缘层-半导体MOS结构栅极，也可以是金属半导体结构的肖特基结栅极；有源层可以是单一半导体材料构成，也可以是包括沿其厚度方向或者平面延伸方向变化的至少两种半导体材料以形成复合沟道。
并且，等效源区和等效漏区可以是自发形成的，也可以是通过相应结构的栅极控制形成。
总体而言，在上述的实施例中，有效沟道、等效源区和/或等效漏区在沟道区域上叠加的垂直投影连通源极区域和漏极区域，从而保证有效沟道与等效源区和/或等效漏区的载流子能够至少在厚度方向上发生单向或者双向的注入，并构建源极区域到漏极区域的载流子通路。当然，参照图25，本申请并不排除在一些特别的实施例中，如果有效沟道、等效源区以及等效漏区在沟道区域103J上叠加的垂直投影并未能够连通器件100J的源极区域101J和漏极区域102J，而是具有一个“适当的间隔”，该间隔并未能完全切断载流子自等效源区1051J流向有效沟道1041J、以及自有效沟道1041J流向等效漏区1052J的通路，载流子在有效沟道1041J、等效源区1051J、等效漏区1052J之间的注入方向与沟道区域103J厚度方向呈一夹角，这样的实施方式也应当属于本申请的保护范围之内。
以下为应用本申请上述实施方式/实施例的SOI器件进行Silvaco TCAD仿真验证的结果。其中，将在沟道区域靠近有效沟道的方向掺杂浓度逐渐降低称为“正向掺杂”，在沟道区域靠近有效沟道的方向掺杂浓度逐渐升高称为“反向掺杂”。
仿真例1
在仿真例1中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，其中，本申请SOI器件在整个沟道区域中进行正向掺杂，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取1.5、2、3)。作为对比的为与本申请SOI器件具有类似结构的SOI器件，且区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)不具有上述掺杂浓度的变化(均匀掺杂uniform)。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图26，为本申请SOI器件与对比SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件相对对比SOI器件的短沟道效应抑制能力变强，并且指数因子越大，亚阈值摆幅越小，对短沟道效应抑制能力越强。
参图27，为本申请SOI器件与对比SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件的指数因子越大，对饱和电压Vdsat和饱和电流Idsat会有一定的改善，同时会损失kink电压和输出阻抗Ro。
仿真例2
在仿真例2中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，其中，本申请SOI器件在整个沟道区域中进行正向掺杂，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取2)。掺杂的深度分别为沟道区域厚度方向上的0.25倍、0.5倍、0.75倍以及全深度掺杂。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图28，为本申请SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件在掺杂深度达到沟道区域厚度的0.5倍以上后，亚阈值摆幅接近，也即掺杂深度在大于等于0.5倍的沟道区域厚度时，本申请SOI器件可以有更佳的对短沟道效应的抑制能力。
参图29，为本申请SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件在掺杂深度小于沟道区域厚度0.5倍时，饱和电压Vdsat和饱和电流Idsat几乎无损失，但kink电压有明显的损失。
仿真例3
在仿真例3中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，其中，本申请SOI器件分别在整个沟道区域中进行正向掺杂(FC.for)、第一区域中进行正向掺杂(Les.for)、第二区域中进行正向掺杂(Led.for)、第三区域中进行正向掺杂(Leff.for)，掺杂深度为整个沟道区域厚度，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取2)。作为对比的为与本申请SOI器件具有类似结构的SOI器件，且区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)不具有上述掺杂浓度的变化(均匀掺杂uniform)。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图30，为本申请SOI器件与对比SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件中在整个沟道进行掺杂以及在第三区域进行正向掺杂时，对短沟道效应的抑制能力最强。
参图31，为本申请SOI器件与对比SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件中在整个沟道进行掺杂时，可以改善饱和电压Vdsat和饱和电流Idsat，且获得较大的kink电压和输出阻抗Ro。
仿真例4
在仿真例4中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，其中，本申请SOI器件分别在等效源区远离源极区域一端附近的第一区域和第三区域中(掺杂区域覆盖等效源区远离源极区域的一端)进行正向掺杂(for)和反向掺杂(rev)，掺杂深度为沟道区域厚度的0.75倍，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取2)。作为对比的为与本申请SOI器件具有类似结构的SOI器件，且区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)不具有上述掺杂浓度的变化(均匀掺杂uniform)。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图32，为本申请SOI器件与对比SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件中在等效源区远离源极区域一端附近的第一区域和第三区域进行正向掺杂时，对短沟道效应的抑制能力最强；而在相应区域的反向掺杂，相对于正向掺杂和均匀掺杂，均未能提升器件短沟道效应的抑制能力。
参图33，分别为本申请SOI器件与对比SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件中在等效源区远离源极区域一端附近的第一区域和第三区域进行正向掺杂时，可以在几乎不损失饱和电压Vdsat、饱和电流Idsat和输出阻抗Ro的同时，获得较大的kink电压；而在相应区域的反向掺杂则会损失较大的饱和电压Vdsat和饱和电流Idsat。
仿真例5
在仿真例5中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，其中，本申请SOI器件分别：①第三区域中有效沟道长度方向上邻近漏极区域的1/2深度进行正向掺杂和第二区域中进行反向掺杂(left65.for_right65.rev)、②第二区域中进行反向掺杂(left100.for_right30.rev)、③第二区域中有效沟道长度方向上邻近漏极区域的2/3深度进行反向掺杂(left110.for_right20.rev)，掺杂深度为沟道区域厚度的0.75倍，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取2)。作为对比的为与本申请SOI器件具有类似结构的SOI器件，且区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)不具有上述掺杂浓度的变化(均匀掺杂uniform)。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图34，为本申请SOI器件与对比SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件中在上述掺杂②和③时，对短沟道效应的抑制能力最强。
参图35，为本申请SOI器件与对比SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件中同样是在上述掺杂②和③时，可以在相较于均匀掺杂几乎不损失饱和电压Vdsat、饱和电流Idsat的情况下，获得较大的kink电压和输出阻抗Ro。
仿真例6
在仿真例6中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，其中，本申请SOI器件分别：①第一区域和第三区域反向掺杂且第二区域正向掺杂(leftrev_ledfor)、②第一区域和第三区域正向掺杂且第二区域反向掺杂(leftfor_ledrev)、③第一区域、第二区域和第三区域全部正向掺杂(FC.for)，掺杂①和②的掺杂深度为沟道区域厚度的0.75倍，掺杂③的掺杂深度为整个沟道区域厚度，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取2)。作为对比的为与本申请SOI器件具有类似结构的SOI器件，且区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)不具有上述掺杂浓度的变化(均匀掺杂uniform)。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图36，为本申请SOI器件与对比SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件中在上述掺杂②和③时，相对均匀掺杂具有更好的亚阈值摆幅，体现了较好的短沟道效应抑制能力的提升；而在上述掺杂①时，则相对均匀掺杂的亚阈值摆幅更差。
参图37，为本申请SOI器件与对比SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件中同样是在上述掺杂②和③时，可以在相较于均匀掺杂改善饱和电压Vdsat、饱和电流Idsat的情况下，获得较大的kink电压和输出阻抗Ro，且掺杂②相对掺杂③的改善更为显著；而在上述掺杂①时，虽然可以相对均匀掺杂一定程度改善饱和电压Vdsat、饱和电流Idsat，但损失了较大的kink电压和输出阻抗Ro。
仿真例7
在仿真例7中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”，本申请SOI器件分为：①在源极区域指向漏极区域的方向上，于第三区域中的掺杂浓度逐渐降低(Hor.linear.dec)，②在源极区域指向漏极区域的方向上，于第三区域中的掺杂浓度逐渐升高(Hor.linear.inc)，且掺杂浓度依照指数分布(指数函数y＝ax中的指数因子a选取2)。作为对比的为与本申请SOI器件具有类似结构的SOI器件，且区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)不具有上述掺杂浓度的变化(均匀掺杂uniform)。
仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm-3，沟道掺杂为P型，掺杂浓度为1E17cm-3，沟道长度Lg为130nm，有效沟道长度Leff为70nm，等效源区Les和等效漏区Led长度都为30nm，，有源层厚度为50nm，栅绝缘层厚度为5nm，形成等效源区和等效漏区的界面处固定电荷面密度为1E14cm-2。
参图38，为本申请SOI器件与对比SOI器件在漏端电压Vd为2V时的转移特性对比图。可以看出，本申请SOI器件在上述掺杂①和②时，均对短沟道效应的抑制能力有提升，且掺杂①时抑制能力更强。
参图39，为本申请SOI器件与对比SOI器件在栅端电压Vg为2.5V时的输出特性对比图。可以看出，本申请SOI器件在上述掺杂①和②时，会相较于均匀掺杂损失饱和电压Vdsat、饱和电流Idsat，但可以获得较大的kink电压。同时，掺杂①相对于掺杂②的kink电压和输出阻抗Ro更高。
应当理解的是，尽管术语第一、第二等在本文中可以被用于描述各种元件或结构，但是这些被描述对象不应受到这些术语的限制。这些术语仅用于将这些描述对象彼此区分开。例如，第一沟道可以被称为第二沟道，并且类似地第二沟道也可以被称为第一沟道，这并不背离本申请的保护范围。
并且，在不同的实施方式中可能使用相同的标号或标记，但这并不代表结构或者功能上的联系，而仅仅是为了描述的方便。
本发明使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本发明使用的与空间相关的描述语。
当元件或层被称为在另一部件或层“上”、与另一部件或层“连接”时，其可以直接在该另一部件或层上、连接到该另一部件或层，或者可以存在中间元件或层。相反，当部件被称为“直接在另一部件或层上”、“直接连接在另一部件或层上”时，不能存在中间部件或层。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种非均匀掺杂场效应晶体管器件，包括有源层，其特征在于，所述有源层包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域；
当器件开启时，所述沟道区域内形成有有效沟道、以及至少在所述沟道区域的厚度方向上远离所述有效沟道的等效源区和/或等效漏区，所述场效应晶体管器件通过所述有效沟道、等效源区以及等效漏区连通所述源极区域和漏极区域以贡献工作电流；
其中，在所述沟道区域靠近所述有效沟道的方向上：
第一区域中至少部分的掺杂浓度逐渐降低；和/或，
第二区域中至少部分的掺杂浓度逐渐升高；和/或，
第三区域中至少部分的掺杂浓度逐渐降低；和/或，
在所述源极区域指向漏极区域的方向上：
所述第三区域中至少部分的掺杂浓度逐渐降低；
所述第一区域为所述沟道区域中与等效源区对应的区域，所述第二区域为所述沟道区域中与等效漏区对应的区域，所述第三区域为所述沟道区域中与有效沟道对应的区域。
2.根据权利要求1所述的非均匀掺杂场效应晶体管器件，其特征在于，在所述沟道区域靠近所述有效沟道的方向上：
所述第三区域和第一区域中的掺杂浓度逐渐降低，所述第二区域中的掺杂浓度逐渐升高；或，
所述第三区域和第一区域中的掺杂浓度逐渐降低，所述第二区域中均匀掺杂；或，
所述第三区域中的掺杂浓度逐渐降低，所述第一区域和第二区域中均匀掺杂；或，
所述第三区域、第一区域以及第二区域中的掺杂浓度逐渐降低；或，
所述第三区域中均匀掺杂，所述第一区域中的掺杂浓度逐渐降低，所述第二区域中的掺杂浓度逐渐升高；或，
所述第三区域和第一区域中均匀掺杂，所述第二区域中的掺杂浓度逐渐升高；或，
所述第三区域和第二区域中均匀掺杂，所述第一区域中的掺杂浓度逐渐降低。
3.根据权利要求1所述的非均匀掺杂场效应晶体管器件，其特征在于，所述第一区域、第二区域以及第三区域中的掺杂浓度依照线性分布、指数分布、高斯分布、余误差分布中的一种变化。
4.根据权利要求1所述的非均匀掺杂场效应晶体管器件，其特征在于，所述沟道区域中形成有不连通所述源极区域和漏极区域的导电区；其中，
当所述导电区与所述源极区域连通时，所述导电区构成所述等效源区；和/或，
当所述导电区与所述漏极区域连通时，所述导电区构成所述等效漏区。
5.根据权利要求4所述的非均匀掺杂场效应晶体管器件，其特征在于，包括设置于所述有源层一侧表面上的第一栅极，所述第一栅极和所述导电区在所述沟道区域上的垂直投影有交叠；其中，所述第一栅极可控制所述沟道区域并于其中形成沟道，所述沟道中与所述导电区在所述沟道区域上垂直投影之间不交叠的部分构成所述有效沟道。
6.根据权利要求5所述的场效应晶体管器件，其特征在于，当器件开启时，所述导电区的电导大于所述沟道中除有效沟道外其余部分的电导，以使所述导电区和有效沟道的至少其中之一可向其中另一注入载流子；
优选地，所述导电区的电导至少大于所述沟道中除有效沟道外其余部分电导的三倍；
和/或，所述场效应晶体管器件为平面结构器件或垂直结构器件。
7.根据权利要求5所述的非均匀掺杂场效应晶体管器件，其特征在于，当器件开启时，所述沟道中有效沟道的单位长度电导小于所述沟道中除有效沟道外其余部分的单位长度电导。
8.根据权利要求5所述的非均匀掺杂场效应晶体管器件，其特征在于，当所述场效应晶体管器件为N型器件时，所述第一栅极中与有效沟道对应部分的功函数大于所述第一栅极的其余部分的功函数；
当所述场效应晶体管器件为P型器件时，所述第一栅极中与所述有效沟道对应部分的功函数小于所述第一栅极的其余部分的功函数；和/或，
所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的厚度大于其余部分栅绝缘层的厚度；和/或，
所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的介电常数大于其余部分栅绝缘层的介电常数。
9.根据权利要求4至8任一项所述的非均匀掺杂场效应晶体管器件，其特征在于，还包括设置于所述有源层临近导电区一侧表面的第二栅极，所述第二栅极可控制所述沟道区域中形成所述导电区；和/或，
所述导电区由所述沟道区域在远离所述有效沟道一侧表面掺杂引入的载流子形成；和/或，
还包括设置于所述有源层远离所述有效沟道一侧表面的绝缘层，所述导电区由所述绝缘层中的注入电荷通过静电感应在所述沟道区域临近绝缘层处生成的载流子构成；和/或，
还包括设置于所述有源层远离所述有效沟道一侧表面的半导体材料层，所述有源层与所述半导体材料层形成异质结构，所述导电区由分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成；和/或，
所述导电区由对所述沟道区域远离所述有效沟道的一侧表面进行表面处理形成的二维电子气沟道或二维空穴气沟道构成。
10.一种非均匀掺杂场效应晶体管器件，包括有源层，其特征在于，所述有源层包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域；
当器件开启时，所述沟道区域内形成有有效沟道、以及至少在所述沟道区域的厚度方向上远离所述有效沟道的等效源区和/或等效漏区，所述场效应晶体管器件通过所述有效沟道、等效源区以及等效漏区连通所述源极区域和漏极区域以贡献工作电流；
其中，所述沟道区域中的至少部分区域不均匀掺杂，以使所述沟道区域内形成引导载流子自所述等效源区向有效沟道运动的内建电场，和/或，引导载流子自所述有效沟道向等效漏区运动的内建电场。
CN202210887594.7A 2022-07-26 2022-07-26 非均匀掺杂场效应晶体管器件 Pending CN116825820A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210887594.7A CN116825820A (zh) 2022-07-26 2022-07-26 非均匀掺杂场效应晶体管器件
PCT/CN2022/127848 WO2024021336A1 (zh) 2022-07-26 2022-10-27 非均匀掺杂场效应晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210887594.7A CN116825820A (zh) 2022-07-26 2022-07-26 非均匀掺杂场效应晶体管器件

Publications (1)

Publication Number Publication Date
CN116825820A true CN116825820A (zh) 2023-09-29

Family

ID=88120881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210887594.7A Pending CN116825820A (zh) 2022-07-26 2022-07-26 非均匀掺杂场效应晶体管器件

Country Status (2)

Country Link
CN (1) CN116825820A (zh)
WO (1) WO2024021336A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348387B1 (en) * 2000-07-10 2002-02-19 Advanced Micro Devices, Inc. Field effect transistor with electrically induced drain and source extensions
US6538284B1 (en) * 2001-02-02 2003-03-25 Advanced Micro Devices, Inc. SOI device with body recombination region, and method
US8487378B2 (en) * 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
CN103151391B (zh) * 2013-03-18 2015-08-12 北京大学 垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法
CN104103692A (zh) * 2014-07-14 2014-10-15 南京邮电大学 一种峰值掺杂结合对称线性掺杂结构的碳纳米场效应管
GB2572442A (en) * 2018-03-29 2019-10-02 Cambridge Entpr Ltd Power semiconductor device with a double gate structure
CN113363323B (zh) * 2020-03-05 2023-08-18 苏州大学 单栅场效应晶体管器件及调控其驱动电流的方法
CN114823860A (zh) * 2021-01-27 2022-07-29 苏州大学 场效应晶体管器件及改善其短沟道效应和输出特性的方法
CN114744037A (zh) * 2022-02-28 2022-07-12 无锡先瞳半导体科技有限公司 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法

Also Published As

Publication number Publication date
WO2024021336A1 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
JP5334351B2 (ja) 改善された性能および信頼性を有する金属酸化物半導体デバイス
US4819043A (en) MOSFET with reduced short channel effect
US8319283B2 (en) Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US6927453B2 (en) Metal-oxide-semiconductor device including a buried lightly-doped drain region
CN103296079B (zh) 常关闭型化合物半导体隧道晶体管
US8865549B2 (en) Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US9159803B2 (en) Semiconductor device with HCI protection region
KR102458310B1 (ko) 집적회로 소자
US20100155858A1 (en) Asymmetric extension device
JPS6152593B2 (zh)
WO2022160923A1 (zh) 场效应晶体管器件及改善其短沟道效应和输出特性的方法
US20220359750A1 (en) Transistor structure and manufacturing method of the same
US6465845B1 (en) Smart power device and method for fabricating the same
US9209286B2 (en) Semiconductor device
US6180502B1 (en) Self-aligned process for making asymmetric MOSFET using spacer gate technique
US20090065863A1 (en) Lateral double diffused metal oxide semiconductor device
US11658239B2 (en) Semiconductor device and fabrication method thereof
US20170229540A1 (en) Non-volatile memory device having reduced drain and read disturbances
US20090057784A1 (en) Extension tailored device
CN116825820A (zh) 非均匀掺杂场效应晶体管器件
CN116825819A (zh) 场效应晶体管器件
CN117525109A (zh) 具有阻隔区的场效应晶体管器件
US20210074851A1 (en) High voltage device and manufacturing method thereof
US9082847B2 (en) Trench MISFET
US10811532B2 (en) High voltage device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination