CN114823860A - 场效应晶体管器件及改善其短沟道效应和输出特性的方法 - Google Patents

场效应晶体管器件及改善其短沟道效应和输出特性的方法 Download PDF

Info

Publication number
CN114823860A
CN114823860A CN202110110414.XA CN202110110414A CN114823860A CN 114823860 A CN114823860 A CN 114823860A CN 202110110414 A CN202110110414 A CN 202110110414A CN 114823860 A CN114823860 A CN 114823860A
Authority
CN
China
Prior art keywords
channel
region
drain
source
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110110414.XA
Other languages
English (en)
Inventor
王明湘
陈乐凯
张冬利
王槐生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou University
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN202110110414.XA priority Critical patent/CN114823860A/zh
Priority to PCT/CN2021/134782 priority patent/WO2022160923A1/zh
Priority to US17/997,200 priority patent/US20230223466A1/en
Publication of CN114823860A publication Critical patent/CN114823860A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种场效应晶体管器件及利用其改善短沟道效应和输出特性的方法，其中该场效应晶体管器件包括有源层，该有源层包括源极区域、漏极区域以及位于源极区域和漏极区域之间的沟道区域；当器件开启时，沟道区域内形成有有效沟道以及远离有效沟道的等效源极和/或等效漏极，该场效应晶体管器件通过有效沟道、以及等效源极和/或等效漏极连通源极区域和漏极区域以形成工作电流。

Description

场效应晶体管器件及改善其短沟道效应和输出特性的方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种场效应晶体管器件及改 善其短沟道效应和输出特性的方法。
背景技术
随着集成电路技术的发展，场效应晶体管的栅长(对应沟道长度)在不 断缩小，目前基于亚微米甚至10纳米以下栅长器件的VLSI芯片已经量产。 对于这类小尺寸器件，如何应对其短沟道效应是器件技术的重要挑战。短沟 道效应使得小尺寸器件的阈值电压和亚阈值特性全面劣化，具体表现为器件 阈值电压不再是常数，而是随沟道长度的减小而降低，并随器件漏端电压的 增加而降低；器件转移特性的亚阈值区斜率也同时劣化。
目前改善场效应晶体管器件短沟道效应的方法主要包括鳍式场效应晶体 管FinFET，绝缘层上硅SOI、轻掺杂漏(LDD)结构和金属源漏肖特基势垒 晶体管(SB MOSFET)等。①FinFET的沟道区为3D鳍型薄片，栅极是三 面围栅结构，两个侧栅增强了栅极对沟道的控制，有效地抑制了短沟道效应， 该方案中器件制备工艺较平面型器件复杂得多，目前22nm以下技术节点的 芯片较多采用FinFET方案。②SOI技术，在硅沟道层和背衬底之间引入埋 氧化层，在沟道层很薄全耗尽的条件下，可以有效抑制源漏之间的泄漏电流， 该方案的难点在于SOI硅片的成本非常高，目前基于SOI方案的10纳米级 技术节点的芯片也已经量产。③轻掺杂漏LDD设置于漏端沟道附近而远离 沟道的源漏区域仍然是重掺杂，该轻掺杂区形成的漏端PN结减小了漏端电 压对于沟道的影响，是亚微米级短沟道器件的主流技术方案，该方案中器件 的开态电流和场效应迁移率受到LDD影响均有一定程度的下降。④肖特基 势垒晶体管的工作电流为金属源极与半导体沟道间肖特基势垒的隧穿电流， 对短沟道效应不敏感，该方案工艺难度比较大，势垒材料的选择有限而且很 难兼顾对于器件关态电流的抑制。
另一方面，短沟道器件的输出特性曲线上出现的kink效应也受到很多关 注。器件工作于饱和工作状态时，较高的漏极电压使得器件漏端耗尽并形成 高电场区，载流子在此容易发生碰撞离化效应，并与MOS器件寄生的双极 型晶体管耦合放大，使漏极电流随漏极电压增大而迅速增加，形成所谓的kink 电流，器件的输出特性曲线大幅度翘曲，严重影响正常的输出特性。
常用的改善kink效应的方法主要包括增加器件沟道长度和轻掺杂漏 (LDD)结构。增加沟道长度可以减小漏端碰撞离化产生的载流子对于源端 的影响，削弱寄生晶体管效应并缓解kink效应。但是沟道长度增加会相应的 降低器件的输出电流。LDD结构可以降低漏端耗尽区内的峰值电场强度，减 弱载流子碰撞离化效应，从而抑制kink效应，但是LDD结构会引入额外的 寄生电阻，降低器件的场效应迁移率和开态电流。
发明内容
有鉴于此，本发明的目的在于提供一种场效应晶体管器件及改善其短沟 道效应和输出特性的方法。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种场效应晶体管器件，包括有源层，所述有源层包括源极区域、漏极 区域以及位于所述源极区域和漏极区域之间的沟道区域；
当器件开启时，所述沟道区域内形成有有效沟道以及远离所述有效沟道 的等效源极和/或等效漏极，所述场效应晶体管器件通过所述有效沟道、以及 等效源极和/或等效漏极连通所述源极区域和漏极区域以形成工作电流。
一实施例中，所述沟道区域中形成有不连通所述源极区域和漏极区域的 导电区；其中，
当所述导电区与所述源极区域连通时，所述导电区构成所述等效源极； 和/或，
当所述导电区与所述漏极区域连通时，所述导电区构成所述等效漏极。
一实施例中，包括设置于所述有源层一侧表面上的第一栅极，所述第一 栅极和所述导电区在所述沟道区域上的垂直投影有交叠；其中，所述第一栅 极可控制所述沟道区域并于其中形成沟道，所述沟道中与所述导电区在所述 沟道区域上垂直投影之间不交叠的部分构成所述有效沟道；和/或，
所述导电区与所述有效沟道在所述沟道区域的厚度方向上有间隔。
一实施例中，当器件开启时，所述导电区的电导大于所述沟道中除有效 沟道外其余部分的电导，以使所述导电区和有效沟道的至少其中之一可向其 中另一注入载流子；优选地，所述导电区的电导至少大于所述沟道中除有效 沟道外其余部分电导的三倍；
和/或，所述场效应晶体管器件为平面结构器件或垂直结构器件。
一实施例中，当器件开启时，所述沟道中有效沟道的单位长度电导大于 所述沟道中除有效沟道外其余部分的单位长度电导；优选地，
所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝 缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的厚度小于其余部分 栅绝缘层的厚度；和/或，
所述栅绝缘层中与所述有效沟道对应部分和其余部分栅绝缘层由不同功 函数的材质制成；和/或，
所述第一栅极中与所述有效沟道对应的部分和第一栅极的其余部分由不 同功函数的材质制成；优选地，
当器件开启时，所述沟道中有效沟道的单位长度电导至少大于所述沟道 中除有效沟道外其余部分的单位长度电导的三倍。
一实施例中，还包括设置于所述有源层临近导电区一侧表面的第二栅极， 所述第二栅极可控制所述沟道区域中形成所述导电区。
一实施例中，所述导电区由所述沟道区域在远离所述有效沟道一侧表面 掺杂引入的载流子形成。
一实施例中，还包括设置于所述有源层远离所述有效沟道一侧表面的绝 缘层，所述导电区由所述绝缘层中的注入电荷通过静电感应在所述沟道区域 临近绝缘层处生成的载流子构成。
一实施例中，还包括设置于所述有源层远离所述有效沟道一侧表面的半 导体材料层，所述有源层与所述半导体材料层形成异质结构，所述导电区由 分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成；和/或，
所述导电区由对所述沟道区域远离所述有效沟道的一侧表面进行表面处 理形成的二维电子气沟道或二维空穴气沟道构成。
一实施例中，所述源极区域和漏极区域为掺杂半导体或肖特基金属源漏； 和/或，
所述场效应晶体管器件的栅极为金属-绝缘层-半导体MOS结构栅极或 者肖特基结栅极；和/或，
所述有源层包括沿其厚度方向或者平面延伸方向变化的至少两种半导体 材料。
本申请还提供一种改善场效应晶体管器件短沟道效应和输出特性的方 法，所述方法包括在器件的沟道区域设置远离器件有效沟道的等效源极和/ 或等效漏极，以使器件开启时，所述有效沟道通过所述等效源极和/或等效漏 极连通器件的源极区域和漏极区域以形成工作电流。
本申请的实施方式中，通过将器件设置成在开启时，能够于沟道区域中 形成有效沟道、以及远离有效沟道的等效源极和等效漏极，从而连通源极区 域和漏极区域以形成工作电流；这样，与漏极(源极)区域连通的等效漏极 (源极)在结构上远离有效沟道，可以减小漏端电压对有效沟道的影响；并 减小了器件饱和工作时漏端耗尽区内的峰值电场，从而抑制了器件的短沟道 效应，并改善了器件的输出特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员 来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施方式场效应晶体管器件在开启状态时形成等效源极、 等效漏极、和有效沟道的状态示意图；
图2为本发明一实施方式场效应晶体管器件在开启状态时的结构示意 图；
图3为本发明一实施方式场效应晶体管器件形成导电区的状态示意图；
图4至图8是本发明各实施方式场效应晶体管器件的结构示意图
图9至图16是本发明各实施例中制作导电区的原理示意图；
图17至图19为应用本发明方案的SOI器件的结构示意图；
图20是本发明一实施方式场效应晶体管器件有效沟道和导电区在沟道 区域上的垂直投影之间具有间隔的结构示意图；
图21至图22至是应用本发明方案的SOI器件与普通SOI器件的转移特 性对比图；
图23至图24是应用本发明方案的SOI器件与普通SOI器件的输出特性 对比图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合 本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描 述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施 例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前 提下所获得的所有其他实施例，都应当属于本发明保护的范围。
参图1，介绍本申请场效应晶体管器件100的一具体实施方式。在本实 施方式中，该场效应晶体管器件100包括有源层10，该有源层10包括源极 区域101、漏极区域102、以及沟道区域103。
源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103 位于该源极区域101和漏极区域102之间。配合图1示出的器件开启时的示 意图，场效应晶体管的沟道区域103内此时形成有有效沟道1041以及远离该 有效沟道1041的等效源极1051和等效漏极1052，场效应晶体管器件100通 过该有效沟道1041、等效源极1051、和等效漏极1052连通源极区域101和 漏极区域102以形成工作电流。
本申请中提及的有效沟道1041与等效源极1051、等效漏极1052之间的 “远离”可以是指在沟道区域103厚度方向上具有间隔，又或是在沟道区域 103的厚度方向以及在沟道区域103的垂直投影之间都具有间隔。
在一个典型的场效应晶体管器件100中，有源区中的源极区域101用于 提供器件开启时的载流子，而漏极区域102用于收集源极区域101提供的载 流子。对应的，在本申请中，所提到的等效源极1051是指将源极区域101 提供的载流子直接注入有效沟道1041的结构，而等效漏极1052是指从有效 沟道1041直接接收载流子并注入漏极区域102的结构。
配合参照图2，本申请中提到的“有效沟道1041”是指器件在开启时， 贡献主要载流子通路的沟道。以本实施方式为例，有源层10的一侧表面可以 设置有第一栅极20，并且第一栅极20在有源层10上的垂直投影与源极区域 101、漏极区域102之间没有间隔。因此，在对第一栅极20施加栅极偏压以 使器件开启时，第一栅极20下方可以被控制形成有一沟道104，并且该沟道 104从结构角度对应连接至源极区域101和漏极区域102。但是从功能角度而 言，该沟道中只有与等效源极1051、等效漏极1052在沟道区域103上垂直 投影之间不交叠的部分才用于传输工作电流，也因此只有这部分的沟道才会 被称之为这里的“有效沟道1041”。
等效源极1051和等效漏极1052的设置相当于缩短了沟道中可以导通工 作电流部分的长度，也即有效沟道1041与源极区域101和漏极区域102之间 产生了间隔。并且，与漏极区域102连通的等效漏极1052在结构上远离有效 沟道1041，减小了漏端电势对有效沟道1041的影响，而与源极区域101连 通的等效源极1051在结构上远离有效沟道1041，同样减小了漏端电势对有 效沟道1041的影响，以改善器件的短沟道效应。
配合参照图3，在等效源极1051和等效漏极1052的具体制备中，可以 通过在沟道区域103形成不连通源极区域101和漏极区域102的导电区A， 当导电区A与源极区域101连通时，这部分导电区A即构成等效源极1051； 当导电区A与漏极区域102连通时，这部分导电区A即构成等效漏极1052。
当器件开启时，导电区A的电导被设置为大于沟道104中除有效沟道 1041外其余部分1042的电导，以使得导电区A和有效沟道1041之间可以互 相注入载流子。这样，源极区域101的载流子会被电导更大的等效源极1051 所吸引，而不会直接注入沟道104中与源极区域101直接连接的其余部分 1042；同样，在有效沟道1041中传输的载流子也会被等效漏极1052所吸引， 而不会继续经沟道104中的其余部分1042传输。在本实施方式工作电流的形 成中，源极区域101提供的载流子进入等效源极1051，并由等效源极1051 远离源极区域101的一端注入有效沟道1041；流经有效沟道1041的载流子 又会在临近等效漏极1052的一端注入等效漏极1052，最终注入漏极区域102。
为了实现这里的等效源极1051、等效漏极1052、以及有效沟道1041之 间的载流子注入设置，导电区A的电导可以被设置为至少大于沟道104中除 有效沟道1041外其余部分1042电导的三倍。并且，由于载流子在上述的“注 入”过程中，会在沟道区域103的厚度方向上流过，因此，本实施方式中导 电区A和有效沟道1041在沟道区域103厚度方向上的间隔根据不同器件的 具体设计可以设置为1nm～10μm、或更优选的3nm～1μm、或更优选的 5nm～100nm，以保证载流子的正常注入和器件的性能。
需要说明的是，本申请中所提及的“载流子”是指在相应极性沟道/导电 区A中能够自由移动的电荷微粒，通常地，我们将N型沟道中的电子或者P 型沟道中的空穴称之为这里的“载流子”，相应地，N型沟道中的空穴或者 P型沟道中的电子则不被称之为这里的“载流子”，因此，本申请中有效沟 道1041和导电区A的极性被设置为相同，以使得两个沟道之间的载流子交 互能够最终实质地贡献器件的工作电流。
参图4，介绍本申请场效应晶体管器件200的又一实施方式。
与上述实施方式不同的是，本实施方式中在器件开启时，沟道区域103 内此时未形成等效漏极。场效应晶体管器件200通过有效沟道1041、等效源 极1051连通源极区域101和漏极区域102以形成工作电流。
在本实施方式中，相当于只通过等效源极1051的设置减弱了漏端电势对 沟道区域103源端附近电势的影响，从而改善器件的短沟道效应。对应地， 有效沟道1041直接连接到漏极区域102。
在载流子传输中，源极区域101提供的载流子进入等效源极1051，并由 等效源极1051远离源极区域101的一端注入有效沟道1041；流经有效沟道1 041的载流子再注入回漏极区域102。也即，本实施方式中，只有导电区向有 效沟道1041单向地注入载流子。
参图5，介绍本申请场效应晶体管器件300的又一实施方式。
与上述实施方式不同的是，本实施方式中在器件开启时，沟道区域103 内此时未形成等效源极。场效应晶体管器件300通过有效沟道1041、等效漏 极1052连通源极区域101和漏极区域102以形成工作电流。
在本实施方式中，相当于只通过等效漏极1052的设置减弱了漏端电势对 有效沟道1041的影响，从而改善器件的短沟道效应。对应地，有效沟道104 1直接连接到源极区域。
在载流子传输中，源极区域101提供的载流子进入有效沟道1041，并由 有效沟道1041远离源极区域101的一端注入等效漏极1052，并再注入回漏 极区域102。也即，本实施方式中，只有有效沟道1041单向地向导电区注入 载流子。
在上述的实施方式中，已经示出了由栅极控制形成的沟道中的一部分构 成有效沟道的结构。在这样的结构中，为了进一步改善器件的短沟道效应， 可以设置沟道中有效沟道的单位长度电导大于沟道中除有效沟道外其余部分 的单位长度电导。以下介绍一些相应的实施方式。
参图6，介绍本申请场效应晶体管器件400的又一实施方式。
场效应晶体管器件400包括有源层10，该有源层包括源极区域101、漏 极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源 层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。
沟道区域上方依次设置有绝缘层30和第一栅极20，并且，有效沟道10 4对应的栅绝缘层1041厚度小于其余部分栅绝缘层1042厚度。也即，将等 效源极1051和等效漏极1052对应部分的栅绝缘层1042加厚，这样，可以减 弱有效沟道1041之外其余部分沟道1042对应栅极对相应部分沟道1042的调 制能力，从而使得相应部分沟道1042的单位长度电导增加。
可配合地，还可以通过调整绝缘层与有效沟道对应部分和其余部分绝缘 层的材质(功函数)不同，以使沟道中有效沟道的单位长度电导大于其余部 分的单位长度电导。
参图7，介绍本申请场效应晶体管器件500的又一实施方式。
场效应晶体管器件500包括有源层10，该有源层10包括源极区域101、 漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有 源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。
沟道区域103上方设置有第一栅极20，并且，第一栅极20中与有效沟 道1041对应部分201和其余部分202由不同材质制成，从而使得第一栅极2 0中有效沟道201对应部分201和剩余部分202对对应形成的沟道具有不同 的调制能力，而实现有效沟道1041的单位长度电导大于沟道104中除有效沟 道1041外其余部分1042的单位长度电导。
具体地，如果是N型器件，第一栅极20中与有效沟道1041对应部分2 01可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅， 或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaS iN等作为栅极材料；其余部分202可以采用较大功函数的金属如金、铂，或 P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等等作为栅极材料。如果是P型器件，第一栅极20中与有效沟 道1041对应部分201可以采用较大功函数的金属如金、铂，或P型掺杂(P +)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、Mo N等作为栅极材料；其余部分202可以采用较小功函数的金属如铝、铪、钛， 或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf， WN，HfN，TiN，TaN，TaSiN等作为栅极材料。
参图8，在一些替换的实施方式中，还可以只在等效源极1051和等效漏 极1052之间部分的沟道区域一侧表面设置第一栅极20。这样，即使在第一 栅极20上施加可以使得器件开启的偏压时，第一栅极20下方也不会形成从 结构上连接源极区域和漏极区域的沟道(如图8所示，第一栅极20此时控制 形成的沟道1041并不连接源极区域101和漏极区域102)。也即第一栅极2 0控制在沟道区域103中形成的沟道1041都为上述的“有效沟道”。
在以上的实施方式中，当器件开启时，沟道中有效沟道的单位长度电导 可以优选地设置为至少大于沟道中除有效沟道外其余部分的单位长度电导的 三倍。
以下以一些具体的实施例介绍本申请中导电区的形成方式：
实施例1
导电区A由沟道区域103A在远离有效沟道1041A一侧表面掺杂引入的 载流子形成。
对应地，参照图9，如果是N型硅基器件100A，可以通过在沟道区域1 03A远离有效沟道1041A的表面掺杂施主原子，例如磷、砷等改变界面的掺 杂浓度；参照图10，如果是P型硅基器件100A，可以通过在沟道区域103A 远离有效沟道1041A的表面掺杂受主原子，例如硼，改变界面的掺杂浓度。
实施例2
配合参图11和图12，场效应晶体管器件100B还包括设置于有源层10 B远离有效沟道1041B一侧表面的绝缘层40B，导电区A由绝缘层40B中的 注入电荷通过静电感应在沟道区域的一侧表面形成。
对应地，参图11，如果是N型器件，可以通过在该绝缘层40B中的局部 注入正电荷，例如H+、空穴实现；参图12，如果是P型器件，可以通过在该 绝缘层40B中的局部注入负电荷，例如F-、Cl-、电子等实现。通过这样的方 式，使得绝缘层40B中形成高密度的固定电荷，并通过静电感应，在沟道区 域103B临近绝缘层40B处生成导电区A的载流子。需要说明的是，这里的“局 部”是指绝缘层40B中与沟道区域中对应需要形成导电区A的部分区域。
在具体的电荷注入过程中，优选地将电荷注入绝缘层40B中更加临近沟 道区域103B的位置，以使得沟道区域103B中形成的导电区A能够储存更 多的载流子。当然，在一些其它替换的实施例中，还可以采用“双绝缘层” 的结构，具体包括一设置于沟道区域103B表面的电荷俘获层、以及覆盖于 电荷俘获层上的常规绝缘层，该电荷俘获层可以采用更易存储电荷的材质、 或者于其中引入金属或半导体的纳米粒子，以更稳定地存储电荷，从而保证 导电区中载流子的稳定可控。
实施例3
参图13，场效应晶体管器件100C包括设置在有源层10C上的半导体材 料层40C，该半导体材料层40C与有源层10C组成异质结构，导电区A由分 布于异质结构中的二维电子气沟道或二维空穴气沟道形成。
具体地，半导体材料层40C和有源层10C具有不同的带隙宽度，半导体 材料层40C可以分为分别与源极区域101C和漏极区域102C连接的两部分， 从而使得形成的二维电子气沟道不会导通源漏极区域。
当然，在一些替换的实施例中，还可以例如通过对沟道区域103C进行 表面处理以形成二维电子气沟道或二维空穴气沟道，这些本领域技术人员习 知的形成二维电子气沟道或二维空穴气沟道的替换实施例都应当属于本申请 的保护范围之内。并且，这里所说的半导体材料层40C可以为势垒层，该势 垒层可以是含有掺杂或者是本征的。
实施例4
参图14，场效应晶体管器件100D制作为至少包括两个栅极的器件。具 体地，场效应晶体管器件100D包括依次设置于有源层10D一侧表面的第一 栅绝缘层30D和第一栅极20D、以及依次设置于有源层10D临近导电区A 一侧表面的第二栅绝缘层40D和第二栅极50D。
第二栅极50D相应地分为两部分，一部分在有源层10D上的垂直投影连 接源极区域101D，另一部分在有源层10D上的垂直投影连接漏极区域102D。 这样，当在这两部分第二栅极50D上施加合适的偏压时，即可在沟道区域1 03D中对应位置分别形成连通源极区域101D的导电区A和连通漏极区域10 2D的导电区A。
在该实施例中，第二栅极50D上施加的偏压绝对值应当大于器件被施加 的开启电压绝对值。对应地，如果是N型器件，则在第二栅极50D上施加大 于第一栅极20D的正偏压；如果是P型器件，则在第二栅极50D上施加绝对 值大于第一栅极20D的负偏压。
实施例5
参图15，场效应晶体管器件100E制作为与实施例4类似的至少包括两 个栅极。但不同的是，本实施例中，为了使得导电区A的电导能够大于沟道 104E中除有效沟道1041E外部分1042E的电导，可以通过采用不同功函数 栅极材料的第一栅极20E和第二栅极50E。也即：第一栅极20E与有源层1 0E的功函数差、和第二栅极50E与有源层10E的功函数差不相等来实现。
对应地，如果是N型器件，第一栅极20E可以采用较大功函数的金属如 金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的 ITO、RuO2、WN、MoN等作为栅极材料；第二栅极50E可以采用较小功函 数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得 的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料。如 果是P型器件，第一栅极20E可以采用较小功函数的金属如铝、铪、钛，或 N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料；第二栅极50E可以采用较大功函 数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较 大功函数的ITO、RuO2、WN、MoN等等作为栅极材料。
优选地，在N型器件中，可以设置第一栅极20E与有源层10E的功函数 差大于零(Φms>0V)，从而使得沟道104E为增强型沟道；同时，设置第 二栅极50E与有源层10E的功函数差小于零(Φms＜0V)，使得导电区A 在器件关闭状态时，也能够在其上施加的偏压作用下形成一定数量的载流子。 在P型器件中，可以设置第一栅极20E与有源层的功函数差小于零(Φms ＜0V)，从而使得沟道104E为增强型沟道；同时，设置第二栅极50E与有 源层10E的功函数差大于零(Φms>0V)，使得导电区A在器件关闭状态时， 也能够在其上施加的偏压作用下形成一定数量的载流子。
实施例6
参图16，场效应晶体管器件100F制作为与实施例4类似的至少包括两 个栅极20F、50F。但不同的是，本实施例中，为了使得导电区A的电导能 够大于沟道104F中除有效沟道1041F外部分1042F的电导，可以设置第二 栅绝缘层40F的单位面积电容大于第一栅绝缘层30F的单位面积电容。
具体地，可以通过调控第一栅绝缘层30F和第二栅绝缘层40F的介电常 数，或者第第一栅绝缘层30F和第二栅绝缘层40F的厚度来实现。
例如，在第一栅绝缘层30F和第二栅绝缘层40F厚度相等时，可以只考 虑栅绝缘层的介电常数因素，设置第二栅绝缘层40F的介电常数高于的第一 栅绝缘层30F的介电常数即可。示范性地，第一栅绝缘层30F可以采用二氧 化硅，第二栅绝缘层40F可以采用高介电常数的介质如二氧化铪、氧化铝等。
又例如，在第一栅绝缘层30F和第二栅绝缘层40F材质相同时，可以只 考虑栅绝缘层厚度因素，设置第二栅绝缘层40F的厚度小于第一栅绝缘层3 0F的厚度。
在具体的器件应用中，上述实施例4至6中的第二栅极还可以是直接浮 置或接地，避免过多的器件连接端增加器件应用的复杂度。
并且，以上各实施例中形成导电区的方式还可以是彼此结合地进行应用， 以达到更佳的实施效果。
上述各实施方式/实施例介绍的场效应晶体管器件可以是平面结构器件， 也可以是垂直结构器件。以下将以一种SOI器件(TFT器件)为例，示范性 地说明本申请的方案在应用于SOI器件时的具体设置。
实施例7
参图17，为平面型顶栅结构TFT器件100G，并包括透光绝缘衬底40G、 以及依次设置于衬底40G上有源层10G、栅介质层30G、以及栅极20G。有 源层10G两侧分别掺杂形成源极区域101G和漏极区域102G，并分别外接源 电极和漏电极；沟道区域103G位于源极区域101G和漏极区域102G之间。
衬底40G上通过离子注入等方式，在源极区域101G和漏极区域102G 两侧分别形成正电荷区域60G。正电荷区域60G与栅极20G在沟道区域103 G的垂直投影之间具有交叠部分，相对应的，该交叠部分的正电荷区域可以 在沟道区域103G中形成分别与源极区域101G和漏极区域102G连接的二维 电子气70G，这里的二维电子气70G也即构成了导电区。
当器件开启时，栅极20G下方形成沟道，沟道中垂直投影位于导电区之 间的部分构成实际的有效沟道。
实施例8
参图18，为平面型底栅结构TFT器件100H，并包括透光绝缘衬底40H、 以及依次设置于衬底40H上的栅极20H、栅介质层30H、以及有源层10H。 本实施例中，有源层10H两侧分别设置有上层金属源电极501H和金属漏电 极502H，有源层10H可以采用非晶IGZO金属氧化物半导体层，源电极501H 和漏电极502H与有源层10H之间形成欧姆接触。源电极501H、漏电极502H 下方的部分有源层也即分别构成源极区域、漏极区域，沟道区域则位于源极 区域和漏极区域之间。
通过在器件上层覆盖的钝化层中离子注入分别连接源电极501H和漏电 极502H的正电荷区域60H。正电荷区域60H与栅极20H在沟道区域的垂直 投影之间具有交叠部分，相对应的，该交叠部分的正电荷区域可以在沟道区 域中形成分别与源极区域和漏极区域连接的二维电子气70H，这里的二维电 子气70H也即构成了导电区。
当器件开启时，栅极20H上方形成沟道，沟道中垂直投影位于导电区7 0H之间的部分构成实际的有效沟道。
实施例9
参图19，为垂直结构SOI器件100I，并包括衬底60I、依次设置于衬底 60I上的埋绝缘层50I和有源层10I、设置在有源层10I一侧的栅绝缘层30I、 栅极20I。在远离衬底60I的方向上，源极区域101I和漏极区域102I分别位 于有源层10I的下方和上方。沟道区域103I中形成有源极区域101I连通的 等效源极1051I、以及与漏极区域102I连通的等效漏极1052I。
当在器件的栅极20I施加偏压使器件开启时，栅极20I控制在器件的沟 道区域103I中形成连接源极区域101I和漏极区域102I的沟道104I，但是， 沟道104I中只有与等效源极1051I、等效漏极1052I在沟道区域103I上垂直 投影之间不交叠的部分才构成用于器件开启时传输工作电流的有效沟道104 1I，也即沟道104I中的剩余部分1042I并不用于传输器件开启时的工作电流。
在上述的各实施方式/实施例中，器件中的源极区域和漏极区域可以为常 见的重掺杂半导体源漏，也可以是金属-半导体结构的肖特基金属源漏；栅极 可以是常见的金属-绝缘层-半导体MOS结构栅极，也可以是金属半导体结构 的肖特基结栅极；有源层可以是单一半导体材料构成，也可以是包括沿其厚 度方向或者平面延伸方向变化的至少两种半导体材料以形成复合沟道。
并且，等效源极和等效漏极可以是自发形成的，也可以是通过相应结构 的栅极控制形成。
总体而言，在上述的实施例中，有效沟道、等效源极和/或等效漏极在沟 道区域上叠加的垂直投影连通源极区域和漏极区域，从而保证有效沟道与等 效源极和/或等效漏极的载流子能够至少在厚度方向上发生单向或者双向的 注入，并构建源极区域到漏极区域的载流子通路。当然，参照图20，本申请 并不排除在一些特别的实施例中，如果有效沟道、等效源极和/或等效漏极在 沟道区域103J上叠加的垂直投影并未能够连通器件100J的源极区域101J和 漏极区域102J，而是具有一个“适当的间隔”，该间隔并未能完全切断载流子自等效源极1051J流向有效沟道1041J、以及自有效沟道1041J流向等效漏 极1052J的通路，载流子在有效沟道1041J、等效源极1051J、等效漏极105 2J之间的注入方向与沟道区域103J厚度方向呈一夹角，这样的实施方式也 应当属于本申请的保护范围之内。
本申请还提供一种改善场效应晶体管器件短沟道效应和输出特性的方法 的具体实施方式。在本实施方式中，该方法包括在器件的沟道区域设置远离 器件有效沟道的等效源极和/或等效漏极，以使器件开启时，有效沟道通过所 述等效源极和/或等效漏极连通器件的源极区域和漏极区域以形成工作电流。
由于这里的改善短沟道效应和输出特性的方法与上述场效应晶体管器件 的结构实施方式实质上相对应，因此其可以部分或者全部地借鉴上述结构实 施方式中的内容，在此不再赘述。
以下为应用本申请上述实施方式/实施例的SOI器件进行仿真验证的结 果。在仿真中，将只设置等效源极、只设置等效漏极、和同时设置等效源极 和等效漏极的器件分别称为等效源器件、等效漏器件和等效源漏器件。在仿 真例中，上述器件的比较对象为常规SOI器件，其沟道长度和本发明器件的 有效沟道长度相同，沟道材料和栅极等相关参数均保持一致。
仿真例1
仿真软件：Silvaco TCAD；
仿真中器件结构示意图如图21所示，具体参数如下：
①沟道区域材料均为Si，厚度0.05μm；
②沟道区P型掺杂浓度为1E17cm-3；
③栅绝缘层材料均为SiO2，厚度17nm；
④常规SOI器件，沟道长度L＝0.1μm；
⑤发明器件的表观栅长Lg＝0.2μm；
⑥发明器件的有效沟道长度Leff＝0.1μm；
⑦等效源器件，等效源极长度0.1μm；
⑧等效漏器件，等效源极长度0.1μm；
⑨等效源漏器件，等效源极和等效漏极长度均为0.05μm；
⑩源极、漏极区域N型掺杂浓度为1E20cm-3；
Figure BDA0002918969710000171
形成等效源漏的沟道背界面处固定正电荷面密度为1E14cm-2；
Figure BDA0002918969710000172
漏端电压Vd＝2V或0.1V；
参图21和图22，为本发明器件与常规SOI器件的转移特性对比图。从 图21中可以看出，在Vd＝2V时，常规SOI器件亚阈值摆幅SS为479mV/dec。 与之相比，等效漏器件(SS＝291mV/dec)和等效源器件(SS＝308mV/dec) 的亚阈值摆幅均显著减小，而等效源漏器件(SS＝245mV/dec)亚阈值摆幅的 改善尤为显著。比较图21和图22可以发现，常规SOI器件由于短沟道效应， Vd＝2V时器件阈值电压显著减小(Vd＝2V时阈值电压-0.36V相比于Vd＝0.1V 时阈值电压0.17V减小了0.53V)，与之相比，本发明器件阈值电压的变化 小得多(等效漏、等效源和等效源漏器件的阈值电压减小量分别仅为0.18V、 0.14V和0.04V)。与此同时，本发明器件的场效应迁移率和常规SOI器件相 比，仅有轻微下降(Vd＝2V时等效漏、等效源和等效源漏器件的迁移率分别 为常规SOI器件迁移率的99.7％、94.9％和96.1％)。因此，本申请提供的 各实施方式/实施例，能够在几乎不牺牲器件性能条件下有效改善器件的短沟 道效应。
参图23和图24，为本发明器件与常规SOI器件的输出特性对比图。从 图中可以看出，无论在Vg＝2V还是4V时，本发明器件的输出特性曲线都更 为平坦，工作范围更宽。输出特性中对应于KINK电流显著发生的Vd值为 Vkink，Vkink越大，则器件漏端耗尽区内的载流子碰撞离化效应越微弱，器件 越难以发生kink电流效应。以Vg＝4V为例(图24)，常规SOI器件的 Vkink＝0.60V,而等效漏、等效源和等效源漏器件的Vkink分别为1.10V,0.99V和1.26V，说明本发明器件能够有效减小器件工作时的载流子碰撞离化效应，抑 制KINK电流，改善器件的输出特性。同时，从图23和24观察，本发明器 件的输出电流与常规SOI器件相当，没有任何下降。
本申请通过上述实施方式，具有以下有益的技术效果：
1)通过将器件设置成在开启时，能够于沟道区域中形成有效沟道、以及 远离有效沟道的等效源极和等效漏极，从而连通源极区域和漏极区域以形成 工作电流；这样，与漏极(源极)区域连通的等效漏极(源极)在结构上远 离有效沟道，可以减小漏端电压对有效沟道的影响，从而改善了器件的短沟 道效应。
2)本发明器件通过等效源极和等效漏极的设置，降低了器件在饱和工作 状态下沟道漏端耗尽区中的峰值电场，大幅度减小器件漏端耗尽区的载流子 碰撞离化效应，抑制了器件输出特性的kink电流，改善器件的输出特性。同 时，本发明器件可以抑制器件的热载流子退化效应，提高器件的可靠性。
应当理解的是，尽管术语第一、第二等在本文中可以被用于描述各种元 件或结构，但是这些被描述对象不应受到这些术语的限制。这些术语仅用于 将这些描述对象彼此区分开。例如，第一沟道可以被称为第二沟道，并且类 似地第二沟道也可以被称为第一沟道，这并不背离本申请的保护范围。
并且，在不同的实施方式中可能使用相同的标号或标记，但这并不代表 结构或者功能上的联系，而仅仅是为了描述的方便。
本发明使用的例如“上”、“上方”、“下”、“下方”等表示空间相 对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征 相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在 使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备 翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其 他单元或特征“上方”。因此，示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解 释本发明使用的与空间相关的描述语。
当元件或层被称为在另一部件或层“上”、与另一部件或层“连接”时， 其可以直接在该另一部件或层上、连接到该另一部件或层，或者可以存在中 间元件或层。相反，当部件被称为“直接在另一部件或层上”、“直接连接 在另一部件或层上”时，不能存在中间部件或层。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节， 而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实 现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且 是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨 在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。 不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施 例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见， 本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以 经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (11)

1.一种场效应晶体管器件，包括有源层，其特征在于，所述有源层包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域；
当器件开启时，所述沟道区域内形成有有效沟道以及远离所述有效沟道的等效源极和/或等效漏极，所述场效应晶体管器件通过所述有效沟道、以及等效源极和/或等效漏极连通所述源极区域和漏极区域以形成工作电流。
2.根据权利要求1所述的场效应晶体管器件，其特征在于，所述沟道区域中形成有不连通所述源极区域和漏极区域的导电区；其中，
当所述导电区与所述源极区域连通时，所述导电区构成所述等效源极；和/或，
当所述导电区与所述漏极区域连通时，所述导电区构成所述等效漏极。
3.根据权利要求2所述的场效应晶体管器件，其特征在于，包括设置于所述有源层一侧表面上的第一栅极，所述第一栅极和所述导电区在所述沟道区域上的垂直投影有交叠；其中，所述第一栅极可控制所述沟道区域并于其中形成沟道，所述沟道中与所述导电区在所述沟道区域上垂直投影之间不交叠的部分构成所述有效沟道；和/或，
所述导电区与所述有效沟道在所述沟道区域的厚度方向上有间隔。
4.根据权利要求3所述的场效应晶体管器件，其特征在于，当器件开启时，所述导电区的电导大于所述沟道中除有效沟道外其余部分的电导，以使所述导电区和有效沟道的至少其中之一可向其中另一注入载流子；优选地，所述导电区的电导至少大于所述沟道中除有效沟道外其余部分电导的三倍；
和/或，所述场效应晶体管器件为平面结构器件或垂直结构器件。
5.根据权利要求3所述的场效应晶体管器件，其特征在于，当器件开启时，所述沟道中有效沟道的单位长度电导大于所述沟道中除有效沟道外其余部分的单位长度电导；优选地，
所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的厚度小于其余部分栅绝缘层的厚度；和/或，
所述栅绝缘层中与所述有效沟道对应部分和其余部分栅绝缘层由不同材质制成；和/或，
所述第一栅极中与所述有效沟道对应的部分和第一栅极的其余部分由不同功函数的材质制成；优选地，
当器件开启时，所述沟道中有效沟道的单位长度电导至少大于所述沟道中除有效沟道外其余部分的单位长度电导的三倍。
6.根据权利要求2至5任一项所述的场效应晶体管器件，其特征在于，还包括设置于所述有源层临近导电区一侧表面的第二栅极，所述第二栅极可控制所述沟道区域中形成所述导电区。
7.根据权利要求2至5任一项所述的场效应晶体管器件，其特征在于，所述导电区由所述沟道区域在远离所述有效沟道一侧表面掺杂引入的载流子形成。
8.根据权利要求2至5任一项所述的场效应晶体管器件，其特征在于，还包括设置于所述有源层远离所述有效沟道一侧表面的绝缘层，所述导电区由所述绝缘层中的注入电荷通过静电感应在所述沟道区域临近绝缘层处生成的载流子构成。
9.根据权利要求2至5任一项所述的场效应晶体管器件，其特征在于，还包括设置于所述有源层远离所述有效沟道一侧表面的半导体材料层，所述有源层与所述半导体材料层形成异质结构，所述导电区由分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成；和/或，
所述导电区由对所述沟道区域远离所述有效沟道的一侧表面进行表面处理形成的二维电子气沟道或二维空穴气沟道构成。
10.根据权利要求1至5任一项所述的场效应晶体管器件，其特征在于，所述源极区域和漏极区域为掺杂半导体或肖特基金属源漏；和/或，
所述场效应晶体管器件的栅极为金属-绝缘层-半导体MOS结构栅极或者肖特基结栅极；和/或，
所述有源层包括沿其厚度方向或者平面延伸方向变化的至少两种半导体材料。
11.一种改善场效应晶体管器件短沟道效应和输出特性的方法，其特征在于，所述方法包括在器件的沟道区域设置远离器件有效沟道的等效源极和/或等效漏极，以使器件开启时，所述有效沟道通过所述等效源极和/或等效漏极连通器件的源极区域和漏极区域以形成工作电流。
CN202110110414.XA 2021-01-27 2021-01-27 场效应晶体管器件及改善其短沟道效应和输出特性的方法 Pending CN114823860A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110110414.XA CN114823860A (zh) 2021-01-27 2021-01-27 场效应晶体管器件及改善其短沟道效应和输出特性的方法
PCT/CN2021/134782 WO2022160923A1 (zh) 2021-01-27 2021-12-01 场效应晶体管器件及改善其短沟道效应和输出特性的方法
US17/997,200 US20230223466A1 (en) 2021-01-27 2021-12-01 Field Effect Transistor Device, and Method for Improving Short-Channel Effect and Output Characteristic Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110110414.XA CN114823860A (zh) 2021-01-27 2021-01-27 场效应晶体管器件及改善其短沟道效应和输出特性的方法

Publications (1)

Publication Number Publication Date
CN114823860A true CN114823860A (zh) 2022-07-29

Family

ID=82525299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110110414.XA Pending CN114823860A (zh) 2021-01-27 2021-01-27 场效应晶体管器件及改善其短沟道效应和输出特性的方法

Country Status (3)

Country Link
US (1) US20230223466A1 (zh)
CN (1) CN114823860A (zh)
WO (1) WO2022160923A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021336A1 (zh) * 2022-07-26 2024-02-01 苏州大学 非均匀掺杂场效应晶体管器件
WO2024087189A1 (zh) * 2022-10-28 2024-05-02 苏州大学 抗辐照场效应晶体管器件及其在抗辐照环境的应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348387B1 (en) * 2000-07-10 2002-02-19 Advanced Micro Devices, Inc. Field effect transistor with electrically induced drain and source extensions
CN103985635B (zh) * 2013-02-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种mos晶体管的制备方法
CN103730514B (zh) * 2014-01-23 2019-07-19 苏州大学 薄膜晶体管
CN110010681A (zh) * 2019-01-24 2019-07-12 南京邮电大学 非对称峰值掺杂的二硫化钼隧穿场效应管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021336A1 (zh) * 2022-07-26 2024-02-01 苏州大学 非均匀掺杂场效应晶体管器件
WO2024087189A1 (zh) * 2022-10-28 2024-05-02 苏州大学 抗辐照场效应晶体管器件及其在抗辐照环境的应用

Also Published As

Publication number Publication date
WO2022160923A1 (zh) 2022-08-04
US20230223466A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
Burenkov et al. Corner effect in double and triple gate FinFETs
US5675172A (en) Metal-insulator-semiconductor device having reduced threshold voltage and high mobility for high speed/low-voltage operation
US5185280A (en) Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
US6642579B2 (en) Method of reducing the extrinsic body resistance in a silicon-on-insulator body contacted MOSFET
JPH0426790B2 (zh)
US20120241722A1 (en) Field effect transistor
WO2022160923A1 (zh) 场效应晶体管器件及改善其短沟道效应和输出特性的方法
US20150048313A1 (en) Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof
US8937354B2 (en) PD SOI device with a body contact structure
US10763800B2 (en) Semiconductor device and manufacturing method thereof
US20150364582A1 (en) Semiconductor device
Wu et al. A novel hetero-junction Tunnel-FET using Semiconducting silicide–Silicon contact and its scalability
KR100282426B1 (ko) 스마트 파워 소자 및 그의 제조 방법
Low et al. Device physics and design of a L-shaped germanium source tunneling transistor
US20160035889A1 (en) Strip-shaped gate tunneling field effect transistor using composite mechanism and fabrication method thereof
US11239358B2 (en) Semiconductor structure with isolation structures in doped region and fabrication method thereof
WO2024021338A1 (zh) 等效源漏区优化的场效应晶体管器件
WO2024021337A1 (zh) 具有阻隔区的场效应晶体管器件
WO2024021336A1 (zh) 非均匀掺杂场效应晶体管器件
KR102131902B1 (ko) 터널링 전계효과 트랜지스터 및 이의 제조방법
CN111354792B (zh) Ldmos器件及其形成方法、半导体器件的形成方法
Park et al. A novel design of quasi-lightly doped drain poly-Si thin-film transistors for suppression of kink and gate-induced drain leakage current
US20150069504A1 (en) Semiconductor device
US10811532B2 (en) High voltage device and manufacturing method thereof
CN110718463A (zh) 隧穿场效应晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination