CN116819805B - 一种基于碳化硅载流子的光调制器制备方法及光调制器 - Google Patents

一种基于碳化硅载流子的光调制器制备方法及光调制器 Download PDF

Info

Publication number
CN116819805B
CN116819805B CN202310736866.8A CN202310736866A CN116819805B CN 116819805 B CN116819805 B CN 116819805B CN 202310736866 A CN202310736866 A CN 202310736866A CN 116819805 B CN116819805 B CN 116819805B
Authority
CN
China
Prior art keywords
silicon carbide
type
substrate
region
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310736866.8A
Other languages
English (en)
Other versions
CN116819805A (zh
Inventor
伊艾伦
欧欣
蔡佳辰
王成立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310736866.8A priority Critical patent/CN116819805B/zh
Publication of CN116819805A publication Critical patent/CN116819805A/zh
Application granted granted Critical
Publication of CN116819805B publication Critical patent/CN116819805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/0151Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index
    • G02F1/0152Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index using free carrier effects, e.g. plasma effect

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体技术领域,特别涉及一种基于碳化硅载流子的光调制器制备方法及光调制器。通过基于碳化硅衬底进行同质外延得到N型低掺杂碳化硅薄膜层,后续对N型低掺杂碳化硅薄膜层再进行N型不同浓度的掺杂以及P型掺杂,以形成能够实现载流子色散效应的掺杂层,然后通过先与第一支撑衬底键合,以去除碳化硅衬底,再与第二支撑衬底键合,并去除第一支撑衬底,从而得到能够避免光在N型低掺杂碳化硅薄膜层向衬底泄露的高效和高速的光调制器。

Description

一种基于碳化硅载流子的光调制器制备方法及光调制器
技术领域
本发明涉及半导体技术领域,特别涉及一种基于碳化硅载流子的光调制器制备方法及光调制器。
背景技术
光调制器作为重要的集成光学器件之一,是一种可以基于各种不同形式的光电效应、声光效应、磁光效应、弗朗兹-凯尔迪什(Franz-Keldysh)效应、量子阱斯塔克(Stark)效应、载流子色散效应等来调控光的器件。碳化硅具有高折射率和宽间隙等特性,使得其成为了一种理想的光学材料。
相关技术中,当采用碳化硅材料来制备光学器件时,一般是在碳化硅衬底上同质外延碳化硅薄膜来制备得到光学器件,从而能够制备得到单晶均匀性好的碳化硅薄膜,该碳化硅薄膜具有较优异的光学特性,但是上述碳化硅/碳化硅结构的光学器件会使得光在碳化硅薄膜中传输的过程中容易向碳化硅衬底泄露,造成光损耗,从而使得该种光学器件的性能下降,且同时由于碳化硅光电效应弱,使得将该种光学器件作为光调制器时存在低效和低速的缺点。
发明内容
为解决上述技术问题,本申请于一方面公开了一种基于碳化硅载流子的光调制器制备方法,其包括:
提供一碳化硅衬底;
在碳化硅衬底上同质外延形成N型低掺杂碳化硅薄膜层;
对N型低掺杂碳化硅薄膜层的中部进行第一N型掺杂形成重掺杂区域;重掺杂区域的厚度小于或者等于N型低掺杂碳化硅薄膜层的厚度;
在重掺杂区域的第一区域上进行第二N型掺杂,形成N型区域;以及在重掺杂区域的第二区域上进行P型掺杂,形成P型区域;N型区域与P型区域存在预设间隔;N型区域的离子掺杂浓度大于重掺杂区域的离子掺杂浓度;
提供第一支撑衬底和第二支撑衬底;
去除第一支撑衬底与N型低掺杂碳化硅薄膜层键合后的结构中的碳化硅衬底,得到第一键合结构;
将第一键合结构中的N型低掺杂碳化硅薄膜层与第二支撑衬底进行键合,得到第二键合结构;
去除第二键合结构中的第一支撑衬底;
在N型区域和P型区域上分别制备一个金属电极。
于一种可行的实施方式中,同质外延形成形成N型低掺杂碳化硅薄膜层的离子掺杂浓度包括1×1013个/平方厘米~1×1015个/平方厘米,掺杂离子为氮和磷中的至少一种。
于一种可行的实施方式中,第一N型掺杂和第二N型掺杂的方式包括离子注入;
第一N型掺杂和第二N型掺杂所注入的离子为氮和磷中的至少一种;
第一N型掺杂的离子注入浓度包括1×1013个/平方厘米~1×1015个/平方厘米;
第二N型掺杂的离子注入浓度包括1×1017个/平方厘米~1×1018个/平方厘米。
于一种可行的实施方式中,重掺杂区域的厚度大于或者等于500纳米;
N型区域的厚度包括10~400纳米;N型区域的长度包括1~5000纳米。
于一种可行的实施方式中,P型掺杂的方式包括离子注入;
P型掺杂的离子注入浓度包括1×1017个/平方厘米~1×1018个/平方厘米;
P型区域的厚度包括10~400纳米;P型区域的长度包括1~5000纳米。
于一种可行的实施方式中,在重掺杂区域的第二区域上进行P型掺杂,形成P型区域之后,方法还包括:
在N型低掺杂碳化硅薄膜层上制备保护层;
对N型低掺杂碳化硅薄膜层进行退火处理;保护层的熔点大于退火处理的温度。
于一种可行的实施方式中,提供一碳化硅衬底,包括:
提供碳化硅单晶衬底和第三支撑衬底;
由注入面向碳化硅单晶衬底进行离子注入,以在碳化硅单晶衬底内形成缺陷层;
将碳化硅单晶衬底的靠近缺陷层的表面与第三支撑衬底进行键合,得到第三键合结构;
沿缺陷层对第三键合结构中的碳化硅单晶衬底进行退火剥离处理,得到碳化硅衬底;碳化硅衬底由层叠的第三支撑衬底和碳化硅单晶薄膜层构成。
于一种可行的实施方式中,第三支撑衬底为多晶碳化硅衬底、混合晶型碳化硅衬底和其他非单晶碳化硅衬底中的至少一种。
于一种可行的实施方式中,第一支撑衬底的材料包括硅/氧化硅、氧化硅、氧化铝、蓝宝石中的至少一种;
第二支撑衬底的材料包括硅/氧化硅、氧化硅、氧化铝、蓝宝石中的至少一种。
本申请于另一方面还公开了一种光调制器,该光调制器是基于上述的方法制备得到的。
采用上述技术方案,本申请提供的基于碳化硅载流子的光调制器制备方法具有如下有益效果:
首先基于碳化硅衬底进行同质外延得到N型低掺杂碳化硅薄膜层,后续对N型低掺杂碳化硅薄膜层再进行N型不同浓度的掺杂以及P型掺杂,以形成能够实现载流子色散效应的掺杂层,然后通过先与第一支撑衬底键合,以去除碳化硅衬底,再与第二支撑衬底键合,并去除第一支撑衬底,从而得到能够避免光在N型低掺杂碳化硅薄膜层向衬底泄露的高效和高速的光调制器。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种基于碳化硅载流子的光调制器制备方法的流程示意图;
图2是本申请实施例提供的一种基于碳化硅载流子的光调制器制备方法的过程示意图;
图3是本申请实施例提供的一种制备碳化硅衬底的过程示意图。
以下对附图作补充说明:
1-碳化硅衬底;11-碳化硅单晶衬底;12-第三支撑衬底;13-缺陷层;14-第三键合结构;15-碳化硅单晶薄膜层;16-剩余碳化硅单晶薄膜层;2-N型低掺杂碳化硅薄膜层;21-重掺杂区域;22-N型区域;23-P型区域;3-第一支撑衬底;4-第二支撑衬底;5-第一键合结构;6-第二键合结构;7-金属电极;8-沟槽;9-保护膜。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且,术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
为了下面的详细描述的目的,应当理解,本发明可采用各种替代的变化和步骤顺序,除非明确规定相反。此外,除了在任何操作实例中,或者以其他方式指出的情况下,表示例如说明书和权利要求中使用的成分的量的所有数字应被理解为在所有情况下被术语“约”修饰。因此,除非相反指出,否则在以下说明书和所附权利要求中阐述的数值参数是根据本发明所要获得的期望性能而变化的近似值。至少并不是试图将等同原则的适用限制在权利要求的范围内,每个数值参数至少应该根据报告的有效数字的个数并通过应用普通舍入技术来解释。
尽管阐述本发明的广泛范围的数值范围和参数是近似值,但是具体实例中列出的数值尽可能精确地报告。然而,任何数值固有地包含由其各自测试测量中发现的标准偏差必然产生的某些误差。
当本文中公开一个数值范围时,上述范围视为连续,且包括该范围的最小值及最大值,以及这种最小值与最大值之间的每一个值。进一步地,当范围是指整数时,包括该范围的最小值与最大值之间的每一个整数。此外,当提供多个范围描述特征或特性时,可以合并该范围。换言之,除非另有指明,否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。例如,从“1至10”的指定范围应视为包括最小值1与最大值10之间的任何及所有的子范围。范围1至10的示例性子范围包括但不限于1至6.1、3.5至7.8、5.5至10等。
作为第三代半导体中的代表性材料,碳化硅(SiC)结合了宽带隙(约2.4eV-3.2eV),高物理强度(莫氏硬度9.5,努氏硬度2480kg/mm2),高热导率(480W/mK),高抗腐蚀性,高熔点,高光学二阶三阶非线性系数,宽透光窗口(0.37-5.6μm),广域缺陷发光窗口(可见光至中红外)等多方面的优异特性于一身,是集成光学,非线性和光机械器件的理想材料。其中,高折射率实现了光学模式的高限制,在色散领域将带来更大的灵活性。宽带隙使得在大功率下的光吸收损失最小化,高二阶和三阶使得Si C在非线性光学应用中具有出色的性能,而广域缺陷发光窗口又使其是用作光源的理想材料。
Si C材料具有200多种晶型,其中应用最多的是3C-Si C,4H-Si C和6H-Si C,其中,3C-Si C薄膜主要是利用常压化学气相沉积(APCVD)和减压化学气相沉积(RPCVD)的方法,在Si衬底表面沉积Si C薄膜,用这种方法制备的3C-Si C薄膜主要是多晶薄膜,晶体质量无法达到单晶,降低了应用其的光学器件的光学性能。而且进一步发现4H-Si C,6H-Si C的生长温度大于硅的熔点温度,从而也无法通过传统异质外延的方法在Si衬底生长单晶SiC薄膜,如果在Si C上同质外延Si C薄膜,会造成光容易向碳化硅衬底1泄露,造成光损耗,从而使得该种光学器件的性能下降,因此,这造成了Si C薄膜在针对集成光学应用的生长上的困难。而另一方面,Si C具有较弱的电光效应,难以类似铌酸锂对光路系统进行电光调制,从而使得Si C在集成光系统中的实现高效、高速光调制制造了极大障碍。
为此,本申请利用多次掺杂的技术,通过载流子色散的方法,提供了一种Si C集成光学中高效光调制的解决方案。请参阅图1和图2,图1是本申请实施例提供的一种基于碳化硅载流子的光调制器制备方法的流程示意图;图2是本申请实施例提供的一种基于碳化硅载流子的光调制器制备方法的过程示意图。该光调制器制备方法包括:
S101:提供一碳化硅衬底1(如图2中的图(a)所示的结构)。如此,后续可以在其上进行同质外延形成碳化硅单晶薄膜。
于一种可行的实施方式中,请参阅图3,步骤S101的具体实施方式可以包括:
1)提供碳化硅单晶衬底11(如图3中的图(a)所示的结构)和第三支撑衬底12(如图3中的图(c)所示的结构)。
于一种可行的实施方式中,该第三支撑衬底12的材料可以是非碳化硅材料,如蓝宝石等,只要熔点大于后续工艺处理温度(如同质外延温度和退火温度)即可。但当第三支撑衬底12的材料不是碳化硅时,由于第三支撑衬底12与同质外延碳化硅单晶薄膜属于不同的材料种类,会造成由于材料热膨胀系数不一致的热失配问题,这会使得整个晶圆会发生翘曲,由于应力的存在,也会使得表面外延的碳化硅单晶薄膜开裂,而且在外延过程中,也会使得外延出的单晶薄膜的状态发生改变,晶格会存在一个过渡和加宽,进而降低了单晶薄膜的光学性能。因此,为了避免上述影响器件性能的问题,于另一种可行的实施方式中,第三支撑衬底12的材料为碳化硅类,具体第三支撑衬底12可以是多晶碳化硅衬底1、混合晶型碳化硅衬底1和其他非单晶碳化硅衬底1中的至少一种。可选的,第三支撑衬底12还可以是生产中测试不符合要求的碳化硅废片,比如翘曲过大、杂质过多等不合格情况,这里的第三支撑衬底12主要是通常不能够用于同质外延单晶碳化硅的衬底类型,可以称为低成本碳化硅衬底,一方面,采用上述碳化硅类的第三支撑衬底12可以有效避免在同质外延过程中造成的热失配和外延单晶质量差的问题;另一方面,在实际应用中,通过降低了对第三支撑衬底12的规格要求,进而大大降低制造光调制器件的成本,有利于促进其在相关领域的应用,从而促进相关行业的发展。
在本申请实施例中,为了保证第三支撑衬底12与碳化硅单晶衬底11的键合强度,可以对第三支撑衬底12进行抛光处理,以使第三支撑衬底12的TTV≤1μm(即晶圆的最大厚度和最小厚度之间的差值小于或者等于1微米),如可以是0、0.1、0.2、0.3、0.5、0.7、0.9和1等微米;抛光工艺处理流程顺序可以具体包括粗研磨、细研磨、粗抛光、低能离子束辐照修整、精细抛光。
2)由注入面向碳化硅单晶衬底11进行离子注入,以在碳化硅单晶衬底11内形成缺陷层13,从而使得碳化硅单晶衬底11被分为碳化硅单晶薄膜层15和剩余碳化硅单晶薄膜层16(如图3中的图(b)所示的结构)。
其中,离子注入方式包括氢、氦和氢氦共注入。离子注入剂量包括1×1015个/平方厘米~1×1018个/平方厘米,离子注入能量包括20千电子伏特~2兆电子伏特。
3)将碳化硅单晶衬底11的靠近缺陷层13的表面与第三支撑衬底12进行键合,得到第三键合结构14(如图3中的图(d)所示的结构)。
4)沿缺陷层13对第三键合结构14中的碳化硅单晶衬底11进行退火剥离处理,得到碳化硅衬底1(如图3中的图(f)所示的结构);碳化硅衬底1由层叠的第三支撑衬底12和碳化硅单晶薄膜层15构成。
在步骤4)中,可以是先沿缺陷层13对碳化硅单晶衬底11进行退火剥离处理,使得该第三键合结构14分为两部分(如图3中的图(e)所示的结构),具体可以称为第一结构和第二结构,其中,第一结构包括第三支撑衬底12、碳化硅单晶薄膜层15和一部分缺陷层13;第二结构包括剩余碳化硅单晶薄膜层16和另一部分缺陷层13,通过抛光工艺将第二结构上的缺陷层13去除,则可以实现对氮化硅的循环利用,通过抛光工艺将第一结构上的缺陷层13去除后可以得到碳化硅衬底1。
可选的,SiC剥离后利用化学机械抛光处理表面至粗糙度≤0.2纳米,如可以是0、0.05、0.1、0.15和0.2等纳米。
S102:在碳化硅衬底1上同质外延形成N型低掺杂碳化硅薄膜层2。
可选的,N型低掺杂碳化硅薄膜层2的厚度范围包括400~1500纳米,如可以是400、600、800、1000和1500纳米等。
于一种可行的实施方式中,同质外延形成形成N型低掺杂碳化硅薄膜层2的离子掺杂浓度包括1×1013个/平方厘米~1×1015个/平方厘米,掺杂离子为氮和磷中的至少一种。
S103:对N型低掺杂碳化硅薄膜层2的中部进行第一N型掺杂形成重掺杂区域21;重掺杂区域21的厚度小于或者等于N型低掺杂碳化硅薄膜层2的厚度。
于一种可行的实施方式中,第一N型掺杂和第二N型掺杂的方式包括离子注入;第一N型掺杂和第二N型掺杂所注入的离子为氮和磷中的至少一种。可选的,第一N型掺杂的离子注入浓度包括1×1013个/平方厘米~1×1015个/平方厘米,第二N型掺杂的离子注入浓度包括1×1017个/平方厘米~1×1018个/平方厘米。
于一种可行的实施方式中,重掺杂区域21的厚度大于或者等于500纳米,N型区域22的厚度包括10~400纳米,如可以是10、50、100、200、300和400等纳米;N型区域22的长度包括1~5000纳米,如可以是1、5、50、500、2500和5000等纳米。
S104:在重掺杂区域21的第一区域上进行第二N型掺杂,形成N型区域22;以及在重掺杂区域21的第二区域上进行P型掺杂,形成P型区域23,从而可以得到如图2中的图(b)所示的结构;N型区域22与P型区域23存在预设间隔;N型区域22的离子掺杂浓度大于重掺杂区域21的离子掺杂浓度。
于一种可行的实施方式中,P型掺杂的方式包括离子注入;P型掺杂的离子注入浓度包括1×1017个/平方厘米~1×1018个/平方厘米;P型区域23的厚度包括10~400纳米,如可以是10、50、100、200、300和400等纳米;P型区域23的长度包括1~5000纳米,如可以是1、5、50、500、2500和5000等纳米。
可选的,N型区域22与P型区域23之间的距离可以是400~2000纳米,如可以是400、600、800、1000、1500和2000等纳米。
为了激活掺杂区域,可以采用退火工艺实现,但由于退火温度较高,一般大于1300℃,这使得碳化硅会发生升华,为了避免由于碳化硅升华而造成的器件性能的影响,于一种可行的实施方式中,在上述步骤S104的在重掺杂区域21的第二区域上进行P型掺杂,形成P型区域23之后,该方法还包括:在N型低掺杂碳化硅薄膜层2上制备保护层;对N型低掺杂碳化硅薄膜层2进行退火处理;保护层的熔点大于退火处理的温度。可选的,可以利用沉积或者溅射工艺形成保护层,可以选择碳或者蓝宝石,具体的,为了进一步提高制备得到的N型低掺杂碳化硅薄膜层2性能稳定性,选择碳作为保护层的材料,这是由于该N型低掺杂碳化硅薄膜层2本身就含有碳元素,在高温退火下,不会引入其他杂元素的,造成污染,且碳膜具有高温下物理化学性能稳定的优点。可选的,保护层的厚度包括100~1000纳米,保护层膜的厚度与温度、气压为反比关系。
可选的,对N型低掺杂碳化硅薄膜层2进行退火处理的条件包括:退火气氛包括真空、氮气(压强为0.2~0.5大气压)和氩气等惰性气体,退火温度包括1500~1800℃,如可以是1500℃、1600℃、1700℃和1800℃,退火时间为0.5~5小时,例如可以是0.5小时,1小时,3小时,4小时,5小时等,其中,退火过程中的时间时长与温度呈反比。
S105:提供第一支撑衬底3(如图2中的图(c)所示的结构)和第二支撑衬底4(如图2中的图(g)所示的结构)。
于一种可行的实施方式中,第一支撑衬底3的材料包括硅/氧化硅、氧化硅、氧化铝、蓝宝石中的至少一种;第二支撑衬底4的材料包括硅/氧化硅、氧化硅、氧化铝、蓝宝石中的至少一种。为了易于和主流硅基微纳产品工艺流程兼容,以期推动SiC薄膜材料在集成光子学器件领域的发展与应用,第一支撑衬底3和第二支撑衬底4的材料为硅/氧化硅,其中,第一支撑衬底3的氧化硅的厚度包括500~2000纳米,如可以是500、600、800、1000、1500和2000等纳米,第二支撑衬底4的氧化硅的厚度包括2000~5000纳米,如可以是2000、2500、3000、3500、4000和5000等纳米。
S106:去除第一支撑衬底3与N型低掺杂碳化硅薄膜层2键合后的结构中的碳化硅衬底1,得到第一键合结构5(如图2中的图(e)所示的结构)。
在本申请实施例中,需要先将第一支撑衬底3与N型低掺杂碳化硅薄膜层2进行键合,得到如图2中的图(d)所示的结构,再去除其中的碳化硅衬底1,即可得到第一键合结构5。可选的,可以采用研磨工艺去除碳化硅衬底1。
S107:将第一键合结构5中的N型低掺杂碳化硅薄膜层2与第二支撑衬底4进行键合,得到第二键合结构6(如图2中的图(f)所示的结构)。
S108:去除第二键合结构6中的第一支撑衬底3,可以得到如图2中图(h)所示的结构。
具体的,当第一支撑衬底3为硅/氧化硅时,可以采用深硅刻蚀工艺去除第一支撑衬底3中的硅,进一步利用湿法腐蚀工艺去除第一支撑衬底3中的二氧化硅。
可以理解的是,本申请通过离子束技术,将N型低掺杂碳化硅薄膜层2经异质键合最终转移至第二支撑衬底4(即硅衬底)上,在克服Si基制备SiC材料困难的基础上,降低SiC单片成本,进一步根据行业发展还可将晶圆尺寸扩展至8英寸,同时保证其和现有硅基集成电路相兼容的特性。
S109:在N型区域22和P型区域23上分别制备一个金属电极7。
具体的,通过先对如图2中图(h)所示的结构的顶层进行光刻处理,以在N型区域22和P型区域23之间的重掺杂区域21上形成两个存在预设间隔的沟槽8,如图2中图(i)所示的结构,再在N型区域22上制备一个金属电极7,在P型区域23上制备一个金属电极7,以形成调制结构;然后在N型低掺杂碳化硅薄膜层2的顶部沉积一层保护膜9,该保护膜9不覆盖金属电极7,即可得到如图2中图(j)所示的结构。可选的,光刻处理的方式为电子束光刻、深紫外光刻中至少一种,加工方法为干法刻蚀,该沟槽8的深度为200~1300纳米,如可以是200、400、600、800、1000和1300等纳米,深度不超过重掺杂区域21的厚度。两个沟槽8之间的距离为200~1000纳米,如可以是200、400、600、8000、900和1000等纳米。
其中,金属电极7可以是镍、镍/钛、镍/金中的至少一种,金属电极7的厚度为100~300纳米,如可以是100、150、200和300纳米,保护膜9的厚度为500~2000纳米,如可以是500、600、800、1000、1500和2000等纳米,该保护膜9的厚度至少要超过沟槽8的厚度,以使保护膜9可以覆盖在整个N型低掺杂碳化硅薄膜层2的顶部的表面,制备保护膜9的方法为PECVD、PVD中的至少一种。
可以理解的是,上述第二支撑衬底4的折射率要小于碳化硅的折射率,由于碳化硅的折射率较高,在这种高折射率对比度的材料器件下,当光进入材料界面时,在特定的设计下会实现全反射现象,从而把光学模式限制在N型低掺杂碳化硅薄膜层2的光学器件当中,从而大大减少光在传输过程中的损耗。
综上所述,本申请提出了一种碳化硅载流子调制器件的制备方法,通过基于载流子色散的机制,本申请利用载流子色散实现光学调制的原理是基于PIN结构实现的,在重掺杂的P区和N区间施加电场,产生的电流会改变I区(本征)区的自由载流子浓度,进一步改变区域内的有效折射率,从而实现光学调制,突破性地将其应用于碳化硅光学器件中以解决碳化硅在集成光系统中的调制问题,而且可以使得该碳化硅载流子光调制器可以应用于非线性光学领域,且具有出色的性能,相比于硅基材料,碳化硅的通光截至频率至紫外波段,于1550纳米通讯波段具有良好的光学损耗,结合其优良的非线性特性,是用于通讯波段的非线性集成光学应用的理想材料之一。进一步,将其通过Si衬底集成,易于和主流硅基微纳产品工艺流程兼容,以期推动Si C薄膜材料在集成光子学器件领域的发展与应用。
本申请于另一方面还公开了一种光调制器,该光调制器是基于上述的方法制备得到的,该光调制器的结构可以是如图2中图(j)所示的结构,该光调制器的结构组成以及位置关系描述如上,在此不再赘述。
以上仅为本申请可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (10)

1.一种基于碳化硅载流子的光调制器制备方法,其特征在于,包括:
提供一碳化硅衬底;
在所述碳化硅衬底上同质外延形成N型低掺杂碳化硅薄膜层;
对所述N型低掺杂碳化硅薄膜层的中部进行第一N型掺杂形成重掺杂区域;所述重掺杂区域的厚度小于或者等于所述N型低掺杂碳化硅薄膜层的厚度;
在所述重掺杂区域的第一区域上进行第二N型掺杂,形成N型区域;以及在所述重掺杂区域的第二区域上进行P型掺杂,形成P型区域;所述N型区域与所述P型区域存在预设间隔;所述N型区域的离子掺杂浓度大于所述重掺杂区域的离子掺杂浓度;
提供第一支撑衬底和第二支撑衬底;
去除所述第一支撑衬底与所述N型低掺杂碳化硅薄膜层键合后的结构中的碳化硅衬底,得到第一键合结构;
将所述第一键合结构中的N型低掺杂碳化硅薄膜层与所述第二支撑衬底进行键合,得到第二键合结构;
去除所述第二键合结构中的第一支撑衬底;
在所述N型区域和所述P型区域上分别制备一个金属电极。
2.根据权利要求1所述的制备方法,其特征在于,同质外延形成所述N型低掺杂碳化硅薄膜层的离子掺杂浓度包括1×1013个/平方厘米~1×1015个/平方厘米,掺杂离子为氮和磷中的至少一种。
3.根据权利要求1所述的制备方法,其特征在于,所述第一N型掺杂和所述第二N型掺杂的方式包括离子注入;
所述第一N型掺杂和所述第二N型掺杂所注入的离子为氮和磷中的至少一种;
所述第一N型掺杂的离子注入浓度包括1×1013个/平方厘米~1×1015个/平方厘米;
所述第二N型掺杂的离子注入浓度包括1×1017个/平方厘米~1×1018个/平方厘米。
4.根据权利要求3所述的制备方法,其特征在于,所述重掺杂区域的厚度大于或者等于500纳米;
所述N型区域的厚度包括10~400纳米;所述N型区域的长度包括1~5000纳米。
5.根据权利要求1所述的制备方法,其特征在于,所述P型掺杂的方式包括离子注入;
所述P型掺杂的离子注入浓度包括1×1017个/平方厘米~1×1018个/平方厘米;
所述P型区域的厚度包括10~400纳米;所述P型区域的长度包括1~5000纳米。
6.根据权利要求1所述的制备方法,其特征在于,所述在所述重掺杂区域的第二区域上进行P型掺杂,形成P型区域之后,所述方法还包括:
在所述N型低掺杂碳化硅薄膜层上制备保护层;
对所述N型低掺杂碳化硅薄膜层进行退火处理;所述保护层的熔点大于所述退火处理的温度。
7.根据权利要求1所述的制备方法,其特征在于,所述提供一碳化硅衬底,包括:
提供碳化硅单晶衬底和第三支撑衬底;
由注入面向所述碳化硅单晶衬底进行离子注入,以在所述碳化硅单晶衬底内形成缺陷层;
将所述碳化硅单晶衬底的靠近所述缺陷层的表面与所述第三支撑衬底进行键合,得到第三键合结构;
沿所述缺陷层对所述第三键合结构中的碳化硅单晶衬底进行退火剥离处理,得到所述碳化硅衬底;所述碳化硅衬底由层叠的第三支撑衬底和碳化硅单晶薄膜层构成。
8.根据权利要求7所述的制备方法,其特征在于,所述第三支撑衬底为多晶碳化硅衬底、混合晶型碳化硅衬底中的至少一种。
9.根据权利要求1所述的制备方法,其特征在于,所述第一支撑衬底的材料包括硅/氧化硅、氧化硅、氧化铝、蓝宝石中的至少一种;
所述第二支撑衬底的材料包括硅/氧化硅、氧化硅、氧化铝、蓝宝石中的至少一种。
10.一种光调制器,其特征在于,是基于权利要求1-9任一项所述的方法制备得到的。
CN202310736866.8A 2023-06-20 2023-06-20 一种基于碳化硅载流子的光调制器制备方法及光调制器 Active CN116819805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310736866.8A CN116819805B (zh) 2023-06-20 2023-06-20 一种基于碳化硅载流子的光调制器制备方法及光调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310736866.8A CN116819805B (zh) 2023-06-20 2023-06-20 一种基于碳化硅载流子的光调制器制备方法及光调制器

Publications (2)

Publication Number Publication Date
CN116819805A CN116819805A (zh) 2023-09-29
CN116819805B true CN116819805B (zh) 2024-05-28

Family

ID=88114003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310736866.8A Active CN116819805B (zh) 2023-06-20 2023-06-20 一种基于碳化硅载流子的光调制器制备方法及光调制器

Country Status (1)

Country Link
CN (1) CN116819805B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102749726A (zh) * 2012-06-20 2012-10-24 吉林大学 GaN/AlN耦合量子阱子带间跃迁条形波导电光调制器及制备方法
WO2018060679A1 (en) * 2016-09-30 2018-04-05 Anvil Semiconductors Limited 3c-sic igbt
CN110660863A (zh) * 2019-10-22 2020-01-07 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet功率器件及其制备方法
CN111326584A (zh) * 2018-12-14 2020-06-23 比亚迪股份有限公司 碳化硅mosfet及其制备方法
CN111564533A (zh) * 2020-04-07 2020-08-21 中国科学院上海微系统与信息技术研究所 一种1550nm波段单光子源的制备方法及单光子源和光学器件
CN111739989A (zh) * 2020-07-24 2020-10-02 深圳市昂德环球科技有限公司 AlGaN基深紫外LED外延片及制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102749726A (zh) * 2012-06-20 2012-10-24 吉林大学 GaN/AlN耦合量子阱子带间跃迁条形波导电光调制器及制备方法
WO2018060679A1 (en) * 2016-09-30 2018-04-05 Anvil Semiconductors Limited 3c-sic igbt
CN111326584A (zh) * 2018-12-14 2020-06-23 比亚迪股份有限公司 碳化硅mosfet及其制备方法
CN110660863A (zh) * 2019-10-22 2020-01-07 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet功率器件及其制备方法
CN111564533A (zh) * 2020-04-07 2020-08-21 中国科学院上海微系统与信息技术研究所 一种1550nm波段单光子源的制备方法及单光子源和光学器件
CN111739989A (zh) * 2020-07-24 2020-10-02 深圳市昂德环球科技有限公司 AlGaN基深紫外LED外延片及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
蓝宝石衬底异质外延碳化硅薄膜反应机理研究;王剑屏 等;《功能材料与器件学报》;20021231;第8卷(第04期);全文 *

Also Published As

Publication number Publication date
CN116819805A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
CN109671612B (zh) 一种氧化镓半导体结构及其制备方法
KR101729474B1 (ko) 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼
US20100078652A1 (en) Diamond electronic devices including a surface and methods for their manufacture
US20090072243A1 (en) Compound semiconductor device and method for fabricating compound semiconductor
US6503321B2 (en) Slicing of single-crystal films using ion implantation
EP1120818A1 (en) Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
CN110079860B (zh) 一种大尺寸单晶金刚石外延片的拼接生长方法
CN114525489B (zh) 一种硅基碳化硅薄膜材料制备方法
CN109678106B (zh) 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
US20020035960A1 (en) Silicon carbide film and method for manufacturing the same
JP4856350B2 (ja) ダイオード
KR0148500B1 (ko) 반도체 디바이스 및 그 제조 방법
CN104488081A (zh) Sos基板的制造方法和sos基板
CN116819805B (zh) 一种基于碳化硅载流子的光调制器制备方法及光调制器
JP2004511102A (ja) 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス
JP3890726B2 (ja) Iii族窒化物半導体の製造方法
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
CN113838817A (zh) 一种金刚石基氮化镓异质结二极管器件的制备方法
CN112864006B (zh) 一种半导体衬底的制备方法
JP5598321B2 (ja) 半導体デバイスの製造方法
CN111834205B (zh) 一种异质半导体薄膜及其制备方法
Ravi et al. ‘Silicon on Insulator Technology Using CVD Diamond Films
JP2021163779A (ja) Soiウェーハおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant