CN116779584A - 一种低芯片温度梯度的功率半导体模块封装结构及方法 - Google Patents
一种低芯片温度梯度的功率半导体模块封装结构及方法 Download PDFInfo
- Publication number
- CN116779584A CN116779584A CN202311052204.5A CN202311052204A CN116779584A CN 116779584 A CN116779584 A CN 116779584A CN 202311052204 A CN202311052204 A CN 202311052204A CN 116779584 A CN116779584 A CN 116779584A
- Authority
- CN
- China
- Prior art keywords
- power semiconductor
- chip
- semiconductor module
- stress
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 141
- 229910000679 solder Inorganic materials 0.000 claims abstract description 76
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000919 ceramic Substances 0.000 claims abstract description 4
- 238000005476 soldering Methods 0.000 claims description 38
- 238000005245 sintering Methods 0.000 claims description 30
- 238000009826 distribution Methods 0.000 claims description 23
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 18
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 16
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 16
- 238000010586 diagram Methods 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 13
- 238000007639 printing Methods 0.000 claims description 11
- 230000001052 transient effect Effects 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 239000003085 diluting agent Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 235000019253 formic acid Nutrition 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 230000035882 stress Effects 0.000 abstract 4
- 230000008646 thermal stress Effects 0.000 abstract 1
- 238000003466 welding Methods 0.000 description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000011135 tin Substances 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
Abstract
本发明涉及半导体设备技术领域，具体为一种低芯片温度梯度的功率半导体模块封装结构及方法，封装结构包括功率半导体芯片、衬板和基板；衬板包括从上至下依次连接的上铜层、陶瓷层和下铜层，功率半导体芯片通过芯片焊料层与上铜层连接，下铜层通过衬板焊料层与基板连接，芯片焊料层的材料分别为第一材料和第二材料，芯片焊料层中应力小于或者等于设定应力的区域选用第二材料，芯片焊料层中应力超过设定应力的区域选用第一材料，第一材料的屈服强度大于第二材料。本发明提出的一种低温度梯度功率半导体模块封装结构在相对较低的成本下，能有效降低功率半导体芯片表面的温度梯度，同时也降低了芯片焊料层的热应力，提高了功率半导体模块的寿命。
Description
技术领域
本发明涉及半导体设备技术领域，特别涉及一种低芯片温度梯度的功率半导体模块封装结构及方法。
背景技术
高速列车牵引系统以及航空航天领域的发展对功率半导体模块的功率等级提出了更高的要求。为满足大功率应用场景的需求，功率半导体芯片的面积不断增大。芯片面积的增大和功率密度的提高使得模块在运行过程中，芯片表面的温度梯度更加明显，中心区域温度远高于边缘区域温。相关研究表明，芯片表面温度梯度的增加会严重影响芯片焊料层的可靠性。
现有的适合用于功率半导体芯片焊接的材料有锡银铜、纳米银和纳米铜等。锡银铜是最常用的芯片焊接材料，其焊接技术相对较为成熟，成本较低。然而对于大功率芯片来说，其导热率和屈服强度太低，无法传导更多的热量并且容易发生退化。纳米银具有更高的导热率和更高的屈服强度，常常作为锡银铜焊料的替代品应用于大功率模块中，然而其价格为锡银铜焊料的几百倍，采用纳米银作为芯片焊接材料使得模块成本大大提高。
对于安装有大面积芯片的功率半导体模块来说，在运行过程中焊料层的应力分布是不均匀的，其应力分布趋势为中心区域高，边缘区域低。焊料层的损伤发生于应力超过材料屈服强度的区域。对于焊料层来说，并不是所有区域应力都超过材料屈服强度，应力小于材料屈服强度的区域退化较为缓慢，应力超过材料屈服强度的区域退化比较快，这导致焊料层中心区域退化总是早于边缘区域。
发明内容
本发明提供了一种低芯片温度梯度的功率半导体模块封装结构及方法，以解决现有功率半导体模块芯片表面温度梯度较高引起的焊料层的可靠性低，使用寿命不高的技术问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种低芯片温度梯度的功率半导体模块封装结构，包括功率半导体芯片、DBC衬板和基板；
DBC衬板包括从上至下依次连接的上铜层、陶瓷层和下铜层，功率半导体芯片通过芯片焊料层与DBC衬板的上铜层连接，DBC衬板的下铜层通过衬板焊料层与基板连接，芯片焊料层的材料包括两种，分别为第一材料和第二材料，芯片焊料层中应力小于或者等于设定应力的区域选用第二材料，芯片焊料层中应力超过设定应力的区域选用第一材料，第一材料的屈服强度大于第二材料。
进一步地，所述设定应力为第二材料的屈服强度。
进一步地，所述衬板焊料层的材料均为第二材料。
进一步地，所述第一材料为纳米银或纳米铜。
进一步地，所述第二材料为锡银铜焊接材料。
本发明另一方面还提供一种低芯片温度梯度的功率半导体模块封装方法，用于对以上所述的功率半导体模块封装结构进行封装，具体包括如下步骤：
S1、在预设工况下，对芯片焊料层的材料全为第二材料的功率模块进行瞬态热力有限元仿真，得到芯片焊料层应力分布图，并根据芯片焊料层应力分布图以及第二材料的屈服强度划定第一材料和第二材料的分布区域，将应力超过第二材料屈服强度的区域设定为第一材料焊膏印刷区，将应力小于或者等于第二材料强度的区域设定为第二材料焊膏填充区；
S2、采用丝网印刷法在上铜层第一材料焊膏印刷区印刷第一材料焊膏，其厚度为60μm-120μm；
S3、将功率半导体芯片贴装到印刷过第一材料焊膏的上铜层上，将贴装好功率半导体芯片的DBC衬板放入烧结炉中，在烧结炉中通入防氧化气体，防止烧结过程中金属氧化；
第一阶段：采用升温速率为5℃/min的速度将烧结炉内温度上升至60℃，并保温20min，使第一材料焊膏中的有机溶剂挥发；
第二阶段：采用升温速率为5℃/min的速度将烧结炉内温度上升至100℃，并保温20min，使第一材料焊膏中的稀释剂挥发；
第三阶段：采用升温速率为25℃/min的速度将烧结炉内温度上升至250℃，在温度升至150℃时，加压至5MPa并保持，烧结炉内温度上升至250℃后烧结2h，烧结完毕后冷却至室温；
S4、待第一次烧结完毕后，采用焊料填充装置将第二材料焊膏填充至功率半导体芯片底部的第二材料焊膏填充区上，将填充过第二材料焊膏的DBC衬板放入真空回流炉中进行一次真空回流焊；
S5、将焊接过功率半导体芯片的DBC衬板贴至印刷过第二材料焊膏的基板上，放入真空回流炉中进行二次真空回流焊，最终得到封装完成的功率半导体模块封装结构。
进一步地，所述功率半导体模块封装方法还包括以下步骤：
S6、对封装完成的功率半导体模块封装结构进行热力有限元仿真，验证效果。
进一步地，所述S3中的防氧化气体为氮气和甲酸的混合气体，混合比例为6：1。
本发明的有益效果：
1、传统的芯片焊料层全部采用锡银铜焊接材料，功率半导体芯片表面温度梯度高，而本发明对焊接材料全为锡银铜的芯片焊料层进行了瞬态热力有限元仿真，并根据瞬态热力有限元仿真结果，对芯片焊料层进行了改进，改进的芯片焊料层包括两种材料，分别为第一材料，即纳米银或纳米铜，以及第二材料，即锡银铜焊接材料，并且根据瞬态热力有限元仿真结果，确定了第一材料和第二材料在上铜层的分布位置和分布面积，相比传统的芯片焊料层全部采用锡银铜焊接材料，本发明提出的功率半导体模块封装结构有效降低了大面积的功率半导体芯片表面温度梯度，同时降低了芯片焊料层的热应力，大大提高了功率半导体模块的使用寿命。
2、相比芯片焊料层全部采用纳米银焊接材料，本发明提出的功率半导体模块封装结构制造成本更低，便于向市面上推广应用。
附图说明
图1为本发明中功率半导体模块封装结构的结构示意图；
图2为预设工况下焊接材料全部采用锡银铜时功率半导体芯片表面的温度分布示意图；
图3为预设工况下焊接材料全部采用锡银铜时的芯片焊料层的应力分布示意图；
图4为本发明中上铜层的焊膏印刷位置的分布示意图；
图5为预设工况下本发明中功率半导体芯片的表面温度分布示意图；
图6为预设工况下本发明中芯片焊料层的应力分布示意图。
附图标记说明：
1、功率半导体芯片；2、DBC衬板；3、基板。
具体实施方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。在本发明的描述中，相关方位或位置关系为基于图1所示的方位或位置关系，其中，“上”、“下”是指图1的上下方向，以图1为例，垂直纸面向上为上，垂直纸面向下为下，垂直纸面向左为左，垂直纸面向右为右，垂直纸面向内为前，垂直纸面向外为后，左右方向为横向，上下方向为竖向。需要理解的是，这些方位术语仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
另外，在本发明中的“第一”、“第二”等描述，仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量或顺序。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
参照图1，本申请实施例提供了一种低芯片温度梯度的功率半导体模块封装结构，包括功率半导体芯片1、DBC衬板2和基板3；
DBC衬板2包括从上至下依次连接的上铜层、陶瓷层和下铜层，功率半导体芯片1通过芯片焊料层与DBC衬板2的上铜层连接，DBC衬板2的下铜层通过衬板焊料层与基板3连接，芯片焊料层的材料包括两种，分别为第一材料和第二材料，芯片焊料层中应力小于或者等于设定应力的区域选用第二材料，芯片焊料层中应力超过设定应力的区域选用第一材料，第一材料的屈服强度大于第二材料。
在本实施例中，所述设定应力为第二材料的屈服强度。
在本实施例中，所述衬板焊料层的材料均为第二材料。
在本实施例中，所述第一材料为纳米银或纳米铜。
在本实施例中，所述第二材料为锡银铜焊接材料。
本发明对焊接材料全为锡银铜的芯片焊料层进行了瞬态热力有限元仿真，并根据瞬态热力有限元仿真结果，对芯片焊料层进行了改进，改进的芯片焊料层包括两种材料，分别为第一材料，即纳米银或纳米铜，以及第二材料，即锡银铜焊接材料，并且根据瞬态热力有限元仿真结果，确定了第一材料和第二材料在上铜层的分布位置和分布面积，相比传统的芯片焊料层全部采用锡银铜焊接材料，本发明提出的功率半导体模块封装结构有效降低了大面积的功率半导体芯片表面温度梯度，同时降低了芯片焊料层的热应力，大大提高了功率半导体模块的使用寿命。
相比芯片焊料层全部采用纳米银焊接材料，本发明提出的功率半导体模块封装结构制造成本更低，便于向市面上推广应用。
本发明另一方面还提供一种低芯片温度梯度的功率半导体模块封装方法，用于对以上所述的功率半导体模块封装结构进行封装，具体包括如下步骤：
S1、在预设工况下，对芯片焊料层的材料全为第二材料的功率模块进行瞬态热力有限元仿真，得到功率半导体芯片1的表面温度分布图，如图2所示，以及芯片焊料层应力分布图，如图3所示；
根据芯片焊料层应力分布图以及第二材料的屈服强度划定第一材料和第二材料的分布区域，将应力超过第二材料屈服强度的区域设定为第一材料焊膏印刷区，将应力小于或者等于第二材料强度的区域设定为第二材料焊膏填充区；第二材料为锡银铜焊接材料，锡银铜焊接材料的屈服强度为24MPa，将第一应力等高线设为24MPa，如图3所示，测算其应力超过24MPa的面积约占整个焊料层面积的22%。
S2、采用丝网印刷法在上铜层第一材料焊膏印刷区印刷第一材料焊膏，印刷的第一材料焊膏的厚度为60μm-120μm；优选的，第一材料焊膏的厚度为100μm；根据S1中确定的两种材料焊膏位置如图4所示；位置2和位置5上印刷的是纳米银焊膏，即第一材料焊膏；
S3、将功率半导体芯片1贴装到印刷过第一材料焊膏的位置2和位置5上，将贴装好功率半导体芯片1的DBC衬板2放入烧结炉中，在烧结炉中通入氮气和甲酸混合气体，其比例为6：1，防止烧结过程中金属氧化；
第一阶段：采用升温速率为5℃/min的速度将烧结炉内温度上升至60℃，并保温20min，使第一材料焊膏中的有机溶剂挥发；
第二阶段：采用升温速率为5℃/min的速度将烧结炉内温度上升至100℃，并保温20min，使第一材料焊膏中的稀释剂挥发；
第三阶段：采用升温速率为25℃/min的速度将烧结炉内温度上升至250℃，在温度升至150℃时，加压至5Mpa并保持，烧结炉内温度上升至250℃后烧结2h，烧结完毕后冷却至室温；
S4、待第一次烧结完毕后，采用焊膏填充装置，将锡银铜焊膏填充至功率半导体芯片1底部的位置1和位置6上，将填充过第二材料焊膏的DBC衬板2放入真空回流炉中进行一次真空回流焊；
具体的，先采用密封装置将位置1和位置6进行密封处理，密封装置与真空装置接口和焊膏填充装置接口连接，通过真空装置将待填充区域抽至真空，锡银铜焊膏在填充装置的推动下和真空腔室的吸力下充满待填充区域。位置3和位置4采用丝网印刷法印刷锡银铜焊膏，将二极管芯片贴至印刷过锡银铜焊膏的位置3和位置4上；然后放入真空回流炉中进行一次真空回流焊；
S5、将焊接过功率半导体芯片1的DBC衬板2贴至印刷过第二材料焊膏的基板3上，放入真空回流炉中进行二次真空回流焊，最终得到封装完成的功率半导体模块封装结构。
在本实施例中，所述功率半导体模块封装方法还包括以下步骤：
S6、对封装完成的功率半导体模块封装结构进行热力有限元仿真，验证效果。在同一预设工况下，本发明中的功率半导体芯片1表面温度分布如图5所示，相比于传统功率模块，其功率半导体芯片1表面最高温度降低了6.69℃，有效降低了功率半导体芯片1表面的温度梯度。本发明的芯片焊料层中应力应力分布如图6所示，其中图6方框内侧对应的是纳米银或纳米铜（即第一材料）的结构仿真数据，方框外侧对应的是锡银铜焊接材料（即第二材料）的结构仿真数据，相对于传统的功率模块，其芯片焊料层最大应力减少了7.235MPa，提高了功率半导体模块封装结构的可靠性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。并且，本发明各个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种低芯片温度梯度的功率半导体模块封装结构，其特征在于，包括功率半导体芯片（1）、DBC衬板（2）和基板（3）；
DBC衬板（2）包括从上至下依次连接的上铜层、陶瓷层和下铜层，功率半导体芯片（1）通过芯片焊料层与DBC衬板（2）的上铜层连接，DBC衬板（2）的下铜层通过衬板焊料层与基板（3）连接，芯片焊料层的材料包括两种，分别为第一材料和第二材料，芯片焊料层中应力小于或者等于设定应力的区域选用第二材料，芯片焊料层中应力超过设定应力的区域选用第一材料，第一材料的屈服强度大于第二材料。
2.根据权利要求1所述的功率半导体模块封装结构，其特征在于，所述设定应力为第二材料的屈服强度。
3.根据权利要求2所述的功率半导体模块封装结构，其特征在于，所述衬板焊料层的材料均为第二材料。
4.根据权利要求3所述的功率半导体模块封装结构，其特征在于，所述第一材料为纳米银或纳米铜。
5.根据权利要求1至4任一项所述的功率半导体模块封装结构，其特征在于，所述第二材料为锡银铜焊接材料。
6.一种低芯片温度梯度的功率半导体模块封装方法，其特征在于，用于对权利要求5所述的功率半导体模块封装结构进行封装，具体包括如下步骤：
S1、在预设工况下，对芯片焊料层的材料全为第二材料的功率模块进行瞬态热力有限元仿真，得到芯片焊料层应力分布图，并根据芯片焊料层应力分布图以及第二材料的屈服强度划定第一材料和第二材料的分布区域，将应力超过第二材料屈服强度的区域设定为第一材料焊膏印刷区，将应力小于或者等于第二材料强度的区域设定为第二材料焊膏填充区；
S2、采用丝网印刷法在上铜层第一材料焊膏印刷区印刷第一材料焊膏，印刷的第一材料焊膏的厚度为60μm-120μm；
S3、将功率半导体芯片（1）贴装到印刷过第一材料焊膏的上铜层上，将贴装好功率半导体芯片（1）的DBC衬板（2）放入烧结炉中，在烧结炉中通入防氧化气体，防止烧结过程中金属氧化；
第一阶段：采用升温速率为5℃/min的速度将烧结炉内温度上升至60℃，并保温20min，使第一材料焊膏中的有机溶剂挥发；
第二阶段：采用升温速率为5℃/min的速度将烧结炉内温度上升至100℃，并保温20min，使第一材料焊膏中的稀释剂挥发；
第三阶段：采用升温速率为25℃/min的速度将烧结炉内温度上升至250℃，在温度升至150℃时，加压至5MPa并保持，烧结炉内温度上升至250℃后烧结2h，烧结完毕后冷却至室温；
S4、待第一次烧结完毕后，采用焊料填充装置将第二材料焊膏填充至功率半导体芯片（1）底部的第二材料焊膏填充区上，将填充过第二材料焊膏的DBC衬板（2）放入真空回流炉中进行一次真空回流焊；
S5、将焊接过功率半导体芯片（1）的DBC衬板（2）贴至印刷过第二材料焊膏的基板（3）上，放入真空回流炉中进行二次真空回流焊，最终得到封装完成的功率半导体模块封装结构。
7.根据权利要求6所述的功率半导体模块封装方法，其特征在于，还包括以下步骤：
S6、对封装完成的功率半导体模块封装结构进行热力有限元仿真，验证效果。
8.根据权利要求6所述的功率半导体模块封装方法，其特征在于，所述S3中的防氧化气体为氮气和甲酸的混合气体，混合比例为6：1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311052204.5A CN116779584B (zh) | 2023-08-21 | 2023-08-21 | 一种低芯片温度梯度的功率半导体模块封装结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311052204.5A CN116779584B (zh) | 2023-08-21 | 2023-08-21 | 一种低芯片温度梯度的功率半导体模块封装结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116779584A true CN116779584A (zh) | 2023-09-19 |
| CN116779584B CN116779584B (zh) | 2023-11-03 |
Family
ID=87989811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311052204.5A Active CN116779584B (zh) | 2023-08-21 | 2023-08-21 | 一种低芯片温度梯度的功率半导体模块封装结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116779584B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5569960A (en) * | 1994-05-16 | 1996-10-29 | Hitachi, Ltd. | Electronic component, electronic component assembly and electronic component unit |
| US20050156325A1 (en) * | 2003-12-31 | 2005-07-21 | Chippac, Inc. | Die attach by temperature gradient lead free soft solder metal sheet or film |
| CN1738039A (zh) * | 2004-08-13 | 2006-02-22 | 株式会社东芝 | 半导体器件及其制造方法 |
| KR20100036561A (ko) * | 2008-09-30 | 2010-04-08 | 삼성전자주식회사 | 반도체 칩 패키지 및 그 제조 방법 |
| CN102595770A (zh) * | 2011-01-11 | 2012-07-18 | 富士通株式会社 | 电子装置、插入件以及制造电子装置的方法 |
| US9648729B1 (en) * | 2015-11-20 | 2017-05-09 | Raytheon Company | Stress reduction interposer for ceramic no-lead surface mount electronic device |
| KR20170069363A (ko) * | 2015-12-10 | 2017-06-21 | 현대자동차주식회사 | 파워모듈용 접합재를 이용한 파워모듈 접합방법 |
| CN110718524A (zh) * | 2019-08-30 | 2020-01-21 | 华为技术有限公司 | 电子组件及电子设备 |
| US20210305184A1 (en) * | 2020-03-26 | 2021-09-30 | Beijing Xiaomi Mobile Software Co., Ltd. | Chip, circuit board and electronic device |
| WO2023016048A1 (zh) * | 2021-08-09 | 2023-02-16 | 华为技术有限公司 | 一种功率模块、电源电路及芯片 |
| CN115799092A (zh) * | 2023-02-03 | 2023-03-14 | 深圳平创半导体有限公司 | 一种功率芯片的烧结方法和功率芯片 |
-
2023
- 2023-08-21 CN CN202311052204.5A patent/CN116779584B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5569960A (en) * | 1994-05-16 | 1996-10-29 | Hitachi, Ltd. | Electronic component, electronic component assembly and electronic component unit |
| US20050156325A1 (en) * | 2003-12-31 | 2005-07-21 | Chippac, Inc. | Die attach by temperature gradient lead free soft solder metal sheet or film |
| CN1738039A (zh) * | 2004-08-13 | 2006-02-22 | 株式会社东芝 | 半导体器件及其制造方法 |
| KR20100036561A (ko) * | 2008-09-30 | 2010-04-08 | 삼성전자주식회사 | 반도체 칩 패키지 및 그 제조 방법 |
| CN102595770A (zh) * | 2011-01-11 | 2012-07-18 | 富士通株式会社 | 电子装置、插入件以及制造电子装置的方法 |
| US9648729B1 (en) * | 2015-11-20 | 2017-05-09 | Raytheon Company | Stress reduction interposer for ceramic no-lead surface mount electronic device |
| KR20170069363A (ko) * | 2015-12-10 | 2017-06-21 | 현대자동차주식회사 | 파워모듈용 접합재를 이용한 파워모듈 접합방법 |
| CN110718524A (zh) * | 2019-08-30 | 2020-01-21 | 华为技术有限公司 | 电子组件及电子设备 |
| US20210305184A1 (en) * | 2020-03-26 | 2021-09-30 | Beijing Xiaomi Mobile Software Co., Ltd. | Chip, circuit board and electronic device |
| WO2023016048A1 (zh) * | 2021-08-09 | 2023-02-16 | 华为技术有限公司 | 一种功率模块、电源电路及芯片 |
| CN115799092A (zh) * | 2023-02-03 | 2023-03-14 | 深圳平创半导体有限公司 | 一种功率芯片的烧结方法和功率芯片 |
Non-Patent Citations (1)
| Title |
|---|
| 陈民铀;高兵;杨帆;徐盛友;谢鹏: "基于电-热-机械应力多物理场的IGBT焊料层健康状态研究", 电工技术学报, vol. 30, no. 20, pages 258 - 266 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116779584B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9401340B2 (en) | Semiconductor device and ceramic circuit substrate, and producing method of semiconductor device | |
| US8794498B2 (en) | Electronic component device and method for producing the same | |
| CN103000559B (zh) | 半导体芯片的定位夹具以及半导体装置的制造方法 | |
| CN105977173B (zh) | 一种高焊透率手工共晶焊接半导体裸芯片的方法 | |
| CN111687561A (zh) | 一种钎焊氮化铝陶瓷与无氧铜的复合钎料及其钎焊工艺 | |
| JP2011044512A (ja) | 半導体部品 | |
| CN109256337A (zh) | 一种周长毫米级元件共晶焊接装置及焊接方法 | |
| CN114743947B (zh) | 基于to形式的功率器件封装结构及封装方法 | |
| CN102881806A (zh) | 一种smd led单元及其封装方法 | |
| US10734297B2 (en) | Ag underlayer-attached metallic member, Ag underlayer-attached insulating circuit substrate,semiconductor device, heat sink-attached insulating circuit substrate, and method for manufacturing Ag underlayer-attached metallic member | |
| CN102315135B (zh) | 芯片封装及其制作工艺 | |
| CN116779584B (zh) | 一种低芯片温度梯度的功率半导体模块封装结构及方法 | |
| CN107749399B (zh) | 一种功率芯片封装方法和结构 | |
| CN100386876C (zh) | 多层基板堆叠封装结构 | |
| CN108581168B (zh) | 一种散热芯片的固体焊接工艺 | |
| CN111799251B (zh) | 采用多芯片堆叠结构的功率分立器件及其制备方法 | |
| CN108400131A (zh) | 内串联结构二极管管堆 | |
| US20190348404A1 (en) | Method of manufacturing power semiconductor device and power semiconductor device | |
| CN113257683A (zh) | 一种碳化硅功率器件芯片与引线框架键合方法 | |
| CN112712950A (zh) | 一种功率电阻器及其制备方法 | |
| TW202105537A (zh) | 電子零件裝置的製造方法及用於其的積層膜 | |
| CN216902931U (zh) | 一种抗变形芯板 | |
| CN210607234U (zh) | 集成芯片、智能功率模块及空调器 | |
| CN217426738U (zh) | 封装件 | |
| CN112851405B (zh) | 一种陶瓷覆铜板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |