CN116779457A - 嵌入半导体晶片中的密封腔 - Google Patents

嵌入半导体晶片中的密封腔 Download PDF

Info

Publication number
CN116779457A
CN116779457A CN202310251300.6A CN202310251300A CN116779457A CN 116779457 A CN116779457 A CN 116779457A CN 202310251300 A CN202310251300 A CN 202310251300A CN 116779457 A CN116779457 A CN 116779457A
Authority
CN
China
Prior art keywords
passivation layer
semiconductor device
cavity
aperture
sealed cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310251300.6A
Other languages
English (en)
Inventor
姜英琪
J·G·费奥雷恩扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116779457A publication Critical patent/CN116779457A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及嵌入半导体晶片中的密封腔。描述了用于在半导体晶片内形成密封腔的技术，其中导体晶片包括形成在基板上的结构，例如T栅极电极或无源元件。密封腔结构可以嵌入晶片中而不干扰任何后续工艺。也就是说，一旦空腔关闭，任何后续后端过程都可以照常继续。

Description

嵌入半导体晶片中的密封腔
关于联邦资助研究或开发的声明
本发明是在国防高级研究计划局(DARPA)授予的第HR0011-18-3-0014号赠款的政府支持下完成的。政府对这项发明有一定的权利。
技术领域
本文献一般地(但不限于)涉及半导体器件，更具体地，涉及用于构造半导体器件的技术。
背景技术
氮化镓(GaN)基半导体作为制造下一代晶体管或半导体器件的材料，与其他半导体相比，具有许多优点，可用于高压和高频应用。例如，GaN基半导体具有宽的带隙，使得由这些材料制成的器件能够具有高击穿电场，并且能够在宽的温度范围内保持稳定。
由GaN基异质结构形成的二维电子气(2DEG)通道通常具有高电子迁移率，使得使用这些结构制造的器件在功率开关和放大系统中有用。
发明内容
本公开描述了用于在半导体晶片(例如GaN晶片)内形成密封腔的技术，其中导体晶片包括形成在基板上的结构，例如T栅极电极或无源元件。本公开的技术不涉及使用另一个封盖晶片来密封空腔。密封腔结构可以嵌入晶片中而不干扰任何后续工艺。也就是说，一旦空腔关闭，任何后续后端过程都可以照常继续。本公开的技术可以增加路由的自由度，降低布局复杂性，并提高性能。
在一些方面，本公开涉及一种在半导体晶片内形成密封腔的方法，其中所述半导体晶片包括在基板上形成的结构，所述方法包括：图案化钝化层的区域；去除钝化层的图案化区域的至少一部分以形成至少一个孔；通过形成在所述钝化层中的所述至少一个孔去除所述结构周围的下面绝缘层的一部分以形成空腔；以及覆盖或密封钝化层中的至少一个孔以形成密封腔。
在一些方面，本公开涉及一种包括密封腔的半导体器件，该半导体器件包括：基板；形成在所述基板上的结构，其中所述结构位于所述空腔内；钝化层，形成在所述空腔上方，其中所述钝化层限定至少一个孔；以及形成在钝化层上的盖或密封剂，所述盖或密封剂包括沉积在所述至少一个孔中并被配置为阻挡所述孔以覆盖或密封所述空腔的材料。
在一些方面，本公开涉及一种包括密封腔的半导体器件，该半导体器件包括：氮化镓基板；形成在所述氮化镓基板上的T栅极电极结构，其中所述T栅极电极结构位于所述空腔内；钝化层，形成在所述空腔上方，其中所述钝化层限定至少一个孔；以及形成在钝化层上的盖或密封剂，所述盖或密封剂包括沉积在所述至少一个孔中并被配置为阻挡所述孔以覆盖或密封所述空腔的材料。
附图说明
在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式概括地示出了本文档中讨论的各种实施例。
图1A-1F描绘了根据本公开的各种技术的在半导体晶片内形成密封腔的工艺制造流程的示例，其中半导体晶片包括在基板上形成的结构。
图2是在半导体晶片内形成密封腔的方法200的流程图的示例，例如在半导体晶片包括形成在基板上的结构的情况下。
具体实施方式
氮化镓(GaN)基半导体是高频和高功率应用的一个有吸引力的选择。为了在高频(例如94GHz)下操作，三维(3D)结构(例如T栅极电极)已经用于GaN器件中。这种3D结构通常需要在空气中形成，而T栅极的上方和侧面上不存在固体材料(例如绝缘电介质)。绝缘电介质的缺乏减少了从器件的源极和漏极到T栅极的寄生电容，并增加了其频率限制。
本发明人已经认识到，对3D结构的这种要求可能导致多种限制。例如，一旦形成T栅极电极，可以执行很少的后续工艺；否则，可能会掩埋3D结构。另一个突出的问题是，它可能不允许多层金属布线(与其他设备集成)和/或厚钝化涂层(为了可靠性)。最后，当暴露在空气中时，设备会受到环境影响，例如湿度和氧气。虽然先进的封装可以缓解这个问题，但它可能会增加成本和设备体积。
本公开描述了用于在半导体晶片(例如GaN晶片)内形成密封腔的技术，其中导体晶片包括形成在基板上的结构，例如T栅极电极或无源元件。本公开的技术不涉及使用另一个封盖晶片来密封空腔。密封腔结构可以嵌入晶片中而不干扰任何后续工艺。也就是说，一旦空腔关闭，任何后续后端过程都可以照常继续。本公开的技术可以增加路由的自由度，降低布局复杂性，并提高性能。
如在本公开中使用的，GaN基化合物半导体材料可以包括元素的化合物，所述元素包括GaN和周期表中不同组的一种或多种元素。这样的化合物可以包括来自第13族的元素(即，包括硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl)的组)与来自第15族的元素的配对(即，包含氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)的组。周期表的第13族也可以称为第III族，并且第15族称为第V族。在一个示例中，半导体器件可以由GaN和氮化铝铟镓(AlInGaN)制成。
本文所述的异质结构可以形成为AlN/GaN/AlN异质结构、InAlN/GaN异质结构，AlGaN/GaN异构结构，或由第13族和第15族元素的其他组合形成的异质结构。这些异质结构可以在形成异质结构的化合物半导体的界面(例如GaN和AlGaN的界面)处形成二维电子气(2DEG)。2DEG可以形成电子的导电沟道，其可以例如通过源自器件的栅极的电场而可控地耗尽。电子的导电沟道也可以被可控地增强，例如通过由设置在沟道上方的栅电极形成的电场来控制通过半导体器件的电流。使用这种导电沟道形成的半导体器件可以包括高电子迁移率晶体管。
图1A-1F描绘了根据本公开的各种技术的在半导体晶片内形成密封腔的工艺制造流程的示例，其中半导体晶片包括在基板上形成的结构。图1A中示出了半导体晶片的一部分。所示的半导体器件100，例如化合物半导体异质结构晶体管器件，可以包括基板102，基板102可以是半导体材料，例如GaN异质结构。
在一些示例中，半导体器件100可以是高电子迁移率晶体管(HEMT)结构。基板102可以具有二维电子气(2DEG)沟道区104，其中2DEG沟道比异质结构的任一层更导电。本公开的半导体器件可用于功率应用或RF应用。
半导体器件100可以包括漏极106和源极108。漏极106和源极108可以与2DEG沟道104接触。
半导体器件100可以包括第一钝化层110，该第一钝化层形成在基板104上方或上层以及2DEG沟道区104上方或上层，例如HEMT结构。作为示例，第一钝化层110可以包括氮化硅(SiN)。
半导体器件100可以包括在基板102上方或上层形成的三维(3D)结构112。在一些示例中，结构112可以包括T栅极电极。T栅极电极可以延伸穿过第一钝化层110并耦合到沟道区104。
在一些示例中，T栅极电极可以包括金。在其他示例中，T栅极电极可以是硅兼容的并且不包括金。在一些示例中，结构112可以包括一个或多个无源部件，例如电感器、电阻器和/或电容器。
半导体器件100还可以包括电绝缘层114。如图1A所示，结构112被电绝缘层114包围。
半导体器件100还可以包括通孔116A、116B，例如包括钨，以在漏极106和源极108之间延伸并将漏极106与源极108耦合到半导体器件100顶部附近的对应金属区域118、120，其中金属区域118和120可以位于第二钝化层122之下。
半导体器件100可以包括在金属区域118、120和电绝缘层114(例如氧化物)上形成的第二钝化层122。作为示例，第二钝化层122可以包括氮化硅(SiN)。
可以在第二钝化层122上形成光致抗蚀剂层124。如图1A所示，工艺制造流程可包括图案化第二钝化层122的区域126。例如，工艺制造流程可以包括使用光致抗蚀剂层124来图案化氮化硅区域126以限定可渗透孔。
参考图1B，工艺流程可包括移除第二钝化层122的图案化区域的至少一部分以形成至少一个孔。例如，可以例如通过蚀刻去除至少一部分氮化硅，以形成一个或多个孔128。在一些示例中，一个或多个孔128可以是纳米尺寸的孔。以此方式，可以形成可渗透膜。
参考图1C，工艺流程可以包括剥离或以其他方式去除光致抗蚀剂层124。
参考图1D，工艺流程可包括通过形成在第二钝化层122中的孔128去除结构112周围或周边的下面绝缘层114的一部分，以形成空腔130。如图1D所示，结构112与空腔130一起定位。在一些示例中，可以通过可渗透膜的孔128将氢氟酸(例如蒸汽氢氟酸)施加到电绝缘层114，以蚀刻掉结构112周围的电绝缘层，从而将结构112从电绝缘层114释放或释放。
在一些示例中，可以在通过钝化层中形成的至少一个孔去除下面绝缘层114的一部分之前去除光致抗蚀剂层124，例如当使用蒸汽氢氟酸蚀刻掉绝缘层114时。当使用其他技术去除电绝缘层114时，可能需要在去除电绝缘层114之后去除光致抗蚀剂层124，使得光致抗蚀剂124充当增强钝化层。
在一些示例中，下面绝缘层114的与密封腔130的相邻侧的部分142A、142B可以被保持。
参考图1E，工艺流程可以包括覆盖或密封钝化层中的孔128以形成密封腔130。例如，可沉积由材料132形成的覆盖物或密封剂以阻挡孔128以覆盖或密封空腔130。在一些示例中，可以沉积氮化物或氧化物。例如，等离子体增强化学气相沉积(PECVD)氮化物或PECVD氧化物可用于密封孔128。在其他示例中，可以使用金属来密封孔128。
材料132的沉积可导致材料132的顶表面上的表面不规则。在一些示例中，可能需要使材料132的顶表面平滑或平坦以去除这些不规则性，例如允许工艺流程继续进行一个或多个额外的(例如，可选的)工艺流程步骤，如图1F所示。例如，化学机械平坦化(CMP)可用于创建光滑表面。
在一些示例中，工艺流程可以包括控制密封腔130内的压力，例如，例如，产生真空。根据密封材料和密封条件，可以在图1E中的密封过程期间实现这种控制。例如，可以沉积PECVD SiN，例如在约650-1000mTorr(0.087-0.133kPa)的范围内。在另一个示例中，可以沉积CVD钨(W)金属，例如在1.333–101.325kPa(atm)的范围。
在其他示例中，工艺流程可以包括控制密封腔130中的气体成分，这可以优化密封腔130内的气体成分。例如，在接近密封阶段结束时，惰性载气(例如氩气(Ar)或氮气(N2))的相对比率可以增加，使得最终的密封气体由惰性气体主导。
参考图1F，一旦孔128被密封，工艺流程可以包括一个或多个附加的，例如可选的工艺。图1F中示出了附加后端处理的非限制性示例。在图1F中，可以形成额外的通孔134A、134B以将金属区域118和金属区域120电耦合到对应的金属区域136、138。第三钝化层140(例如氮化硅)可以形成在金属区域136、138上方以及包括材料132的覆盖物或密封剂上方。
图2是在半导体晶片内形成密封腔的方法200的流程图的示例，例如在半导体晶片包括形成在基板上的结构的情况下。在框202，方法200可以包括图案化钝化层的区域。
在框204，方法200可以包括去除钝化层的图案化区域的至少一部分以形成至少一个孔。在一些示例中，该方法可以包括使用光致抗蚀剂层来图案化钝化层的区域。
在框206处，方法200可包括通过形成在钝化层中的至少一个孔去除结构周围的下面绝缘层的一部分以形成空腔。
在框208，方法200可以包括覆盖或密封钝化层中的至少一个孔以形成密封腔。
在一些示例中，该方法可以包括保持密封腔的相邻侧的下面绝缘层的另一部分。
在一些示例中，该结构包括T栅极电极。在一些示例中，该方法可以包括将T栅极电极耦合到高电子迁移率晶体管(HEMT)结构的二维气体(2DEG)沟道区域。在一些示例中，HEMT结构包括氮化镓基板。
在一些示例中，覆盖或密封钝化层中的至少一个孔以形成密封腔可包括沉积材料以密封至少一个孔，例如沉积氮化物或氧化物以密封至少一个孔。
在一些示例中，图案化钝化层的区域的方法可以包括使用光致抗蚀剂层来图案化保护层的区域。在一些示例中，在通过钝化层中形成的至少一个孔去除下面绝缘层的部分之前，去除光致抗蚀剂层。
在一些示例中，通过形成在钝化层中的至少一个孔去除围绕结构的下面绝缘层的一部分以形成空腔可以包括通过至少一个孔向绝缘层施加氢氟酸。
在一些示例中，该方法可以包括控制密封腔内的压力。在一些示例中，该方法可以包括控制密封腔中的气体成分。
各种注释
本文所述的非限制性方面或示例中的每一个可以独立存在，或者可以与一个或多个其他示例以各种排列或组合组合。
上述详细描述包括对附图的引用，附图构成详细描述的一部分。附图通过说明的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除所示或描述的元件之外的元件。然而，本发明人还设想了仅提供所示或描述的那些元件的示例。此外，本发明人还考虑使用所示或描述的那些元素(或其一个或多个方面)的任何组合或排列的示例，或者关于特定示例(或其个或多方面)，或者关于本文所示或所描述的其他示例(或其中一个或更多方面)。
如果本文件与通过引用合并的任何文件之间的用法不一致，则以本文件中的用法为准。
在本文件中，术语“一个”或“一种”在专利文件中常见，包括一个或多个，独立于“至少一个”或“一个或更多个”的任何其他实例或用法，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其中”被用作各自术语“包含”和“包含”的纯英语等价物。此外，在以下方面，术语“包含“和“包括”是开放式的，即系统、装置、物品、组合物、制剂、，在一个方面中，包括除了在这样的术语之后列出的元素之外的元素的方法仍然被认为属于该方面的范围。此外，在以下方面，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。
以上描述旨在说明性而非限制性。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如由本领域普通技术人员在回顾上述描述后使用。提供摘要是为了符合37C.F.R.§1.72(b)的规定，以便读者快速确定技术披露的性质。提交本文件的前提是，本文件不会用于解释或限制各方面的范围或含义。此外，在上述详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意味着无人认领的公开特征对任何方面都是必不可少的。相反，本发明的主题可能存在于特定公开实施例的少于所有特征中。因此，以下方面在此作为示例或实施例并入详细描述中，其中每个方面独立地作为单独的实施例，并且可以设想这些实施例可以以各种组合或排列方式彼此组合。本发明的范围应当参考所附方面以及这些方面所享有的等同物的全部范围来确定。

Claims (20)

1.一种在半导体晶片内形成密封腔的方法，其中所述半导体晶片包括在基板上形成的结构，所述方法包括：
图案化钝化层的区域；
去除所述钝化层的图案化区域的至少一部分以形成至少一个孔；
通过形成在所述钝化层中的所述至少一个孔去除所述结构周围的下面绝缘层的一部分以形成空腔；和
覆盖或密封所述钝化层中的至少一个孔以形成密封腔。
2.根据权利要求1所述的方法，包括：
保持与所述密封腔的相邻侧相邻的下面绝缘层的另一部分。
3.根据权利要求1所述的方法，其中所述结构包括T栅极电极。
4.根据权利要求3所述的方法，包括：
将所述T栅极电极耦合到高电子迁移率晶体管(HEMT)结构的二维气体(2DEG)沟道区域。
5.根据权利要求4所述的方法，其中所述HEMT结构包括氮化镓基板。
6.根据权利要求1所述的方法，其中覆盖或密封所述钝化层中的所述至少一个孔以形成所述密封腔包括：
沉积材料以密封所述至少一个孔。
7.根据权利要求6所述的方法，其中沉积所述材料以密封所述至少一个孔包括：
沉积氮化物或氧化物以密封所述至少一个孔。
8.根据权利要求1所述的方法，其中图案化所述钝化层的所述区域包括：
使用光致抗蚀剂层来图案化所述钝化层的区域。
9.根据权利要求8所述的方法，包括：
在通过形成在钝化层中的至少一个孔去除下面绝缘层的部分之前，去除所述光致抗蚀剂层。
10.根据权利要求1所述的方法，其中通过形成在所述钝化层中的所述至少一个孔去除所述结构周围的下面绝缘层的一部分以形成所述空腔包括：
通过所述至少一个孔向所述绝缘层施加氢氟酸。
11.根据权利要求1所述的方法，包括：
控制所述密封腔中的压力。
12.根据权利要求1所述的方法，包括：
控制所述密封腔中的气体成分。
13.一种包括密封腔的半导体器件，所述半导体器件包括：
基板；
形成在所述基板上的结构，其中所述结构位于所述空腔内；
钝化层，形成在所述空腔上方，其中所述钝化层限定至少一个孔；和
形成在所述钝化层上的盖或密封剂，所述盖或密封剂包括沉积在所述至少一个孔中并被配置为阻挡所述孔以覆盖或密封所述空腔的材料。
14.根据权利要求13所述的半导体器件，其中所述结构包括T栅极电极。
15.根据权利要求14所述的半导体器件，其中所述钝化层是第一钝化层，所述半导体器件包括：
第二钝化层，形成在所述基板上方和高电子迁移率晶体管(HEMT)结构的二维气体(2DEG)沟道区域上方，
其中所述T栅极电极延伸穿过所述第二钝化层并耦合到所述2DEG沟道区域。
16.根据权利要求13所述的半导体器件，包括：
漏极电极和源极电极；
在所述漏极电极和第一金属区域之间延伸的至少一个第一通孔，所述第一金属区域位于所述钝化层之下；和
在所述源极电极和第二金属区域之间延伸的至少一个第二通孔，所述第二金属区域位于所述钝化层之下。
17.根据权利要求16所述的半导体器件，其中所述钝化层是第一钝化层，所述半导体器件包括：
第三钝化层，形成在所述盖或密封剂上；
在所述第一金属区域和第三金属区域之间延伸的至少一个第三通孔，所述第三金属区域位于所述第三钝化层之下；和
在所述第二金属区域和第四金属区域之间延伸的至少一个第四通孔，所述第四金属区域位于所述第三钝化层之下。
18.根据权利要求14所述的半导体器件，其中所述基板包括氮化镓。
19.一种包括密封腔的半导体器件，所述半导体器件包括：
氮化镓基板；
形成在所述氮化镓基板上的T栅极结构，其中所述T栅极电极结构位于所述空腔内；
钝化层，形成在所述空腔上方，其中所述钝化层限定至少一个孔；和
形成在所述钝化层上的盖或密封剂，所述盖或密封剂包括沉积在所述至少一个孔中并被配置为阻挡所述孔以覆盖或密封所述空腔的材料。
20.根据权利要求19所述的半导体器件，其中所述钝化层是第一钝化层，所述半导体器件包括：
第二钝化层，形成在所述基板上方和高电子迁移率晶体管(HEMT)结构的二维气体(2DEG)沟道区域上方，
其中所述T栅极电极延伸穿过所述第二钝化层并耦合到所述2DEG沟道区域。
CN202310251300.6A 2022-03-17 2023-03-16 嵌入半导体晶片中的密封腔 Pending CN116779457A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/697,758 US20230299172A1 (en) 2022-03-17 2022-03-17 Sealed cavity embedded in a semiconductor wafer
US17/697,758 2022-03-17

Publications (1)

Publication Number Publication Date
CN116779457A true CN116779457A (zh) 2023-09-19

Family

ID=85685180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310251300.6A Pending CN116779457A (zh) 2022-03-17 2023-03-16 嵌入半导体晶片中的密封腔

Country Status (3)

Country Link
US (1) US20230299172A1 (zh)
EP (1) EP4258341A3 (zh)
CN (1) CN116779457A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110476231A (zh) * 2017-04-04 2019-11-19 三菱电机株式会社 半导体装置及其制造方法
CN111710715A (zh) * 2020-05-14 2020-09-25 西安电子科技大学 具有空气腔的氮化镓微波毫米波晶体管结构及制备方法

Also Published As

Publication number Publication date
EP4258341A2 (en) 2023-10-11
US20230299172A1 (en) 2023-09-21
EP4258341A3 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
EP3327774B1 (en) Device with a conductive feature formed over a cavity and method therefor
CN103681835B (zh) 具有多个栅极电介质层的异质结构晶体管
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
US9502421B2 (en) Semiconductor device and method for fabricating a semiconductor device
US20150076510A1 (en) Heterostructure Power Transistor with AlSiN Passivation Layer
CN106486543A (zh) 半导体器件及其制造方法
US20190312137A1 (en) High-electron-mobility transistor with buried interconnect
JP5405847B2 (ja) Ｉｉｉ族窒化物モノリシックパワーｉｃの構造及びその製造方法
CN112490286B (zh) 半导体装置及其制作方法
CN108649071A (zh) 半导体器件及其制造方法
CN103296077B (zh) 半导体结构及其形成方法
KR20210024431A (ko) 반도체 디바이스 및 방법
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
CN109860288A (zh) 半导体装置
KR20200144496A (ko) 반도체 장치 및 웨이퍼 제조 방법
CN115440810A (zh) 一种半导体器件、共源共栅级联器件及其制备方法
CN117594595A (zh) 集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管
TW202125829A (zh) 半導體結構
EP4258341A2 (en) Sealed cavity embedded in a semiconductor wafer
US20210327875A1 (en) Semiconductor structure and methods for manufacturing the same
US20210225770A1 (en) Semiconductor structure and methods of manufacturing the same
WO2021173810A1 (en) Iii-nitride transistor with a cap layer for rf operation
CN112951899A (zh) 环形MIS栅增强型AlGaN沟道异质结功率器件及其制备方法
CN112652660A (zh) 半导体结构及其制造方法
EP4310899A1 (en) Group iii nitride-based semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination