CN117594595A - 集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管 - Google Patents

集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管 Download PDF

Info

Publication number
CN117594595A
CN117594595A CN202310872660.8A CN202310872660A CN117594595A CN 117594595 A CN117594595 A CN 117594595A CN 202310872660 A CN202310872660 A CN 202310872660A CN 117594595 A CN117594595 A CN 117594595A
Authority
CN
China
Prior art keywords
gate
layer
field
drain
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310872660.8A
Other languages
English (en)
Inventor
S·夏尔马
J·J·詹姆斯
S·J·本特利
F·赫伯特
R·J·拉斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN117594595A publication Critical patent/CN117594595A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管。一种用于III‑V族集成电路的结构包括集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管(HEMT)。该结构包括具有第一源极、第一漏极以及位于第一源极和第一漏极之间的第一场板栅极的第一耗尽模式HEMT，以及具有第二源极和第二漏极的第二增强模式HEMT。第二HEMT还包括氮化镓(GaN)栅极以及位于第二源极和第二漏极之间的第二场板栅极。第二HEMT的第二场板栅极可以比GaN栅极更靠近第二漏极。该结构提供了与基于氮化镓(GaN)栅极的增强模式HEMT集成的可靠、低泄漏、高电压耗尽模式HEMT(例如，其操作电压大于100V，但其夹断电压小于6伏特)。

Description

集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管
技术领域
本公开涉及晶体管，更具体地涉及包括集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管(HEMT)的结构的实施例。
背景技术
诸如高电子迁移率晶体管(HEMT)和金属-绝缘体-半导体HEMT(MISHEMT)的III-V族半导体器件已成为功率切换、射频(RF)和毫米波(mmWave)(例如3-300GHz)无线应用的领先技术。耗尽模式和增强模式HEMT和MISHEMT的集成具有挑战性。例如，与基于p型氮化镓(pGaN)栅极的增强模式HEMT集成的具有低夹断电压(＜6V)的可靠、低泄漏、高电压耗尽模式器件目前还没有。
发明内容
下面提及的所有方面、示例和特征可以以任何在技术上可能的方式进行组合。
本公开的一方面提供了一种用于III-V族集成电路的结构，包括：第一晶体管，其具有第一源极、第一漏极以及位于所述第一源极和所述第一漏极之间的第一场板栅极；以及第二晶体管，其具有第二源极和第二漏极，所述第二晶体管包括氮化镓GaN栅极以及位于所述第二源极和所述第二漏极之间的第二场板栅极，所述第二场板栅极位于所述第二漏极和所述GaN栅极之间。
本公开的另一方面包括任一上述方面，并且，所述场板栅极具有相同的组成，所述组成不同于所述GaN栅极的组成。
本公开的另一方面包括任一上述方面，并且，还包括耦合所述第二场板栅极和所述第二源极的第一互连。
本公开的另一方面包括任一上述方面，并且，还包括耦合所述第一场板栅极和所述第二场板栅极的互连。
本公开的另一方面包括任一上述方面，并且，每个场板栅极包括台阶。
本公开的另一方面包括任一上述方面，并且，所述GaN栅极包括位于金属层下方的p型氮化镓pGaN层。
本公开的另一方面包括任一上述方面，并且，所述pGaN层与所述金属层直接接触。
本公开的另一方面包括任一上述方面，并且，还包括与所述GaN栅极、所述第一场板栅极和所述第二场板栅极的至少一侧相邻的隔离掺杂区。
本公开的另一方面包括任一上述方面，并且，所述第一晶体管被配置为用作耗尽模式器件，并且所述第二晶体管被配置为用作增强模式器件。
本公开的另一方面包括任一上述方面，并且，每个晶体管包括位于氮化铝镓AlGaN阻挡层上方的钝化层，并且其中，所述第一场板栅极包括延伸到在所述AlGaN阻挡层中限定的第一凹陷中的第一部分，所述第二场板栅极包括延伸到在所述AlGaN阻挡层中限定的第二凹陷中的第二部分。
本公开的一方面包括一种用于III-V族集成电路的结构，包括：耗尽模式高电子迁移率晶体管DM HEMT，其具有第一源极、第一漏极以及位于所述第一源极和所述第一漏极之间的第一场板栅极；以及增强模式高电子迁移率晶体管EM HEMT，其具有第二源极和第二漏极，并且，所述EM HEMT具有氮化镓GaN栅极以及位于所述第二源极和所述第二漏极之间的第二场板栅极，其中，所述第二场板栅极比所述GaN栅极更靠近所述第二漏极。
本公开的另一方面包括任一上述方面，并且，所述第一场板栅极和所述第二场板栅极具有相同的组成，所述组成不同于所述GaN栅极的组成。
本公开的另一方面包括任一上述方面，并且，还包括耦合所述第二场板栅极和所述第二源极的第一互连。
本公开的另一方面包括任一上述方面，并且，每个场板栅极包括台阶。
本公开的另一方面包括任一上述方面，并且，所述GaN栅极包括位于金属层下方的p型氮化镓pGaN层。
本公开的另一方面包括任一上述方面，并且，所述pGaN层与所述金属层直接接触。
本公开的另一方面包括任一上述方面，并且，每个HEMT包括位于氮化铝镓AlGaN阻挡层上方的钝化层，并且其中，所述第一场板栅极包括延伸到在所述AlGaN阻挡层中限定的第一凹陷中的第一部分，所述第二场板栅极包括延伸到在所述AlGaN阻挡层中限定的第二凹陷中的第二部分。
本公开的一方面涉及一种方法，包括：在衬底上方的氮化镓GaN层上方的氮化铝镓AlGaN阻挡层上方的增强模式高电子迁移率晶体管EM HEMT区域中形成p型氮化镓pGaN栅极；在所述AlGaN层和所述GaN层上方的所述EM HEMT区域中的所述pGaN栅极以及耗尽模式高电子迁移率晶体管DM HEMT区域上方形成钝化层；在所述EM HEMT区域中的所述钝化层上方且邻近所述pGaN栅极形成第一场板栅极，以及在所述DM HEMT区域中的所述钝化层上方形成第二场板栅极；在所述第一场板栅极的相反侧形成第一源极和第一漏极；以及在所述pGaN栅极和所述第二场板栅极的相反侧形成第二源极和第二漏极，所述第二场板栅极比所述pGaN栅极更靠近所述第二漏极，其中，每个场板栅极包括台阶。
本公开的另一方面包括任一上述方面，并且，所述第一场板栅极和所述第二场板栅极具有相同的组成，所述组成不同于所述pGaN栅极的组成。
本公开的另一方面包括任一上述方面，并且，所述第一场板栅极包括延伸到在所述钝化层和所述AlGaN层中限定的第一凹陷中的第一部分，所述第二场板栅极包括延伸到在所述钝化层和所述AlGaN层中限定的第二凹陷中的第二部分。
本公开中描述的两个或多个方面，包括本发明内容部分中描述的那些方面，可以组合以形成本文中未具体描述的实施方式。一个或多个实施方式的细节在附图和下面的描述中阐述。其他特征、目的和优点将从说明书和附图以及权利要求中显而易见。
附图说明
将参考以下附图详细描述本公开的实施例，其中相同的参考标号表示相同的元素，并且其中：
图1示出了根据本公开的实施例的结构的截面图。
图2示出了根据本公开的实施例的结构的截面图。
图3示出了根据本公开的实施例的结构的截面图。
图4示出了根据本公开的实施例的结构的截面图。
图5A-5B、6A-6B、7A-7B示出了根据本公开的实施例的形成结构的方法的截面图。
图8示出了根据本公开的实施例的结构的截面图。
图9示出了根据本公开的实施例的结构的截面图。
图10示出了根据本公开的实施例的结构的截面图。
图11示出了根据本公开的实施例的结构的截面图。
请注意，本公开的附图不一定按比例绘制。附图旨在仅描绘本公开的典型方面，因此不应视为限制本公开的范围。在附图中，相似的标号表示附图之间的相似元素。
具体实施方式
在下面的描述中，参考了形成本发明一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“之上”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素之上”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦合”到另一元素时，它可以被直接地连接或耦合到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦合”到另一元素时，不存在任何中间元素。
说明书中对本公开的“一个实施例”或“一实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在一实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、B和/或C”和“A、B和C中的至少一者”的情况下，这些短语旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或仅选择第三个列出的选项(C)、或仅选择第一个和第二个列出的选项(A和B)、或仅选择第一个和第三个列出的选项(A和C)、或仅选择第二个和第三个列出的选项(B和C)、或选择所有这三个选项(A和B和C)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。
本公开的实施例包括用于III-V族集成电路的结构，该结构包括集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管(HEMT)。更具体地，本公开的实施例包括具有第一源极、第一漏极以及位于第一源极和第一漏极之间的第一场板栅极的第一耗尽模式HEMT，以及具有第二源极和第二漏极的第二增强模式HEMT。第二HEMT还包括氮化镓(GaN)栅极以及位于第二源极和第二漏极之间的第二场板栅极。第二HEMT的第二场板栅极位于第二漏极和GaN栅极之间。该结构提供了与基于氮化镓(GaN)栅极的增强模式HEMT集成的可靠、低泄漏、高电压耗尽模式HEMT(例如，其操作电压大于100V，但其夹断电压小于6伏特)。
图1示出了用于III-V族集成电路的结构100的截面图。结构100包括第一晶体管110和第二晶体管112。晶体管110、112可以位于半导体衬底114上的多个外延生长的半导体层上方。半导体衬底114例如可以是硅或硅基衬底(例如，碳化硅(SiC)衬底)、蓝宝石衬底、III-V族半导体衬底(例如，氮化镓(GaN)衬底或某种其他合适的III-V族半导体衬底)、硅衬底(可能掺杂p型)或用于III-V族半导体器件的任何其他合适的衬底。衬底114上外延生长的半导体层例如可以包括：位于半导体衬底114的顶表面上的可选的缓冲层116；位于缓冲层116上的沟道层118；以及位于沟道层118上的阻挡层120。这些外延生长的半导体层例如可以是III-V族半导体层。本领域技术人员将认识到，III-V族半导体是指通过将诸如铝(Al)、镓(Ga)或铟(In)的III族元素与诸如氮(N)、磷(P)、砷(As)或锑(Sb)的V族元素进行组合而获得的化合物(例如，GaN、InP、GaAs或GaP)。
可选的缓冲层116可用于促进沟道层118的生长，并提供下方的衬底114和上方的沟道层118的晶格常数。缓冲层116可以是掺杂的或未掺杂的。可选地，缓冲层116可以是碳掺杂的。阻挡层120可以具有比用于器件沟道的沟道层118的带隙宽的带隙。本领域技术人员将认识到，可以选择阻挡材料和沟道材料，从而在两层之间的界面处形成异质结，进而在沟道层118中形成二维电子气(2DEG)区域128(参见虚线框)。沟道层118中的该2DEG区域128可以为电荷在源极和漏极之间漂移提供导电路径。
在一些实施例中，缓冲层116可以是碳掺杂的氮化镓(C-GaN)缓冲层或适合用作HEMT或MISHEMT地缓冲层的任何其他材料的缓冲层。沟道层118可以是氮化镓(GaN)层或由适合用作HEMT或MISHEMT中的沟道层的任何其他III-V族半导体化合物制成的III-V族半导体沟道层。因此，沟道层118在本文中也可以被称为“GaN沟道层”。阻挡层120可以是氮化铝镓(AlGaN)阻挡层或适合用作HEMT或MISHEMT中的阻挡层的任何其他材料的阻挡层。因此，阻挡层120在本文中也可以被称为“AlGaN阻挡层”。为了说明的目的，附图和描述将外延生长层(例如，缓冲层116、沟道层118和阻挡层120)描绘为单层结构(即，包括一层缓冲材料、一层沟道材料和一层阻挡材料)。然而，应当理解，替代地，外延生长层中的任何一者或多者可以是多层结构(例如，包括不同缓冲材料的多个子层、不同III-V族半导体沟道材料的多个子层和/或不同阻挡材料的多个子层)。
一个或多个钝化层可以位于阻挡层120上方。在所示的示例中，示出了两个钝化层122、126，在它们之间具有蚀刻停止层124。钝化层122、126可以包括一层或多层任何合适的钝化材料，例如但不限于氧化铝(Al2O3)、氮化硅(Si3N4)和/或氧化硅(SiOx)。为了说明的目的，附图和描述将钝化层122、126描绘为单层结构。然而，应当理解，替代地，一个或全部两个钝化层122、126可以是多层结构，例如，包括不同钝化材料的多个子层。蚀刻停止层124可以设置在钝化层122、126之间，以在蚀刻工艺期间保护下方的钝化层122。蚀刻停止层124可以包括任何现在已知的或以后开发的蚀刻停止材料，例如氮化硅。
第一晶体管110被示例为耗尽模式HEMT(以下简称为“DM HEMT 110”)，第二晶体管112被示例为增强模式HEMT(以下简称为“EM HEMT 112”)。“耗尽模式”表示DM HEMT 110通常处于导通状态，并且需要将负电压(称为“夹断电压”)施加到其栅极以将其关断，即，耗尽通过沟道层118中的2DEG区域128的电子流。“增强模式”表示EM HEMT 112通常处于关断状态，并且需要将正电压(称为“阈值电压”)施加到其栅极以使其导通，即增强/允许电子流动通过2DEG区域128和沟道层118。
DM HEMT 110包括第一源极130、第一漏极132以及位于第一源极130和第一漏极132之间的第一场板栅极134。EM HEMT112具有第二源极140和第二漏极142。此外，EM HEMT112包括氮化镓(GaN)栅极144和位于第二源极140和第二漏极142之间的第二场板栅极146。也就是说，GaN栅极144和第二场板栅极146二者都在第二源极140和第二漏极142之间。如图所示，第二场板栅极146比GaN栅极144更靠近第二漏极142。GaN栅极144可以包括位于金属层152下方的p型GaN(pGaN)层150。因此，GaN栅极144在本文中也可以被称为“pGaN栅极”。在某些实施例中，pGaN层150与金属层152直接接触，即，不存在中间层。金属层152例如可以包括：金属或金属合金154，例如但不限于钛铝或氮化钛；以及欧姆接触156，例如氮化钛(TiN)或任何其他合适的欧姆接触材料。pGaN层152例如可以包括p型掺杂的氮化镓。p型掺杂剂可以包括用于GaN的任何合适的p型掺杂剂，例如但不限于镁、锌、镉和碳。源极区130、140和漏极区132、142均可以包括金属或金属合金，例如但并不限于钛铝或氮化钛。
场板栅极134、146具有相同的组成。该组成不同于GaN栅极144的组成。更具体地，场板栅极134、146均包括场板部分160和导体部分162。场板部分160例如可以包括氮化钛，而导体部分162例如可以包括氮化钛或钛铝。每个场板栅极134、146中包括台阶164，即在其场板部分160中包括台阶164。台阶164用于提供场整形(field shaping)以减少可导致强电场的尖拐角/边缘的影响，该强电场会改变器件功能。例如，pGaN栅极144的尖拐角/边缘可以提供强电场，该强电场可以随时间改变EM HEMT 112的功能，例如改变阈值电压和/或饱和电流。场板栅极146形成金属-绝缘体-半导体(MIS)电容器，其减少在pGaN栅极144的边缘处的场聚集(field crowding)。场板栅极146还支持在不使用大量GaN(这可能非常昂贵)的情况下使用高电压。用于EM HEMT 112中的场板栅极146的相同MIS电容器结构被用于DMHEMT 110的场板栅极134。场板栅极134比其他HEMT器件更靠近2DEG区域128，这降低了DMHEMT 110的夹断电压，例如，小于6V，但仍然允许其在高电压(例如，大于100V)下操作。
结构100根据其应用可以包括各种互连。可以使用已知技术在任何中段制程和/或后段制程层间电介质(ILD)层170中设置互连。虽然示出了一个ILD层170，但是本领域技术人员将认识到，可以设置多于一个的ILD层。互连可以包括任何所需的接触或过孔(以下统称为“接触”)172和金属线174。每个接触172可以包括任何现在已知的或以后开发的被配置用于电接触的导电材料，例如钨(W)。接触172可以另外包括在ILD层170旁边(alongside)定位的难熔金属衬里(liner)(未示出)，以防止电迁移劣化、与其他部件短路等。此外，活性半导体材料的选定部分可包括硅化物区域(即，在存在上覆导体的情况下被退火以提高半导体区域的电导率的半导体部分)，以在适用的情况下提高其与(一个或多个)接触172的物理界面处的电导率。金属线174可以包括任何合适的导体，例如铝或铜。金属线174还可以包括在ILD层170旁边定位的难熔金属衬里(未示出)，以防止电迁移劣化、与其他部件短路等。在图1的实施例中，结构100包括耦合第二场板栅极146和第二源极130的互连180。
图2示出了结构100的另一实施例的截面图。在图2中，结构100可以包括耦合第一和第二场板栅极134、146的互连182。(为了清楚起见，省略了到某些结构(例如，第一源极130、第二漏极142)的接触)。
图3示出了结构100的另一实施例的截面图。在图3中，结构100可以包括位于一个或多个位置中的一个或多个隔离掺杂区186(示出五个)，以隔离结构100的部分。隔离掺杂区186可以包括能够在2DEG区域128中引起电中断的任何掺杂剂。例如，掺杂剂可以包括氮和/或氩。隔离掺杂区186可以与pGaN栅极144、第一场板栅极134和第二场板栅极146的至少一侧相邻。隔离掺杂区186可以以任何方式进行掺杂，例如，使用栅极134、144、146引导注入的离子注入。虽然隔离掺杂区186的使用在图1的实施例中示出，但将认识到，它们可应用于本文所述的任何实施例。尽管隔离区186被示出为位于每一侧pGaN栅极144、第一场板栅极134和第二场板栅极146的一侧，但是可以省略其中的任何一者或多者。
图4示出了结构100的另一实施例的截面图。在大多数情况下，场板134、146距离2DEG区域128越近，晶体管110、112的性能越好。在图4中，每个晶体管110、112包括位于AlGaN阻挡层120上方的钝化层122(以及可能的(一个或多个)层126)。在这种设置中，第一场板栅极134包括延伸到在AlGaN阻挡层120中限定的第一凹陷190中的第一部分188(例如，场板部分160的下部以及可能台阶164的一部分)，并且，第二场板栅极146包括延伸到在AlGaN阻挡层120中限定的第二凹陷194中的第二部分192(例如，场板部分160的下部以及可能台阶164的一部分)。钝化层122在凹陷190、194的底部中将场板栅极134、146与AlGaN阻挡层120分隔开。如图所示，以这种方式，场板栅极134、146二者都比在刚好位于钝化层122上方(如图1-3中所示)的情况更靠近2DEG区域128，这降低了2DEG区域的浓度并降低了DMHEMT 110的必要夹断电压。它也促进了EM HEMT 112的pGaN栅极144上的场聚集。虽然AlGaN阻挡层120的凹陷被示出用于两个场板134、146，但在替代实施例中，其可以仅用于它们中的一个。
转向图5A-5B、6A-6B、7A-7B，示出了形成结构100的方法的实施例的截面图。图5A-5B示出了在衬底114上方的GaN沟道层118上方的AlGaN阻挡层102上方的增强模式高电子迁移率晶体管(EM HEMT)区域202中形成p型氮化镓(pGaN)栅极144。还示出了可选的缓冲层116，但并非在所有情况下缓冲层116都是必要的。pGaN栅极144(图1-4)的欧姆接触156也可以在该阶段形成。pGaN层150和欧姆接触156可以使用任何现在已知的或以后开发的半导体制造技术来形成。在一个示例中，它们可以通过在用于形成pGaN层150的GaN外延生长期间进行原位p型掺杂(例如，掺杂镁、镉、锌或碳)，随后在pGaN层150上方沉积欧姆接触156材料(例如，使用原子层沉积的氮化钛)，然后使用已知的光刻技术进行图案化来形成。例如，可以在其中存在pGaN栅极144的区域中的层上方形成掩模(未示出)，并执行蚀刻以去除pGaN栅极144外部的层(例如，反应离子蚀刻或适用于GaN和/或氮化钛的其他蚀刻化学作用)。然后可以使用任何适当的技术去除掩模。
图5B示出了其中AlGaN阻挡层120具有限定在其中的凹陷190、194的实施例。如前所述，在形成钝化层122和蚀刻停止层124之前，可以在AlGaN阻挡层120中以任何已知的或以后开发的方式形成凹陷190、194。例如，掩模(未示出)可以形成在AlGaN阻挡层120上方，并被图案化以暴露其中将存在凹陷190、194的区域，并执行蚀刻以去除AlGaN材料来形成凹陷190、194(例如，反应离子蚀刻或适用于阻挡层120的其他蚀刻化学作用)。然后可以去除掩模。
图5A-5B还示出了在AlGaN阻挡层120和GaN沟道层118上方的EM HEMT区域200中的pGaN栅极144和DM HEMT区域202上方形成钝化层122。钝化层122可以使用诸如原子层沉积(ALD)的任何适当的沉积技术来形成。该图还示出了蚀刻停止层124。可以使用诸如原子层沉积(ALD)的任何适当的沉积技术来形成蚀刻停止层124，例如氮化硅122。在图5B的实施例中，钝化层122的形成可以至少部分地填充凹陷190、194(图示为填充的)。
图6A-6B示出了在EM HEMT区域200中的钝化层122上方且邻近GaN栅极144(即pGaN栅极)形成场板栅极146以及在DM HEMT区域202中的钝化层122上方形成第二场板栅极134的截面图。图6A示出了图5A的实施例的过程，而图6B示出了图5B的实施例的过程。在任何情况下，场板栅极134、146可以同时形成并且具有相同的组成(材料)。场板栅极134、146可以通过在蚀刻停止层124中形成凹陷210来形成，例如，使用图案化掩模并在需要场板栅极的位置处蚀刻到层中。在图6A中，凹陷210延伸到蚀刻停止层124中，并且可能延伸到钝化层124的一部分中。在图6B中，凹陷210延伸穿过蚀刻停止层124并且穿过在AlGaN阻挡层120中限定的第一凹陷190和在AlGaN阻挡层120中限定的第二凹陷194内的钝化层122的一部分。如果需要，可以执行额外的蚀刻以使凹陷210的拐角变圆。然后可以去除掩模。场板栅极134、146的金属或金属合金(例如，氮化钛)层例如可以使用ALD或其他适当的沉积技术来沉积。该(一个或多个)层在凹陷210的边缘上方延伸，从而形成每个场板栅极134、146的台阶164。该(一个或多个)层可以使用覆盖将存在场板栅极134、146的位置的另一掩模而被图案化，然后使用适当的化学作用进行蚀刻来去除多余的材料来。如前所述，场板栅极134、146具有相同的组成。该组成不同于pGaN栅极144的组成，即，它不是pGaN。场板栅极134、146均包括场板部分160。场板部分160例如可以包括氮化钛。每个场板栅极134、146包括其中的台阶164，即，在其场板部分160中包括台阶164。除了其他优点之外，台阶164还用于提供场整形以减少可导致改变器件功能的强电场的尖拐角/边缘的影响。
图7A-7B示出了在第一场板栅极134的相反侧形成第一源极130和第一漏极132以及在pGaN栅极144和第二场板栅极146的相反侧形成第二源极140和第二漏极142的截面图。第二场板栅极146比pGaN栅极144更靠近第二漏极142。源极/漏极130、132、140、142可以在形成导体部分162的同时形成，导体部分162最终形成场板栅极134、146并最终形成pGaN栅极144的金属层154。该工艺可以包括镶嵌工艺，镶嵌工艺包括：沉积第二钝化层126；图案化掩模(未示出)以暴露第二钝化层126的其中期望源极/漏极、金属层和导体部分的金属或金属合金的区域；使用任何适当的沉积技术来沉积所述金属或金属合金；以及进行平面化。金属层154和/或导体部分162的任何附加部分可以通过重复镶嵌工艺而形成在其下部上方。
如果需要，如图3所示，可以在该阶段形成隔离掺杂区186。隔离掺杂区186可以以任何方式进行掺杂，例如，使用栅极134、144、146引导注入的离子注入。可以使用能够在2DEG区域128中引起电中断的任何掺杂剂，例如，氮和/或氩。隔离掺杂区186可以与pGaN栅极144、第一场板栅极134和第二场板栅极146的至少一侧相邻。尽管隔离区186被示出为位于每一侧pGaN栅极144、第一场板栅极134和第二场板栅极146的一侧，但是可以省略其中的任何一者或多者。
参考图1-4，可以使用任何现在已知的或以后开发的半导体制造技术来形成互连。例如，沉积ILD，使用掩模和蚀刻图案化其中的开口，沉积(一个或多个)金属层并进行平面化。可以使用已知的技术在任何中段制程和/或后段制程层间电介质(ILD)层中设置互连。如所述，可以使用一个或多个ILD层170。互连可以包括任何所需的接触或过孔172和金属线174。每个接触172可以包括任何现在已知的或以后开发的被配置用于电接触的导电材料，例如钨(W)。接触172可以另外包括在ILD层170旁边定位的难熔金属衬里(未示出)，以防止电迁移劣化、与其他部件短路等。金属线174可以包括任何合适的导体，例如铝或铜。金属线174还可以包括在ILD层170旁边定位的难熔金属衬里(未示出)，以防止电迁移劣化、与其他部件短路等。在图1的实施例中，结构100包括耦合第二场板栅极146和第二源极130的互连180。在图2中，结构100包括耦合场板栅极134、146的互连182。
在前面的描述中，已经参考特定形式的HEMT，即，包括金属-绝缘体-半导体(MIS)布置的MISHEMT，其中钝化层122用作绝缘体层，来描述了本公开的实施例。图8-11示出了根据本公开的替代实施例的如图1-4中的结构100的截面图，其中省略了钝化层122。图8-11分别与图1-4的实施例相同，但没有钝化层122。
本公开的实施例提供了各种技术和商业优势，本文讨论了这些优势的示例。结构100在DM HEMT 110中采用了场板栅极134，场板栅极134与EM HEMT 112中的场板栅极146在同一工艺中形成。与目前的HEMT相比，第一场板栅极134在阻挡层120和沟道层118的界面处更靠近2DEG区域128，这降低了DM HEMT 110的夹断电压。DM HEMT 110可以具有例如小于6V的夹断电压，但是仍然在大于100V下操作。在一个示例中，操作电压可以高达1000V。第一场板栅极134还减少了电流泄漏并且可以以任何必要的方式进行场整形。
上述方法和结构用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶片形式(即，作为具有多个未封装芯片的单个晶片)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本文中使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们构成的组的存在或者添加。“可选的”或“可选地”表示随后描述的事件或情况可能发生或可能不发生，并且该描述包括事件发生的情况和事件不发生的情况。
在整个说明书和权利要求书中使用的近似语言可以被用于修饰任何定量表示，该定量表示可以允许在不导致其相关的基本功能变化的情况下改变。因此，由诸如“约”、“近似”和“基本上”之类的一个或多个术语修饰的值不限于指定的精确值。在至少一些情况下，近似语言可以对应于用于测量值的仪器的精度。在本文以及整个说明书和权利要求书中，范围限制可以被组合和/或互换，这样的范围被识别并且包括含在其中的所有子范围，除非上下文或语言另有说明。应用于范围的特定值的“近似”适用于两个值，并且除非另外取决于测量值的仪器的精度，否则可指示所述值的+/-10％。
以下权利要求中的所有装置或步骤加功能元件的对应结构、材料、动作和等同物旨在包括结合具体要求保护的其它要求保护的要素执行功能的任何结构、材料或动作。已经出于说明和描述的目的给出了对本公开的描述，但是该描述并不旨在是穷举的或将本公开限制于所公开的形式。在不脱离本公开的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择和描述实施例是为了最好地解释本公开的原理和实际应用，并且使本领域的其他技术人员能够理解本公开的具有适合于预期的特定用途的各种修改的各种实施例。

Claims (20)

1.一种用于III-V族集成电路的结构，包括：
第一晶体管，其具有第一源极、第一漏极以及位于所述第一源极和所述第一漏极之间的第一场板栅极；以及
第二晶体管，其具有第二源极和第二漏极，所述第二晶体管包括氮化镓GaN栅极以及位于所述第二源极和所述第二漏极之间的第二场板栅极，所述第二场板栅极位于所述第二漏极和所述GaN栅极之间。
2.根据权利要求1所述的结构，其中，所述场板栅极具有相同的组成，所述组成不同于所述GaN栅极的组成。
3.根据权利要求1所述的结构，还包括耦合所述第二场板栅极和所述第二源极的第一互连。
4.根据权利要求1所述的结构，还包括耦合所述第一场板栅极和所述第二场板栅极的互连。
5.根据权利要求1所述的结构，其中，每个场板栅极包括台阶。
6.根据权利要求1所述的结构，其中，所述GaN栅极包括位于金属层下方的p型氮化镓pGaN层。
7.根据权利要求6所述的结构，其中，所述pGaN层与所述金属层直接接触。
8.根据权利要求1所述的结构，还包括与所述GaN栅极、所述第一场板栅极和所述第二场板栅极的至少一侧相邻的隔离掺杂区。
9.根据权利要求1所述的结构，其中，所述第一晶体管被配置为用作耗尽模式器件，并且所述第二晶体管被配置为用作增强模式器件。
10.根据权利要求1所述的结构，其中，每个晶体管包括位于氮化铝镓AlGaN层上方的钝化层，并且其中，所述第一场板栅极包括延伸到在所述AlGaN层中限定的第一凹陷中的第一部分，所述第二场板栅极包括延伸到在所述AlGaN层中限定的第二凹陷中的第二部分。
11.一种用于III-V族集成电路的结构，包括：
耗尽模式高电子迁移率晶体管DM HEMT，其具有第一源极、第一漏极以及位于所述第一源极和所述第一漏极之间的第一场板栅极；以及
增强模式高电子迁移率晶体管EM HEMT，其具有第二源极和第二漏极，并且，所述EMHEMT具有氮化镓GaN栅极以及位于所述第二源极和所述第二漏极之间的第二场板栅极，其中，所述第二场板栅极比所述GaN栅极更靠近所述第二漏极。
12.根据权利要求11所述的结构，其中，所述第一场板栅极和所述第二场板栅极具有相同的组成，所述组成不同于所述GaN栅极的组成。
13.根据权利要求11所述的结构，还包括耦合所述第二场板栅极和所述第二源极的第一互连。
14.根据权利要求11所述的结构，其中，每个场板栅极包括台阶。
15.根据权利要求11所述的结构，其中，所述GaN栅极包括位于金属层下方的p型氮化镓pGaN层。
16.根据权利要求15所述的结构，其中，所述pGaN层与所述金属层直接接触。
17.根据权利要求10所述的结构，其中，每个HEMT包括位于氮化铝镓AlGaN层上方的钝化层，并且其中，所述第一场板栅极包括延伸到在所述AlGaN层中限定的第一凹陷中的第一部分，所述第二场板栅极包括延伸到在所述AlGaN层中限定的第二凹陷中的第二部分。
18.一种方法，包括：
在衬底上方的氮化镓GaN层上方的氮化铝镓AlGaN层上方的增强模式高电子迁移率晶体管EM HEMT区域中形成p型氮化镓pGaN栅极；
在所述AlGaN层和所述GaN层上方的所述EM HEMT区域中的所述pGaN栅极以及耗尽模式高电子迁移率晶体管DM HEMT区域上方形成钝化层；
在所述EM HEMT区域中的所述钝化层上方且邻近所述pGaN栅极形成第一场板栅极，以及在所述DM HEMT区域中的所述钝化层上方形成第二场板栅极；
在所述第一场板栅极的相反侧形成第一源极和第一漏极；以及
在所述pGaN栅极和所述第二场板栅极的相反侧形成第二源极和第二漏极，所述第二场板栅极比所述pGaN栅极更靠近所述第二漏极，
其中，每个场板栅极包括台阶。
19.根据权利要求18所述的方法，其中，所述第一场板栅极和所述第二场板栅极具有相同的组成，所述组成不同于所述pGaN栅极的组成。
20.根据权利要求18所述的方法，其中，所述第一场板栅极包括延伸到在所述钝化层和所述AlGaN层中限定的第一凹陷中的第一部分，所述第二场板栅极包括延伸到在所述钝化层和所述AlGaN层中限定的第二凹陷中的第二部分。
CN202310872660.8A 2022-08-16 2023-07-17 集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管 Pending CN117594595A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/819,980 US20240063219A1 (en) 2022-08-16 2022-08-16 Integrated depletion and enhancement mode gallium nitride high-electron mobility transistors
US17/819980 2022-08-16

Publications (1)

Publication Number Publication Date
CN117594595A true CN117594595A (zh) 2024-02-23

Family

ID=89808735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310872660.8A Pending CN117594595A (zh) 2022-08-16 2023-07-17 集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管

Country Status (3)

Country Link
US (1) US20240063219A1 (zh)
CN (1) CN117594595A (zh)
DE (1) DE102023118803A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936569A (zh) * 2024-03-22 2024-04-26 英诺赛科（珠海）科技有限公司 一种半导体器件以及制备方法

Also Published As

Publication number Publication date
DE102023118803A1 (de) 2024-02-22
US20240063219A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US10446542B1 (en) GaN structures
US7229903B2 (en) Recessed semiconductor device
US10522532B2 (en) Through via extending through a group III-V layer
US9269789B2 (en) Method of forming a high electron mobility semiconductor device and structure therefor
CN107452625B (zh) 高功率和高频率异质结场效应晶体管
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
US9391187B2 (en) Semiconductor heterojunction device
US11742419B2 (en) Cap structure coupled to source to reduce saturation current in HEMT device
US20220285540A1 (en) Integration of p-channel and n-channel e-fet iii-v devices without parasitic channels
US20080079122A1 (en) Termination structures for super junction devices
CN117594595A (zh) 集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管
US11961888B2 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
US10600809B2 (en) Semiconductor structure and method for manufacturing the same
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
US9391179B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN114256229A (zh) 具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法
US11923446B2 (en) High electron mobility transistor devices having a silicided polysilicon layer
CN115832041B (zh) 半导体器件及其制造方法
US20240079405A1 (en) High-electron-mobility transistor
US20230120292A1 (en) Device layout design for improving device performance
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
CN118116968A (zh) 高电子迁移率晶体管
CN112490278A (zh) 具有减少的缺陷的半导体外延结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination