CN116759296A - 一种晶圆背面工艺的防离子污染的加工方法 - Google Patents

一种晶圆背面工艺的防离子污染的加工方法 Download PDF

Info

Publication number
CN116759296A
CN116759296A CN202311038557.XA CN202311038557A CN116759296A CN 116759296 A CN116759296 A CN 116759296A CN 202311038557 A CN202311038557 A CN 202311038557A CN 116759296 A CN116759296 A CN 116759296A
Authority
CN
China
Prior art keywords
wafer
protective layer
back surface
mixed solution
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311038557.XA
Other languages
English (en)
Other versions
CN116759296B (zh
Inventor
黄庆波
蒋兴莉
严涛
胡傲雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Gaotou Xinwei Semiconductor Co ltd
Original Assignee
Chengdu Gaotou Xinwei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Gaotou Xinwei Semiconductor Co ltd filed Critical Chengdu Gaotou Xinwei Semiconductor Co ltd
Priority to CN202311038557.XA priority Critical patent/CN116759296B/zh
Priority to CN202311851745.4A priority patent/CN117558618A/zh
Publication of CN116759296A publication Critical patent/CN116759296A/zh
Application granted granted Critical
Publication of CN116759296B publication Critical patent/CN116759296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/244—Detectors; Associated components or circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种晶圆背面工艺的防离子污染的加工方法，所述方法至少包括：基于湿法工艺在晶圆背面设置至少一层防护层；在所述防护层的生长厚度达到标准范围的情况下，在所述晶圆背面进行离子注入。基于现有技术中需要通过高温条件形成防护层，导致晶圆正面的结构受到高温影响的缺陷，本发明提供新的离子注入工艺，能够在非高温的情况下设置防护层，使得通过防护层来防止离子注入的掺杂干扰的方案能够被真正应用在半导体器件的生产中。

Description

一种晶圆背面工艺的防离子污染的加工方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆背面工艺的防离子污染的加工方法，属于G03F分类。
背景技术
在各种IGBT和其他功率器件的晶圆背面需要进行离子注入的步骤。常规的离子注入方法步骤包括：将晶圆背面研磨减薄；在晶圆背面进行湿法硅蚀刻和清洗；在晶圆背面进行离子注入；晶圆背面退火；晶圆背面清洗去除自然氧化层；晶圆背面淀积金属膜。明显地，在实施离子注入的步骤之前，晶圆背面没有设置防护层，无法避免在离子注入过程中的掺杂干扰，使得产品后续的电性、稳定性容易受到影响。为了解决该问题，在晶圆背面设置了防护层。
防护层最主要目的是避免广义上的污染。广义上的污染包含常规的表面粒子（surface particle）或有机物的污染，还有游离的离子（指不是被正常加速的离子）造成的表面污染。这些污染来源于长期运行之后的游离分子或积累到离子束接收处的离子被撞击反弹后回附在晶圆表面的过程（如图7）。
图8示出了在防护层不存在以及存在的情况下的离子注入后受到的污染情况。在防护层不存在的情况下，离子注入后存在较多的杂质离子或原子。在退火后杂质离子或原子也存在。在防护层存在的情况下，离子注入后不存在杂质。即若没有设置防护层，晶圆背面会存在掺杂干扰。
传统的防护层一般使用氧化或者低压力化学气相沉积法（Low PressureChemical Vapor Deposition——LPCVD）的方式形成。但是，这两种方式都需要较高温度。具体地，现有技术的防护层不管是Thermal oxide或者CVD的方式，都会对芯片晶圆进行热处理，温度一般在500℃以上。在晶圆背面工艺的过程中，晶圆正面已经设置了各种金属或金属化合物，500℃以上的高温会对正面已经形成的结构或电特性造成影响。明显地，在晶圆正面设置了各种金属或金属化合物的晶圆不适宜直接采用高温的方式形成防护层。
在进行晶圆背面加工时，考虑到在形成防护层的过程中的高温对晶圆正面结构的负面影响，工作人员宁愿放弃设置防护层。在不设置防护层的情况下，晶圆背面的离子注入过程无法避免掺杂干扰。
例如，公开号为CN102047376A的专利申请公开了一种用于在离子注入一个或多个工件期间减少粒子污染的方法，该方法包含：提供用于通过离子束将离子注入一个或多个工件的离子注入系统，其中该离子注入系统包括在选择性真空下的一个或多个组件，其中该一个或多个组件具有配置在其上的与离子束形成有关的一种或多种污染物，及其中该一种或多种污染物大体处于第一状态；及引入气体至离子注入系统，其中该气体大体与该一种或多种污染物的至少一部分反应，其中将该一种或多种污染物的所述至少一部分转换成第二状态，及其中处于第二状态的一种或多种污染物的所述至少一部分保持配置在该一个或多个组件上，其中该第二状态的一种或多种污染物的所述至少一部分优先在该一个或多个工件上产生较低的粒子污染。
例如，公开号为CN105097460A的专利申请公开了一种解决离子注入机路径污染的方法，所述方法至少包括以下步骤：提供中轻原子量的离子作为离子源，调节离子注入机，使所述离子源被加速后在所经的路径上形成发散的离子束，所述离子束撞击路径内壁上的污染层，将污染层剥离；提供多个放置于离子注入机台上的控片，所述离子束及剥离后的污染层注入于所述控片中，完成所述污染层的去除。
例如，公开号为CN101310360A的专利申请公开了一种离子注入系统，包括：用于产生离子束；束线组件，用以将所述离子束导向目标装置；处理室，含有用于接收所述离子束的目标装置；以及气体导入系统，耦合到所述处理室，用以提供气体输入至所述处理室，其中所述气体导入系统可工作以提供气体至所述处理室中所述目标装置附近，以便减轻所述目标装置的污染，和/或改变处理环境的既有性质以变更其物理或化学状态。
例如，公开号为CN106373846A的专利申请公开了一种晶圆高能离子注入机金属污染改善方法，包括下列步骤：由离子源产生离子并经过与镁炉交换电子变为负离子；负离子通过加速后与气体交换电子重新变更为正离子；所述正离子通过加速后，通过能量筛选电磁场筛选出满足注入能量的束流；在所述能量筛选电磁场后增加对束流垂直方向偏转一定角度的电场来消除金属污染，所述束流进入电场后，在水平方向做匀速直线运动，在垂直方向做加速运动，通过设定的垂直偏转角度来进一步消除金属污染。
再例如，公开号为CN115064432A的专利申请公开了一种导体器件的制造方法及半导体器件。其中，该半导体器件的制造方法包括提供一半导体衬底，半导体衬底表面具有待处理区域；对待处理区域表面进行湿法氧化，形成覆盖待处理区域的牺牲氧化层；采用湿法蚀刻工艺去除牺牲氧化层。但是，该方案中通过高浓度臭氧化去离子水对待处理区域表面进行氧化形成牺牲氧化层，形成的化学氧化物约8~12埃米，较薄，并且氧化物的薄厚不均匀。因此，传统的牺牲氧化层太薄，无法用来为离子注入过程做防护。
如上所示，现有技术中的离子注入防污染的方法，包括高温设置牺牲氧化层、去除路径污染物、通过气体隔离污染物、通过电场及其偏转角度的设置来消除金属污染等等，但是没有在低温的条件设置牺牲氧化层的防污染方案。
因此，本发明希望能够提供一种在低温条件设置牺牲氧化层，避免对晶圆正面产生影响的离子注入方法。
此外，一方面由于对本领域技术人员的理解存在差异；另一方面由于申请人做出本发明时研究了大量文献和专利，但篇幅所限并未详细罗列所有的细节与内容，然而这绝非本发明不具备这些现有技术的特征，相反本发明已经具备现有技术的所有特征，而且申请人保留在背景技术中增加相关现有技术之权利。
发明内容
现有技术中，传统的防护层使用氧化或者LPCVD的方式形成。但是，这两种方式都需要较高温度，温度一般在500℃以上。在实施晶圆背面工艺的过程中，晶圆正面已经设置好各种金属或金属化合物，因此不适宜直接以高温的方式形成防护层。在进行晶圆背面加工时，考虑到在形成防护层的过程中的高温对晶圆正面结构的负面影响，工作人员宁愿放弃设置防护层。在不设置防护层的情况下，晶圆背面的离子注入过程无法避免掺杂干扰。
针对现有技术之不足，本发明提供了一种晶圆背面工艺的防离子污染的加工方法，所述方法至少包括：基于湿法工艺在晶圆背面设置至少一层防护层；在所述防护层的生长厚度达到标准范围的情况下，在所述晶圆背面进行离子注入。
本发明使用湿法工艺，不需要高温条件就能够设置防护层，因此在形成防护层的过程中不会对晶圆正面的结构形成不利的影响，有利于通过防护层来避免离子注入过程的杂质离子干扰的技术方案的普及。
优选地，所述基于第二混合液对所述晶圆背面氧化以形成防护层的方法包括：在室温条件下，将含有氨水的第二混合液对晶圆背面进行氧化，以形成厚度达到标准范围的防护层。所述防护层包括基于不同氧化速率形成的至少两层二氧化硅薄膜。现有技术无法在室温条件下形成对离子注入过程具有防护功能的防护层。本发明通过采用含有氨水的第二混合液来形成防护层，使得形成防护层的二氧化硅薄膜能够形成厚度均匀的薄膜。
优选地，所述基于第二混合液对所述晶圆背面氧化以形成防护层的方法还包括：将至少两种第二混合液轮流对所述晶圆背面进行氧化，以形成厚度达到标准范围的所述防护层。如此设置的优势在于，由一种混合液形成的薄膜的厚度不足，难以在离子注入过程中对游离离子形成有效的防护。受限于湿法工艺的限制，单层薄膜的极限厚度是20埃米。因此，采用不同混合溶液进行轮流多次的氧化，使得不同层的二氧化硅薄膜的厚度、密度存在差异，能够有效避免游离离子的快速分散。
优选地，所述基于湿法工艺在晶圆背面设置至少一层防护层的方法至少包括：基于第一混合液对所述晶圆背面进行蚀刻；基于第二混合液对所述晶圆背面氧化以形成防护层；对所述防护层进行清洗。
本发明通过湿法工艺对晶圆背面进行蚀刻，使得晶圆背面达到所需要的厚度。通过第二混合液对晶圆背面氧化来生长形成防护层，使得防护层的厚度变化是可控的。同时，采用第二混合液来形成防护层，不需要高温就可以实现，避免了高温对晶圆正面结构以及电特性的影响。
优选地，所述方法还包括：对所述晶圆背面进行退火；
优选地，所述防护层的厚度为10~20埃米，有利于保证防护层的防污染效果。若防护层较薄，则难以有效形成隔离层来避免杂质离子的污染。
优选地，基于第一混合液对所述晶圆背面进行蚀刻的方法至少包括：基于所述第一混合液对所述晶圆背面进行蚀刻的蚀刻厚度范围为：5~15um。蚀刻厚度是根据产品的需求来确定具体厚度的。此厚度范围有利于防护层的生长。
优选地，对所述晶圆背面氧化以形成所述防护层的第二混合液至少包括：由氨水、过氧化氢和水混合的混合液；和/或由硫酸、过氧化氢和水混合的混合液。第二混合液如此配置，使得生长的防护层的氧化速率是可控的。
优选地，所述方法还包括：对所述晶圆背面进行金属镀膜，由金属镀膜方式形成的金属膜至少包括铝、钛、镍和银中的一种。金属镀膜有利于对晶圆的完整封装。
优选地，所述基于湿法工艺在晶圆背面设置至少一层防护层的方法至少包括：基于第一混合液对所述晶圆背面进行蚀刻、冲洗和/或干燥；基于第二混合液对所述晶圆背面氧化以形成防护层；对所述防护层进行清洗和/或干燥。这些步骤全部使用湿法工艺来完成，不存在高温步骤，能够很好地在保证晶圆正面的电特性的情况下实现离子注入的防污染效果。
优选地，所述方法还包括：通过调节所述第二混合液中的过氧化氢的浓度来调节所述防护层的氧化速率。通过提高过氧化氢的浓度，能够提高氧化速率，缩短防护层的生长时间。
附图说明
图1是本发明提供的一种优选实施方式的晶圆背面工艺的防离子污染的加工方法的步骤流程图；
图2是本发明提供的未设置防护层的晶圆正面的结构示意图；
图3是本发明提供的设置防护层后的晶圆正面的结构示意图；
图4是本发明提供的未设置防护层的磷离子注入激光退火后的SIMS模拟图；
图5是本发明提供的设置防护层后的磷离子注入激光退火后的SIMS模拟图；
图6是现有技术中的离子注入方法的具体步骤的流程图；
图7是现有技术中的离子注入过程的游离离子示意图；
图8是现有技术中的是否设置防护层情况的离子注入受到的污染影响的对比示意图；
图9是现有技术中的在离子注入之后受到污染的磷离子浓度变化示意图；
图10是本发明提供的另一个离子注入法的步骤流程图；
图11是本发明提供的湿法蚀刻/清洗的设备的局部放大机台示意图。
附图标记列表
1：晶圆背面；2：晶圆正面；3：防护层；5：离子束；6：游离离子；7：喷嘴。
具体实施方式
下面结合附图进行详细说明。
本发明提供一种晶圆背面工艺的防离子污染的加工方法，本发明还能够提供一种基于本发明的离子注入方法来生产的半导体器件。
现有技术中，传统的防护层使用氧化或者LPCVD的方式形成。防护层预选为SiO2薄膜。但是，这两种方式都需要较高温度，温度一般在500℃以上。在实施晶圆背面工艺的过程中，晶圆正面已经设置好各种金属或金属化合物。高温会对晶圆正面的各种金属或金属化合物的结构或者电特性产生影响。因此不适宜直接以高温的方式形成防护层。
如图6所示，现有技术中实施离子注入的具体方法步骤包括S11~S16。
S11：对晶圆背面进行研磨减薄；
S12：在晶圆背面进行湿法硅蚀刻、清洗；
S13：在晶圆背面进行离子注入；
S14：对晶圆背面退火；
S15：对晶圆背面清洗去除自然氧化层；
S16：在晶圆背面淀积金属膜。
即现有技术的晶圆加工工艺，在离子注入之前，晶圆背面未设置防护层，导致离子注入过程中带来各种污染。
如图7所示，在离子束5对晶圆背面1进行射入时，离子束5附近的游离离子6混合射入，形成了离子注入的掺杂干扰。
如图8中的第一行的三个分附图所示，在设置有防护层的情况下，在进行离子注入的过程中，一部分游离的离子被防护层阻挡在其表面，一部分游离的离子进入防护层中并被防护层阻拦以致未进入晶圆背面，使得游离离子在进入防护层中时，只有离子束5中的离子进入晶圆背面中。在晶圆退火后，晶圆背面只存在所需要的离子，不存在杂质离子。
如图8中的第二行的三个分附图所示，在未设置有防护层的情况下，在进行离子注入的过程中，游离的离子随离子束中的离子一起被注入晶圆背面。游离离子形成了污染。在晶圆退火后，杂质离子依然存在于晶圆中。
如图9所示，由于未设置防护层，在离子注入后，晶圆表面的P（磷）离子的浓度分布如图中所示。P（磷）离子在临近晶圆表面由很高的浓度，随着深度的增加，P（磷）离子的浓度下降至正常的离子注入后的水平。这恰恰是因为没有防护层的保护，使得硅表面积累的P（磷）离子在激光退火的过程中向内扩散。
在实际生产的过程中，现有技术中的传统的防护层的形成方式使用率较低。在存在高温对晶圆正面的结构的不良影响的顾虑的情况下，较多工作人员更倾向于放弃防护层的设置步骤。在不设置防护层的情况下，晶圆背面的离子注入过程无法避免掺杂干扰。
基于现有技术中的缺陷，本发明希望能够提供一种在室温或者在不会对晶圆正面已形成的结构产生影响的温度范围内可以实施的防护层的制造方法以及离子注入方法。
不会对晶圆正面已形成的结构产生影响的温度范围例如是：小于或等于400℃。
基于解决现有技术缺陷的目的，本发明提出了一种通过湿法工艺来形成牺牲氧化膜的步骤。由于在晶圆背面实施离子注入步骤之前已经存在其他湿法工艺的步骤，因此采用湿法工艺来形成防护层的步骤是可以在同一个设备里来实施的，不需要额外增加加工设备，也不需要增加过多成本和工艺流程。本发明的离子注入方法更能够满足当前晶圆加工工艺的需要。
本发明中，晶圆是指制作硅半导体电路所用的硅晶片，其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅。硅晶棒在经过研磨、抛光、切片后，形成硅晶圆片，也就是晶圆。
晶圆正面是指晶圆单面加工完成后带图形（pattern）的一面。晶圆背面指的是与正面相反的一面。
实施例1
针对现有技术之不足，本发明提供了一种晶圆背面工艺的防离子污染的加工方法，所述方法至少包括：基于湿法工艺在晶圆背面设置至少一层防护层；在所述防护层的生长厚度达到标准范围的情况下，在所述晶圆背面进行离子注入。
湿法工艺的实施不需要高温条件。湿法工艺一般能够成功实施的温度范围为：20-50℃。该温度明显低于400℃，完全不会对晶圆正面的结构形成不良影响。
本发明使用湿法工艺，不需要高温条件就能够设置防护层，因此在形成防护层的过程中不会对晶圆正面的结构形成不利的影响，有利于通过防护层来避免离子注入过程的杂质离子干扰的技术方案的普及。
晶圆背面的加工工艺流程简单地进行如下介绍。
从正面工厂取得完成正面工艺的IGBT的芯片晶圆(Production wafer)；将晶圆正面贴膜；将晶圆背面研磨减薄，从725微米至60~200微米左右；对晶圆背面进行湿法硅蚀刻(蚀刻约5~20微米至最终目标厚度）和清洗；将晶圆正面撕膜；进行晶圆背面离子注入；进行晶圆背面激光退火；进行晶圆背面清洗；在晶圆背面淀积金属膜(3~4层金属)；进行芯片测试；将晶圆太鼓环切除；进行芯片切割。在这些步骤完成后，将晶圆送去封装厂继续封装测试等后续加工。
上述步骤中，背面研磨、背面蚀刻/清洗、背面离子注入、退火、背面淀积金属膜和芯片测试均使用对应的不同设备来进行。
本发明中，如图1所示，晶圆正面的工艺已经完成，其离子注入方法的具体步骤如下所述。
S21：对晶圆背面进行研磨减薄。
具体地，通过Disco的机台设备以Taiko研磨的方式对晶圆进行研磨减薄。晶圆最终形成的厚度范围为50~150um。晶圆的具体厚度根据产品特性需求决定。
S22：在晶圆背面进行湿法硅蚀刻、设置防护层和清洗。
将晶圆装载至设备中。
第一步骤：基于第一混合液对所述晶圆背面进行蚀刻。
优选地，基于第一混合液对晶圆背面进行蚀刻的蚀刻厚度范围为：5~15um。第一混合液的主要成分至少包括HF、HNO、H2SO4、H3PO4中的一种。
蚀刻厚度是根据产品的需求来确定具体厚度的。此厚度范围有利于防护层的生长。
优选地，在蚀刻完成后，对晶圆背面进行冲洗和/或干燥，以清除晶圆背面的杂质，使得后续的防护层的生长更匀速。
第二步骤：基于第二混合液对晶圆背面氧化以形成防护层。
如图2所示，在未设置防护层的情况下，晶圆背面1的硅处于裸露状态，容易存在游离离子。如图3所示，在设置防护层的情况下，晶圆背面1的硅表面设置防护层3。
在使用现有技术中的常规方式形成防护层后，其防护层的厚度范围为20~200埃米（Å）。在采用湿法工艺形成防护层时，防护层的极限厚度为20 埃米（Å）。因此，防护层越厚越好。
优选地，所述防护层的厚度的标准范围为10~20 埃米（Å），有利于保证防护层的防污染效果。若防护层较薄，则难以有效形成隔离层来避免杂质离子的污染。
优选地，防护层的厚度的标准范围为10~15埃米（Å），不仅能够有效防污染，同时还能够缩短防护层的生长时间，在工艺上也更容易实现，制作成本更低。若将防护层的厚度设置为大于15埃米（Å）的范围，那么需要采用更多的工艺时间来增加防护层的厚度，同时防护层的厚度增加的比较少。因此，基于生产效率的需求，将防护层的厚度设置为10~15埃米（Å），生产成本更低，同时也能达到防护层的防污染效果。
更优选地，防护层的厚度为15埃米（Å）。当游离离子进入防护层后，即使污染的游离离子在退火阶段向晶圆背面所在方向扩散，也无法完全穿过该厚度的防护层，也无法进入晶圆背面。
如图11所示，在将晶圆放入设备的机台后，在晶圆旋转的同时，通过喷嘴7将第二混合液向晶圆背面1喷淋。在喷淋期间，晶圆背面1发生氧化效果，形成防护层。在喷淋的过程中，第二混合液还能清洁晶圆背面表面颗粒。在清洗完成后，晶圆被传送至设备内部的干燥组件中去干燥。
优选地，按照预设周期对成批次的晶圆的防护层的厚度进行监测确认，避免晶圆的防护层的厚度没有达到预期厚度。优选地，采用椭偏仪或穿透电子显微镜(TEM)对防护层的厚度进行测量。
由于通过湿法工艺来形成防护层能够在20~50℃的环境下进行。那么，形成防护层的温度条件保留：（1）在室温条件进行；（2）在预设好的固定温度进行。
当在室温条件进行时，晶圆表面的防护层的氧化速率就不是固定不变的。当其氧化速率变慢时，就需要调节防护层的氧化速率。
优选地，在防护层的氧化速率较慢的情况下，通过增加防护层的生长时间或者调整第二混合液的配比来使得防护层的氧化速率变快。
晶圆的防护层都是批量形成和检测的。在防护层的生长时间达到预设时间后，若检测发现该批次的晶圆的防护层的厚度没有达到标准范围，则下一批次的圆晶的防护层的生长时间适当延长，或者调节/更换第二混合液，使得过氧化氢浓度增大。优选地，由氨水、过氧化氢和水按照一定比例混合形成第二混合液。例如，氨水、过氧化氢和水的比例为1：5：50。将第二混合液设置为氨水、过氧化氢和水的混合液，其优势在于生长的防护层的氧化速率是可控的。通过提高过氧化氢的浓度可以提高氧化速率。
氨水、过氧化氢混合液在硅表面会发生以下A和B两个反应。
A反应：Si+ 2H2O2→SiO2 + 2H2O；
B反应：2SiO2+ 4NH4OH → 2(NH4)2SiO3+ 2H2O。
A反应生成SiO2，B反应将SiO2变为硅酸铵使之可溶于水。
A和B两个反应也是氨水、过氧化氢混合液能去除晶圆表面颗粒物的反应基础。
使用氨水和双氧水的混合液还可以同时去除表面颗粒物，起到使得SiO2薄膜更清洁的作用，同时通过提高双氧水浓度，也可平衡最终SiO2薄膜的厚度。
其中，如果将过氧化氢浓度提升可以让生成的SiO2变多并最终沉积在晶圆表面，形成SiO2薄膜。
优选地，为了既能够使得晶圆表面形成SiO2薄膜，又能够使得第二混合液具有一定清洗能力，本发明使氨水、过氧化氢和水的比例配置在1：2：50~1：10：50之间。即该比例提供了充足的过氧化氢来生成SiO2薄膜，也提供足够的氨水来清除颗粒。
优选地，第二混合液还可以是其他具有氧化性的化学药液，例如是由硫酸、过氧化氢和水混合的混合液。其中，硫酸主要是作为催化剂提升氧化性环境，主要反应还是A反应：Si + 2H2O2→SiO2 + 2H2O。
若仅设置一层防护层，例如仅设置一层SiO2薄膜，基于工艺的局限性，单层SiO2薄膜的厚度只能达到20埃米（Å）。SiO2薄膜的致密性是一样的。这样就会导致游离离子在致密性没有变化的薄膜中扩散。
若设置致密性不同的两层防护层。基于致密性的差异，游离离子的扩散速度会明显减慢。在晶圆后续的退火工艺中，游离离子的扩散阻碍变大，更不容易扩散至晶圆背面中。
优选地，将至少两种第二混合液轮流对所述晶圆背面进行氧化，以形成厚度达到标准范围的防护层。
例如，两种第二混合液包括氨水、过氧化氢混合液和硫酸、过氧化氢混合液。
先使用硫酸、过氧化氢混合液在晶圆背面形成第一层SiO2薄膜。此时形成的SiO2薄膜的表面不平整，存在SiO2若干颗粒。
再使用氨水、过氧化氢混合液在第一层SiO2薄膜的表面继续淀积形成第二层SiO2薄膜。如此操作，防护层的整体厚度增加，同时表面颗粒与氨水反应生成硅酸铵并溶于水。两层SiO2薄膜的致密度不同，导致其对游离离子的扩散阻碍程度不同。
优选地，第一层SiO2薄膜的致密度大于第二层SiO2薄膜的致密度。
优选地，防护层中的SiO2薄膜不限于两层，还可以三层、四层。优选地，硫酸、过氧化氢混合液和氨水、过氧化氢混合液可以彼此轮流淀积，并且循环多次，形成三层、四层结构。
优选地，以晶圆背面直接接触的SiO2薄膜为第一层结构，在第一层结构表面淀积的SiO2薄膜为第二层结构，以此类推。
防护层的层级结构的设置规律为：随着层级的增加，SiO2的氧化速率逐渐变小。即按照层级的设置顺序，第一层结构的氧化速率＜第二层结构的氧化速率＜第三层结构的氧化速率……＜第N层结构的氧化速率。
由于氧化速率不同，各个层级结构的SiO2薄膜的致密度从第一层结构至第N层结构逐渐变小，从而使得进入各个层级结构的游离离子的扩散速度出现差异。这样增大了游离离子向晶圆背面的扩散难度，有效地防止离子注入过程中被游离离子污染。
优选地，本发明的防护层的各个层级结构可以由不同浓度的氨水、过氧化氢混合液来淀积形成。
由于第二混合液中的过氧化氢的浓度与SiO2的氧化速度相关。过氧化氢的比例越大，浓度越高，生成的SiO2薄膜即防护层的厚度值越大，氧化速率越快。
因此，随着淀积的与SiO2薄膜的层数的增加，第二混合液中的过氧化氢的浓度逐渐变小，也能够实现随着层级的增加，SiO2的氧化速率逐渐变小的效果。
优选地，层级的增加，SiO2的氧化速率逐渐变大。如此设置，也能够使得各个层级的致密度出现差异并且阻碍游离离子的扩散。只是该方案的技术效果稍微差一点。优选地，通过调节所述第二混合液中的过氧化氢的浓度来调节所述防护层的氧化速率。
表1示出了过氧化氢的浓度和氧化速率的部分样本数据。从表1中得出，过氧化氢的比例越高，即在同体积混合液中的浓度越高，SiO2的氧化速率越快。在表1使用的配置原液中，氨水和双氧水的具体浓度如下所示。
氨水=29%NH4OH；双氧水=31%H2O2。
表1 防护层的形成样本数据
如表1所示，第4组样本的过氧化氢比例大于第1组样本的过氧化氢比例，在温度和反应时间均相同的情况下，第4组样本生成的SiO2薄膜厚度为12埃米（Å），第1组样本生成的SiO2薄膜厚度为10埃米（Å）。
与第1组样本相比，第5组样本的温度和反应时间相同。第5组样本的过氧化氢比例也大于第1组样本的过氧化氢比例，第4组样本生成的SiO2薄膜厚度值为13埃米（Å）。明显地，在温度和反应时间这两个条件相同的情况下，过氧化氢的比例越大，浓度越高，生成的SiO2薄膜即防护层的厚度值越大，氧化速率越快。因此，通过调节过氧化氢的浓度来调节防护层的厚度具有明显效果。
如第2组数据和第3组数据所示，温度升高反而使得生成的SiO2薄膜的厚度值比第1组样本生成的SiO2薄膜厚度值越小。即温度升高反而降低防护层的氧化速率。
例如，当氨水：双氧水：水的比例为1：2：50时，5分钟反应时间的情况下防护层的最终厚度为10埃米（Å）。当氨在氨水：双氧水：水的比例为1：10：50时，在5分钟反应时间的情况下防护层的最终厚度为13埃米（Å），反应速度提升为1.3倍。
明显地，本发明通过提高过氧化氢的浓度，能够提高氧化速率，缩短防护层的生长时间。
优选地，即使用于防护层生长的设备能够进行温度控制，使得的第二混合液能够在设定温度对圆晶进行蚀刻以生长牺牲氧化膜。但是，设备所在的环境的室温对第二混合液的温度影响依然存在，导致晶圆表面的防护层的厚度难以形成稳定地厚度。在检测发现晶圆表面的防护层的厚度。
基于此缺陷，本发明提供一种微型处理器。该微型处理器与采集室温的至少一个温度传感器以有线或无线的方式建立数据连接关系，以接收室温数据。微型处理器与检测防护层的厚度的设备以有线或无线的方式建立数据连接关系，以接收防护层的厚度数据。
微型处理器根据深度学习模型或者神经网络模型对室温、第二混合液的配比和防护层的厚度的历史数据来学习防护层的厚度、第二混合液的配比与室温的关联关系，从而构建形成预测模型或者预警模型。
在室温降低或升高的情况下，微型处理器基于室温数据和第二混合液的配比数据获取与其对应的防护层的厚度值的历史数据。当防护层的厚度值的历史数据小于且不处于厚度标准范围时，微型处理器通过与其连接的预警组件发出声、光、电及其结合的预警信号。预警组件例如是声音播放组件、光组件、显示组件等等。
工作人员接收到预警信号，就能够及时更换第二混合液或者延长防护层的生长时间，来实现控制防护层的厚度处于标准范围的效果，避免由于防护层厚度不达标导致的晶圆返工的现象的发生。
第三步骤：对防护层进行去离子水清洗并干燥。
采用第二混合液对生长完成的防护层进行清洗，以去除防护层表面的杂质。在防护层生长过程中，温度低于400℃，若在300-400℃的温度之间引入其他物质会增加成本。因此，本发明使用去离子水清洗防护层，除掉化学药液。
在清洗完成后，将晶圆背面的防护层用去离子水清洗晶圆背面的表面残留的药液，并干燥。将晶圆从设备中退出。
本发明通过湿法工艺对晶圆背面进行蚀刻，使得晶圆背面达到所需要的厚度。通过第二混合液对晶圆背面氧化来生长形成防护层，使得防护层的厚度变化是可控的。同时，采用第二混合液来形成防护层，不需要高温就可以实现，避免了高温对晶圆正面结构以及电特性的影响。
这些步骤全部使用湿法工艺来完成，不存在高温步骤，能够很好地在保证晶圆正面的电特性的情况下实现离子注入的防污染效果。
S23：在晶圆背面进行离子注入。
注入的离子至少包括磷和硼组合、或硼和氢组合、或者硼、磷和氢组合等各种组合。
例如，磷和硼组合的注入条件为：
P/500kev/1E13/tilt 0+B/20kev/1 E13/tilt 0。
即P离子束的注入能量为500kev；注入剂量为1E13；注入倾斜角度为0。B离子束的注入能量为20kev；注入剂量为1E13；注入倾斜角度为0。
再例如，硼和氢组合的注入条件为：
B/20kev/1E13/tilt 0 + H/400Kev/1E14/tilt 0。
即B离子束的注入能量为20kev；注入剂量为1E13；注入倾斜角度为0。H离子束的注入能量为400kev；注入剂量为1E14；注入倾斜角度为0。
S24：在晶圆背面进行退火。
优选地，可选择的退火工艺包括：激光退火，炉管扩散退火等。
例如，采用能量2焦耳的绿光给硼或/和磷退火。
炉管退火条件例如是：将晶圆放置在氮气环境中，在温度350度的条件下退火，退火时长60分钟。
图4是在未设置防护层的情况下，经过P离子注入且激光退火后的SIMS模拟图。如图4所示，临近晶圆表面的P的浓度存在尖峰，说明注入的离子被P污染干扰。
图5是在设置防护层的情况下，经过P离子注入且激光退火后的SIMS模拟图。如图5所示，临近晶圆表面的P的浓度无明显突变，说明注入的离子没有被P离子污染干扰。
S25：对晶圆背面清洗去除氧化层。
此处的氧化层指自然氧化层。
各类氧化层的存在形成了金属镀膜与硅的接触阻碍，使得金属镀膜的效果不好。金属膜也不够平整、牢固。防护层也应当被除去。故自然氧化层应当被清洗去除。
清洗氧化层是为了提高后续金属镀膜与硅的接触效果，使得金属膜与硅充分接触，也能够使得金属膜更平整。清洗液体例如是氢氟酸（HF）。
例如，将晶圆装载至设备中，采用氢氟酸对晶圆背面进行蚀刻/冲洗/干燥。完成后将晶圆从设备中退出。
S26：在晶圆背面淀积金属膜。
形成的金属膜至少包括铝、钛、镍和银中的一种。
具体地，将晶圆装载在设备中；依次淀积Al膜、Ti膜、Ni膜和Ag膜。在金属镀膜完后，在350℃的温度下进行加热使得各层金属膜合金化。完成后将晶圆从设备中退出。
以上步骤及附图能够清楚地显示出，通过湿法工艺生成的防护层同样能够防止离子注入的污染。采用湿法工艺生成防护层不需要高温，不会对晶圆正面结构或电特性形成不良影响。通过有无防护层的晶圆背面的离子注入效果的步骤顺序表明，本发明的防护层的设置不会增加新的设备，也不会明显地增加人力成本和工艺流程。
实施例2
本实施例是对实施例1的进一步改进，重复的内容不再赘述。
优选地，所述方法还包括：在离子注入后，基于湿法工艺去除防护层。去除防护层，能够进一步避免防护层中的离子杂质对在退火过程中晶圆背面的热扩散侵入和干扰。
如图10所示，本实施例的步骤如下所述。
S31：对晶圆背面进行研磨减薄；
S32：在晶圆背面进行湿法硅蚀刻、设置防护层和清洗；
S33：在晶圆背面进行离子注入；
S34：基于湿法工艺对晶圆背面的防护层进行去除；
S35：在晶圆背面进行退火；
S36：对晶圆背面清洗去除氧化层。此处氧化层包括自然氧化层；
S37：在晶圆背面淀积金属膜。
基于湿法工艺对晶圆背面的防护层进行去除的步骤如下所述。
如图4所示，防护层的存在，使得游离的杂质离子被防护层阻隔在硅外并且侵入防护层中。若保持防护层的长期存在，则游离的杂质离子可能在防护层中缓慢扩散，尤其在退火的过程中向硅中深入扩散，最终仍然会扩散进入晶圆背面的硅中。为了避免该现象，最好是在离子注入的步骤完成后，将含有杂质离子的防护层去除。
例如使用氢氟酸（HF）溶液对防护层的表面进行清洗，减少防护层表面的杂质离子，避免在退火的过程中杂质离子向晶圆背面的进一步扩散。在激光退火前把防护层去清洗除掉，可以把防护层表面在离子注入过程种累积的杂质离子进一步去除，减少在激光退火过程中被扩散至晶圆表面更深处的可能性。
例如，将晶圆装载至设备中；采用氢氟酸（HF）溶液对晶圆背面进行蚀刻、冲洗和/或干燥；将晶圆从设备中退出。
采用氢氟酸（HF）溶液对防护层进行蚀刻，能够加速对防护层的清除速度。采用氢氟酸（HF）溶液对蚀刻表面清洗，能够去掉防护层的残余杂质。将清洗后的晶圆背面干燥，能够减少残余溶液对退火过程的影响。
本实施例中，通过在退火前将防护层去除，消除了防护层中的杂质离子在退火过程中向晶圆中扩散的可能性，从而加强了防护层防离子污染的效果。
如上所述，相比于实施例1，本实施例2的离子注入的防污染的效果更好，同时也没有增加设备，增加的制作成本和工艺流程都比较少。本实施例中的离子注入方法，即不需要在高温条件形成防护层，从而避免了高温对晶圆正面结构和电特性的不良影响，又能够有效防止离子注入过程中的游离离子向硅中的侵入污染，因此能够在半导体领域进行广泛性地实施。
需要注意的是，上述具体实施例是示例性的，本领域技术人员可以在本发明公开内容的启发下想出各种解决方案，而这些解决方案也都属于本发明的公开范围并落入本发明的保护范围之内。本领域技术人员应该明白，本发明说明书及其附图均为说明性而并非构成对权利要求的限制。本发明的保护范围由权利要求及其等同物限定。本发明说明书包含多项发明构思，诸如“优选地”“根据一个优选实施方式”或“可选地”均表示相应段落公开了一个独立的构思，申请人保留根据每项发明构思提出分案申请的权利。

Claims (10)

1.一种晶圆背面工艺的防离子污染的加工方法，其特征在于，所述方法至少包括：基于湿法工艺在晶圆背面设置至少一层防护层；
在所述防护层的生长厚度达到标准范围的情况下，在所述晶圆背面进行离子注入。
2.根据权利要求1所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述基于湿法工艺在晶圆背面设置至少一层防护层的方法至少包括：
基于第一混合液对所述晶圆背面进行蚀刻；
基于第二混合液对所述晶圆背面氧化以形成防护层；
对所述防护层进行清洗。
3.根据权利要求2所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述基于第二混合液对所述晶圆背面氧化以形成防护层的方法包括：
在室温条件下，将含有氨水的所述第二混合液对晶圆背面进行氧化，以形成厚度达到标准范围的所述防护层。
4.根据权利要求3所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述基于第二混合液对所述晶圆背面氧化以形成防护层的方法还包括：
将至少两种所述第二混合液轮流对所述晶圆背面进行氧化，以形成厚度达到标准范围的所述防护层。
5.根据权利要求4所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述防护层包括基于不同氧化速率形成的至少两层二氧化硅薄膜。
6.根据权利要求2~5任一项所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，基于第一混合液对所述晶圆背面进行蚀刻的方法至少包括：
基于所述第一混合液对所述晶圆背面进行蚀刻的蚀刻厚度范围为：5~15um。
7.根据权利要求2~5任一项所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，对所述晶圆背面氧化以形成所述防护层的所述第二混合液至少包括：由氨水、过氧化氢和水混合的混合液；和/或
由硫酸、过氧化氢和水混合的混合液。
8.根据权利要求1~5任一项所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述方法还包括：
对所述晶圆背面进行金属镀膜，
由金属镀膜方式形成的金属膜至少包括铝、钛、镍和银中的一种。
9.根据权利要求1所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述基于湿法工艺在晶圆背面设置至少一层防护层的方法至少包括：
基于第一混合液对所述晶圆背面进行蚀刻、冲洗和/或干燥；
基于第二混合液对所述晶圆背面氧化以形成防护层；
对所述防护层进行清洗和/或干燥。
10.根据权利要求3~5任一项所述的晶圆背面工艺的防离子污染的加工方法，其特征在于，所述方法还包括：
通过调节所述第二混合液中的过氧化氢的浓度来调节所述防护层的氧化速率。
CN202311038557.XA 2023-08-17 2023-08-17 一种晶圆背面工艺的防离子污染的加工方法 Active CN116759296B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311038557.XA CN116759296B (zh) 2023-08-17 2023-08-17 一种晶圆背面工艺的防离子污染的加工方法
CN202311851745.4A CN117558618A (zh) 2023-08-17 2023-08-17 一种加工具有防护层的晶圆的微型处理器及其晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311038557.XA CN116759296B (zh) 2023-08-17 2023-08-17 一种晶圆背面工艺的防离子污染的加工方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311851745.4A Division CN117558618A (zh) 2023-08-17 2023-08-17 一种加工具有防护层的晶圆的微型处理器及其晶圆

Publications (2)

Publication Number Publication Date
CN116759296A true CN116759296A (zh) 2023-09-15
CN116759296B CN116759296B (zh) 2023-12-19

Family

ID=87950064

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311038557.XA Active CN116759296B (zh) 2023-08-17 2023-08-17 一种晶圆背面工艺的防离子污染的加工方法
CN202311851745.4A Pending CN117558618A (zh) 2023-08-17 2023-08-17 一种加工具有防护层的晶圆的微型处理器及其晶圆

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311851745.4A Pending CN117558618A (zh) 2023-08-17 2023-08-17 一种加工具有防护层的晶圆的微型处理器及其晶圆

Country Status (1)

Country Link
CN (2) CN116759296B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150031A (en) * 1990-08-03 2000-11-21 Canon Kabushiki Kaisha Semiconductor member and process for preparing semiconductor member
US6746936B1 (en) * 2002-12-09 2004-06-08 Hynix Semiconductor Inc. Method for forming isolation film for semiconductor devices
US20040247894A1 (en) * 2003-06-04 2004-12-09 Agajan Suvkhanov Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
CN106847703A (zh) * 2017-04-11 2017-06-13 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制造方法和显示装置
CN111199869A (zh) * 2018-11-19 2020-05-26 长鑫存储技术有限公司 晶圆的清洗方法
CN112436024A (zh) * 2020-11-20 2021-03-02 武汉新芯集成电路制造有限公司 背照式图像传感器及其制作方法
CN112908839A (zh) * 2019-12-03 2021-06-04 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN114223051A (zh) * 2019-08-14 2022-03-22 保罗·谢勒学院 用于制造光子装置的元件的系统和方法
CN114823367A (zh) * 2022-04-20 2022-07-29 上海华虹宏力半导体制造有限公司 一种半导体功率器件的制造方法
CN114883213A (zh) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 半导体工艺的集成化监测方法
CN114883266A (zh) * 2022-03-31 2022-08-09 上海积塔半导体有限公司 Ldmos器件及其制备方法
CN116544103A (zh) * 2023-06-08 2023-08-04 浙江芯科半导体有限公司 一种适用于离子注入且有效防止正面污染的工艺方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150031A (en) * 1990-08-03 2000-11-21 Canon Kabushiki Kaisha Semiconductor member and process for preparing semiconductor member
US6746936B1 (en) * 2002-12-09 2004-06-08 Hynix Semiconductor Inc. Method for forming isolation film for semiconductor devices
US20040247894A1 (en) * 2003-06-04 2004-12-09 Agajan Suvkhanov Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
CN106847703A (zh) * 2017-04-11 2017-06-13 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制造方法和显示装置
CN111199869A (zh) * 2018-11-19 2020-05-26 长鑫存储技术有限公司 晶圆的清洗方法
CN114223051A (zh) * 2019-08-14 2022-03-22 保罗·谢勒学院 用于制造光子装置的元件的系统和方法
CN112908839A (zh) * 2019-12-03 2021-06-04 上海积塔半导体有限公司 减少碳化硅晶圆弯曲度的方法
CN112436024A (zh) * 2020-11-20 2021-03-02 武汉新芯集成电路制造有限公司 背照式图像传感器及其制作方法
CN114883266A (zh) * 2022-03-31 2022-08-09 上海积塔半导体有限公司 Ldmos器件及其制备方法
CN114823367A (zh) * 2022-04-20 2022-07-29 上海华虹宏力半导体制造有限公司 一种半导体功率器件的制造方法
CN114883213A (zh) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 半导体工艺的集成化监测方法
CN116544103A (zh) * 2023-06-08 2023-08-04 浙江芯科半导体有限公司 一种适用于离子注入且有效防止正面污染的工艺方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
荣晖;马凤仓;刘平;李伟;刘新宽;陈小红;何代华;: "微弧氧化工艺对Ti-6Al-4V钛合金表面氧化膜厚度及表面形态的影响", 金属热处理, no. 12 *

Also Published As

Publication number Publication date
CN117558618A (zh) 2024-02-13
CN116759296B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
EP2182556B1 (en) Process for manufacturing solar cell
US20100136768A1 (en) Method for simultaneous doping and oxidizing semiconductor substrates and the use thereof
EP3007205A1 (en) Workpiece processing method
JPWO2005020306A1 (ja) 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
US7537657B2 (en) Silicon wafer and process for producing it
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
CN116759296B (zh) 一种晶圆背面工艺的防离子污染的加工方法
KR20190007502A (ko) 단결정 실리콘 판상체 및 그의 제조 방법
JPWO2011083719A1 (ja) シリコンウェーハ表層部のエッチング方法およびエッチング装置、ならびにシリコンウェーハの金属汚染分析方法
Knotter et al. Silicon surface roughening mechanisms in ammonia hydrogen peroxide mixtures
JPH0758051A (ja) 半導体処理方法及び同方法により作られた半導体装置
Lami et al. Evaluation of the selective tungsten deposition process for VLSI circuit applications
EP1548817B1 (en) Method of eliminating boron contamination of annealed wafer
CN108511317A (zh) 外延晶圆的制造方法及外延晶圆
JP2022146664A (ja) エピタキシャルウェーハの製造方法
US20020098664A1 (en) Method of producing SOI materials
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
US5136344A (en) High energy ion implanted silicon on insulator structure
JPH11260734A (ja) 半導体装置の製造方法
JP3201793B2 (ja) Ｓｉ基体の加工方法
JP2753379B2 (ja) 半導体装置の製造方法
JPH11329982A (ja) エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置
JPS6348839B2 (zh)
Matsuura et al. Inversion from selective homoepitaxy of Si to selective Si film deposition on SiO2 using an ultraclean electron cyclotron resonance plasma

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant