CN116741820A - Igbt器件及工艺方法 - Google Patents
Igbt器件及工艺方法 Download PDFInfo
- Publication number
- CN116741820A CN116741820A CN202310591904.5A CN202310591904A CN116741820A CN 116741820 A CN116741820 A CN 116741820A CN 202310591904 A CN202310591904 A CN 202310591904A CN 116741820 A CN116741820 A CN 116741820A
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- grooves
- leading
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 38
- 230000008569 process Effects 0.000 title claims description 31
- 239000010410 layer Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000002344 surface layer Substances 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种IGBT器件，在半导体衬底中的多个平行沟槽包含栅极沟槽以及多个Dummy沟槽，两者按不同比例间隔分布；所述的栅极沟槽以及多个Dummy沟槽深度均传统阱区底部位于半导体衬底中；在栅极沟槽两侧的阱区中，靠阱区表层的区域形成有所述IGBT器件的重掺杂的源区，以及将所述阱区引出的阱区引出区；在俯视平面上，定义所述的多个平行沟槽的延伸方向为Y方向，与所述Y方向垂直的方向为X方向；所述的源区是与阱区引出区在Y方向上交替间隔排列，即在X方向上具有相同掺杂类型的源区位于同一行，而不同掺杂类型的阱区引出区位于与源区不同的行，交替排列，互不重叠；所述金属层能在不同的行上将所述的源区或者阱区引出区进行引出。
Description
技术领域
本发明涉及半导体器件制造领域，特别是指一种IGBT器件，本发明还涉及所述IGBT器件的工艺方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,其开关速度虽较功率MOS低，但远高于BJT，又因是电压控制器件，控制电路简单，稳定性好，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。具有MOS输入、双极输出功能的MOS、双极相结合的特点，现已成为电力电子领域的新一代主流产品。
IGBT作为一种双极型器件，相比MOSFET单极型器件而言，双极型器件在鲁棒性方面设计优化更为关键。一般而言，较高的IGBT阻断电压和较小的尺寸会使Vce(sat)（集-射极间电圧）增加。
如图1所示，是现有的一种IGBT器件的剖面结构示意图，包含有位于中心区域的沟槽型的栅极Gate,还有位于栅极沟槽两侧的Dummy cell区的多个Dummy沟槽（DummyTrench），栅极沟槽两侧的P阱（P-Well）中包含有IGBT器件的重掺杂的源区（或者发射区）NP（S）以及将P阱引出的重掺杂引出区PP，而所述IGBT器件的漏区（或者集电区）（D）位于衬底背面。器件表面再覆盖层间介质ILD以及金属互联层。将P阱引出的接触孔CT与栅极沟槽之间的间距很小，要避开发射区（S）、集电区（D）的重掺杂区NP，工艺对器件的良率影响很大。
随着沟槽栅（Trench Gate）IGBT的单元尺寸不断缩小，接触孔CT与栅极Gate之间的间距尺寸越来越紧张，比如当尺寸缩小到1um，接触孔CT与栅极沟槽Gate Trench之间的距离在设计规则上存在极大挑战（例如：1.0 pitch Overlay＜100nm）,制作困难极大。
在当前器件结构下，栅极特征尺寸（Gate CD），接触孔特征尺寸（CT CD）, 接触孔与栅极之间（CT to Gate）三个尺寸之间存在平衡与取舍，随着器件尺寸的不断缩小，对于光刻工艺，刻蚀工艺和填充工艺的挑战都越来越大，从而也限制了工艺的进一步发展。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件，解决器件结构尺寸不断缩小的情况下接触孔工艺空间越来越小的问题。
本发明所要解决的另一技术问题在于提供所述的IGBT器件的工艺方法。
为解决上述问题，本发明所述的IGBT器件，形成于一半导体衬底中。在所述半导体衬底中形成有一层阱区，在所述阱区中刻蚀形成多个平行沟槽；所述的多个平行沟槽包含栅极沟槽以及多个dummy沟槽，两者按不同比例间隔分布；所述的栅极沟槽以及多个Dummy沟槽深度均传统阱区底部位于半导体衬底中；
在栅极沟槽两侧的阱区中，靠阱区表层的区域形成有所述IGBT器件的重掺杂的源区，以及将所述阱区引出的阱区引出区；
在所述的栅极沟槽以及多个Dummy沟槽的顶部具有层间介质，且整个半导体衬底表面形成有层间介质，所述层间介质上覆盖有金属层，将所述的源区，以及阱区引出区引出；
在俯视平面上，定义所述的多个平行沟槽的延伸方向为Y方向，与所述Y方向垂直的方向为X方向；所述的源区是与阱区引出区在Y方向上交替间隔排列，即在X方向上具有相同掺杂类型的源区位于同一行，而不同掺杂类型的阱区引出区位于与源区不同的行，交替排列，互不重叠；
所述金属层能在不同的行上将所述的源区或者阱区引出区进行引出。
进一步地，所述半导体衬底为重掺杂的硅衬底，或者是锗硅衬底、碳化硅、氮化镓衬底。
进一步地，所述阱区作为IGBT器件的沟道区。
进一步地，所述的栅极沟槽以及多个Dummy沟槽的顶部还具有层间介质层。
进一步地，所述的栅极沟槽，对栅极的引出是通过沿栅极沟槽顶部的金属层在器件区域外围进行引出。
进一步地，所述的栅极沟槽以及多个Dummy沟槽内填充的材质为多晶硅，所述填充的多晶硅与所述半导体衬底之间还具有绝缘氧化层。
进一步地，所述的金属层能在不同的行将所述的源区或者阱区引出区隔行引出，无需进行接触孔对准。
本发明还提供制造所述的IGBT器件的工艺方法，包含：
提供一半导体衬底，在所述的半导体衬底中进行离子注入形成一层阱区；在所述的阱区中通过光刻及刻蚀形成有多个平行的沟槽；所述的多个平行的沟槽包括栅极沟槽以及多个dummy沟槽，两者按不同比例间隔分布；所述的多个沟槽的刻蚀深度超过阱区，底部位于所述的半导体衬底中；
所述的栅极沟槽以及多个Dummy沟槽中覆盖有绝缘介质层，然后填充满多晶硅；在所述栅极沟槽的两侧进行重掺杂的源区的离子注入以及重掺杂的阱区引出区离子注入；离子注入完成之后进行退火激活；
沉积层间介质层，然后进行回刻，打开所述栅极沟槽所在的需要进行接触引出的区域；
制作栅极的引出，在栅极沟槽顶部，沿所述栅极沟槽的延伸方向形成金属层，在器件区域外制作栅极引出的接触孔；
通过不同层的金属层，将所述的源区以及阱区引出区分别引出。
进一步地，所述的阱区通过离子注入形成，注入的杂质为P型杂质；阱区注入完成之后，再分别进行重掺杂的阱区引出区注入以及源区注入；所述的源区注入为N型杂质，所述的阱区引出区为P型杂质；所述的源区以及阱区引出区的注入杂质浓度大于阱区，离子注入能量小于阱区。
进一步地，所述的源区与阱区的离子注入，是将源区与阱区引出区进行行间交替间隔注入，形成源区、阱区引出区不同行交替排布。
进一步地，所述的源区与阱区的不同行交替排布，行的高度可进行调整，实现不同的排列密度，满足不同的工艺需要。
本发明所述的IGBT器件，通过将位于晶圆正面的源区与阱区引出区进行隔行交替放置，栅极接触孔引出到器件密集的沟曹区之外，源区与阱区引出区的引出可通过不同层的金属直接引出。本器件结构能极大提到器件在尺寸缩小的情况下的工艺容差，实现相同器件尺寸的情况下更低的工艺要求，对产品良率的提高也产生了积极的影响。本发明工艺方法与现有的工艺高度兼容。
附图说明
图1 是现有的沟槽型IGBT器件的剖面解耦股示意图。
图2 是本发明IGBT器件的俯视平面结构图。
图3 是图2所示的沿A线剖开的剖面结构示意图。
图4 是图2 所示的沿B线剖开的剖面结构示意图。
图5 是本发明工艺完成阱区注入、多个平行沟槽刻蚀及填充以及源区、阱区引出区注入的工艺示意图。
图6 是本发明工艺完成层间介质淀积及回刻的示意图。
图7 是本发明工艺完成沟槽栅极引出金属层的淀积及刻蚀，并在器件沟槽区外部引出栅极的示意图。
图8 是本发明工艺完成源区以及阱区引出区的金属膜层淀积及回刻的示意图。
实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
本发明所述的IGBT器件如图2所示，图2中所示是俯视角度下的平面版图示意图，可结合参考图3及图4。本发明中多个平行沟槽包含栅极沟槽以及与栅极沟槽按不同比例间隔分布的Dummy cell区的多个Dummy Trench，一般一个栅极沟槽两侧放置多个Dummy沟槽。所述的多个平行沟槽内均具有氧化膜层，然后填充满栅极导电材质，比如多晶硅。图2中显示了两条解剖线A、B，图3及图4的剖面结构示意图分别对应图中的两条解剖线。从图2中可以看出本发明的源区NP以及阱区引出区PP是在栅极两侧形成的行间交替间隔排列的结构，即一行阱区引出区PP一行源区NP这样交替排列，而不是传统的上下层错开放置。因此，从图3中沿A线剖开的剖面图只能看到阱区引出区PP，而图4中沿B线剖开的剖面图只能看到源区NP。阱区引出区是重掺杂的P型区，而源区是重掺杂的N型区。
所述的多个沟槽顶部均具有层间介质以进行电隔离。阱区P-well通过P型离子注入形成，阱区用于形成IGBT器件的沟道区，在沟槽型栅极施加栅电压时，阱区靠近沟槽栅极的区域反型形成导电沟道。所述IGBT器件的漏区位于晶圆背面，是业内的公知技术，图中并未示出。
从图3及图4的结构可以看出，栅极的接触孔可以通过金属层引出到器件密集的沟槽区之外进行接触孔工艺，而源区与阱区引出区的引出则可以通过不同层的金属层分别直接引出，由于源区与阱区引出区的错行排布，其行的高度（沿Y方向）可以自由调整，对引出工艺要求降低，无需接触孔对准。
本发明IGBT器件结构可参考如下的工艺方法进行，在现有工艺的基础上，本发明主要在源区与阱区引出区的间隔排布所需要改进的离子注入形成工艺。
如图5所示，提供一半导体衬底，如硅衬底或者氮化镓衬底等。在所述的硅衬底中进行离子注入形成一层P型阱区P-well；在所述的阱区中通过光刻及刻蚀形成有多个平行的沟槽；所述的多个平行的沟槽包括位于中心区域的栅极沟槽以及位于所述栅极沟槽两侧的多个Dummy沟槽；所述的栅极沟槽以及Dummy沟槽按照一定的比例间隔配置。所述的多个沟槽的刻蚀深度超过阱区，底部位于所述的硅衬底中。阱区用于形成所述IGBT器件的沟道区。
所述的栅极沟槽以及多个Dummy沟槽中覆盖有绝缘介质层，然后填充满多晶硅。在所述栅极沟槽的两侧进行N型重掺杂的源区的离子注入以及P型重掺杂的阱区引出区离子注入；通过掩膜版的定义，将源区与阱区引出区形成隔行错开交替排布的形貌。所述的源区以及阱区引出区的注入杂质浓度大于阱区，离子注入能量小于阱区。离子注入完成之后进行退火激活。
如图6所示，沉积层间介质层ILD，然后进行回刻，打开所述栅极沟槽所在的需要进行接触引出的区域，即将源区以及阱区引出区都暴露出来。
如图7所示，制作栅极的引出，在栅极沟槽顶部，沿所述栅极沟槽的延伸方向形成金属层，在器件区域外制作栅极引出的接触孔Gate CT。栅极接触孔移动到沟曹区之外，此区域图形密度小，接触孔的制作难度以及制作的可靠性具有提高，具有更高的工艺容差。
如图8所示，通过不同层的金属层，将所述的源区以及阱区引出区分别引出。
本发明极大的提高了极小尺寸下的设计及工艺宽容度，可生产性及生产预估良率均有明显的改进。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种IGBT器件，其特征在于：提供一半导体衬底，在所述半导体衬底中形成有一层阱区，在所述阱区中刻蚀形成多个平行沟槽；所述的多个平行沟槽包含栅极沟槽以及Dummy沟槽，所述栅极沟槽与Dummy沟槽按一定比例放置并间隔分布；所述的栅极沟槽以及多个Dummy沟槽深度均传统阱区底部位于半导体衬底中；
在栅极沟槽两侧的阱区中，靠阱区表层的区域形成有所述IGBT器件的重掺杂的源区，以及将所述阱区引出的阱区引出区；
在所述的栅极沟槽以及多个Dummy沟槽的顶部具有层间介质，且整个半导体衬底表面形成有层间介质，所述层间介质上覆盖有金属层，将所述的源区，以及阱区引出区引出；
在俯视平面上，定义所述的多个平行沟槽的延伸方向为Y方向，与所述Y方向垂直的方向为X方向；所述的源区是与阱区引出区在Y方向上交替间隔排列，即在X方向上具有相同掺杂类型的源区位于同一行，而不同掺杂类型的阱区引出区位于与源区不同的行，交替排列，互不重叠；
所述金属层能在不同的行上将所述的源区或者阱区引出区进行引出。
2.如权利要求1所述的IGBT器件，其特征在于：所述半导体衬底为重掺杂的硅衬底，或者是锗硅衬底、碳化硅、氮化镓衬底。
3.如权利要求1所述的IGBT器件，其特征在于：所述阱区作为IGBT器件的沟道区。
4.如权利要求1所述的IGBT器件，其特征在于：所述的栅极沟槽以及多个Dummy沟槽的顶部还具有层间介质层。
5.如权利要求1所述的IGBT器件，其特征在于：所述的栅极沟槽，对栅极的引出是通过沿栅极沟槽顶部的金属层在器件区域外围进行引出。
6.如权利要求1所述的IGBT器件，其特征在于：所述的栅极沟槽以及多个Dummy沟槽内填充的材质为多晶硅，所述填充的多晶硅与所述半导体衬底之间还具有绝缘氧化层。
7.如权利要求1所述的IGBT器件，其特征在于：所述的金属层能在不同的行将所述的源区或者阱区引出区隔行引出，无需进行接触孔对准。
8.制造如权利要求1所述的IGBT器件的工艺方法，其特征在于：包含：
提供一半导体衬底，在所述的半导体衬底中进行离子注入形成一层阱区；在所述的阱区中通过光刻及刻蚀形成有多个平行的沟槽；所述的多个平行的沟槽包括栅极沟槽以及Dummy沟槽，所述栅极沟槽与Dummy沟槽按一定比例放置并间隔分布；所述的多个沟槽的刻蚀深度超过阱区，底部位于所述的半导体衬底中；
所述的栅极沟槽以及多个Dummy沟槽中覆盖有绝缘介质层，然后填充满多晶硅；在所述栅极沟槽的两侧进行重掺杂的源区的离子注入以及重掺杂的阱区引出区离子注入；离子注入完成之后进行退火激活；
沉积层间介质层，然后进行回刻，打开所述栅极沟槽所在的需要进行接触引出的区域；
制作栅极的引出，在栅极沟槽顶部，沿所述栅极沟槽的延伸方向形成金属层，在器件区域外制作栅极引出的接触孔；
通过不同层的金属层，将所述的源区以及阱区引出区分别引出。
9.如权利要求8所述的IGBT器件的工艺方法，其特征在于：所述的阱区通过离子注入形成，注入的杂质为P型杂质；阱区注入完成之后，再分别进行重掺杂的阱区引出区注入以及源区注入；所述的源区注入为N型杂质，所述的阱区引出区为P型杂质；所述的源区以及阱区引出区的注入杂质浓度大于阱区，离子注入能量小于阱区。
10.如权利要求8所述的IGBT器件的工艺方法，其特征在于：所述的源区与阱区的离子注入，是将源区与阱区引出区进行行间交替间隔注入，形成源区、阱区引出区不同行交替排布。
11.如权利要求10所述的IGBT器件的工艺方法，其特征在于：所述的源区与阱区的不同行交替排布，行的高度可进行调整，实现不同的排列密度，满足不同的工艺需要。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591904.5A CN116741820A (zh) | 2023-05-24 | 2023-05-24 | Igbt器件及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591904.5A CN116741820A (zh) | 2023-05-24 | 2023-05-24 | Igbt器件及工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116741820A true CN116741820A (zh) | 2023-09-12 |
Family
ID=87900305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310591904.5A Pending CN116741820A (zh) | 2023-05-24 | 2023-05-24 | Igbt器件及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741820A (zh) |
-
2023
- 2023-05-24 CN CN202310591904.5A patent/CN116741820A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110459604B (zh) | 屏蔽式沟槽器件 | |
| KR100199271B1 (ko) | 절연게이트형 반도체장치 및 그 제조방법 | |
| EP1065710B1 (en) | Semiconductor device having a trench gate and method of manufacturing the same | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| JPH06169088A (ja) | 半導体装置及びその製造方法 | |
| US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US11652167B2 (en) | Semiconductor device having junction termination structure and method of formation | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| WO2015008444A1 (ja) | 半導体装置 | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN112397506B (zh) | 沟槽栅功率器件及其制造方法 | |
| CN112864245B (zh) | 整合肖特基功率mosfet及其制造方法 | |
| CN115566038A (zh) | 超结器件及其制造方法 | |
| CN103178115A (zh) | 半导体装置及其制造方法 | |
| CN117476755A (zh) | 超结igbt器件及其制造方法 | |
| JP2000058823A (ja) | 半導体装置およびその製造方法 | |
| CN111223931A (zh) | 沟槽mosfet及其制造方法 | |
| CN213601874U (zh) | 一种mosfet器件 | |
| CN116741820A (zh) | Igbt器件及工艺方法 | |
| CN113964038A (zh) | 沟槽栅mosfet器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |