CN116741731B - 栅极引线结构以及栅极引线的制备方法 - Google Patents

栅极引线结构以及栅极引线的制备方法 Download PDF

Info

Publication number
CN116741731B
CN116741731B CN202310824274.1A CN202310824274A CN116741731B CN 116741731 B CN116741731 B CN 116741731B CN 202310824274 A CN202310824274 A CN 202310824274A CN 116741731 B CN116741731 B CN 116741731B
Authority
CN
China
Prior art keywords
lead frame
gate lead
pit
gate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310824274.1A
Other languages
English (en)
Other versions
CN116741731A (zh
Inventor
刘战峰
顾毛毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Internet Of Things Innovation Center Co ltd
Original Assignee
Wuxi Internet Of Things Innovation Center Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Internet Of Things Innovation Center Co ltd filed Critical Wuxi Internet Of Things Innovation Center Co ltd
Priority to CN202310824274.1A priority Critical patent/CN116741731B/zh
Publication of CN116741731A publication Critical patent/CN116741731A/zh
Application granted granted Critical
Publication of CN116741731B publication Critical patent/CN116741731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明关于栅极引线结构以及栅极引线的制备方法，涉及栅极引线制备技术领域。该栅极引线结构包括栅极引线框架、填充物层、接触孔以及栅极铝层；栅极引线框架实现为硅，栅极引线框架的上表面实现为二氧化硅层；栅极引线框架的上表面包括凹槽；栅极铝层与栅极引线框架的上表面以及钨的上表面接触。在栅极引线框架的内部进行多晶填充后，由于填充材料的物理性质，在凹槽内部的填充会存在虚实不一的情况，且填充较虚的部分能够通过观测或经验进行确定，故在接触孔开孔的过程中，避开填充较虚的部分，且增加接触孔的数量，在满足接触孔表面积的同时，避免了因工艺过程中的后置处理产生的多晶填充结果不稳定的问题，提升了产品的良率。

Description

栅极引线结构以及栅极引线的制备方法
技术领域
本发明涉及栅极引线制备技术领域，特别涉及一种栅极引线结构以及栅极引线的制备方法。
背景技术
UMOS管，U型槽场效应管，是一种以栅极输入小信号控制源漏电流导通和中断的功率器件。
传统UMOS设计以及制备过程当中存在多晶填充工艺，该过程的工艺稳定性至关重要，且该过程的工艺稳定性与栅极引线的结构存在关联关系。
然而，在量产中，在工艺稳定性差的时候，填充的多晶很容易出现空洞，狭缝。如果多晶出现了空洞或狭缝，在接触孔的刻蚀时，会将多晶刻穿，进而将栅氧刻穿，导致栅源短路的情况产生。
发明内容
本发明关于一种栅极引线结构以及栅极引线的制备方法，能够通过结构设计提高多晶填充过程的工艺稳定性，该技术方案如下：
一方面，提供了一种栅极引线结构，该栅极引线结构包括栅极引线框架、填充物层、接触孔以及栅极铝层；
栅极引线框架实现为硅，栅极引线框架的上表面实现为二氧化硅层；
栅极引线框架的上表面包括凹槽；
填充物层位于凹槽内部，填充物层的上表面与栅极引线框架的上表面平齐；
填充物层的材质实现为掺磷多晶硅；
填充物层的上表面形成凹坑；
凹坑中包括矩形凹坑，凹坑对应有填充物虚点位置；
凹坑上开设有至少两个接触孔，接触孔相对矩形凹坑的中线对称分布，且接触孔与填充物虚点位置不接触；
接触孔内填充有钨；
栅极铝层位于栅极引线框架的上方，且栅极铝层与栅极引线框架的上表面以及钨的上表面接触。
在一个可选的实施例中，栅极引线框架具有外延框架，凹坑还包括槽型凹陷；
槽型凹陷与矩形凹坑连接，且槽型凹陷的位置与矩形凹坑的中线位置对应。
另一方面，提供了一种栅极引线的制备方法，该方法用于制备如上任一的栅极引线结构，该方法包括：
对原始材料进行沟槽刻蚀，形成空腔，原始材料的材质为硅；
对空腔的表面进行栅氧化层制备，形成栅极引线框架，栅极引线框架的上表面实现为二氧化硅层，且栅极引线框架的上方具有凹槽；
对栅极引线框架进行多晶填充，以在栅极引线框架的上方以及凹槽内部形成填充物层，填充物层的材质为掺磷多晶硅；
对栅极引线框架引线进行多晶反刻，以去除在栅极引线框架上方的填充物层，并在填充物层上形成凹坑；
在凹坑上进行刻蚀，形成至少两个接触孔，接触孔相对矩形凹坑的中线对称分布，且接触孔与填充物虚点位置不接触；
在接触孔中进行钨填充及钨反刻；
在凹坑上方，对应接触孔以及填充物层的位置进行栅极铝层布线。
在一个可选的实施例中，栅极引线框架具有外延框架，凹坑还包括槽型凹陷；
槽型凹陷与矩形凹坑连接，且槽型凹陷的位置与矩形凹坑的中线位置对应；
在凹坑上进行刻蚀，形成至少两个接触孔，包括：
确定与矩形凹坑对应的填充物虚点位置；
基于槽型凹陷确定与凹坑对应的中线；
避开填充物虚点位置以及凹坑对应的中线，以凹坑对应的中线为对称轴，开设至少两个接触孔。
在一个可选的实施例中，对栅极引线框架进行多晶填充，以在栅极引线框架的上方以及凹槽内部形成填充物层之后，还包括：
对填充物层进行多晶氧化以及介质淀积处理。
在一个可选的实施例中，避开填充物虚点位置以及凹坑对应的中线，以凹坑对应的中线为对称轴，开设至少两个接触孔，包括：
避开填充物虚点位置以及凹坑对应的中线，以凹坑对应的中线为对称轴，在填充物层进行介质刻蚀，介质刻蚀；
在介质刻蚀的基础上，在栅极引线框架上进行硅刻蚀，得到至少两个接触孔。
本发明提供的技术方案带来的有益效果至少包括：
在栅极引线框架的内部进行多晶填充后，由于填充材料的物理性质，在凹槽内部的填充会存在虚实不一的情况，且填充较虚的部分能够通过观测或经验进行确定，故在接触孔开孔的过程中，避开填充较虚的部分，且增加接触孔的数量，在满足接触孔表面积的同时，避免了因工艺过程中的后置处理产生的多晶填充结果不稳定的问题，提升了产品的良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一个示例性实施例提供的一种栅极引线结构的主视透视图。
图2示出了本申请一个示例性实施例提供的一种栅极引线结构的俯视示意图。
图3示出了申请一个示例性实施例提供的一种栅极引线结构的制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本申请一个示例性实施例提供的一种栅极引线结构的主视透视图，图2示出了本申请一个示例性实施例提供的一种栅极引线结构的俯视示意图，结合图1及图2进行说明，该栅极引线结构包括栅极引线框架11、填充物层12、接触孔13以及栅极铝层14；栅极引线框架11实现为硅，栅极引线框架11的上表面实现为二氧化硅层。栅极引线框架11的上表面包括凹槽111；填充物层12位于凹槽111内部，填充物层12的上表面与栅极引线框架的上表面平齐；填充物层12的材质实现为掺磷多晶硅。填充物层的上表面形成凹坑121；凹坑121中包括矩形凹坑1211，凹坑121对应有填充物虚点位置1213；凹坑121上开设有至少两个接触孔13，接触孔13相对矩形凹坑的中线对称分布，且接触孔13与填充物虚点位置1213不接触。接触孔13内填充有钨；栅极铝层14位于栅极引线框架11的上方，且栅极铝层11与栅极引线框架11的上表面以及钨的上表面接触。
本申请实施例中，栅极引线框架为硅材质，用于经过多晶填充，接触孔开设等后置工艺以形成栅极引线结构。
在本申请实施例中，栅极引线框架上表面的凹槽是通过槽刻蚀工艺形成的，本申请对于凹槽的具体形状不作限定。结合图1及图2公开的栅极引线框架的具体情况，在一个可选的实施例中，对应实际设计情况，栅极引线框架11还具有外延框架，凹坑121还包括槽型凹陷1212，槽型凹陷1212与矩形凹坑1211连接，且槽型凹陷1212的位置与矩形凹坑的中线位置对应，在此情况下，中线位置也为填充物较虚的位置，在接触孔选择的过程当中应当避免。
本申请实施例中，填充物层当中的介质为掺磷多晶硅。在一个示例中，填充物层的材质具体实现为硼磷硅玻璃（Boro-Phospho-Silicate-Glass，BPSG），本申请对于掺磷多晶硅的具体材质不做限定。
在填充物层的表面，由于栅极引线框架的上表面存在凹槽的原因，会形成因填充物填补不均匀而形成的凹坑，该凹坑的形状与凹槽的形状相对应。可选地，由于凹坑是因多晶填充工艺与凹槽的结构结合形成的，故凹坑中存在填充物虚点位置，本申请实施例中设置的接触孔即避开填充物虚点位置进行设置。
在本申请实施例中，栅极铝层即为栅极引线的导电部分，该栅极铝层的布线及图形化过程为现有技术，在此不做赘述。
综上所述，本申请实施例提供的栅极引线结构，在栅极引线框架的内部进行多晶填充后，由于填充材料的物理性质，在凹槽内部的填充会存在虚实不一的情况，且填充较虚的部分能够通过观测或经验进行确定，故在接触孔开孔的过程中，避开填充较虚的部分，且增加接触孔的数量，在满足接触孔表面积的同时，避免了因工艺过程中的后置处理产生的多晶填充结果不稳定的问题，提升了产品的良率。
图3示出了申请一个示例性实施例提供的一种栅极引线结构的制备方法的流程示意图，该方法用于制备如图1及图2所示的栅极引线结构，该方法包括：
步骤301，对原始材料进行沟槽刻蚀，形成空腔。
在本申请实施例中，原始材料即为硅，该过程即为硅的槽刻蚀过程。
步骤302，对空腔的表面进行栅氧化层制备，形成栅极引线框架。
本申请实施例中，栅极引线框架的上表面实现为二氧化硅层，且栅极引线框架的上方具有凹槽。该过程即为凹槽的开设过程。
步骤303，对栅极引线框架进行多晶填充，以在栅极引线框架的上方以及凹槽内部形成填充物层。
在本申请实施例中，填充物层的材质为掺磷多晶硅。
可选地，在本申请的一些实施例中，在得到填充物层后，还对于填充物层进行多晶氧化以及介质淀积处理。
步骤304，对栅极引线框架引线进行多晶反刻，以去除在栅极引线框架上方的填充物层，并在填充物层上形成凹坑。
步骤305，在凹坑上进行刻蚀，形成至少两个接触孔。
在本申请实施例中，接触孔相对矩形凹坑的中线对称分布，且接触孔与填充物虚点位置不接触。
在本申请的一些实施例中，对应图1至图3中栅极引线框架具有外延框架，所述凹坑还包括槽型凹陷的情况，形成接触孔的过程还包括：确定与所述矩形凹坑对应的所述填充物虚点位置，并基于所述槽型凹陷确定与所述凹坑对应的中线。在确定中线后，在避开所述填充物虚点位置以及所述凹坑对应的中线的情况下，以所述凹坑对应的中线为对称轴，开设至少两个所述接触孔。
在本申请实施例中，请参考图3，可是过程分为介质刻蚀过程和硅刻蚀过程，也即，刻蚀将穿透填充物层，且深入至栅极引线框架中。
步骤306，在接触孔中进行钨填充及钨反刻。
步骤307，在凹坑上方，对应接触孔以及填充物层的位置进行栅极铝层布线。
综上所述，本申请实施例提供的方法，在栅极引线框架的内部进行多晶填充后，由于填充材料的物理性质，在凹槽内部的填充会存在虚实不一的情况，且填充较虚的部分能够通过观测或经验进行确定，故在接触孔开孔的过程中，避开填充较虚的部分，且增加接触孔的数量，在满足接触孔表面积的同时，避免了因工艺过程中的后置处理产生的多晶填充结果不稳定的问题，提升了产品的良率。
上述仅为本发明的可选实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种栅极引线结构，其特征在于，所述栅极引线结构包括栅极引线框架、填充物层、接触孔以及栅极铝层；
所述栅极引线框架实现为硅，所述栅极引线框架的上表面实现为二氧化硅层；
所述栅极引线框架的上表面包括凹槽；
所述填充物层位于所述凹槽内部，所述填充物层的上表面与所述栅极引线框架的上表面平齐；
所述填充物层以及所述填充物的材质实现为掺磷多晶硅；
所述填充物层的上表面形成凹坑；
所述凹坑中包括矩形凹坑，所述凹坑对应有填充物虚点位置；
所述凹坑上开设有至少两个接触孔，所述接触孔相对所述矩形凹坑的中线对称分布，且所述接触孔与所述填充物虚点位置不接触；
所述接触孔内填充有钨；
所述栅极铝层位于所述栅极引线框架的上方，且所述栅极铝层与所述栅极引线框架的上表面以及所述钨的上表面接触。
2.根据权利要求1所述的栅极引线结构，其特征在于，所述栅极引线框架具有外延框架，所述凹坑还包括槽型凹陷；
所述槽型凹陷与所述矩形凹坑连接，且所述槽型凹陷的位置与所述矩形凹坑的中线位置对应。
3.一种栅极引线的制备方法，其特征在于，所述方法用于制备如权利要求1至2任一所述的栅极引线结构，所述方法包括：
对原始材料进行沟槽刻蚀，形成空腔，所述原始材料的材质为硅；
对所述空腔的表面进行栅氧化层制备，形成栅极引线框架，所述栅极引线框架的上表面实现为二氧化硅层，且所述栅极引线框架的上方具有凹槽；
对所述栅极引线框架进行多晶填充，以在所述栅极引线框架的上方以及所述凹槽内部形成填充物层，所述填充物层的材质为掺磷多晶硅；
对所述栅极引线框架引线进行多晶反刻，以去除在所述栅极引线框架上方的填充物层，并在所述填充物层上形成凹坑；
在所述凹坑上进行刻蚀，形成至少两个接触孔，所述接触孔相对所述矩形凹坑的中线对称分布，且所述接触孔与所述填充物虚点位置不接触；
在所述接触孔中进行钨填充及钨反刻；
在所述凹坑上方，对应所述接触孔以及所述填充物层的位置进行栅极铝层布线。
4.根据权利要求3所述的栅极引线的制备方法，其特征在于，所述栅极引线框架具有外延框架，所述凹坑还包括槽型凹陷；
所述槽型凹陷与所述矩形凹坑连接，且所述槽型凹陷的位置与所述矩形凹坑的中线位置对应；
所述在所述凹坑上进行刻蚀，形成至少两个接触孔，包括：
确定与所述矩形凹坑对应的所述填充物虚点位置；
基于所述槽型凹陷确定与所述凹坑对应的中线；
避开所述填充物虚点位置以及所述凹坑对应的中线，以所述凹坑对应的中线为对称轴，开设至少两个所述接触孔。
5.根据权利要求3所述的栅极引线的制备方法，其特征在于，所述对所述栅极引线框架进行多晶填充，以在所述栅极引线框架的上方以及所述凹槽内部形成填充物层之后，还包括：
对所述填充物层进行多晶氧化以及介质淀积处理。
6.根据权利要求4所述的栅极引线的制备方法，其特征在于，避开所述填充物虚点位置以及所述凹坑对应的中线，以所述凹坑对应的中线为对称轴，开设至少两个所述接触孔，包括：
避开所述填充物虚点位置以及所述凹坑对应的中线，以所述凹坑对应的中线为对称轴，在所述填充物层进行介质刻蚀，所述介质刻蚀；
在介质刻蚀的基础上，在所述栅极引线框架上进行硅刻蚀，得到至少两个所述接触孔。
CN202310824274.1A 2023-07-06 2023-07-06 栅极引线结构以及栅极引线的制备方法 Active CN116741731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310824274.1A CN116741731B (zh) 2023-07-06 2023-07-06 栅极引线结构以及栅极引线的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310824274.1A CN116741731B (zh) 2023-07-06 2023-07-06 栅极引线结构以及栅极引线的制备方法

Publications (2)

Publication Number Publication Date
CN116741731A CN116741731A (zh) 2023-09-12
CN116741731B true CN116741731B (zh) 2024-02-20

Family

ID=87915066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310824274.1A Active CN116741731B (zh) 2023-07-06 2023-07-06 栅极引线结构以及栅极引线的制备方法

Country Status (1)

Country Link
CN (1) CN116741731B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800170B1 (en) * 2009-07-31 2010-09-21 Alpha & Omega Semiconductor, Inc. Power MOSFET device with tungsten spacer in contact hole and method
CN104465728A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 分离栅功率器件的栅极结构及工艺方法
CN107452787A (zh) * 2016-05-31 2017-12-08 无锡华润上华科技有限公司 沟槽栅极引出结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005774B4 (de) * 2004-02-05 2006-09-28 Infineon Technologies Ag Verfahren zur Herstellung von Gateelektroden in einem Feldplattentrench-Transistor sowie Feldplattentrench-Transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800170B1 (en) * 2009-07-31 2010-09-21 Alpha & Omega Semiconductor, Inc. Power MOSFET device with tungsten spacer in contact hole and method
CN104465728A (zh) * 2014-12-24 2015-03-25 上海华虹宏力半导体制造有限公司 分离栅功率器件的栅极结构及工艺方法
CN107452787A (zh) * 2016-05-31 2017-12-08 无锡华润上华科技有限公司 沟槽栅极引出结构及其制造方法

Also Published As

Publication number Publication date
CN116741731A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
JP3481287B2 (ja) 半導体装置の製造方法
JP4545679B2 (ja) コンタクトホールを有する半導体装置の製造方法
KR100903448B1 (ko) 트렌치-게이트 반도체 디바이스 및 이의 제조 방법
TWI405270B (zh) 低閘極電荷的溝槽式功率半導體之製造方法及其結構
JP2009283969A (ja) トレンチゲート電極を有する金属−絶縁体−半導体デバイスの製造方法
WO2001082359A2 (en) Method of making a semiconductor device having a recessed insulating layer of varying thickness
JP2004526325A (ja) 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理
US10269943B2 (en) Semiconductor device structure with non planar slide wall
KR20050085608A (ko) 종형 절연 게이트 트랜지스터의 제조 방법 및 반도체 장치
CN110854022A (zh) 沟槽栅半导体器件及其制备方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
KR101202207B1 (ko) 자기정렬 트랜지스터를 형성하는 방법 및 그 구조
CN109449098B (zh) 半导体结构、测试系统、测试方法及半导体结构的制造方法
CN116741731B (zh) 栅极引线结构以及栅极引线的制备方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
JP3819337B2 (ja) 半導体装置の製造方法
CN102034734A (zh) 自对准金属互连线的制造方法
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
EP3975250A1 (en) Semiconductor die and method of manufacturing the same
CN115863411B (zh) 一种屏蔽栅功率器件及其制备方法
JPH0823093A (ja) 半導体装置およびその製造方法
KR100532770B1 (ko) 반도체 소자의 제조 방법
CN1155999C (zh) 具有垂直晶体管和对准掩埋条的栅导体的5f2单元的制作
TW202401574A (zh) 溝槽式閘極場效電晶體
JP3850766B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant