CN116737058A - 存储器系统 - Google Patents

存储器系统 Download PDF

Info

Publication number
CN116737058A
CN116737058A CN202211026322.4A CN202211026322A CN116737058A CN 116737058 A CN116737058 A CN 116737058A CN 202211026322 A CN202211026322 A CN 202211026322A CN 116737058 A CN116737058 A CN 116737058A
Authority
CN
China
Prior art keywords
data
signal
input
command
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211026322.4A
Other languages
English (en)
Inventor
黑泽武寿
菅原昭雄
阿部光弘
藤川尚志
长井裕士
吕钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN116737058A publication Critical patent/CN116737058A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)
  • Vehicle Body Suspensions (AREA)
  • Static Random-Access Memory (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种能够良好地进行动作的存储器系统。存储器系统具有多个半导体存储装置及控制装置。半导体存储装置具有：第1电源垫、供输入第1信号至第4信号的第1信号垫至第4信号垫、存储单元阵列、感测放大器、数据寄存器、及能够执行数据输出动作的控制电路。控制装置在第1电源垫被供给电源后，进行模式设定动作，所述模式设定动作是在切替第1信号或第2信号中至少任一个的状态下，切换第3信号；然后，进行初始设定动作，所述初始设定动作是对半导体存储装置供给电源接通读取命令；然后，向半导体存储装置发送指示数据输出动作的数据输出命令，半导体存储装置经由第2信号垫撷取数据输出命令。

Description

存储器系统
[相关申请案]
本申请案享有以日本专利申请案2022-031154号(申请日：2022年3月1日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本实施方式涉及一种存储器系统。
背景技术
已知一种具有多个半导体存储装置及控制装置的存储器系统。半导体存储装置具备：存储单元阵列，包含多个存储单元晶体管串联连接而成的串；以及控制电路，与该存储单元阵列连接，相应于包含命令数据及地址数据的命令集的输入而输出用户数据。
发明内容
本发明提供一种能够良好地进行动作的存储器系统。
一实施方式的存储器系统具有半导体存储装置及控制装置。所述半导体存储装置具有：第1信号垫，能够接收第1信号；第2信号垫，能够接收第2信号；第3信号垫，能够接收第3信号；第4信号垫；存储单元阵列，包含多个存储单元晶体管串联连接而成的串；感测放大器模块，与所述存储单元阵列连接；及数据寄存器，与所述感测放大器模块连接，能够存储从所述存储单元阵列读出的数据。所述控制装置在所述控制装置被供给电源后经过第1规定时间后，进行模式设定动作，所述模式设定动作是在将对所述第1信号垫发送的所述第1信号、或对所述第2信号垫发送的所述第2信号中的至少任一个设定为规定电压的状态下，切换(toggling)对所述第3信号垫发送的所述第3信号；在完成所述模式设定动作后经过第2规定时间后，開始初始设定动作，所述初始设定动作包含向所述第2信号垫发送电源接通读取命令的动作、及接收从所述第4信号垫发送的初始设定信息的动作；在完成所述初始设定动作后经过第3规定时间后，向所述第2信号垫发送指示数据输出动作的数据输出命令；在发送所述数据输出命令后经过第4规定时间后，接收从所述第4信号垫发送的所述数据。
附图说明
图1是表示第1实施方式的存储器系统10的构成的示意性框图。
图2(a)是表示封装体PKG的构成例的示意性侧视图，(b)是表示封装体PKG的构成例的示意性俯视图。
图3是表示存储器系统10的构成例的示意性侧视图。
图4是表示存储器裸片MD的构成的示意性框图。
图5是表示存储器裸片MD的一部分构成的示意性电路图。
图6是表示存储器裸片MD的一部分构成的示意性立体图。
图7是表示存储器裸片MD的一部分构成的示意性电路图。
图8是表示存储器裸片MD的一部分构成的示意性电路图。
图9是用来说明动作模式MODEa的示意图。
图10是用来说明动作模式MODEb的示意图。
图11是用来说明动作模式MODEa的真值表。
图12是用来说明动作模式MODEb的真值表。
图13是用来说明动作模式MODEb的真值表。
图14是用来说明动作模式MODEa的示意性波形图。
图15是用来说明动作模式MODEb的示意性波形图。
图16是用来说明动作模式MODEa的示意性时序图。
图17是用来说明动作模式MODEa的示意性时序图。
图18(a)及(b)是用来说明动作模式MODEb的示意性时序图。
图19是用来说明动作模式MODEb的示意性时序图。
图20是用来说明比较例的半导体存储装置的模式设定动作的示意性流程图。
图21是用来说明比较例的半导体存储装置的模式设定动作的示意性时序图。
图22是用来说明第1实施方式的半导体存储装置的模式设定动作的示意性流程图。
图23是用来说明第1实施方式的半导体存储装置的模式设定动作的示意性时序图。
图24是用来说明第2实施方式的半导体存储装置的模式设定动作的示意性时序图。
具体实施方式
接下来，参照附图对实施方式的存储器系统进行详细说明。此外，以下实施方式只不过是一例，并不意欲限定本发明。
另外，本说明书中表述为“存储器系统”时，有时意指存储卡、SSD(Solid StateDrive，固态驱动器)等包含控制器裸片的系统。进而，有时意指智能手机、平板终端、个人计算机等包含主机的构成。
另外，本说明书中，当表述为第1构成与第2构成“电连接”时，可以是第1构成与第2构成直接连接，也可以是第1构成与第2构成经由配线、半导体部件或晶体管等连接。例如在将3个晶体管串联连接的情况下，即使第2个晶体管为断开(OFF)状态，第1个晶体管仍与第3个晶体管“电连接”。
另外，本说明书中，当表述为第1构成“连接在”第2构成及第3构成“之间”时，有时意指第1构成、第2构成及第3构成串联连接，且第2构成经由第1构成与第3构成连接。
[第1实施方式]
[存储器系统10]
图1是表示第1实施方式的存储器系统10的构成的示意性框图。
存储器系统10根据从主机20发送的信号，进行用户数据的读出、写入、抹除等。存储器系统10例如为存储卡、SSD或其它能够存储用户数据的系统。存储器系统10具备多个封装体PKG、以及与所述多个封装体PKG及主机20连接的控制器裸片CD。各封装体PKG包含多个存储器裸片MD(memory die)。各存储器裸片MD能够存储用户数据。控制器裸片CD例如具备处理器、RAM(Random Access Memory，随机存取存储器)等，进行逻辑地址与物理地址的转换、位错误检测/订正、垃圾回收(压缩)、损耗均衡等处理。
图2是表示本实施方式的存储器系统10所包含的封装体PKG的构成例的图。更具体来说，图2(a)是表示封装体PKG的构成例的示意性侧视图，图2(b)是表示封装体PKG的构成例的示意性俯视图。另外，图3是表示存储器系统10的构成例的示意性侧视图。为方便说明，图2及图3中省略一部分构成。
如图2(a)所示，本实施方式的封装体PKG具备存储器裸片安装衬底MSB及积层在存储器裸片安装衬底MSB的多个存储器裸片MD。在存储器裸片安装衬底MSB的上表面上Y方向的端部区域设有焊垫电极P，另一部分区域经由粘接剂等而粘接在存储器裸片MD的下表面。在存储器裸片MD的上表面上Y方向的端部区域设有焊垫电极P，其它区域经由粘接剂等而粘接在另一存储器裸片MD的下表面。在多个存储器裸片MD之间，对应的焊垫电极P以键合线B共通连接。在存储器裸片安装衬底MSB的下表面设有电极端子T。存储器裸片安装衬底MSB的上表面的焊垫电极P与下表面的电极端子T分别连接。存储器裸片安装衬底MSB例如可以是栅格阵列衬底。在存储器裸片安装衬底MSB的上表面，多个存储器裸片MD及键合线B例如由未图示的密封树脂覆盖。
另外，如图2(b)所示，存储器裸片安装衬底MSB及多个存储器裸片MD分别具备在X方向上排列的多个焊垫电极P。各个存储器裸片MD的多个焊垫电极P分别与下述外部控制端子/CE、CLE、ALE、/WE、/RE、RE、/WP、数据信号输入输出端子DQ0～DQ7、数据选通信号输入输出端子DQS、/DQS、及端子RY//BY对应。
设置在存储器裸片安装衬底MSB及多个存储器裸片MD的多个焊垫电极P分别经由键合线B而相互连接。例如，多个存储器裸片MD中与外部控制端子CLE对应的焊垫电极P相互连接，与外部控制端子ALE对应的焊垫电极P相互连接。其它端子也同样如此。因此，封装体PKG内部的各存储器裸片MD的焊垫电极P经由存储器裸片安装衬底MSB下表面的电极端子T与封装体PKG外部连接。
图3是表示本实施方式的存储器系统10的构成例的示意性侧视图。存储器系统10具备系统安装衬底SSB、配置在系统安装衬底SSB的多个封装体PKG(存储器裸片MD)、及控制器裸片CD。在系统安装衬底SSB的上表面，配置着控制器裸片CD及一部分封装体PKG。在系统安装衬底SSB的下表面配置着其它封装体PKG。
在控制器裸片CD设有多个焊垫电极P。控制器裸片CD的焊垫电极P经由键合线B与系统安装衬底SSB连接。多个封装体PKG的电极端子T经由焊料球SB与系统安装衬底SSB连接。控制器裸片CD的焊垫电极P与多个封装体PKG的电极端子T利用形成在系统安装衬底SSB的上表面及下表面的未图示的配线而连接。系统安装衬底SSB的上表面与下表面利用贯通电极TV连接。
配置在系统安装衬底SSB的上表面的封装体PKG的电极端子T的一部分与配置在系统安装衬底SSB的下表面的封装体PKG的电极端子T的一部分可以利用贯通电极TV连接。更具体来说，配置在系统安装衬底SSB的上表面的封装体PKG中与数据信号输入输出端子DQ0～DQ7对应的电极端子T、和配置在系统安装衬底SSB的下表面的封装体PKG中与数据信号输入输出端子DQ0～DQ7对应的电极端子T可以分别经由贯通电极TV连接。
在封装体PKG具有相同构成的情况下，例如，一封装体PKG中与数据信号输入输出端子DQ0对应的电极端子T和另一封装体PKG中与数据信号输入输出端子DQ7对应的电极端子T连接(图3)。此处，将一封装体PKG称为正连接封装体PKGa，将另一封装体PKG称为逆连接封装体PKGb。正连接封装体PKGa中与数据信号输入输出端子DQ1、2、3、4、5、6、7对应的电极端子T和逆连接封装体PKGb中与数据信号输入输出端子DQ6、5、4、3、2、1、0对应的电极端子T分别连接。将这种连接方式称为镜像连接。
此外，与其它外部控制端子对应的电极端子T与控制器裸片CD的焊垫电极P个别地连接。例如，一封装体PKG(正连接封装体PKGa)中与外部控制端子CLE对应的电极端子T和另一封装体PKG(逆连接封装体PKGb)中与外部控制端子CLE对应的电极端子T分别利用不同的配线与控制器裸片CD的焊垫电极P连接。另外，一封装体PKG(正连接封装体PKGa)中与外部控制端子ALE对应的电极端子T和另一封装体PKG(逆连接封装体PKGb)中与外部控制端子ALE对应的电极端子T分别利用不同的配线与控制器裸片CD的焊垫电极P连接。
此外，图2及图3所示的构成仅为例示，具体构成可以适当调整。例如，图2所示的例子中，积层了多个存储器裸片MD，这些构成利用键合线B连接。但是，多个存储器裸片MD也可以不经由键合线B，而经由贯通电极等而相互连接。另外，图3所示的例子中，例示了配置在系统安装衬底SSB上下的封装体PKG的电极端子T(数据信号输入输出端子DQ0～DQ7)以贯通电极TV进行镜像连接的例子。但是，封装体PKG的电极端子T(数据信号输入输出端子DQ0～DQ7)也可以不进行镜像连接。
[存储器裸片MD的构成]
图4是表示第1实施方式的存储器裸片MD的构成的示意性框图。图5是表示存储器裸片MD的一部分构成的示意性电路图。图6是表示存储器裸片MD的一部分构成的示意性立体图。图7及图8是表示存储器裸片MD的一部分构成的示意性电路图。为方便说明，图4～图8中省略一部分构成。
此外，图4中图示出多个控制端子等。这些多个控制端子存在表示为与高电平信号(正逻辑信号)对应的控制端子的情况、表示为与低电平信号(负逻辑信号)对应的控制端子的情况、及表示为与高电平信号及低电平信号两者对应的控制端子的情况。图4中，与低电平信号对应的控制端子的符号包含上划线(overline)。本说明书中，与低电平信号对应的控制端子的符号包含斜线(“/”)。此外，图4的记载是例示，具体形态可以适当调整。例如，也可以使一部分或全部高电平信号为低电平信号，或使一部分或全部低电平信号为高电平信号。
另外，在图4所示的多个控制端子的一侧，图示出表示输入输出方向的箭头。图4中，标注了从左往右箭头的控制端子能够用于从控制器裸片CD向存储器裸片MD输入数据或其它信号。图4中，标注了从右往左箭头的控制端子能够用于从存储器裸片MD向控制器裸片CD输出数据或其它信号。图4中，标注了左右双向箭头的控制端子能够用于如下两种操作，即从控制器裸片CD向存储器裸片MD输入数据或其它信号、及从存储器裸片MD向控制器裸片CD输出数据或其它信号。
如图4所示，存储器裸片MD具备存储用户数据的存储单元阵列MCA0、MCA1、及与存储单元阵列MCA0、MCA1连接的周边电路PC。此外，以下说明中，有时将存储单元阵列MCA0、MCA1称为存储单元阵列MCA。另外，有时将存储单元阵列MCA0、MCA1称为存储器面PLN0、PLN1。
[存储单元阵列MCA的构成]
如图5所示，存储单元阵列MCA具备多个存储区块BLK。这些多个存储区块BLK分别具备多个串组件SU。这些多个串组件SU分别具备多个存储器串MS。这些多个存储器串MS的一端分别经由位线BL而连接在周边电路PC。另外，这些多个存储器串MS的另一端分别经由共用源极线SL而连接在周边电路PC。
存储器串MS具备：串联连接在位线BL及源极线SL之间的漏极侧选择晶体管STD、多个存储单元MC(存储单元晶体管)、源极侧选择晶体管STS、及源极侧选择晶体管STSb。以下，有时将漏极侧选择晶体管STD、源极侧选择晶体管STS、及源极侧选择晶体管STSb简称为选择晶体管(STD、STS、STSb)。
存储单元MC是具备半导体层、栅极绝缘膜、及栅极电极的场效应型晶体管。半导体层作为通道区域发挥功能。栅极绝缘膜包含电荷蓄积膜。存储单元MC的阈值电压相应于电荷蓄积膜中的电荷量而变化。存储单元MC存储1位或多位用户数据。此外，在1个存储器串MS所对应的多个存储单元MC的栅极电极分别连接字线WL。这些字线WL分别与1个存储区块BLK中的所有存储器串MS共通连接。
选择晶体管(STD、STS、STSb)是具备半导体层、栅极绝缘膜、及栅极电极的场效应型晶体管。半导体层作为通道区域发挥功能。在选择晶体管(STD、STS、STSb)的栅极电极分别连接选择栅极线(SGD、SGS、SGSb)。漏极侧选择栅极线SGD对应于串组件SU而设置，与1个串组件SU中的所有存储器串MS共通连接。源极侧选择栅极线SGS与存储区块BLK中的所有存储器串MS共通连接。源极侧选择栅极线SGSb与存储区块BLK中的所有存储器串MS共通连接。
例如，如图6所示，存储单元阵列MCA设置在半导体衬底100上方。此外，图6的例子中，半导体衬底100与存储单元阵列MCA之间设有构成周边电路PC的多个晶体管Tr。
存储单元阵列MCA具备在Y方向上排列的多个存储区块BLK。另外，Y方向上相邻的2个存储区块BLK之间设有氧化硅(SiO2)等块间绝缘层ST。
例如，如图6所示，存储区块BLK具备：多个导电层110，在Z方向上排列；多个半导体柱120，在Z方向上延伸；多个栅极绝缘膜130，设置在多个导电层110及多个半导体柱120之间。
导电层110是在X方向上延伸的大致板状导电层。导电层110可以包含氮化钛(TiN)等障壁导电膜及钨(W)等金属膜的积层膜等。另外，导电层110例如也可以包含含有磷(P)或硼(B)等杂质的多晶硅等。在Z方向上排列的多个导电层110之间设有氧化硅(SiO2)等绝缘层101。
另外，多个导电层110中位于最下层的2个以上导电层110作为源极侧选择栅极线SGS、SGSb(图5)及其所连接多个源极侧选择晶体管STS、STSb的栅极电极发挥功能。这些多个导电层110在每个存储区块BLK中电独立。
另外，位于更上方的多个导电层110作为字线WL(图5)及其所连接的多个存储单元MC(图5)的栅极电极发挥功能。这些多个导电层110分别在每个存储区块BLK中电独立。
另外，位于更进一步上方的一个或多个导电层110作为漏极侧选择栅极线SGD及其所连接的多个漏极侧选择晶体管STD(图5)的栅极电极发挥功能。这些多个导电层110的Y方向宽度比其它导电层110小。
在导电层110下方设有半导体层112。半导体层112例如可以包含含有磷(P)或硼(B)等杂质的多晶硅等。另外，半导体层112及导电层110之间设有氧化硅(SiO2)等绝缘层101。
半导体层112作为源极线SL(图5)发挥功能。源极线SL例如针对存储单元阵列MCA所包含的所有存储区块BLK共通设置。
例如，如图6所示，半导体柱120在X方向及Y方向上以规定的图案排列。半导体柱120作为1个存储器串MS(图5)所包含的多个存储单元MC及选择晶体管(STD、STS、STSb)的通道区域发挥功能。半导体柱120例如为多晶硅(Si)等半导体层。例如，如图6所示，半导体柱120具有大致有底圆筒状形状，中心部分设有氧化硅等绝缘层125。另外，半导体柱120的外周面分别由导电层110包围，与导电层110对向。
在半导体柱120的上端部设有含有磷(P)等N型杂质的杂质区域121。杂质区域121经由触点Ch及触点Cb与位线BL连接。
栅极绝缘膜130具有覆盖半导体柱120的外周面的大致有底圆筒状形状。栅极绝缘膜130例如具备积层在半导体柱120及导电层110之间的隧道绝缘膜、电荷蓄积膜及阻挡绝缘膜。隧道绝缘膜及阻挡绝缘膜例如为氧化硅(SiO2)等绝缘膜。电荷蓄积膜例如为氮化硅(Si3N4)等能够蓄积电荷的膜。隧道绝缘膜、电荷蓄积膜、及阻挡绝缘膜具有大致圆筒状形状，沿着除半导体柱120与半导体层112的接触部以外的半导体柱120的外周面在Z方向上延伸。
此外，栅极绝缘膜130例如也可以具备含有N型或P型杂质的多晶硅等的浮栅。
多个导电层110的X方向上的端部设有多个触点CC。多个导电层110经由这些多个触点CC与周边电路PC连接。如图6所示，这些多个触点CC在Z方向上延伸，在下端与导电层110连接。触点CC例如可以包含氮化钛(TiN)等障壁导电膜及钨(W)等金属膜的积层膜等。
[周边电路PC的构成]
例如，如图4所示，周边电路PC具备分别连接在存储单元阵列MCA0、MCA1的行解码器RD0、RD1、及感测放大器SA0、SA1。另外，周边电路PC具备电压产生电路VG及序列发生器SQC。另外，周边电路PC具备：输入输出控制电路I/O、逻辑电路CTR、地址寄存器ADR、命令寄存器CMR、状态寄存器STR、数据输出时刻调整部TCT。此外，以下说明中，有时将行解码器RD0、RD1称为行解码器RD，将感测放大器SA0、SA1称为感测放大器SA。
[行解码器RD的构成]
行解码器RD(图4)例如如图5所示，具备：地址解码器22，将地址数据Add(图4)解码；以及区块选择电路23及电压选择电路24，根据地址解码器22的输出信号，对存储单元阵列MCA传输动作电压。
地址解码器22具备多个区块选择线BLKSEL及多个电压选择线33。地址解码器22例如根据来自序列发生器SQC的控制信号，依次参照地址寄存器ADR(图4)的行地址RA，将该行地址RA解码，使与行地址RA对应的规定的区块选择晶体管35及电压选择晶体管37为接通(ON)状态，使除此以外的区块选择晶体管35及电压选择晶体管37为断开状态。例如，使规定的区块选择线BLKSEL及电压选择线33的电压为“H”状态，使除此以外的电压为“L”状态。此外，在使用P通道型晶体管而不是N通道型的情况下，对这些配线施加反向电压。
此外，图示例中，地址解码器22中，针对每1个存储区块BLK设有1个区块选择线BLKSEL。但是，该构成可以适当变更。例如，也可以针对每2个以上存储区块BLK设置1个区块选择线BLKSEL。
区块选择电路23具备与存储区块BLK对应的多个区块选择部34。这些多个区块选择部34分别具备与字线WL及选择栅极线(SGD、SGS、SGSb)对应的多个区块选择晶体管35。区块选择晶体管35例如为场效应型耐压晶体管。区块选择晶体管35的漏极电极分别与对应的字线WL或选择栅极线(SGD、SGS、SGSb)电连接。源极电极分别经由配线CG及电压选择电路24与电压供给线31电连接。栅极电极与对应的区块选择线BLKSEL共通连接。
此外，区块选择电路23还具备未图示的多个晶体管。这些多个晶体管是场效应型耐压晶体管，连接在选择栅极线(SGD、SGS、SGSb)及被供给接地电压VSS的电压供给线之间。这些多个晶体管对非选择存储区块BLK所包含的选择栅极线(SGD、SGS、SGSb)供给接地电压VSS。此外，非选择存储区块BLK所包含的多个字线WL为浮动状态。
电压选择电路24具备与字线WL及选择栅极线(SGD、SGS、SGSb)对应的多个电压选择部36。这些多个电压选择部36分别具备多个电压选择晶体管37。电压选择晶体管37例如为场效应型耐压晶体管。电压选择晶体管37的漏极端子分别经由配线CG及区块选择电路23与对应的字线WL或选择栅极线(SGD、SGS、SGSb)电连接。源极端子分别与对应的电压供给线31电连接。栅极电极分别与对应的电压选择线33连接。
[感测放大器SA的构成]
感测放大器SA0、SA1(图4)分别具备感测放大器模块SAM0、SAM1、及高速缓冲存储器CM0、CM1(数据寄存器)。高速缓冲存储器CM0、CM1分别具备锁存电路XDL0、XDL1。
此外，以下说明中，有时将感测放大器模块SAM0、SAM1称为感测放大器模块SAM，将高速缓冲存储器CM0、CM1称为高速缓冲存储器CM，将锁存电路XDL0、XDL1称为锁存电路XDL。
感测放大器模块SAM例如具备与多个位线BL分别对应的感测电路及连接在感测电路的多个锁存电路等。
高速缓冲存储器CM具备多个锁存电路XDL。多个锁存电路XDL分别与感测放大器模块SAM内的锁存电路连接。锁存电路XDL中例如存储着写入到存储单元MC的用户数据Dat或从存储单元MC读出的用户数据Dat。
例如，如图7所示，在高速缓冲存储器CM连接列解码器COLD。列解码器COLD将地址寄存器ADR(图4)中存储的列地址CA解码，选择与列地址CA对应的锁存电路XDL。
此外，这些多个锁存电路XDL所包含的用户数据Dat在写入动作时被依次传输到感测放大器模块SAM内的锁存电路。另外，感测放大器模块SAM内的锁存电路所包含的用户数据Dat在读出动作时被依次传输到锁存电路XDL。另外，锁存电路XDL所包含的用户数据Dat在下述数据输出动作时经由列解码器COLD及复用器MPX被依次传输到输入输出控制电路I/O。
[电压产生电路VG的构成]
电压产生电路VG(图4)例如如图5所示连接在多个电压供给线31。电压产生电路VG例如包含调节器等降压电路及电荷泵电路32等升压电路。这些降压电路及升压电路分别与被供给电源电压VCC及接地电压VSS(图4)的电压供给线连接。这些电压供给线例如与参照图2、图3所说明的焊垫电极P连接。电压产生电路VG例如依照来自序列发生器SQC的控制信号，在进行针对存储单元阵列MCA的读出动作、写入动作及抹除动作时，产生要对位线BL、源极线SL、字线WL及选择栅极线(SGD、SGS、SGSb)施加的多个动作电压，同时输出到多个电压供给线31。从电压供给线31输出的动作电压依照来自序列发生器SQC的控制信号适当调整。
[序列发生器SQC的构成]
序列发生器SQC(图4)依照命令寄存器CMR中存储的命令数据Cmd，向行解码器RD0、RD1、感测放大器模块SAM0、SAM1、及电压产生电路VG输出内部控制信号。另外，序列发生器SQC将表示存储器裸片MD的状态的状态数据Stt适当输出到状态寄存器STR。
另外，序列发生器SQC产生就绪/忙碌信号，输出到端子RY//BY。端子RY//BY例如在执行读出动作、写入动作、抹除动作等对存储单元阵列MCA供给电压的动作时成为“L”状态，除此以外的情况下成为“H”状态。此外，即使执行下述数据输出动作、状态读取等不对存储单元阵列MCA供给电压的动作，端子RY//BY也不会成为“L”状态。在端子RY//BY为“L”状态的期间(忙碌期间)，基本上禁止对存储器裸片MD进行存取。另外，在端子RY//BY为“H”状态的期间(就绪期间)，允许对存储器裸片MD进行存取。此外，例如利用参照图2、图3所说明的焊垫电极P来实现端子RY//BY。
另外，序列发生器SQC具备特征寄存器FR。特征寄存器FR是保存特征数据Fd的寄存器。特征数据Fd例如包含存储器裸片MD的控制参数等。特征数据Fd例如也可以包含如下值，该值表示使存储器裸片MD以下述动作模式MODEa及动作模式MODEb中哪种模式进行动作。
[地址寄存器ADR的构成]
如图4所示，地址寄存器ADR与输入输出控制电路I/O连接，存储从输入输出控制电路I/O输入的地址数据Add。地址寄存器ADR例如具备多个8位的寄存器行。寄存器行例如在执行读出动作、写入动作或抹除动作等内部动作时保存执行中的内部动作所对应的地址数据Add。
此外，地址数据Add例如包含列地址CA(图4)及行地址RA(图4)。行地址RA例如包含：特定出存储区块BLK(图5)的区块地址、特定出串组件SU及字线WL的页地址、特定出存储单元阵列MCA(存储器面)的存储器面地址、及特定出存储器裸片MD的芯片地址。
[命令寄存器CMR的构成]
命令寄存器CMR与输入输出控制电路I/O连接，存储从输入输出控制电路I/O输入的命令数据Cmd。命令寄存器CMR例如具备至少1组8位的寄存器行。当在命令寄存器CMR中存储命令数据Cmd时，向序列发生器SQC发送控制信号。
[状态寄存器STR的构成]
状态寄存器STR与输入输出控制电路I/O连接，存储向输入输出控制电路I/O输出的状态数据Stt。状态寄存器STR例如具备多个8位的寄存器行。寄存器行例如在执行读出动作、写入动作或抹除动作等内部动作时，保存与执行中的内部动作相关的状态数据Stt。另外，寄存器行例如保存存储单元阵列MCA0、MCA1的就绪/忙碌信息。
[数据输出时刻调整部TCT的构成]
数据输出时刻调整部TCT连接在高速缓冲存储器CM0、CM1与输入输出控制电路I/O之间的总线配线DB。例如当对高速缓冲存储器CM0、CM1连续执行下述数据输出动作时等，为了在高速缓冲存储器CM0的数据输出动作完成后立即开始高速缓冲存储器CM1的数据输出动作，数据输出时刻调整部TCT调整对高速缓冲存储器CM1的数据输出动作开始时刻。
[输入输出控制电路I/O的构成]
输入输出控制电路I/O(图4)具备：数据信号输入输出端子DQ0～DQ7、数据选通信号输入输出端子DQS、/DQS、移位寄存器、缓冲电路、及连接变更电路SW。
例如利用参照图2、图3所说明的焊垫电极P来分别实现数据信号输入输出端子DQ0～DQ7、及数据选通信号输入输出端子DQS、/DQS。相应于来自逻辑电路CTR的内部控制信号，经由数据信号输入输出端子DQ0～DQ7输入的数据从缓冲电路输入到高速缓冲存储器CM、地址寄存器ADR或命令寄存器CMR。另外，相应于来自逻辑电路CTR的内部控制信号，经由数据信号输入输出端子DQ0～DQ7输出的数据从高速缓冲存储器CM或状态寄存器STR输入到缓冲电路。
经由数据选通信号输入输出端子DQS、/DQS输入的信号(例如数据选通信号及其互补信号)在经由数据信号输入输出端子DQ0～DQ7输入数据时使用。经由数据信号输入输出端子DQ0～DQ7输入的数据在数据选通信号输入输出端子DQS的电压上升沿(输入信号的切替)及数据选通信号输入输出端子/DQS的电压下降沿(输入信号的切替)的时刻、以及数据选通信号输入输出端子DQS的电压下降沿(输入信号的切替)及数据选通信号输入输出端子/DQS的电压上升沿(输入信号的切替)的时刻，被撷取到输入输出控制电路I/O内的移位寄存器内。
例如如图8所示，数据信号输入输出端子DQ0～DQ7及数据选通信号输入输出端子DQS、/DQS分别与输入电路201及输出电路202连接。输入电路201例如为比较器等接收器。输出电路202例如为OCD(Off Chip Driver，片外驱动器)电路等驱动器。
连接变更电路SW是变更从存储器裸片MD的外部输入到数据信号输入输出端子DQ0～DQ7的数据的顺序后将其撷取到存储器裸片MD内部的电路。更具体来说，例如，当向逆连接封装体PKGb所包含的存储器裸片MD的数据信号输入输出端子DQ0～DQ7输入命令数据Cmd或地址数据Add时，连接变更电路SW变更命令数据Cmd或地址数据Add的数据顺序后，将其撷取到命令寄存器CMR或地址寄存器ADR。另一方面，当向正连接封装体PKGa所包含的存储器裸片MD的数据信号输入输出端子DQ0～DQ7输入命令数据Cmd或地址数据Add时，连接变更电路SW不对数据顺序进行变更，而撷取到命令寄存器CMR或地址寄存器ADR。也可以构成为，当向逆连接封装体PKGb所包含的存储器裸片MD的数据信号输入输出端子DQ0～DQ7输入特征数据Fd时，连接变更电路SW也进行数据顺序的变更。另外，还可以构成为，当从逆连接封装体PKGb所包含的存储器裸片MD输出特征数据Fd或状态数据Stt时，连接变更电路SW进行数据顺序的变更后输出到数据信号输入输出端子DQ0～DQ7。
例如，在如图3所示的连接形态中，当控制器裸片CD输出与“70h”(01110000)对应的命令数据Cmd时，向正连接封装体PKGa所包含的存储器裸片MD的数据信号输入输出端子DQ0～DQ7输入与“70h”(01110000)对应的信号，向逆连接封装体PKGb所包含的存储器裸片MD的数据信号输入输出端子DQ0～DQ7输入与“8Fh”(10001111)对应的信号。而且，正连接封装体PKGa所包含的存储器裸片MD的命令寄存器CMR中直接存储与“70h”(01110000)对应的数据，逆连接封装体PKGb所包含的存储器裸片MD的命令寄存器CMR中，经由连接变更电路SW存储与“70h”(01110000)对应的数据。
各存储器裸片MD例如基于存储在特征寄存器FR的特征数据Fd，判定是包含于正连接封装体PKGa还是包含于逆连接封装体PKGb。
[逻辑电路CTR的构成]
逻辑电路CTR(图4)具备：多个外部控制端子/CE、CLE、ALE、/WE、/RE、RE、/WP、及与这些多个外部控制端子/CE、CLE、ALE、/WE、/RE、RE、/WP连接的逻辑电路。逻辑电路CTR经由外部控制端子/CE、CLE、ALE、/WE、/RE、RE、/WP从控制器裸片CD接收外部控制信号，并相应地向输入输出控制电路I/O输出内部控制信号。
例如如图8所示，外部控制端子/CE、CLE、ALE、/WE、/RE、RE、/WP分别与输入电路201连接。另外，外部控制端子CLE、ALE、/WP除了分别与输入电路201连接以外，还与输出电路202连接。例如利用参照图2、图3所说明的焊垫电极P来分别实现外部控制端子/CE、CLE、ALE、/WE、/RE、RE、/WP。
经由外部控制端子/CE输入的信号(例如芯片使能信号)在选择存储器裸片MD时使用。外部控制端子/CE被输入了“L”的存储器裸片MD成为能够输入输出用户数据Dat、命令数据Cmd、地址数据Add及、状态数据Stt(以下，有时简称为“数据”)的状态。外部控制端子/CE被输入了“H”的存储器裸片MD成为无法输入输出数据的状态。此外，如图8所示，外部控制端子/CE与输入电路201连接。
经由外部控制端子CLE输入的信号(例如命令锁存使能信号)在使用命令寄存器CMR时等使用。另外，本实施方式中，经由外部控制端子CLE输入的信号在使用命令寄存器CMR时等使用，并且也用作命令数据Cmd及地址数据Add。进而，经由外部控制端子CLE从状态寄存器STR输出状态数据Stt。关于外部控制端子CLE的功能等将在下文叙述。
经由外部控制端子ALE输入的信号(例如地址锁存使能信号)在使用地址寄存器ADR时等使用。另外，本实施方式中，经由外部控制端子ALE输入的信号在使用地址寄存器ADR时等使用，并且也用作命令数据Cmd及地址数据Add。进而，经由外部控制端子ALE从状态寄存器STR输出状态数据Stt。关于外部控制端子ALE的功能等将在下文叙述。
经由外部控制端子/WE输入的信号(例如写入使能信号)在从控制器裸片CD向存储器裸片MD输入数据时等使用。关于外部控制端子/WE的功能等，将在下文叙述。
经由外部控制端子/RE、RE输入的信号(例如读取使能信号及其互补信号)在经由数据信号输入输出端子DQ0～DQ7输出数据时使用。从数据信号输入输出端子DQ0～DQ7输出的数据在外部控制端子/RE的电压下降沿(输入信号的切替)及外部控制端子RE的电压上升沿(输入信号的切替)的时刻、以及外部控制端子/RE的电压上升沿(输入信号的切替)及外部控制端子RE的电压下降沿(输入信号的切替)的时刻切替。
经由外部控制端子/WP输入的信号(例如写入保护信号)用于限制从控制器裸片CD向存储器裸片MD输入用户数据Dat等。可以将经由外部控制端子/WP输入的信号用作命令数据Cmd及地址数据Add，也可以经由外部控制端子/WP从状态寄存器STR输出状态数据Stt。
[动作模式MODEa及动作模式MODEb]
本实施方式的半导体存储装置能够以动作模式MODEa及动作模式MODEb进行动作。以下，参照图9～图19，对动作模式MODEa及动作模式MODEb进行说明。
[各模式中的外部端子的作用]
图9是用来对存储器裸片MD被设定为动作模式MODEa时信号输入输出端子及外部控制端子的作用进行说明的示意图。图10是用来对存储器裸片MD被设定为动作模式MODEb时信号输入输出端子及外部控制端子的作用进行说明的示意图。此外，以下说明中，有时将数据信号输入输出端子DQ0～DQ7表示为数据信号输入输出端子DQ＜7：0＞。
在动作模式MODEa中，例如如图9所示，将数据信号输入输出端子DQ＜7：0＞用于用户数据Dat的输入输出及状态数据Stt的输出，并且用于命令数据Cmd及地址数据Add的输入。
另一方面，在动作模式MODEb中，例如如图10所示，将数据信号输入输出端子DQ＜7：0＞用于用户数据Dat的输入输出，但并未用于命令数据Cmd及地址数据Add的输入、以及状态数据Stt的输出。在动作模式MODEb中，将外部控制端子CLE、ALE用于命令数据Cmd及地址数据Add的输入、以及状态数据Stt的输出。
[动作模式MODEa中的外部端子的作用]
图11是用来说明存储器裸片MD被设定为动作模式MODEa时外部端子的作用的真值表。此外，图11中，“Z”表示输入“H”及“L”中任一个均可的情况。“X”表示输入信号固定为“H”或“L”的情况。“Input”表示进行数据输入的情况。“Output”表示进行数据输出的情况。
当在动作模式MODEa中输入命令数据Cmd时，控制器裸片CD例如对应于8位命令数据Cmd的各位将数据信号输入输出端子DQ＜7：0＞的电压设定为“H”或“L”，在向外部控制端子CLE输入“H”，向外部控制端子ALE输入“L”的状态下，使外部控制端子/WE从“L”升压到“H”。
当外部控制端子CLE、ALE被输入了“H、L”时，经由数据信号输入输出端子DQ＜7：0＞输入的数据作为命令数据Cmd存储在输入输出控制电路I/O内的缓冲存储器，传输到命令寄存器CMR(图4)。
另外，当输入地址数据Add时，控制器裸片CD例如对应于构成地址数据Add的8位数据的各位，将数据信号输入输出端子DQ＜7：0＞的电压设定为“H”或“L”，在向外部控制端子CLE输入“L”，向外部控制端子ALE输入“H”的状态下，使外部控制端子/WE从“L”升压到“H”。
当外部控制端子CLE、ALE被输入了“L、H”时，经由数据信号输入输出端子DQ＜7：0＞输入的数据作为地址数据Add存储在输入输出控制电路I/O内的缓冲存储器，传输到地址寄存器ADR(图4)。
另外，当输入用户数据Dat时，控制器裸片CD例如对应于构成用户数据Dat的8位数据的各位将数据信号输入输出端子DQ＜7：0＞的电压设定为“H”或“L”，在向外部控制端子CLE输入“L”，向外部控制端子ALE输入“L”的状态下，切替(切换)数据选通信号输入输出端子DQS、/DQS的输入信号。
当外部控制端子CLE、ALE两者被输入了“L”时，经由数据信号输入输出端子DQ＜7：0＞输入的数据作为用户数据Dat存储在输入输出控制电路I/O内的缓冲存储器，经由总线DB传输到高速缓冲存储器CM(图4)。
另外，当输出用户数据Dat时，控制器裸片CD例如切替(切换)外部控制端子/RE、RE的输入信号。随之，向数据信号输入输出端子DQ0～DQ7输出所要输出的用户数据Dat中的8位。另外，切替数据选通信号输入输出端子DQS、/DQS的输出信号。
另外，当将存储器裸片MD设为备用(standby)状态时，控制器裸片CD例如向外部控制端子/CE输入“H”。
另外，当将存储器裸片MD设为总线空闲(bus idle)状态时，控制器裸片CD例如向外部控制端子/WE输入“H”。
[动作模式MODEb中的外部端子的作用]
图12及图13是用来说明存储器裸片MD被设定为动作模式MODEb时外部端子的作用的真值表。此外，图12及图13中，“Z”表示输入“H”及“L”中任一个均可的情况。“X”表示输入信号固定为“H”或“L”的情况。“Input”表示进行数据输入的情况。“Output”表示进行数据输出的情况。
如上所述，在动作模式MODEb中，将外部控制端子CLE、ALE用于命令数据及地址数据的输入，并且用于状态数据Stt的输出。此处，参照图15如下所述，当在动作模式MODEb中进行命令数据Cmd或地址数据Add的输入时，控制器裸片CD向存储器裸片MD输入如下信号，该信号表示接下来输入的数据为命令数据Cmd还是地址数据Add。以下，将这种信号称为输入输出数据选择信号。动作模式MODEb中，可以将输入输出数据选择信号称为标头，将继输入输出数据选择信号之后输入输出的命令数据Cmd、地址数据Add、状态数据Stt等称为主体。另外，可以将1个标头及1个主体的组合称为帧。另外，输入输出数据选择信号也可以称为帧选择信号。
图12表示输入输出数据选择信号输入期间FSel(图15)的外部控制端子的作用。图13表示输入输出数据选择信号输入后的期间S_In(图15)或期间S_Out(图18(b))的外部控制端子的作用。
当在期间FSel输入旨在输入命令数据Cmd的输入输出数据选择信号时，控制器裸片CD例如在向外部控制端子CLE输入“H”，向外部控制端子ALE输入“L”的状态下，使外部控制端子/WE从“L”升压至“H”。
当在期间FSel，外部控制端子CLE被输入了“H”、外部控制端子ALE被输入了“L”时，在紧跟该期间FSel后的期间S_In输入的数据作为命令数据Cmd存储在输入输出控制电路I/O内的缓冲存储器，传输到命令寄存器CMR(图4)。
另外，当在期间FSel输入旨在输入地址数据Add的输入输出数据选择信号时，控制器裸片CD例如在向外部控制端子CLE输入“L”，向外部控制端子ALE输入“H”的状态下，使外部控制端子/WE从“L”升压到“H”。
当在期间FSel，外部控制端子CLE被输入了“L”、外部控制端子ALE被输入了“H”时，在紧跟该期间FSel后的期间S_In输入的数据作为地址数据Add存储在输入输出控制电路I/O内的缓冲存储器，传输到地址寄存器ADR(图4)。
当在期间S_In输入命令数据Cmd或地址数据Add时，控制器裸片CD例如对应于构成命令数据Cmd或地址数据Add的2位数据的各位将外部控制端子CLE、ALE的电压设定为“H”或“L”，使外部控制端子/WE从“L”升压到“H”。
此外，当在动作模式MODEb中输入用户数据Dat时，控制器裸片CD例如对应于构成用户数据Dat的8位数据的各位将数据信号输入输出端子DQ＜7：0＞的电压设定为“H”或“L”，在向外部控制端子/RE、RE输入“H、L”的状态下，切替数据选通信号输入输出端子DQS、/DQS的输入信号。该动作可以在期间FSel执行，也可以在期间S_In执行。
动作模式MODEb中，经由数据信号输入输出端子DQ＜7：0＞输入的数据作为用户数据Dat存储在输入输出控制电路I/O内的缓冲存储器，经由总线DB传输到高速缓冲存储器CM。
当在期间FSel输入旨在输出状态数据Stt的输入输出数据选择信号时，控制器裸片CD例如在向外部控制端子CLE输入“L”，向外部控制端子ALE输入“L”的状态下，使外部控制端子/WE从“L”升压到“H”。
当在期间FSel，外部控制端子CLE被输入了“L”、外部控制端子ALE被输入了“L”时，在紧跟该期间FSel后的期间S_Out输出状态数据Stt的情况下，控制器裸片CD例如将外部控制端子/WE的输入信号降压(图13)。随之，利用输出电路202，从外部控制端子CLE、ALE向控制器裸片CD输出状态数据Stt中的2位。
另外，当将存储器裸片MD设为备用状态时，控制器裸片CD例如向外部控制端子/CE输入“H”。
另外，当将存储器裸片MD设为总线空闲状态时，控制器裸片CD例如向外部控制端子/WE输入“H”。
[各模式中的信号输入输出例]
图14及图15是用来说明第1实施方式的存储器裸片MD的动作的示意性波形图。
图14示出存储器裸片MD被设定为动作模式MODEa时输入命令数据Cmd及地址数据Add时的波形。图14的例子中，在时刻t101，控制器裸片CD向存储器裸片MD输入命令数据Cmd。另外，在时刻t102，控制器裸片CD向存储器裸片MD输入地址数据Add。此外，图示例中，在时刻t102～t103，输入了构成地址数据Add的8位×5个周期的数据，但周期数可以少于5也可以多于5。另外，在时刻t103，控制器裸片CD向存储器裸片MD输入命令数据Cmd。另外，在时刻t104，开始读出动作等动作，使端子RY//BY的电压从“H”下降到“L”。
图15示出存储器裸片MD被设定为动作模式MODEb时输入命令数据Cmd及地址数据Add时的波形。图15的例子中，以大致固定的间隔向外部控制端子/WE输入“L”及“H”。另外，将在规定的时刻，外部控制端子/WE的输入信号一次降压开始到再一次降压为止的期间表示为所述期间FSel。另外，将外部控制端子/WE的输入信号在期间FSel结束时降压开始到外部控制端子/WE的输入信号进而降压4次为止的期间表示为所述期间S_In。
图15的例子中，在时刻t201～t202的期间FSel，控制器裸片CD向存储器裸片MD输入指定输入命令数据Cmd的输入输出数据选择信号。
另外，在时刻t202～t203的期间S_In，控制器裸片CD向存储器裸片MD输入命令数据Cmd。
此处，图15的例子中，在期间S_In，控制器裸片CD将8位命令数据Cmd分成4个周期，以2位为单位输入到存储器裸片MD。例如，将8位命令数据Cmd设为位“7”～“0”。首先，第1周期的数据输入中，在对应于位“7”、“6”，将外部控制端子CLE、ALE的电压设定为“H”或“L”的状态下，使外部控制端子/WE从“L”升压到“H”。第2周期～第4周期的数据输入也同样如此，在对应于位“5”、“4”、位“3”、“2”、及位“1”、“0”，分别将外部控制端子CLE、ALE的电压设定为“H”或“L”的状态下，使外部控制端子/WE从“L”升压到“H”。
另外，在时刻t203～t204的期间FSel，控制器裸片CD向存储器裸片MD输入指定输入地址数据Add的输入输出数据选择信号。
另外，在时刻t204～t205的期间S_In，控制器裸片CD向存储器裸片MD输入地址数据Add。
此处，图15的例子中，在期间S_In，控制器裸片CD将构成地址数据Add的8位数据分成4个周期，以2位为单位输入到存储器裸片MD。
此外，虽然省略图示，但关于时刻t205～t206也是同样如此，以2位为单位输入构成地址数据Add的数据。
另外，在时刻t206～t207的期间FSel，与时刻t201～t202同样，输入指定输入命令数据Cmd的输入输出数据选择信号。
另外，在时刻t207～t208的期间S_In，控制器裸片CD向存储器裸片MD输入命令数据Cmd。另外，在期间S_In，在外部控制端子/WE最后从“L”升压到“H”的时刻，开始读出动作等动作，使端子RY//BY的电压从“H”下降到“L”。
此外，在期间FSel，控制器裸片CD向存储器裸片MD输入指定输入命令数据Cmd或地址数据Add的输入输出数据选择信号的情况下，紧跟其后的期间为期间S_In，但在期间FSel，控制器裸片CD向存储器裸片MD输入旨在输出状态数据Stt的输入输出数据选择信号的情况下，如下所述，紧跟其后的期间为期间S_Out。
[动作]
接下来，对存储器裸片MD的动作进行说明。
存储器裸片MD构成为能够执行读出动作。读出动作是利用感测放大器模块SAM从存储单元阵列MCA读出用户数据Dat并将所读出的用户数据Dat传输到锁存电路XDL的动作。读出动作中，从存储单元阵列MCA读出的用户数据Dat经由位线BL、感测放大器模块SAM传输到锁存电路XDL。
另外，存储器裸片MD构成为能够执行数据输出动作。数据输出动作是将锁存电路XDL所包含的用户数据Dat输出到控制器裸片CD的动作。在数据输出动作中，锁存电路XDL所包含的用户数据Dat经由参照图7所说明的列解码器COLD、复用器MPX、总线配线DB、及输入输出控制电路I/O输出到控制器裸片CD。
另外，存储器裸片MD构成为能够执行状态读取。状态读取是将状态寄存器STR所包含的状态数据Stt输出到控制器裸片CD的动作。状态读取中，状态寄存器STR所包含的状态数据Stt经由输入输出控制电路I/O或逻辑电路CTR输出到控制器裸片CD。
[动作模式MODEa中的读出动作及数据输出动作]
图16是表示动作模式MODEa中执行读出动作及数据输出动作时的情况的示意性时序图。图16的例子中，存储器裸片MD被设定为动作模式MODEa。
图16的例子中，首先，经由数据信号输入输出端子DQ＜7：0＞依次输入命令数据“00h”、地址数据Add、及命令数据“30h”。命令数据“00h”是指示读出动作的命令集最初输入的命令数据Cmd。命令数据“30h”是指示读出动作的命令集最终输入的命令数据Cmd。
随着命令数据“00h”、地址数据Add、及命令数据“30h”的输入，开始读出动作，端子RY//BY的电压从“H”下降到“L”。另外，用户数据Dat传输到锁存电路XDL。另外，在读出动作结束的时刻，端子RY//BY的电压从“L”上升到“H”。
接着，经由数据信号输入输出端子DQ＜7：0＞依次输入命令数据“05h”、地址数据Add、及命令数据“E0h”。命令数据“05h”是指示数据输出动作的命令集最初输入的命令数据Cmd。命令数据“E0h”是指示数据输出动作的命令集最终输入的命令数据Cmd。
随着命令数据“05h”、地址数据Add、及命令数据“E0h”的输入，在规定的待机时间后，控制器裸片CD切替(切换)外部控制端子/RE、RE的输入信号。由此，开始数据输出动作，经由数据信号输入输出端子DQ输出用户数据Dat。
图17是表示动作模式MODEa中执行读出动作及数据输出动作时的其它情况的示意性时序图。图17的例子中，存储器裸片MD被设定为动作模式MODEa。
图17的例子中，首先，经由数据信号输入输出端子DQ＜7：0＞依次输入命令数据“00h”、地址数据Add、及命令数据“30h”。该命令集所包含的地址数据Add包含作为读出动作对象的存储器面PLN0(图4)的信息作为所述存储器面地址。
随着命令数据“00h”、地址数据Add、及命令数据“30h”的输入，对存储器面PLN0开始读出动作，将用户数据Dat传输到锁存电路XDL0。
接着，经由数据信号输入输出端子DQ＜7：0＞依次输入命令数据“00h”、地址数据Add、及命令数据“30h”。该命令集所包含的地址数据Add包含成为读出动作对象的存储器面PLN1(图4)的信息作为所述存储器面地址。
随着命令数据“00h”、地址数据Add、及命令数据“30h”的输入，对存储器面PLN1开始读出动作，将用户数据Dat传输到锁存电路XDL1。
接着，经由数据信号输入输出端子DQ＜7：0＞输入命令数据“70h”。命令数据“70h”是指示状态读取的命令数据。随着命令数据“70h”的输入，进行状态读取，经由数据信号输入输出端子DQ＜7：0＞输出状态数据Stt。
接着，经由数据信号输入输出端子DQ＜7：0＞依次输入命令数据“05h”、地址数据Add、及命令数据“E0h”。该命令集所包含的地址数据Add包含成为数据输出动作对象的存储器面PLN0(图4)的信息作为所述存储器面地址。
随着命令数据“05h”、地址数据Add、及命令数据“E0h”的输入，在规定待机时间后，控制器裸片CD切替(切换)外部控制端子/RE、RE的输入信号。由此，对存储器面PLN0开始数据输出动作，经由数据信号输入输出端子DQ＜7：0＞输出用户数据“DataOut”。
在对存储器面PLN0的数据输出动作结束后，经由数据信号输入输出端子DQ＜7：0＞输入命令数据“70h”。随着命令数据“70h”的输入，再次进行状态读取，经由数据信号输入输出端子DQ＜7：0＞输出状态数据Stt。
接着，与对PLN0的数据输出动作同样，经由数据信号输入输出端子DQ＜7：0＞依次输入命令数据“05h”、地址数据Add、及命令数据“E0h”。该命令集所包含的地址数据Add包含成为数据输出动作对象的存储器面PLN1(图4)的信息作为所述存储器面地址。
在经过规定时间后，控制器裸片CD切替(切换)外部控制端子/RE、RE的输入信号。由此，对存储器面PLN1开始数据输出动作，经由数据信号输入输出端子DQ＜7：0＞输出用户数据“DataOut”。
[动作模式MODEb中的读出动作及数据输出动作]
图18(a)是表示动作模式MODEb中执行读出动作及数据输出动作时的情况的示意性时序图。图18(a)的例子中，存储器裸片MD被设定为动作模式MODEb。
图18(a)的例子中，首先，经由外部控制端子CLE、ALE输入包含命令数据“00h”的命令集。接着，经由外部控制端子CLE、ALE输入包含命令数据“05h”的命令集。此外，动作模式MODEb中，能够在独立的时刻执行经由数据信号输入输出端子DQ＜7：0＞的数据输入输出与经由外部控制端子CLE、ALE的数据输入输出。例如，图18(a)的例子中，这些命令集的输入是在数据输出动作执行中(切换外部控制端子/RE、RE的输入信号的期间中)进行的。
[动作模式MODEb中的状态读取动作]
图18(b)是表示动作模式MODEb中执行状态读取动作时的情况的示意性时序图。图18(b)的例子中，存储器裸片MD被设定为动作模式MODEb。
图18(b)的例子中，以大致固定间隔向外部控制端子/WE输入“L”及“H”。另外，将在规定时刻，外部控制端子/WE的输入信号一次降压开始到再一次降压为止的期间表示为所述期间FSel。另外，将外部控制端子/WE的输入信号在期间FSel结束时降压开始到外部控制端子/WE的输入信号降压4次为止的期间表示为期间S_In或期间S_Out。
也就是说，在期间FSel，控制器裸片CD向存储器裸片MD输入指定输入命令数据Cmd或地址数据Add的输入输出数据选择信号的情况下，紧跟其后的期间成为期间S_In；在期间FSel，控制器裸片CD向存储器裸片MD输入旨在输出状态数据Stt的输入输出数据选择信号的情况下，紧跟其后的期间成为期间S_Out。
首先，经由外部控制端子CLE、ALE输入命令数据“70h”。接着，输入旨在输出状态数据Stt的输入输出数据选择信号。更具体来说，如图18(b)所示，在动作模式MODEb的期间FSel，为了输入旨在输出状态数据Stt的输入输出数据选择信号，控制器裸片CD例如在向外部控制端子CLE输入“L”，向外部控制端子ALE输入“L”的状态下，使外部控制端子/WE从“L”升压到“H”。
另外，如图18(b)所示，在动作模式MODEb的期间S_Out，为了输出状态数据Stt，控制器裸片CD例如将外部控制端子/WE的输入信号降压。随之，利用输出电路202，从外部控制端子CLE、ALE向控制器裸片CD输出状态数据Stt中的2位。当状态数据Stt为8位数据时，分成4个周期以2位为单位输出状态数据Stt。
图19是表示动作模式MODEb中执行读出动作及数据输出动作时的其它情况的示意性时序图。图19的例子中，存储器裸片MD被设定为动作模式MODEb。
图19的例子中，首先，经由外部控制端子CLE、ALE依次输入命令数据“00h”、地址数据Add、及命令数据“30h”。该命令集所包含的地址数据Add包含成为读出动作对象的存储器面PLN0(图4)的信息作为所述存储器面地址。
接着，经由外部控制端子CLE、ALE依次输入命令数据“00h”、地址数据Add、及命令数据“30h”。该命令集所包含的地址数据Add包含成为读出动作对象的存储器面PLN1(图4)的信息作为所述存储器面地址。
接着，经由外部控制端子CLE、ALE输入命令数据“70h”。随着命令数据“70h”的输入，进行状态读取，经由外部控制端子CLE、ALE输出状态数据Stt。
接着，经由外部控制端子CLE、ALE依次输入命令数据“05h”、地址数据Add、及命令数据“E0h”。该地址数据Add包含成为数据输出动作对象的存储器面PLN0(图4)的信息作为所述存储器面地址。
在规定的待机时间后，对存储器面PLN0开始数据输出动作，经由数据信号输入输出端子DQ＜7：0＞输出用户数据“DataOut”。
另外，图19的例子中，在对存储器面PLN0进行数据输出动作的期间，经由外部控制端子CLE、ALE输入命令数据“70h”。随着命令数据“70h”的输入，进行状态读取，经由外部控制端子CLE、ALE输出状态数据Stt。也就是说，本实施方式中，能够与数据输出动作并行地执行状态读取动作。
接着，经由外部控制端子CLE、ALE依次输入命令数据“05h”、地址数据Add、及命令数据“E0h”。该地址数据Add包含成为数据输出动作对象的存储器面PLN1(图4)的地址等作为所述存储器面地址。
此处，动作模式MODEb中，与动作模式MODEa不同，数据输出时刻调整部TCT(图4)调整对存储器面PLN1的数据输出动作的开始时刻。在对存储器面PLN0的数据输出动作结束后，相应于数据输出时刻调整部TCT发出的内部信号，对存储器面PLN1开始数据输出动作，经由数据信号输入输出端子DQ＜7：0＞输出用户数据“DataOut”。
[比较例的模式设定动作]
接着，参照图20及图21，对比较例的半导体存储装置的模式设定动作进行说明。图20是用来说明比较例的半导体存储装置的模式设定动作的示意性流程图。图21是用来对比较例的半导体存储装置的模式设定动作进行说明的时序图。
[包含比较例的模式设定动作的流程]
首先，使用图20，对包含比较例中的模式设定动作的流程的各步骤进行说明。图20所示流程的各步骤例如由控制器裸片CD执行。
步骤S101x中，进行如下所述的电源供给动作。在刚进行步骤S101x的电源供给动作之后，存储器裸片MD为动作模式MODEa的状态。
步骤S102x中，控制器裸片CD选择是否将存储器裸片MD从动作模式MODEa切替为动作模式MODEb。当切替为动作模式MODEb时，进入步骤S103x。当不切替为动作模式MODEb时，进入步骤S106x。
步骤S103x中，在存储器裸片MD被设定为动作模式MODEa的状态下，进行如下所述的初始设定动作。初始设定动作例如包含如下所述的电源接通读取动作及镜像连接确认动作。也就是说，控制器裸片CD向存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送命令数据“FFh”、及命令数据“70h”，所述命令数据“FFh”是指示电源接通读取动作的命令数据Cmd，所述命令数据“70h”是指示镜像连接确认动作的命令数据Cmd。
步骤S104x中，进行模式设定动作。模式设定动作例如为控制器裸片CD将存储器裸片MD从动作模式MODEa的状态转变为动作模式MODEb的状态的动作。也就是说，控制器裸片CD向存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送作为指示模式设定动作的命令集的命令数据“EFh”、地址数据Add、及数据Dat。
步骤S105x中，在存储器裸片MD被设定为动作模式MODEb的状态下，基于来自控制器裸片CD的指令，开始读出动作、写入动作、抹除动作、数据输出动作、状态读取等各种动作。例如，控制器裸片CD向存储器裸片MD的外部控制端子CLE、ALE发送指示数据输出动作的命令集。
另一方面，步骤S106x中，在存储器裸片MD被设定为动作模式MODEa的状态下，基于来自控制器裸片CD的指令，进行初始设定动作。步骤S106x是与步骤S103x相同的动作。例如，控制器裸片CD向存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送命令数据“FFh”、及命令数据“70h”，所述命令数据“FFh”是指示电源接通读取动作的命令数据Cmd，所述命令数据“70h”是指示镜像连接确认动作的命令数据Cmd。
步骤S107x中，在存储器裸片MD被设定为动作模式MODEa的状态下，基于来自控制器裸片CD的指令，开始如上所述的各种动作。例如，控制器裸片CD向存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送指示数据输出动作的命令集。
[包含比较例的模式设定动作的时序图]
图21是表示比较例中执行初始设定动作及模式设定动作时的情况的示意性时序图。图21的例子中，在时序图的开始时间点，通过电源供给动作(Power on)执行电源电压VCC的供给。在刚进行电源供给动作后，存储器裸片MD被设定为动作模式MODEa。换句话说，存储器裸片MD构成为当电源供给被阻断时成为动作模式MODEa。
图21的例子中，在存储器裸片MD于刚进行电源供给动作后被设定为动作模式MODEa的状态下，利用控制器裸片CD，经由数据信号输入输出端子DQ＜7：0＞输入命令数据“FFh”。命令数据“FFh”是指示初始设定动作的命令数据Cmd。
随着命令数据“FFh”的输入，在外部控制端子/WE从“L”升压到“H”的时刻开始初始设定动作，端子RY//BY的电压从“H”下降到“L”。另外，在经过规定期间后，在初始设定动作结束的时刻，端子RY//BY的电压从“L”上升到“H”。
接着，图21的例子中，在存储器裸片MD被设定为动作模式MODEa的状态下，利用控制器裸片CD，经由数据信号输入输出端子DQ＜7：0＞输入命令数据“70h”。命令数据“70h”是指示镜像连接确认动作的命令数据Cmd。
随着命令数据“70h”的输入，在外部控制端子/WE从“L”升压到“H”的时刻，开始镜像连接确认动作，端子RY//BY的电压从“H”下降到“L”。另外，在经过规定期间后，在镜像连接确认动作结束的时刻，端子RY//BY的电压从“L”上升到“H”。
接着，在存储器裸片MD被设定为动作模式MODEa的状态下，利用控制器裸片CD，经由数据信号输入输出端子DQ＜7：0＞依次输入指示模式设定动作的命令集。指示模式设定动作的命令集包含命令数据“EFh”、地址数据Add、及数据Dat。命令数据“EFh”是指示模式设定动作的命令数据Cmd，地址数据Add为特征地址，数据Dat为特征数据。
例如，图21的例子中，在输入命令数据“EFh”及地址数据Add后，输入构成数据Dat的8位×4个周期的数据。随着数据Dat的最后周期的数据的输入，在数据选通信号输入输出端子DQS、/DQS从“H”降压到“L”的时刻，开始模式设定动作，端子RY//BY的电压从“H”下降到“L”。另外，在经过规定期间后，在模式设定动作结束的时刻，端子RY//BY的电压从“L”上升到“H”。
以上动作之后，存储器裸片MD能够在动作模式MODEb中执行通常的读出动作或通常的写入动作。
[第1实施方式的模式设定动作]
接着，参照图22及图23，对第1实施方式的半导体存储装置的模式设定动作进行说明。图22是用来说明第1实施方式的半导体存储装置的模式设定动作的示意性流程图。图23是用来说明第1实施方式的半导体存储装置的模式设定动作的时序图。
[包含第1实施方式的模式设定动作的流程]
首先，使用图22，对包含第1实施方式的模式设定动作的流程的各步骤进行说明。图22所示流程的各步骤例如利用控制器裸片CD来执行。
步骤S101中，进行电源供给动作。电源供给动作例如为向存储器裸片MD的对应的焊垫电极P(图4)供给电源电压VCC的动作。作为电源供给动作，可以对控制器裸片CD及存储器裸片MD开始供给电源电压VCC。另外，可以在维持对控制器裸片CD的电源供给的状态下开始对存储器裸片MD供给电源电压VCC，也可以在维持对存储器裸片MD的电源供给的状态下开始对控制器裸片CD供给电源电压VCC。在刚进行步骤S101的电源供给动作之后，存储器裸片MD为动作模式MODEa的状态。
步骤S102中，控制器裸片CD选择是否将存储器裸片MD从动作模式MODEa切替为动作模式MODEb。当切替为动作模式MODEb时，进入步骤S103。当不切替为动作模式MODEb时，进入步骤S106。
步骤S103中，进行所述模式设定动作。模式设定动作例如在开始对控制器裸片CD及存储器裸片MD供给电源后经过第1规定时间之后开始。该模式设定动作使用外部控制端子CLE、ALE、/WE进行。
如上所述，在刚进行电源供给动作后，存储器裸片MD被设定为动作模式MODEa。例如在执行步骤S103之前，特征寄存器FR中保存着特征数据Fd，所述特征数据Fd旨在使存储器裸片MD以动作模式MODEa动作。若执行模式设定动作后经过第2规定时间，则在存储器裸片MD特征数据Fd被抹除，旨在使存储器裸片MD以动作模式MODEb动作的特征数据Fd重新设定于特征寄存器FR中。由此，从动作模式MODEa到动作模式MODEb的切替完成。
步骤S104中，存储器裸片MD在设定为动作模式MODEb的状态下，进行初始设定动作。初始设定动作例如包含：发送用来对存储器裸片MD指示执行电源接通读取动作的命令，以及发送用来对存储器裸片MD指示执行镜像连接确认动作的命令。也就是说，控制器裸片CD作为初始设定动作，向存储器裸片MD的外部控制端子CLE、ALE发送命令数据“FFh”、及命令数据“70h”，所述命令数据“FFh”作为指示电源接通读取动作的命令数据Cmd，所述命令数据“70h”作为指示镜像连接确认动作的命令数据Cmd。此外，在对存储器裸片MD的指示执行电源接通读取动作的指令数据“FFh”的发送完成后经过第3规定时间前，存储器裸片MD无法进行通常的读出动作、通常的写入动作以及通常的数据输出动作等。
电源接通读取动作例如包含：从存储单元阵列MCA的规定区域(设定信息存储区块)读出存储器裸片MD的动作所需的初始设定信息的动作、及将所需的初始信息存储到序列发生器SQC内的寄存器的动作。此外，也可以在控制器裸片CD向存储器裸片MD发送指示电源接通读取动作的命令数据Cmd之后，将初始设定信息的全部或一部分从存储器裸片MD的数据信号输入输出端子DQ0～DQ7或外部控制端子CLE、ALE发送到控制器裸片CD。
初始设定信息包含用来使存储器裸片MD适当动作的信息。初始设定信息例如包含：表示不良区块或不良列组件的信息、及表示数据信号输入输出端子DQ0～DQ7的驱动器设定值等的信息。初始设定信息在存储器裸片MD的动作中存储到例如序列发生器SQC内的寄存器。但是，存储在这种寄存器的信息在停止电源供给时会消失。因此，为了在停止电源供给之后也保存初始设定信息，初始设定信息例如存储到存储单元阵列MCA的规定区域(设定信息存储区块)。另外，在重新开始电源供给后，通过所述电源接通读取动作，从存储单元阵列MCA的规定区域(设定信息存储区块)读出初始设定信息，将该信息存储到序列发生器SQC内的寄存器。
如使用图3所说明，镜像连接确认动作是在存储器系统10具有正连接封装体PKGa及逆连接封装体PKGb且包含镜像连接的情况下执行的动作。例如，图3的例子中，在正连接封装体PKGa及逆连接封装体PKGb之间，输入到数据信号输入输出端子DQ1、2、3、4、5、6、7的信号反转。尤其是在用户数据Dat以外的数据(例如命令数据Cmd、地址数据Add、状态数据Stt、特征数据Fd)反转的情况下，有存储器裸片MD进行非预期动作的可能性。因此，第1实施方式中，各封装体PKG为了确认自身状态为正连接还是逆连接，执行镜像连接确认动作。
镜像连接确认动作是在存储器裸片MD被设定为动作模式MODEa的状态下，例如通过对数据信号输入输出端子DQ＜7：0＞输入非对称序列的命令数据而进行。在将非对称序列的命令数据输入到正连接封装体PKGa的情况下，正常输入该命令数据。这种情况下，封装体PKG判定自身为正连接封装体PKGa。另一方面，在将非对称序列的命令数据输入到逆连接封装体PKGb的情况下，反转输入该命令数据。这种情况下，封装体PKG判定自身为逆连接封装体PKGb。另一方面，在存储器裸片MD被设定为动作模式MODEb的状态下，不经由数据信号输入输出端子DQ＜7：0＞输入命令数据，因此存储器裸片MD仅根据命令数据无法判定自身为正连接封装体PKGa还是逆连接封装体PKGb。因此，在存储器裸片MD被设定为动作模式MODEb的状态下，进行镜像连接确认动作时，如下所述，继指示镜像连接确认动作的命令数据(例如“70h”)之后，经由数据信号输入输出端子DQ＜7：0＞输入镜像连接确认用虚拟数据(例如“70h”)。
步骤S105中，在存储器裸片MD被设定为动作模式MODEb的状态下，基于来自控制器裸片CD的指令，开始如上所述的各种动作。例如控制器裸片CD向存储器裸片MD的外部控制端子CLE、ALE发送指示数据输出动作的命令集。指示数据输出动作的命令集的发送例如，如所述，在初始设定信息中的从控制器裸片CD对存储器裸片MD的指示执行电源接通读取动作的指令数据“FFh”的发送完成后经过规定时间(例如，第3规定时间)后进行。然后，控制器裸片CD切替(切换)外部控制端子/RE、RE的输入信号，并且接收从存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送的用户数据。利用控制器裸片CD接收用户数据例如在控制器裸片CD发送指示数据输出动作的命令集之后经过第4规定时间之后进行。
步骤S106中，在存储器裸片MD被设定为动作模式MODEa的状态下，基于来自控制器裸片CD的指令，进行初始设定动作。例如，控制器裸片CD向存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送命令数据“FFh”、及命令数据“70h”，所述命令数据“FFh”是指示电源接通读取动作的命令数据Cmd，所述命令数据“70h”是指示镜像连接确认动作的命令数据Cmd。
步骤S106是与比较例的步骤S103x相同的动作。
步骤S107中，在存储器裸片MD被设定为动作模式MODEa的状态下，基于来自控制器裸片CD的指令，开始如上所述的各种动作。例如，控制器裸片CD向存储器裸片MD的数据信号输入输出端子DQ＜7：0＞发送指示数据输出动作的命令集。步骤S107是与比较例的步骤S107x相同的动作。
[包含第1实施方式的模式设定动作的时序图]
图23是表示第1实施方式中执行模式设定动作及初始设定动作时的情况的示意性时序图。图23的例子中，在时序图的开始时间点，通过电源供给动作执行电源电压VCC的供给，另外，存储器裸片MD被设定为动作模式MODEa。
在从电源供给动作经过规定时间(例如，第1规定时间)后，待所供给的电源电压VCC稳定后，进行如下动作。图23的例子中，在外部控制端子CLE被输入了“H”、外部控制端子ALE被输入了“H”的状态下，控制器裸片CD例如使外部控制端子/WE的输入信号切换(切替)4次。例如，外部控制端子/WE的输入信号的位准为“H”的情况，若进行4次切换，则会以“L”、“H”、“L”、“H”的顺序转变。最后的切换中，在外部控制端子/WE从“L”升压到“H”的时刻，在存储器裸片MD，端子RY//BY的电压从“H”下降到“L”。另外，在模式设定动作结束后经过了规定时间(例如，第2规定时间)的时刻，端子RY//BY的电压从“L”上升到“H”。
此外，图23中，作为从电源供给动作经过规定时间后进行的模式设定动作，示出了在控制器裸片CD向外部控制端子CLE输入“H”、向外部控制端子ALE输入“H”的状态下使外部控制端子/WE的输入信号切换4次的例子(“L”、“H”、“L”、“H”)，但并不限于此。例如，控制器裸片CD切换外部控制端子/WE的输入信号的次数无需为4次，可以是2次(“L”、“H”)或6次(“L”、“H”、“L”、“H”、“L”、“H”)或其以上。另外，控制器裸片CD可以向外部控制端子CLE输入“L”、向外部控制端子ALE输入“H”，也可以向外部控制端子CLE输入“L”、向外部控制端子ALE输入“L”。但是，在向外部控制端子CLE输入“H”、向外部控制端子ALE输入“L”的情况下，根据数据信号输入输出端子DQ＜7：0＞的电压状态，有可能判定为存储器裸片MD被指示动作模式MODEa中的电源接通读取动作，因此优选向外部控制端子CLE及外部控制端子ALE输入除此以外的组合的电压。
接着，图23的例子中，在存储器裸片MD被设定为动作模式MODEb的状态下，经由外部控制端子CLE、ALE输入指定命令数据Cmd的输入的输入输出数据选择信号(标头)、及构成命令数据“FFh”的8位数据。命令数据“FFh”是初始设定动作中向存储器裸片MD指示执行电源接通读取动作的命令数据Cmd。
图23的例子中，在输入标头及命令数据“FFh”时，使外部控制端子/WE的输入信号切换10次(“L”、“H”、“L”、“H”、“L”、“H”、“L”、“H”、“L”、“H”)。最后的切换中，在外部控制端子/WE从“L”升压到“H”的时刻，在存储器裸片MD，开始电源接通读取动作，端子RY//BY的电压从“H”下降到“L”。另外，在向存储器裸片MD发送指示执行电源接通读取动作的指令数据“FFh”后(不对存储器裸片MD指示执行镜像连接确认动作的情况时，为初始设定动作完成后)经过规定时间(例如，第3规定时间)后，在存储器裸片MD，在电源接通读取动作结束的时刻，端子RY//BY的电压从“L”上升到“H”。
接着，图23的例子中，在存储器裸片MD被设定为动作模式MODEb的状态下，经由外部控制端子CLE、ALE输入指定输入命令数据Cmd的输入输出数据选择信号(标头)、及命令数据“70h”。命令数据“70h”是指示镜像连接确认动作的命令数据Cmd。
输入标头及命令数据“70h”时，使外部控制端子/WE的输入信号切换10次。最后的切换中，在外部控制端子/WE从“L”升压到“H”的时刻，经由数据信号输入输出端子DQ＜7：0＞输入镜像连接确认所需的非对称虚拟数据、例如“70h”。另外，在随着该“70h”的输入而切换的数据选通信号输入输出端子DQS、/DQS最后从“H”降压到“L”的时刻，在存储器裸片MD，开始镜像连接确认动作，端子RY//BY的电压从“H”下降到“L”。另外，在向存储器裸片MD发送指示执行镜像连接确认动作的指令数据“70h”后经过规定时间后，在存储器裸片MD，在镜像连接确认动作结束的时刻，端子RY//BY的电压从“L”上升到“H”。
以上动作之后，存储器裸片MD能够在动作模式MODEb中执行通常的读出动作、通常的写入动作以及通常的数据输出动作等。
[效果]
如以上所说明，比较例的半导体存储装置在电源刚接通后为动作模式MODEa，电源刚接通后的初始设定动作及模式设定动作必须在动作模式MODEa中进行。因此，控制器裸片CD即使以动作模式MODEb控制存储器裸片MD的通常动作的情况下，也只有在电源刚接通后必须以动作模式MODEa控制存储器系统，有时控制器裸片CD的控制动作变得复杂。
与此相对，本实施方式的半导体存储装置在电源刚接通后为动作模式MODEa，但能够通过经由外部控制端子CLE、ALE的操作从动作模式MODEa切换为动作模式MODEb。换句话说，为了将存储器裸片MD从动作模式MODEa切换为动作模式MODEb，无需使用数据信号输入输出端子DQ＜7：0＞进行信号输入。另外，初始设定动作也能够在存储器裸片MD被设定为动作模式MODEb的状态下进行。因此，能够抑制控制器裸片CD的控制动作变得复杂。
[第2实施方式]
接着，参照图24，对第2实施方式的半导体存储装置进行说明。图24是用来说明第2实施方式的半导体存储装置的模式设定动作的时序图。此外，以下说明中，与第1实施方式相同的构成及动作有时省略说明。
[第2实施方式的模式设定动作]
图24的例子中，在时序图的开始时间点，通过电源供给动作执行电源电压VCC的供给，另外，存储器裸片MD被设定为动作模式MODEa。
图24的例子中，与第1实施方式同样，在外部控制端子CLE被输入了“H”、外部控制端子ALE被输入了“H”的状态下，控制器裸片CD例如使外部控制端子/WE的输入信号切换4次，进行使存储器裸片MD从动作模式MODEa转变为动作模式MODEb的模式设定动作。
接着，图24的例子中，与第1实施方式同样，在动作模式MODEb中，输入标头及命令数据“FFh”，进行初始设定动作。
此处，在第2实施方式的半导体存储装置中，控制器裸片CD在初始设定动作中，对存储器裸片MD发送用来指示执行电源接通读取动作的指令后，不对存储器裸片MD发送用来指示执行镜像连接确认动作的指令。换句话说，存储器裸片MD在电源接通读取动作结束后，不实施镜像连接确认动作。在不经由数据信号输入输出端子DQ＜7：0＞输入输出用户数据Dat以外的数据(例如命令数据Cmd、地址数据Add、状态数据Stt、特征数据Fd)的情况下，也可以是这种构成。
以上动作之后，存储器裸片MD能够在动作模式MODEb中执行通常的读出动作或通常的写入动作。
[其它]
此外，对以上实施方式的说明中，在模式设定动作中，示出了向外部控制端子CLE输入“H”、向外部控制端子ALE输入“H”的例子。但是，模式设定动作中，也可以向外部控制端子CLE输入“L”、向外部控制端子ALE输入“L”，还可以向外部控制端子CLE输入“L”、向外部控制端子ALE输入“H”。
另外，模式设定动作中，示出了外部控制端子/WE的输入信号切换了4次的例子。但是，模式设定动作中，外部控制端子/WE的输入信号可以切换2次，也可以切换6次以上。
此外，以上说明中，示出了如下例子，即，当在刚进行电源供给动作后的时刻输入时，命令数据“FFh”成为指示电源接通读取动作的命令数据Cmd。但是，当在电源接通读取动作完成后的时刻输入时，命令数据“FFh”也可以成为指示复位动作的命令数据Cmd。
另外，示出了如下例子，即，在刚进行电源接通读取动作后，命令数据“70h”为指示镜像连接确认动作的命令数据Cmd。但是，在刚进行电源接通读取动作后以外的情况下，命令数据“70h”也可以是指示状态读取的命令数据Cmd。
也就是说，存储器裸片可以构成为，在第1时刻(例如刚进行电源供给动作后的时刻)接收某一命令数据的情况下与在第2时刻(电源接通读取动作完成后的时刻)接收某一命令数据的情况下，进行不同的动作。
另外，以上说明中，在动作模式MODEb中，利用外部控制端子CLE、ALE进行了2位数据的输入输出。但是，这种方法仅为例示，具体方法可以适当调整。例如，在动作模式MODEb中，可以利用其它端子等进行3位以上数据的输入输出。更具体来说，作为外部控制端子CLE、ALE以外的端子，例如可以使用参照图4等所说明的外部控制端子/WP。另外，在存储器裸片MD的选择结束后，即使外部控制端子/CE的输入发生变动也维持存储器裸片MD的选择状态的情况下，也可以使用外部控制端子/CE作为外部控制端子CLE、ALE以外的端子。另外，也可以从包含外部控制端子CLE、ALE的端子中选择1个或2个端子，进行1位或2位数据的输入输出。同样，在模式设定动作中，也可以代替外部控制端子CLE、ALE而使用除此以外的端子，或除使用外部控制端子CLE、ALE以外，还使用其它端子。
虽然对本发明的若干实施方式进行了说明，但这些实施方式是作为例子提出的，并不意欲限定发明的范围。这些新颖的实施方式能够通过其它各种方式来实施，能够在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含于发明的范围或主旨，并且包含于权利要求书所记载的发明及与其相等的范围。
[符号说明]
MC 存储单元
MCA 存储单元阵列
PC 周边电路
ADR 地址寄存器
CMR 命令寄存器。

Claims (6)

1.一种存储器系统，其具有：
半导体存储装置；以及
控制装置；
所述半导体存储装置具有：
第1信号垫，能够接收第1信号；
第2信号垫，能够接收第2信号；
第3信号垫，能够接收第3信号；
第4信号垫；
存储单元阵列，包括：多个存储单元晶体管串联连接的串；
感测放大器模块，与所述存储单元阵列连接；以及
数据寄存器，与所述感测放大器模块连接，能够存储从所述存储单元阵列读出的数据；
所述控制装置是：
在所述控制装置被供给电源后经过第1规定时间后，
进行模式设定动作，所述模式设定动作是在将对所述第1信号垫发送的所述第1信号、或对所述第2信号垫发送的所述第2信号中的至少任一个设定为规定电压的状态下，使对所述第3信号垫发送的所述第3信号切换；
在完成所述模式设定动作后经过第2规定时间后，
开始进行初始设定动作，所述初始设定动作包括向所述第2信号垫发送电源接通读取命令的动作以及接收从所述第4信号垫发送的初始设定信息的动作；
在完成所述初始设定动作后经过第3规定时间后，
向所述第2信号垫发送指示数据输出动作的数据输出命令；
在发送所述数据输出命令后经过第4规定时间后，
接收从所述第4信号垫发送的所述数据。
2.根据权利要求1所述的存储器系统，其中：
所述控制装置在所述模式设定动作中，
使所述第3信号切换4次以上。
3.根据权利要求1或2所述的存储器系统，其中：
所述控制装置在所述初始设定动作中，
向所述第1信号垫及所述第2信号垫发送所述电源接通读取命令，
所述控制装置是：
执行所述初始设定动作后经过所述第3规定时间后向所述第1信号垫及所述第2信号垫发送所述数据输出命令。
4.根据权利要求1所述的存储器系统，其中：
所述半导体存储装置还包括第5信号垫，所述第5信号垫能够接收第5信号，
所述控制装置是：
在所述模式设定动作中，
在将对所述第2信号垫发送的所述第2信号及对所述第5信号垫发送的所述第5信号分别设定为规定电压的状态下，使对所述第3信号垫发送的所述第3信号转换，
向所述第2信号垫及所述第5信号垫发送所述电源接通读取命令及所述数据输出命令，
所述数据输出命令包括命令数据及地址数据，
所述控制装置是：
在发送所述命令数据的情况下，
使所述第3信号进行第1次转换，并且在将所述第2信号设定为第1电压，将所述第5信号设定为与所述第1电压不同的第2电压后，
使所述第3信号进行第2次及之后的切换，并且向所述第2信号垫及所述第5信号垫发送所述命令数据；
在发送所述地址数据的情况下，
使所述第3信号进行第1次转换，并且将所述第2信号设定为所述第2电压，将所述第5信号设定为所述第1电压后，
使所述第3信号进行第2次及之后的切换，并且向所述第2信号垫及所述第5信号垫发送所述地址数据。
5.根据权利要求1所述的存储器系统，其中：
所述半导体存储装置设有多个，
所述多个半导体存储装置分别还包括第6信号垫，
1个所述半导体存储装置的所述第4信号垫与其它所述半导体存储装置的所述第6信号垫连接，
所述1个所述半导体存储装置的所述第6信号垫与所述其它所述半导体存储装置的所述第4信号垫连接，
所述控制装置是：
在执行所述初始设定动作后，向所述多个半导体存储装置的所述第2信号垫发送与所述电源接通读取命令不同的第1命令，
在发送所述第1命令后，向所述多个半导体存储装置的所述第4信号垫及所述第6信号垫发送第1数据。
6.根据权利要求5所述的存储器系统，其中：
所述第1数据由包括多位的第1序列构成，
当使所述第1序列的排列反转后的序列设为第2序列时，
所述第2序列与所述第1序列不同。
CN202211026322.4A 2022-03-01 2022-08-25 存储器系统 Pending CN116737058A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-031154 2022-03-01
JP2022031154A JP2023127385A (ja) 2022-03-01 2022-03-01 メモリシステム

Publications (1)

Publication Number Publication Date
CN116737058A true CN116737058A (zh) 2023-09-12

Family

ID=87850919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211026322.4A Pending CN116737058A (zh) 2022-03-01 2022-08-25 存储器系统

Country Status (4)

Country Link
US (1) US20230282257A1 (zh)
JP (1) JP2023127385A (zh)
CN (1) CN116737058A (zh)
TW (1) TWI820880B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4664804B2 (ja) * 2005-04-28 2011-04-06 株式会社東芝 不揮発性半導体記憶装置
KR100723889B1 (ko) * 2006-06-30 2007-05-31 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
US7983099B2 (en) * 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
JP6640677B2 (ja) * 2016-08-19 2020-02-05 キオクシア株式会社 半導体記憶装置
JP2018045743A (ja) * 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体装置及びメモリシステム
KR102669909B1 (ko) * 2016-12-20 2024-05-29 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11562792B2 (en) * 2020-03-18 2023-01-24 Kioxia Corporation Memory system having a non-volatile memory and a controller configured to switch a mode for controlling an access operation to the non-volatile memory

Also Published As

Publication number Publication date
TWI820880B (zh) 2023-11-01
US20230282257A1 (en) 2023-09-07
TW202336766A (zh) 2023-09-16
JP2023127385A (ja) 2023-09-13

Similar Documents

Publication Publication Date Title
JP3450625B2 (ja) 不揮発性半導体記憶装置とその動作方法
US20110069545A1 (en) Non-volatile semiconductor storage device
CN112447204A (zh) 半导体存储装置
US11282579B2 (en) Semiconductor memory device including a first electrode to input command set and output read data and a second electrode to supply power
TWI749629B (zh) 半導體記憶裝置
US11923013B2 (en) Operation method of semiconductor storage device
US8107299B2 (en) Semiconductor memory and method and system for actuating semiconductor memory
TWI820880B (zh) 記憶體系統
US10468094B2 (en) Semiconductor memory device
TWI806089B (zh) 半導體記憶裝置
US11942180B2 (en) Memory system
TWI794085B (zh) 半導體記憶裝置
US11468927B2 (en) Semiconductor storage device
US11848069B2 (en) Page buffer including latches and memory device including the page buffer
US20230307018A1 (en) Semiconductor memory device
US11908511B2 (en) Semiconductor memory device
US20240153562A1 (en) Semiconductor memory device
US20210366538A1 (en) Semiconductor storage device
US20240079065A1 (en) Semiconductor memory device
JP2023016664A (ja) 半導体記憶装置
CN115713957A (zh) 半导体存储装置
JP2022091503A (ja) 半導体記憶装置
CN116867280A (zh) 存储装置
CN114203233A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination