CN116736440B - 一种多高度波导的制备工艺 - Google Patents

一种多高度波导的制备工艺 Download PDF

Info

Publication number
CN116736440B
CN116736440B CN202311030422.9A CN202311030422A CN116736440B CN 116736440 B CN116736440 B CN 116736440B CN 202311030422 A CN202311030422 A CN 202311030422A CN 116736440 B CN116736440 B CN 116736440B
Authority
CN
China
Prior art keywords
height
waveguide
layer
etching
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311030422.9A
Other languages
English (en)
Other versions
CN116736440A (zh
Inventor
朱南飞
张轲
余云初
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saili Technology Suzhou Co ltd
Original Assignee
Saili Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saili Technology Suzhou Co ltd filed Critical Saili Technology Suzhou Co ltd
Priority to CN202311030422.9A priority Critical patent/CN116736440B/zh
Publication of CN116736440A publication Critical patent/CN116736440A/zh
Application granted granted Critical
Publication of CN116736440B publication Critical patent/CN116736440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods
    • G02B2006/12173Masking
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods
    • G02B2006/12176Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明公开了一种多高度波导的制备工艺,包括以下步骤:提供一衬底,在所述衬底的一表面形成第一包覆层,在所述第一包覆层远离所述衬底的表面形成第一波导层;对所述第一波导层进行第一次的光刻和刻蚀,完成多高度波导的全高区域图形化;对所述第一波导层进行第二次的光刻和刻蚀,完成多高度波导的浅刻区域图形化;对所述第一波导层进行第三次的光刻和刻蚀,完成多高度波导的深刻区域图形化;所述刻蚀采用硬掩模自对准方式逐步刻蚀。本发明采用硬掩模自对准方式逐步刻蚀,每个高度的图形由于是自对准,版图和过程对应区域清晰明了,方便设计人员采用自动化脚本自动绘图,同时改善器件的性能和设计的直观性。

Description

一种多高度波导的制备工艺
技术领域
本发明涉及芯片制备技术领域,具体涉及一种多高度波导的制备工艺。
背景技术
随着信息产业的快速发展以及物联网、云计算和大数据时代的到来,人们对于信息数据的容量和处理速度的要求越来越高。虽然随着摩尔定律的发展,传统的微电子器件尺寸逐渐减小,件性能和功耗不断地改善,但在巨大的数据应用需求下,在速率和功耗等方面的缺点日益凸显,而光集成技术(PIC)在尺寸、功耗、成本、可靠性等方面优势明显 ,是未来发展主流。
波导和各种光器件作为信号加载,传输和转换的载体,是光集成芯片关键技术之一。不同性能需求需要不同形状的波导和光器件,从而产生对光波导材料的不同厚度的需求。
目前不同高度的光波导材料加工方法有两种。一种分步刻蚀,每一步都刻蚀一定的量,累加起来是全刻蚀,这种方法的一大问题是不同步骤间得套壳偏差会形成不稳定得台阶高度,特别是几步partial ET之间,对性能稳定性有影响;另一种是不同的刻蚀完全独立,这种方法问题是版图处理非常麻烦,需要综合考虑不同刻蚀步骤的间重叠的关系,增加版图处理复杂性,不利于版图的设计。
发明内容
为解决现有技术的至少一个技术问题,本发明提供一种多高度波导的制备工艺 。
为达到上述发明目的,本发明采用的技术方案是:一种多高度波导的制备工艺 ,所述多高度波导包括全高区域、浅刻区域和深刻区域,所述全高区域距离衬底的高度大于所述浅刻区域距离所述衬底的高度,所述浅刻区域距离所述衬底的高度大于所述深刻区域距离所述衬底的高度,包括以下步骤:
步骤一:提供一衬底,在所述衬底的一表面形成第一包覆层,在所述第一包覆层远离所述衬底的表面形成第一波导层;
步骤二:对所述第一波导层进行第一次的光刻和刻蚀,完成多高度波导的全高区域图形化;
步骤三:对所述第一波导层进行第二次的光刻和刻蚀,完成多高度波导的浅刻区域图形化;
步骤四:对所述第一波导层进行第三次的光刻和刻蚀,完成多高度波导的深刻区域图形化;
所述刻蚀采用硬掩模自对准方式逐步刻蚀。
进一步的,对所述第一波导层进行第一次的光刻和刻蚀,完成多高度波导的全高区域图形化,包括:
在所述第一波导层远离所述衬底的表面进行沉积,形成第一硬掩模层;
采用光刻加刻蚀的工艺,对第一波导层图形化,形成多高度波导的全高区域,保留全高区域的第一硬掩模层。
进一步的,通过薄膜沉积形成所述第一硬掩模层;
所述薄膜可选用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
进一步的,对所述第一波导层进行第二次的光刻和刻蚀,完成多高度波导的浅刻区域图形化,包括:
去除所述第一波导层表面的光刻胶残留,在所述第一波导层远离所述衬底的表面形成覆盖所述全高区域的第一有机介电层;
在第一有机介电层远离衬底的表面进行沉积,形成第二硬掩模层;
采用光刻加刻蚀的工艺,对第一波导层图形化,形成多高度波导的浅刻区域,保留浅刻区域上方的第二硬掩模层。
进一步的,通过薄膜沉积形成所述第二硬掩模层;
所述薄膜可选用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
进一步的,在第二刻蚀过程中,先刻蚀第二硬掩模层,然后刻蚀第一有机介电层,最后刻蚀第一波导层。
进一步的,通过在全高区域和第一波导层表面涂覆一预设厚度的有机介电层形成所述第一有机介电层;
所述第一有机介电层可选用amorphous carbon、BARC、CHM701B、HM8006、HM8014、ODL-102或其他商用胶。
进一步的,对所述第一波导层进行第三次的光刻和刻蚀,完成多高度波导的深刻区域图形化,包括:
在所述第一波导层远离所述衬底的表面形成覆盖所述全高区域和所述浅刻区域的第二有机介电层;
在所述第二有机介电层表面进行沉积,形成第三硬掩模层;
采用光刻加刻蚀的工艺,对第一波导层图形化,形成多高度波导的深刻区域;
去除残余的光刻胶。
进一步的,通过薄膜沉积形成所述第三硬掩模层;
所述薄膜可选用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
进一步地,在第三次可使过程中,先刻蚀第三硬掩模层,然后刻蚀第二有机介电层,最后刻蚀第一波导层。
进一步的,所述刻蚀可采用干法刻蚀或湿法刻蚀。
由于上述技术方案运用,本发明与现有技术相比具有下列优点:
本发明采用硬掩模(hard mask,HM)自对准方式逐步刻蚀,可形成没有台阶的多高度波导器件,每个高度的图形由于是自对准,不会由套壳偏差引起不稳定台阶高度,不同高度重叠部分由最厚层的图形决定,版图和过程对应区域清晰明了,方便设计人员采用自动化脚本自动绘图,同时改善器件的性能和设计的直观性。
附图说明
图1为实施例一中一种多高度波导的结构示意图;
图2为实施例一中一种多高度波导的制备工艺步骤一中的多高度波导的形态示意图;
图3为实施例一中一种多高度波导的制备工艺步骤二中的多高度波导的形态示意图一;
图4为实施例一中一种多高度波导的制备工艺步骤二中的多高度波导的形态示意图二;
图5为实施例一中一种多高度波导的制备工艺步骤三中的多高度波导的形态示意图一;
图6为实施例一中一种多高度波导的制备工艺步骤三中的多高度波导的形态示意图二;
图7为实施例一中一种多高度波导的制备工艺步骤四中的多高度波导的形态示意图一;
图8为实施例一中一种多高度波导的制备工艺步骤四中的多高度波导的形态示意图二;
图9为实施例一中一种多高度波导的制备工艺制成的多高度波导结构示意图。
具体实施方式
为了能够更加清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步地详细描述,这些附图均为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成,需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
实施例一
参照图1一种多高度波导包括衬底1、形成于所述衬底1一表面上的包覆层2和形成于所述包覆层2远离所述衬底1表面的第一波导3,所述第一波导3包括全高区域30、浅刻区域31和深刻区域32,其中,所述全高区域30距离衬底1的高度大于所述浅刻区域31距离所述衬底1的高度,所述浅刻区域31距离所述衬底1的高度大于所述深刻区域32距离所述衬底1的高度。
本发明提供一种多高度波导的制备工艺,以形成上述多高度波导,所述多高度波导的制备工艺包括以下步骤:
步骤一:提供一衬底1,在所述衬底1的一表面形成第一包覆层2,在所述第一包覆层2远离所述衬底1的表面形成第一波导层a;
步骤二:对所述第一波导层a进行第一次的光刻和刻蚀,完成多高度波导的全高区域图形化;
步骤三:对所述第一波导层a进行第二次的光刻和刻蚀,完成多高度波导的浅刻区域图形化;
步骤四:对所述第一波导层a进行第三次的光刻和刻蚀,完成多高度波导的深刻区域图形化;
所述刻蚀采用硬掩模自对准方式逐步刻蚀。
由于采用硬掩模自对准方式逐步刻蚀,不会出现套刻偏差的问题,也不会因为套刻偏差而引起台阶高度不稳定。不同高度重叠部分由最厚层的图形决定,版图和过程对应区域清晰明了,方便设计人员采用自动化脚本自动绘图,同时改善器件的性能和设计的直观性。
进一步地,所述衬底1可采用硅 、铌酸锂或III-V化合物等光/电磁波波导芯片衬底。
进一步的,参照图3和图4,对所述第一波导层a进行第一次的光刻和刻蚀,完成多高度波导的全高区域图形化,包括:
在所述第一波导层a远离所述衬底1的表面进行沉积,形成第一硬掩模层b;
采用光刻加刻蚀的工艺,对第一波导层a图形化,形成多高度波导的全高区域30,并保留全高区域30上方的第一硬掩模层b。
其中,第一次刻蚀的深度h1为浅刻区域31所需的深度,即第一刻蚀的深度h1为全高区域30顶部到浅刻区域31顶部的高度差。
进一步的,通过薄膜沉积形成所述第一硬掩模层b,第一硬掩模层b与第一波导层有较高的刻蚀选择比。
优选地,所述薄膜可采用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
进一步地,可采用LPCVD、PECVD、ALD或PVD工艺进行沉积。
进一步的,参照图5和图6,对所述第一波导层a进行第二次的光刻和刻蚀,完成多高度波导的浅刻区域31图形化,包括:
去除所述第一波导层a表面的光刻胶c残留,在所述第一波导层a远离所述衬底1的形成覆盖所述全高区30的第一有机介电层d;
在第一有机介电层d远离衬底a的表面进行沉积,形成第二硬掩模层e;
采用光刻加刻蚀的工艺,对第一波导层a图形化,形成多高度波导的浅刻区域31,并保留浅刻区域31上方的第二硬掩模层e。
进一步的,通过薄膜沉积形成所述第二硬掩模层e。优选地,通过氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH沉积形成所述第二硬掩模层e。
进一步的,在第二刻蚀过程中,先刻蚀第二硬掩模层e,然后刻蚀第一有机介电层d,最后刻蚀第一波导层a。
全高区域处于光刻打开区域,当第一有机介电层d刻蚀完毕后,全高区域30上方的第一硬掩模层b暴露。在继续刻蚀第一波导层a过程中,全高区域30由第一硬掩模层b作为硬掩模保护而不被刻蚀,浅刻区域31由光刻胶和第二硬掩模层e保护而不被刻蚀,而第一波导层a的其余区域继续往下刻蚀,刻蚀深度h2累计到达深刻区域32所需深度停止。
进一步的,通过在全高区30和第一波导层a表面涂覆一预设厚度的有机介电形成所述第一有机介电层d;
所述有机介电可选用amorphous carbon、BARC、CHM701B、HM8006、HM8014、ODL-102或其他商用胶。
进一步的,参照图7和图8,对所述第一波导层a进行第三次的光刻和刻蚀,完成多高度波导的深刻区32图形化,包括:
在所述第一波导层a远离所述衬底1的表面形成覆盖所述全高区域30和所述浅刻区域31的第二有机介电层f;
在所述第二有机介电层f表面进行沉积,形成第三硬掩模层g;
采用光刻加刻蚀的工艺,对第一波导层a图形化,形成多高度波导的深刻区域;
去除残余的第一硬掩模b。
进一步的,通过薄膜沉积形成所述第三硬掩模层g。优选地,通过氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH沉积形成所述第三硬掩模层g。
进一步地,刻蚀过程中,先刻蚀第三硬掩模层g,接下来刻蚀第二有机介电层f,最后刻蚀第一波导层a。
全高区域30和浅刻区域31处于光刻胶打开区域,当第二有机介电层f刻蚀完成后,全高区域30上方的第一硬掩模层b以及浅刻区域31上方第二硬掩模层e的暴露,在波导层刻蚀继续刻蚀第一波导层a的过程中,全高区域30由第一硬掩模层b作为硬掩模保护而不被刻蚀,浅刻区域31由第二硬掩模层e保护而不被刻蚀,深刻区域32由光刻胶和第三硬掩模层g保护而不被刻蚀,第一波导层的其余区域继续往下刻蚀,直到完全刻蚀完第一波导层。第三次刻蚀完后,第二硬掩模层e和第三硬掩模层g被完全消耗,残余的第一有机介电层d、第二有机介电层f可以通过灰化或去胶去除。
进一步的,去除残余的第一硬掩模b可以通过高选择比的刻蚀去除,也可以暂时保留用于后续包覆层CMP工艺停止层后再去除。
进一步的,所述刻蚀可采用干法刻蚀或湿法刻蚀。
需要说明的,本发明的一种多高度波导的制备工艺不仅限于上述实施例的三层高波导的制备,还可根据应用需求拓展至更多的厚度层次。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以通过具体情况理解上述术语在本申请中的具体含义。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的上述实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种多高度波导的制备工艺 ,所述多高度波导包括全高区域、浅刻区域和深刻区域,所述全高区域距离衬底的高度大于所述浅刻区域距离所述衬底的高度,所述浅刻区域距离所述衬底的高度大于所述深刻区域距离所述衬底的高度,其特征在于,包括以下步骤:
步骤一:提供一衬底,在所述衬底的一表面形成第一包覆层,在所述第一包覆层远离所述衬底的表面形成第一波导层;
步骤二:对所述第一波导层进行第一次的光刻和刻蚀,完成多高度波导的全高区域图形化,包括:
在所述第一波导层远离所述衬底的表面进行沉积,形成第一硬掩模层;
采用光刻加刻蚀的工艺,对第一波导层图形化,形成多高度波导的全高区域,保留全高区域上方的第一硬掩模层;
其中,第一次刻蚀的深度为浅刻区域所需的深度,即第一刻蚀的深度为全高区域顶部到浅刻区域顶部的高度差;
步骤三:对所述第一波导层进行第二次的光刻和刻蚀,完成多高度波导的浅刻区域图形化,包括:
去除所述第一波导层表面的光刻胶残留,在所述第一波导层远离所述衬底的表面形成覆盖所述全高区域的第一有机介电层;
在第一有机介电层远离所述衬底的表面进行沉积,形成第二硬掩模层;
采用光刻加刻蚀的工艺,对第一波导层图形化,形成多高度波导的浅刻区域,保留浅刻区域上方的第二硬掩模层;
在第二刻蚀过程中,先刻蚀第二硬掩模层,然后刻蚀第一有机介电层,最后刻蚀第一波导层,全高区域处于光刻打开区域,当第一有机介电层刻蚀完毕后,全高区域上方的第一硬掩模层暴露,在继续刻蚀第一波导层过程中,全高区域由第一硬掩模层作为硬掩模保护而不被刻蚀,浅刻区域由光刻胶和第二硬掩模层护而不被刻蚀,而第一波导层的其余区域继续往下刻蚀,刻蚀深度累计到达深刻区域所需深度停止;
步骤四:对所述第一波导层进行第三次的光刻和刻蚀,完成多高度波导的深刻区域图形化,包括:
在所述第一波导层远离所述衬底的表面形成覆盖所述全高区域和所述浅刻区域的第二有机介电层;
在所述第二有机介电层表面进行沉积,形成第三硬掩模层;
采用光刻加刻蚀的工艺,对第一波导层图形化,形成多高度波导的深刻区域;
在第三次刻蚀过程中,先刻蚀第三硬掩模层,然后刻蚀第二有机介电层,最后刻蚀第一波导层,全高区域和浅刻区域处于光刻胶打开区域,当第二有机介电层刻蚀完成后,全高区域上方的第一硬掩模层以及浅刻区域上方第二硬掩模层的暴露,在波导层刻蚀继续刻蚀第一波导层的过程中,全高区域由第一硬掩模层作为硬掩模保护而不被刻蚀,浅刻区域由第二硬掩模层保护而不被刻蚀,深刻区域由光刻胶和第三硬掩模层保护而不被刻蚀,第一波导层的其余区域继续往下刻蚀,直到完全刻蚀完第一波导层;
所述刻蚀采用硬掩模自对准方式逐步刻蚀。
2.如权利要求1所述的一种多高度波导的制备工艺 ,其特征在于,
通过薄膜沉积形成所述第一硬掩模层;
所述薄膜选用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
3.如权利要求1所述的一种多高度波导的制备工艺 ,其特征在于,
通过薄膜沉积形成所述第二硬掩模层;
所述薄膜选用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
4.如权利要求1所述的一种多高度波导的制备工艺 ,其特征在于,
通过在全高区域和第一波导层表面涂覆一预设厚度的有机介电层形成所述第一有机介电层;
所述第一有机介电层选用amorphous carbon、BARC、CHM701B、HM8006、HM8014或ODL-102。
5.如权利要求1所述的一种多高度波导的制备工艺 ,其特征在于,
通过薄膜沉积形成所述第三硬掩模层;
所述薄膜选用氮化铝、氮氧化铝、氧化铝、多晶硅、氮化硅、氮氧化硅、二氧化硅、SiCN或SiOCH。
6.如权利要求1至5任一项所述的一种多高度波导的制备工艺 ,其特征在于,
所述刻蚀采用干法刻蚀或湿法刻蚀。
CN202311030422.9A 2023-08-16 2023-08-16 一种多高度波导的制备工艺 Active CN116736440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311030422.9A CN116736440B (zh) 2023-08-16 2023-08-16 一种多高度波导的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311030422.9A CN116736440B (zh) 2023-08-16 2023-08-16 一种多高度波导的制备工艺

Publications (2)

Publication Number Publication Date
CN116736440A CN116736440A (zh) 2023-09-12
CN116736440B true CN116736440B (zh) 2024-02-09

Family

ID=87910094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311030422.9A Active CN116736440B (zh) 2023-08-16 2023-08-16 一种多高度波导的制备工艺

Country Status (1)

Country Link
CN (1) CN116736440B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117706685B (zh) * 2024-02-06 2024-04-30 上海铭锟半导体有限公司 一种硬掩模保护的硅光波导表面氧化平滑方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055334A (zh) * 2006-04-13 2007-10-17 中国科学院半导体研究所 一种适用于台阶结构的自对准掺杂工艺
CN108550520A (zh) * 2018-04-27 2018-09-18 武汉新芯集成电路制造有限公司 一种改善存储区浅槽线平整度的方法
CN111624710A (zh) * 2020-04-27 2020-09-04 联合微电子中心有限责任公司 波导器件及其形成方法
CN112151382A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115185038A (zh) * 2022-09-09 2022-10-14 杭州光智元科技有限公司 一种半导体器件及其制作方法
CN115220150A (zh) * 2022-06-16 2022-10-21 中国科学院上海微系统与信息技术研究所 一种应用于光学相控阵的基于交错刻蚀的多层结构波导光栅天线及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11835763B2 (en) * 2021-10-22 2023-12-05 Northrop Grumman Systems Corporation Nanoimprinted photonic integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055334A (zh) * 2006-04-13 2007-10-17 中国科学院半导体研究所 一种适用于台阶结构的自对准掺杂工艺
CN108550520A (zh) * 2018-04-27 2018-09-18 武汉新芯集成电路制造有限公司 一种改善存储区浅槽线平整度的方法
CN112151382A (zh) * 2019-06-28 2020-12-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111624710A (zh) * 2020-04-27 2020-09-04 联合微电子中心有限责任公司 波导器件及其形成方法
CN115220150A (zh) * 2022-06-16 2022-10-21 中国科学院上海微系统与信息技术研究所 一种应用于光学相控阵的基于交错刻蚀的多层结构波导光栅天线及其制备方法
CN115185038A (zh) * 2022-09-09 2022-10-14 杭州光智元科技有限公司 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
CN116736440A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
KR102332866B1 (ko) 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물
CN111370299B (zh) 半导体结构及其形成方法
CN116736440B (zh) 一种多高度波导的制备工艺
KR101867503B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN112151608A (zh) 半导体结构及其形成方法
KR20020017220A (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성방법
US20110254142A1 (en) Stacked structure
CN114334619A (zh) 半导体结构的形成方法
US6140206A (en) Method to form shallow trench isolation structures
CN113327843B (zh) 半导体结构的形成方法
CN115185038A (zh) 一种半导体器件及其制作方法
CN115966461A (zh) 半导体结构及其形成方法
CN114428377A (zh) 与一个或多个气隙集成的光栅耦合器
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
CN115343804B (zh) 一种组合波导的制备方法及器件结构
CN115332061B (zh) 栅极结构的制作方法
US20210335795A1 (en) Semiconductor structure and method for forming the same
TWI714423B (zh) 半導體結構及其製造方法
WO2023039892A1 (zh) 光芯片及其制备方法、通信设备
KR0183887B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100565759B1 (ko) 반도체 소자의 제조방법
JP2001332621A (ja) 半導体装置及びその製造方法
CN116266005A (zh) 光器件的形成方法
KR100567054B1 (ko) 반도체소자의 격리영역 형성방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant