CN116724565A - 固态成像元件和成像装置 - Google Patents

固态成像元件和成像装置 Download PDF

Info

Publication number
CN116724565A
CN116724565A CN202280010390.3A CN202280010390A CN116724565A CN 116724565 A CN116724565 A CN 116724565A CN 202280010390 A CN202280010390 A CN 202280010390A CN 116724565 A CN116724565 A CN 116724565A
Authority
CN
China
Prior art keywords
stage
selection
node
pixel
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280010390.3A
Other languages
English (en)
Inventor
朝仓伦丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116724565A publication Critical patent/CN116724565A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提高了在所有像素同时进行曝光的固态成像元件中的图像质量。所述固态成像元件包括第一像素和第二像素。在第一像素中，第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径。在第二像素中，第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径。

Description

固态成像元件和成像装置
技术领域
本技术涉及一种固态成像元件。具体地，本技术涉及一种针对每列执行模数(AD)转换的固态成像元件和成像装置。
背景技术
在传统上，对于固态成像元件，为了使像素小型化，已经使用了列模数转换器(ADC)方式，其中，通过在像素阵列单元的外部针对每列配置的ADC，逐行顺次读出像素信号。在该列ADC方式中，在通过逐行开始曝光的滚动快门方式进行曝光的情况下，存在发生滚动快门失真的可能性。因此，为了实现在所有像素中同时开始曝光的全局快门方式，已经提出了其中针对每个像素设置一对电容器并且电容器保持复位电平和信号电平的固态成像元件(例如，参照非专利文献1)。一对晶体管被配置在该对电容器和前级电路之间，并且复位电平和信号电平经由该晶体管供给到电容器。
引用文献列表
非专利文献
非专利文献1：Geunsook Park等人，A 2.2μm Stacked Back Side IlluminatedVoltage Domain Global Shutter CMOS Image Sensor,IEDM19-379(2.2μm层叠的背面照射式电压域全局快门CMOS图像传感器，IEDM19-379)。
发明内容
发明要解决的问题
在上述的传统技术中，复位电平和信号电平被保持在针对每个像素的一对电容器中，从而实现基于列ADC方式的全局快门方式。然而，在上述的传统技术中，可能会由于连接到一对电容器的一对晶体管中的每个的pn结处的杂散光而产生噪声。每个像素的噪声量不一定一致，并且寄生光感度(PLS)可能由于噪声量的不一致而劣化。图像数据的图像质量由于PLS的劣化而劣化。
鉴于这种情况做出了本技术，本技术的目的是提高在所有像素同时进行曝光的固态成像元件中的图像质量。
问题的解决方案
本技术是为了解决上述问题而提出的，并且其第一方面是一种固态成像元件，包括：第一像素，其中第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径；和第二像素，其中第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径。因此，这种构成提供了提高图像质量的效果。
此外，在第一方面中，第二像素可以与第一像素相邻。因此，这种构成提供了使得相邻像素之间的噪声不明显的效果。
此外，在第一方面中，包括第一像素和第二像素的像素阵列单元内的像素可以以拜耳阵列配置。因此，这种构成提供了提高彩色图像的图像质量的效果。
此外，在第一方面中，所述像素阵列单元可以包括四个的第一像素以2行×2列在其中配置的第一区域，和与第一区域相邻并且四个的第二像素以2行×2列在其中配置的第二区域。因此，这种构成提供了提高彩色图像的图像质量的效果。
此外，在第一方面中，所述像素阵列单元可以包括第一像素和三个的第二像素以2行×2列在其中配置的第一区域，和与第一区域相邻并且第二像素和三个的第一像素以2行×2列在其中配置的第二区域。因此，这种构成提供了提高彩色图像的图像质量的效果。
此外，在第一方面中，包括第一像素和第二像素的像素阵列单元内的像素可以以四拜耳阵列配置，和所述像素阵列单元包括第一像素和与第一像素同色的三个的第二像素以2行×2列在其中配置的第一区域，和与第一区域相邻并且第二像素和与第二像素同色的三个的第一像素以2行×2列在其中配置的第二区域。因此，这种构成提供了提高彩色图像的图像质量的效果。
此外，在第一方面中，所述节点可以是后级节点，和配置有第一像素和第二像素的像素块可以包括第一前级电路，其顺次生成第一复位电平和第一信号电平，并且保持在第一和第二电容元件中，第二前级电路，其顺次生成第二复位电平和第二信号电平，并且保持在第三和第四电容元件中，第一、第二、第三和第四电容元件，选择单元，所述选择单元包括设置有第一和第二选择晶体管的第一选择电路以及设置有第三和第四前级选择晶体管的第二选择电路，和后级电路，其经由所述后级节点顺次读出第一和第二复位电平以及第一和第二信号电平中的每一个。因此，这种构成提供了减小kTC噪声的效果。
此外，在第一方面中，第一前级电路可以包括第一光电转换元件、将电荷从第一光电转换元件传输到第一浮动扩散层的第一前级传输晶体管、初始化第一浮动扩散层的第一复位晶体管和放大第一浮动扩散层的电压的第一前级放大晶体管，和第二前级电路可以包括第二光电转换元件、将电荷从第二光电转换元件传输到第二浮动扩散层的第二前级传输晶体管、初始化第二浮动扩散层的第二复位晶体管和放大第二浮动扩散层的电压的第二前级放大晶体管。因此，这种构成提供了保持与浮动扩散层的电压相对应的电平的效果。
此外，在第一方面中，第一前级电路还可以包括连接到第一前级节点的第一电流源晶体管，第二前级电路还可以包括连接到第二前级节点的第二电流源晶体管，第一前级放大晶体管可以放大第一浮动扩散层的电压并将放大的电压输出到第一前级节点，第二前级放大晶体管可以放大第二浮动扩散层的电压并将放大的电压输出到第二前级节点，第一和第二电容元件的各自的一端共同连接到第一前级节点，并且各自的另一端连接到第一选择电路，和第三和第四电容元件的各自的一端共同连接到第二前级节点，并且各自的另一端连接到第二选择电路。因此，这种构成提供了向每个像素供给恒定电流的效果。
此外，在第一方面中，在预定的曝光开始时机，第一和第二前级传输晶体管可以将电荷传输到第一和第二浮动扩散层，并且第一和第二复位晶体管可以连同第一和第二浮动扩散层一起初始化第一和第二光电转换元件，和在预定的曝光结束时机，第一和第二前级传输晶体管可以将电荷传输到第一和第二浮动扩散层。因此，这种构成提供了所有像素同时曝光的效果。
此外，在第一方面中，所述选择单元可以顺次执行控制以将第一和第二电容元件中的一个连接到所述后级节点、执行控制以将第一和第二电容元件中的另一个连接到所述后级节点、执行控制以将第三和第四电容元件中的一个连接到所述后级节点、以及执行控制以将第三和第四电容元件中的另一个连接到所述后级节点。因此，这种构成提供了顺次读出两个像素中的每一个的复位电平和信号电平的效果。
此外，在第一方面中，在预定的相加模式中，所述选择单元可以顺次执行控制以将第一和第二电容元件中的一个以及第三和第四电容元件中的一个这二者连接到所述后级节点，并且执行控制以将第一和第二电容元件中的另一个以及第三和第四电容元件中的另一个这二者连接到所述后级节点。因此，这种构成提供了读出通过像素相加获得的信号的效果。
此外，在第一方面中，第一前级电路还可以包括根据预定的第一选择信号将由第一前级放大晶体管放大的电压输出到预定的前级节点的第一前级选择晶体管，第二前级电路还可以包括根据预定的第二选择信号将由第二前级放大晶体管放大的电压输出到所述前级节点的第二前级选择晶体管和连接到所述前级节点的电流源晶体管，第一和第二电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到第一选择电路，和第三和第四电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到第二选择电路。因此，这种构成提供了由两个像素共享电流源晶体管的效果。
此外，在第一方面中，第一和第二前级选择晶体管可以在紧接预定的曝光结束时机之前和曝光结束时机之后顺次迁移到闭合状态，在第一前级选择晶体管处于闭合状态下，第一复位晶体管可以初始化第一浮动扩散层，在第二前级选择晶体管处于闭合状态下，第二复位晶体管可以初始化第二浮动扩散层，第一和第二前级选择晶体管可以在紧接所述曝光结束时机之后顺次迁移到闭合状态，和第一和第二前级传输晶体管可以在所述预定的曝光结束时机传输电荷。因此，这种构成提供了在由两个像素共享电流源晶体管的构成中所有像素同时曝光的效果。
此外，在第一方面中，所述节点可以包括第一和第二后级节点，和配置有包括第一像素和第二像素的四个像素的像素块可以包括打开和关闭第一后级节点和第二后级节点之间的路径的短路晶体管、第一、第二、第三和第四电容元件、第三、第四、第五和第六电容元件以及选择单元，所述选择单元包括设置有第一和第二选择晶体管的第一选择电路、设置有第三和第四前级选择晶体管的第二选择电路、将第五和第六电容元件中的一个连接到第二后级节点的第三选择电路和将第七和第八电容元件中的一个连接到第二后级节点的第四选择电路。因此，这种构成提供了使第一后级节点和第二后级节点短路的效果。
此外，在第一方面中，在预定的非相加模式中，所述短路晶体管可以处于打开状态，和在所述非相加模式中，所述选择单元可以以预定顺序执行控制以将第一和第二电容元件中的每一个顺次连接到第一后级节点、执行控制以将第三和第四电容元件中的每一个顺次连接到第一后级节点、执行控制以将第五和第六电容元件中的每一个顺次连接到第二后级节点、以及执行控制以将第七和第八电容元件中的每一个顺次连接到第二后级节点。因此，这种构成提供了顺次读出四个像素中的每一个的复位电平和信号电平的效果。
此外，在第一方面中，在预定的相加模式中，所述短路晶体管可以处于闭合状态，和在所述相加模式中，所述选择单元可以顺次执行控制以在将第一和第二电容元件中的一个以及第三和第四电容元件中的一个连接到第一后级节点的同时将第五和第六电容元件中的一个以及第七和第八电容元件中的一个连接到第二后级节点，并且执行控制以在将第一和第二电容元件中的另一个以及第三和第四电容元件中的另一个连接到第一后级节点的同时将第五和第六电容元件中的另一个以及第七和第八电容元件中的另一个连接到第二后级节点。因此，这种构成提供了在像素相加模式下相加四个像素的效果。
此外，本技术的第二方面是一种成像装置，包括：第一像素，其中第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径；第二像素，其中第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径；和信号处理电路，其将所述复位电平和所述信号电平顺次转换为数字信号。因此，这种构成提供了提高由成像装置拍摄的图像的图像质量的效果。
附图说明
图1是示出本技术第一实施方案中的成像装置的构成例的框图。
图2是示出本技术第一实施方案中的固态成像元件的构成例的框图。
图3是示出本技术第一实施方案中的像素的构成例的电路图。
图4是示出本技术第一实施方案中的与图3的像素相邻的像素的构成例的电路图。
图5是示出本技术第一实施方案中的相邻两个像素的元件的连接例的电路图。
图6是示出本技术第一实施方案中的像素内的选择晶体管的布局的示例的图。
图7是本技术第一实施方案中的像素阵列单元的示例的图。
图8是示出本技术第一实施方案中的列信号处理电路的构成例的框图。
图9是示出本技术第一实施方案中的全局快门操作的示例的时序图。
图10是示出本技术第一实施方案中的像素的读出操作的示例的时序图。
图11是示出比较例中的像素的构成例的电路图。
图12是示出本技术第一实施方案中的在读出复位电平时和初始化后级节点时像素的状态的示例的图。
图13是示出本技术第一实施方案中的在读出信号电平时像素的状态的示例的图。
图14是示出本技术第一实施方案中的图像数据的示例的图。
图15是示出本技术第一实施方案中的区域内的平均值和标准偏差的示例的图。
图16是用于说明本技术的第一实施方案中的PLS的影响的图。
图17是示出本技术的第一实施方案的第一变形例中的像素阵列单元的示例的图。
图18是示出本技术的第一实施方案的第一变形例中的像素阵列单元的另一示例的图。
图19是示出本技术的第一实施方案的第二变形例中的像素阵列单元的示例的图。
图20是示出本技术第二实施方案中的像素块的构成例的电路图。
图21是示出本技术第二实施方案中的前级电路和选择电路的构成例的电路图。
图22是示出本技术第二实施方案中的全局快门操作的示例的时序图。
图23是示出本技术第二实施方案中的像素块内的第一像素的读出操作的示例的时序图。
图24是示出本技术第二实施方案中的像素块内的第二像素的读出操作的示例的时序图。
图25是示出本技术第二实施方案中的固态成像元件的操作的示例的流程图。
图26是示出本技术第二实施方案的第一变形例中的复位电平和信号电平的读出操作的示例的时序图。
图27是示出本技术第二实施方案的第二变形例中的固态成像元件的层叠结构的示例的图。
图28是示出本技术第二实施方案的第二变形例中的像素块的构成例的电路图。
图29是示出本技术第二实施方案的第三变形例中的固态成像元件的层叠结构的示例的图。
图30是示出本技术第三实施方案中的像素阵列单元的构成例的平面图。
图31是示出本技术第三实施方案中的像素块的构成例的电路图。
图32是示出本技术第三实施方案中的前级电路和选择电路的构成例的电路图。
图33是示出本技术第三实施方案中的像素块内的第一和第二像素的读出操作的示例的时序图。
图34是示出本技术第三实施方案中的像素块内的第三和第四像素的读出操作的示例的时序图。
图35是示出本技术第三实施方案中的相加模式下的读出操作的示例的时序图。
图36是示出本技术第四实施方案中的像素块的构成例的电路图。
图37是示出本技术第四实施方案中的全局快门操作的示例的时序图。
图38是示出本技术第四实施方案中的紧接曝光结束之后的控制的示例的时序图。
图39是示出车辆控制系统的示意性构成例的框图。
图40是示出成像部的安装位置的示例的说明图。
具体实施方式
在下文中，将说明用于实施本技术的模式(在下文中称为实施方案)。将按以下顺序进行说明。
1.第一实施方案(在相邻的两个像素中交换选择晶体管的位置的示例)
2.第二实施方案(使多个电容器保持复位电平和信号电平的示例)
3.第三实施方案(使多个电容器保持复位电平和信号电平并使后级节点短路的示例)
4.第四实施方案(使多个电容器保持复位电平和信号电平并共享电流源的示例)
5.移动体的应用例
<1.第一实施方案>
[成像装置的构成例]
图1是示出本技术第一实施方案中的成像装置100的构成例的框图。成像装置100是拍摄图像数据的装置，并且包括成像透镜110、固态成像元件200、记录单元120和成像控制单元130。作为成像装置100，假设数字相机和具有成像功能的电子设备(智能手机、个人电脑等)。
固态成像元件200在成像控制单元130的控制下拍摄图像数据。固态成像元件200经由信号线209将图像数据供给到记录单元120。
成像透镜110会聚光并将光引导到固态成像元件200。成像控制单元130控制固态成像元件200以拍摄图像数据。例如，成像控制单元130经由信号线139将包括垂直同步信号VSYNC的成像控制信号供给到固态成像元件200。记录单元120记录图像数据。
这里，垂直同步信号VSYNC是指示成像时机的信号，并且恒定频率(如60赫兹)的周期性信号被用作垂直同步信号VSYNC。
注意，尽管成像装置100记录图像数据，但是图像数据可以被发送到成像装置100的外部。在这种情况下，进一步设置用于发送图像数据的外部接口。可选择地，成像装置100可以进一步显示图像数据。在这种情况下，进一步设置显示部。
[固态成像元件的构成例]
图2是示出本技术第一实施方案中的固态成像元件200的构成例的框图。固态成像元件200包括垂直扫描电路211、像素阵列单元220、时序控制电路212、数模转换器(DAC)213、负载MOS电路块250和列信号处理电路260。在像素阵列单元220中，诸如像素301和302等多个像素被配置成二维格子状。此外，固态成像元件200内的各个电路被设置在例如单个半导体芯片中。
时序控制电路212与来自成像控制单元130的垂直同步信号VSYNC同步地控制垂直扫描电路211、DAC 213和列信号处理电路260中的每一个的操作时机。
DAC 213通过数模(DA)转换生成锯齿波状的斜坡信号。DAC 213将生成的斜坡信号供给到列信号处理电路260。
垂直扫描电路211顺次地选择和驱动行，并输出模拟像素信号。像素对入射光进行光电转换以生成模拟像素信号。该像素经由负载MOS电路块250将像素信号供给到列信号处理电路260。
在负载MOS电路块250中，针对每列设置提供恒定电流的MOS晶体管。
列信号处理电路260针对每列对像素信号执行诸如AD转换处理和相关双采样(CDS)处理等信号处理。列信号处理电路260将包括处理后的信号的图像数据供给到记录单元120。注意，列信号处理电路260是权利要求中记载的信号处理电路的示例。
[像素的构成例]
图3是示出本技术第一实施方案中的像素301的构成例的电路图。在像素301中，配置有前级电路310、电容元件331和332、选择电路350、后级复位晶体管361和后级电路370。作为电容元件331和332，例如，使用具有金属-绝缘体-金属(MIM)结构的电容器。注意，电容元件331和332是权利要求中记载的第一和第二电容元件的示例。
前级电路310顺次生成复位电平和信号电平，并使电容元件331和332保持复位电平和信号电平。前级电路310包括光电转换元件311、传输晶体管312、浮动扩散部(FD)复位晶体管313、FD 314、前级放大晶体管315和电流源晶体管316。
光电转换元件311通过光电转换产生电荷。传输晶体管312根据来自垂直扫描电路211的传输信号trg将电荷从光电转换元件311传输到FD 314。
FD复位晶体管313根据来自垂直扫描电路211的FD复位信号rst从FD 314提取电荷以初始化。FD 314累积电荷，并产生与电荷量相对应的电压。
前级放大晶体管315放大FD 314的电压的电平，并将放大的电压输出到前级节点330。
FD复位晶体管313和前级放大晶体管315的各自的漏极连接到电源电压VDD。电流源晶体管316连接到前级放大晶体管315的源极。电流源晶体管316在垂直扫描电路211的控制下供给电流id1。
电容元件331和332的各自的一端共同连接到前级节点330，并且各自的另一端连接到选择电路350。
选择电路350包括选择晶体管351和352。选择晶体管351根据来自垂直扫描电路211的选择信号Φr打开和关闭电容元件331与后级节点360之间的路径。选择晶体管352根据来自垂直扫描电路211的选择信号Φs打开和关闭电容元件332与后级节点360之间的路径。
后级复位晶体管361根据来自垂直扫描电路211的后级复位信号rstb将后级节点360的电平初始化为预定电位Vreg。与电源电压VDD不同的电位(例如，低于VDD的电位)被设定为电位Vreg。
后级电路370包括后级放大晶体管371和后级选择晶体管372。后级放大晶体管371放大后级节点360的电平。后级选择晶体管372根据来自垂直扫描电路211的后级选择信号selb，将由后级放大晶体管371放大的电平的信号作为像素信号输出到垂直信号线308。
注意，例如，n沟道金属氧化物半导体(nMOS)晶体管被用作像素301内的各种晶体管(传输晶体管312等)。
图4是示出本技术第一实施方案中的与图3的像素301相邻的像素302的构成例的电路图。在像素302中，配置有前级电路320、电容元件336和337、选择电路355、后级复位晶体管366和后级电路380。作为电容元件336和337，例如，使用具有MIM结构的电容器。注意，电容元件336和337是权利要求中记载的第三和第四电容元件的示例。
前级电路320顺次生成复位电平和信号电平，并使电容元件336和337保持复位电平和该信号电平。前级电路320包括光电转换元件321、传输晶体管322、FD复位晶体管323、FD 324、前级放大晶体管325和电流源晶体管326。前级电路320的电路构成类似于前级电路310的电路构成。
电容元件336和337的各自的一端共同连接到前级节点335，并且各自的另一端连接到选择电路355。
选择电路355包括选择晶体管356和357。选择电路350的电路构成类似于选择电路350的电路构成。
后级复位晶体管366根据来自垂直扫描电路211的后级复位信号rstb将后级节点365的电平初始化为预定电位Vreg。
后级电路380包括后级放大晶体管381和后级选择晶体管382。后级电路380的电路构成类似于后级电路370的电路构成。像素302的像素信号被输出到垂直信号线309。
在曝光开始时，垂直扫描电路211向所有行供给高电平的FD复位信号rst和高电平的传输信号trg。因此，光电转换元件(311或321)被初始化。这种控制在下文中被称为“PD复位”。
然后，在紧接曝光结束之前，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φr设定为高电平的同时在脉冲期间内供给高电平的FD复位信号rst。因此，FD314和324，并且与此时FD 314和324的电平相对应的电平被保持在电容元件331和336中。这种控制在下文中被称为“FD复位”。
在FD复位时的FD 314和324的电平和与该电平相对应的电平(电容元件331和336的保持电平和垂直信号线的电平)在下文中统称为“P相”或“复位电平”。
在曝光结束时，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φs设定为高电平的同时在脉冲期间内供给高电平的传输信号trg。因此，与曝光量相对应的信号电荷被传输到FD 314和324，并且与此时的FD 314和324的电平相对应的电平被保持在电容元件332和337中。
在信号电荷传输时的FD 314和324的电平和与该电平相对应的电平(电容元件332和337的保持电平和垂直信号线的电平)在下文中统称为“D相”或“信号电平”。
以这种方式对所有像素同时开始和结束曝光的曝光控制被称为全局快门方式。通过这种曝光控制，所有像素的前级电路310和320顺次生成复位电平和信号电平。复位电平被保持在电容元件331和336中，并且信号电平被保持在电容元件332和337中。
在曝光结束之后，垂直扫描电路211顺次选择行，并顺次输出该行的复位电平和信号电平。在输出复位电平的情况下，垂直扫描电路211在将所选行的FD复位信号rst和后级选择信号selb设定为高电平的同时在预定期间内供给高电平的选择信号Φr。因此，电容元件331和336被连接到后级节点360和365，并且读出复位电平。
在读出复位电平之后，垂直扫描电路211在将所选行的FD复位信号rst和后级选择信号selb保持在高电平的同时在脉冲期间内供给高电平的后级复位信号rstb。此时，选择晶体管351、352、356和357处于断开状态，并且电容元件331、332、336和337与后级节点360和365断开。
在后级节点360和365的初始化之后，垂直扫描电路211在所选行的FD复位信号rst和后级选择信号selb保持在高电平的同时在预定期间内供给高电平的选择信号Φs。因此，电容元件332和337被连接到后级节点360和365，并且读出信号电平。
通过上述的读出控制，所选行的选择电路350顺次执行控制以将电容元件331连接到后级节点360、执行控制以从后级节点360断开电容元件331和332以及执行控制以将电容元件332连接到后级节点360。
此外，在电容元件331、332、336和337从后级节点360和365断开的情况下，所选行的后级复位晶体管361初始化后级节点360和365的电平。此外，所选行的后级电路370和380经由后级节点360和365从电容元件331和332(可选择地，电容元件336和337)顺次读出复位电平和信号电平，并且将其输出到垂直信号线309。
注意，像素301和302中的每一个的电路构成不限于图3和图4中例示的电路构成。只要像素设置有一对电容元件和一对选择晶体管，该对选择晶体管打开和关闭电容元件与节点之间的路径，也可以使用图3和图4以外的像素。例如，可以使用在非专利文献1中记载的像素。
图5是示出本技术第一实施方案中的相邻两个像素的元件的连接例的电路图。在像素阵列单元220中，用于沿着水平方向传输来自垂直扫描电路211的控制信号的多条信号线被配线。逐行传输包括传输信号trg、FD复位信号rst、选择信号Φr、选择信号Φs、后级复位信号rstb和后级选择信号selb的六个控制信号。因此，对于每行，在水平方向上配线六条信号线。在这之中，传输选择信号Φr的信号线是选择线223，而传输选择信号Φs的信号线是选择线224。
在图中，配置在像素301内的上侧和下侧的选择晶体管的作用与配置在像素302内的上侧和下侧的选择晶体管作用相反。通过将像素302内的上侧和下侧的各个选择晶体管的连接目的地的选择线与像素301的选择线逆转，可以容易地实现这种构成。
例如，在像素301中，配置在上侧的选择晶体管351连接到复位侧选择线223，并且配置在下侧的选择晶体管352连接到信号侧选择线224。另一方面，在像素302中，配置在上侧的选择晶体管357连接到信号侧选择线224，并且配置在下侧的选择晶体管356连接到复位侧选择线223。
这里，在列信号处理电路260在通过全局快门方式曝光之后逐行执行读出的情况下，行内的每个像素需要在从曝光结束到读出的期间内保持电荷。在保持电荷的期间较长的情况下，存在着由于作为在该期间入射的光的杂散光的光电转换而在选择晶体管351和352的pn结处产生噪声电荷的可能性。在图中，扇形标记表示产生噪声电荷的pn结。
像素301内的选择晶体管351和352中产生的噪声电荷分别由p1和p2表示，并且电容元件331和332中的每一个的电容值由C表示。在这种情况下，CDS处理之后的像素301的噪声量Δ由下式表示。
Δ ＝ (q1)/C - (q2)/C 式1
此外，在像素302内的选择晶体管356和357中产生的噪声电荷分别由p1'和p2'表示，并且电容元件337和338中的每一个的电容值由C表示。在这种情况下，CDS处理之后的像素302的噪声量Δ'由下式表示。
Δ' ＝ (q1')/C - (q2')/C 式2
由于像素内的选择晶体管351和352之间的结pn的布局的差异或者pn结处的杂散光的光量的差异，q1和q2不一定彼此一致。如式1和2中所例示的，即使在CDS处理之后，由于杂散光引起的残余成分仍然存在。该残余成分导致PLS的劣化。图像数据的图像质量可能由于PLS的劣化而劣化。
因此，如上所述，在相邻的像素301和302中，复位侧选择晶体管(351和356)和信号侧选择晶体管(352和357)的位置逆转。利用这种布局，对于像素301和302的噪声电荷建立了由下式表示的相关关系。
q1≈q2'式3
q2≈q1'式4
通过将式3和4代入式2，可以获得下式。
Δ' ≈ (q2)/C - (q1)/C ＝ -Δ 式5
如式5中所例示的，由于相邻的像素301和302的杂散光而引起的噪声量的绝对值基本上相同，并且其符号相反。
图6是示出本技术第一实施方案中的像素内的选择晶体管的布局的示例的图。假设在每个像素中，水平方向是x方向，垂直方向是y方向。此外，晶体管在像素内的位置由与该像素的预定的基准位置(例如，左上顶点)的相对位置表示。
此外，图中的灰色部分表示金属配线(选择线223和224等)。交叉标记指示将金属配线连接到其他金属配线或晶体管的过孔的位置。
在像素301中，连接到复位侧选择线223的选择晶体管351配置在水平方向上距基准位置x1和垂直方向上距基准位置y1的相对位置(x1，y1)处。连接到信号侧选择线224的选择晶体管352配置在相对位置(x2，y2)处。
另一方面，在像素302中，连接到复位侧选择线223的选择晶体管356配置在相对位置(x2，y2)处。连接到信号侧选择线224的选择晶体管配置在相对位置(x1，y1)处。
如图所示，在相邻的两个像素中，复位侧选择晶体管(351和356)的配置与信号侧选择晶体管(352和357)的配置逆转。因此，对于噪声电荷q1、q2、q1'和q2'建立了式3和式4的相关关系。
注意，像素301和302是权利要求中记载的第一像素和第二像素的示例。选择晶体管351是权利要求中记载的第一选择晶体管的示例，并且选择晶体管351是权利要求中记载的第二选择晶体管的示例。选择晶体管356是权利要求中记载的第三选择晶体管的示例，并且选择晶体管357是权利要求中记载的第四选择晶体管的示例。
图7是本技术第一实施方案中的像素阵列单元220的示例的图。在图中，白色方块表示复位侧选择晶体管(351和356)的位置。黑色方块表示信号侧选择晶体管(352和357)的位置。此外，假设在每个像素中未设置滤色器。因此，图像数据是单色图像。
如图所示，像素301和像素302在行方向上彼此相邻地配置。此外，在行方向上，布局与像素301类似的像素和布局与像素302类似的像素交替地排列。同样，在列方向上，布局与像素301类似的像素和布局与像素302类似的像素交替地排列。利用这种配置，所生成的噪声的符号可以在相邻的两个像素中的任何像素中相反。因此，在观察配置了这些像素的整个图像数据的情况下，相邻的两个像素的噪声相互抵消，并且由杂散光引起的噪声变得不明显。因此，可以抑制由于PLS的劣化而导致的图像质量的劣化。
[列信号处理电路的构成例]
图8是示出本技术第一实施方案中的列信号处理电路260的构成例的框图。
在负载MOS电路块250中，垂直信号线309针对每列配线。在列数为I(I是整数)的情况下，I条垂直信号线309被配线。此外，供给恒定电流id2的负载MOS晶体管251连接到各个垂直信号线309。
在列信号处理电路260中，配置有多个ADC 261和数字信号处理单元262。ADC 261针对每列配置。在列数为I的情况下，配置I个ADC 261。
ADC 261使用来自DAC 213的斜坡信号Rmp将来自对应列的模拟像素信号转换为数字信号。ADC 261将数字信号供给到数字信号处理单元262。例如，包括比较器和计数器的单斜率ADC被配置为ADC 261。
数字信号处理单元262针对每列的各数字信号执行诸如CDS处理等预定的信号处理。数字信号处理单元262将包括处理后的数字信号的图像数据供给到记录单元120。
[固态成像元件的操作的示例]
图9是示出本技术第一实施方案中的全局快门操作的示例的时序图。垂直扫描电路211在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1的期间内向所有行(换句话说，所有像素)供给高电平的FD复位信号rst和高电平的传输信号trg。因此，所有像素都被PD复位，并且在所有行中同时开始曝光。
这里，图中的rst_[n]和trg_[n]表示到在N行之中的第n行的像素的信号。N是指示配置有像素块300的行的总数的整数，n是从1～N的整数。
在紧接曝光期间的结束之前的时机T2，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φr设定为高电平的同时在脉冲期间内供给高电平的FD复位信号rst。因此，所有像素都被FD复位，并且复位电平被采样和保持。这里，图中的rstb_[n]和Φr_[n]表示到第n行的像素的信号。
在时机T2之后的时机T3，垂直扫描电路211将选择信号Φr返回到低电平。
在曝光结束的时机T4，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φs设定为高电平的同时在脉冲期间内供给高电平的传输信号trg。因此，信号电平被采样和保持。图中的此外，Φs_[n]表示到第n行的像素的信号。
在时机T4之后的时机T5，垂直扫描电路211将选择信号Φs返回到低电平。
图10是示出本技术第一实施方案中的像素的读出操作的示例的时序图。在时机T10之后的第n行的读出期间中，垂直扫描电路211将第n行的FD复位信号rst和后级选择信号selb设定为高电平。此外，在时机T10，所有行的后级复位信号rstb被控制为低电平。这里，图中的selb_[n]表示到第n行的像素的信号。
在从紧接时机T10之后的时机T11到时机T12的期间内，垂直扫描电路211将高电平的选择信号Φr供给到第n行。后级节点360和365的电位变为复位电平。该复位电平由ADC261进行AD转换。
垂直扫描电路211在从紧接时机T12之后的时机T13开始的脉冲期间内供给高电平的后级复位信号rstb。因此，在后级节点360等中存在寄生电容的情况下，可以消除保持在寄生电容中的先前信号的历史。
在从紧接后级节点360等的初始化之后的时机T14到时机T15的期间内，垂直扫描电路211将高电平的选择信号Φs供给到第n行。后级节点360和365的电位变为信号电平Vsig。该信号电平由ADC 261进行AD转换。复位电平Vrst和信号电平Vsig之间的差分对应于FD的复位噪声和偏移噪声已经从其去除的净信号电平。
注意，固态成像元件200在复位电平之后读出信号电平，但不限于此顺序。固态成像元件200还可以在信号电平之后读出复位电平。在这种情况下，垂直扫描电路211在高电平的选择信号Φs之后供给高电平的选择信号Φr。此外，在这种情况下，需要反转斜坡信号的斜率的倾斜。
图11是示出比较例中的像素的构成例的电路图。在该比较例中，未设置选择电路350，并且在前级节点330和前级电路之间插入传输晶体管。此外，插入电容器C1和C2来代替电容元件331和332。电容器C1插入在前级节点330和接地端子之间，电容器C2插入在前级节点330和后级节点360之间。
该比较例中的像素的曝光控制和读出控制例如记载在“Jae-kyu Lee,et al.,A2.1e-Temporal Noise and-105dB Parasitic Light Sensitivity Backside-Illuminated 2.3μm-Pixel Voltage-Domain Global Shutter CMOS Image Sensor UsingHigh-Capacity DRAM Capacitor Technology,ISSCC 2020”(Jae-kyu Lee等人，使用高容量DRAM电容器技术的2.1e时间噪声和-105dB寄生光灵敏度背面照射式2.3μm像素电压域全局快门CMOS图像传感器，ISSCC 2020)的图5.5.2中。在该比较例中，假设电容器C1和C2中的每一个的电容值是C，则曝光和读出时的kTC噪声的电平Vn由下式表示。
Vn ＝ (3*kT/C)1/2 式6
在上式中，k是玻尔兹曼常数，单位例如是焦耳/开尔文(J/k)。T是绝对温度，单位例如是开尔文(K)。此外，Vn的单位例如是伏特(V)，C的单位例如是法拉(F)。
图12是示出本技术第一实施方案中的在读出复位电平时和初始化后级节点时像素301的状态的示例的图。图中的a表示读出复位电平时的像素301的状态，图中的b表示初始化后级节点360时的像素301的状态。此外，在图中，为了便于说明，选择晶体管351、选择晶体管352和后级复位晶体管361由开关的图形符号表示。
如图中的a所示，垂直扫描电路211闭合选择晶体管351，并打开选择晶体管352和后级复位晶体管361。因此，经由后级电路370读出第一像素的复位电平。
如图中的b所示，在读出复位电平之后，垂直扫描电路211打开选择晶体管351和选择晶体管352，并闭合后级复位晶体管361。因此，电容元件331和332从后级节点360断开，并且后级节点360的电平被初始化。
以这种方式与电容元件331和332断开的后级节点360的寄生电容Cp的电容值被假设为与电容元件331和332相比非常小。例如，假设寄生电容Cp是数个毫微微法(fF)，则电容元件331和332为数十个毫微微法的数量级。
图13是示出本技术第一实施方案中的在读出信号电平时像素301的状态的示例的图。
在后级节点360的初始化之后，垂直扫描电路211闭合选择晶体管352，并打开选择晶体管351和后级复位晶体管361。因此，经由后级电路370读出第一像素的信号电平。
这里，考虑像素的曝光时的kTC噪声。在曝光时，kTC噪声发生在紧接曝光结束之前的复位电平的采样和信号电平的采样中的每一个中。假设电容元件331和332中的每一个的电容值是C，则曝光时的kTC噪声的电平Vn由下式表示。
Vn ＝ (2*kT/C)1/2 式7
此外，如图12和图13所示，由于在读出时后级复位晶体管361被驱动，所以此时会发生kTC噪声。然而，电容元件331和332在后级复位晶体管361的驱动时断开，并且此时的寄生电容Cp小。因此，与曝光时的kTC噪声相比，可以忽略读出时的kTC噪声。因此，曝光和读出时的kTC噪声由式7表示。
利用式6和式7，在读出时电容器断开的像素块300中，kTC噪声小于在读出时不能断开电容器的比较例中的kTC噪声。因此，可以提高图像数据的图像质量。
图14是示出本技术第一实施方案中的图像数据的示例的图。在图中，图像数据501～506中的每一个包括由虚线围绕的区域pls1和由单点划线围绕的区域pls2。此外，假设在图像数据中，区域pls1和pls2以外的区域被设定为区域ref。
在区域pls1内的每个像素中，复位侧选择晶体管的配置和信号侧选择晶体管的配置是相同的。此外，假设在区域pls1中产生噪声。
在区域pls2中，在相邻的两个像素中，复位侧选择晶体管的配置与信号侧选择晶体管的配置逆转。换句话说，采取了通过布局进行的噪声对策。此外，假设在区域pls2中也产生与区域pls1中的噪声类似的噪声。
在区域ref内的每个像素中，复位侧选择晶体管的配置和信号侧选择晶体管的配置是相同的。此外，假设在区域ref中不产生噪声。
此外，假设在图像数据501～506中，在PLS为零的情况下的随机噪声的量RN是相同的值。另一方面，图像数据501～506在PLS方面不同，并且图像数据501的PLS/RN的值为1/10。其余502～506的PLS/RN的值分别为2/10、3/10、4/10、5/10和6/10。
这里，作为PLS的值，例如，使用在饱和度50％的均匀光被施用的情况下的区域内的输出的标准偏差σ和平均值AVE的比率σ/AVE。
如图所示，在具有相对较小的PLS的图像数据501中，在没有噪声对策的pls1和具有噪声对策的区域pls2之间几乎没有差异，并且噪声不明显。
然而，在图像数据502～506中，随着PLS的增加，pls1的噪声变得更加明显，并且在图像数据506中与pls2的差异变得显著。
图15是示出本技术第一实施方案中的区域内的平均值和标准偏差的示例的图。如上所述，在区域ref中不产生噪声，并且不采取噪声对策。在区域pls1中，产生噪声，并且不采取噪声对策。在pls2区域，产生噪声，并且采取了通过布局进行的噪声对策。
假设区域ref内的像素信号的平均值在LSB换算中为REF，并且标准偏差为30。此时，区域pls1内的像素信号的平均值为REF+18，并且标准偏差为30。另一方面，区域pls2内的像素信号的平均值为REF，并且标准偏差为35。
图16是用于说明本技术的第一实施方案中的PLS的影响的图。如上所述，在图像数据501～505中的每一个的PLS为零的情况下的随机噪声RN具有相同的值。另一方面，图像数据501～505在PLS方面不同，并且相对于RN，PLS的值为“0.1”、“0.2”、“0.3”、“0.4”和“0.5”。
这里，在发生PLS的情况下的随机噪声RN'通过下式获得。
RN' ＝ (RN2 + PLS2)1/2 式8
通过式8分别针对图像数据501～505计算出“1.0005”、“1.020”、“1.044”、“1.057”和“1.118”。
由PLS的劣化引起的随机噪声的劣化程度由下式表示。
r ＝ (RN' - RN) × 100 式9
利用式9，分别针对图像数据501～505计算出“0.5”、“2.0”、“4.4”、“7.7”和“11.8”百分比(％)。
如上所述，在PLS/RN为约0.2的情况下，随机噪声的增大率仅为约2百分比(％)，并且可以忽略。另一方面，在PLS/RN为约0.5的情况下，随机噪声的增大率增加到11.2百分比(％)。然而，如图14所示，尽管随机噪声增加，但是采取噪声对策的区域pls2处于难以从没有噪声的区域ref中视觉判别的状态。
如上所述，根据本技术的第一实施方案，在相邻的像素301和302中，由于两个选择晶体管的配置逆转，因此在各个像素中产生的噪声的符号相反。因此，可以使图像数据的噪声不明显，并且可以提高图像质量。
[第一变形例]
在上述的第一实施方案中，在像素中未设置滤色器，但是可以针对每个像素设置滤色器以拍摄彩色图像。第一实施方案的第一变形例中的固态成像元件200与第一实施方案的不同之处在于像素以拜耳阵列(Bayer array)配置。
图17是示出本技术的第一实施方案的第一变形例中的像素阵列单元220的示例的图。在第一实施方案的第一变形例的像素阵列单元220中，针对每个像素设置滤色器。假设红色滤色器的像素是R像素，绿色滤色器的像素是Gr像素或Gb像素，蓝色滤色器的像素是B像素。这些像素以拜耳阵列配置。
假设与2行×2列的预定区域225相邻的2行×2列被设定为区域226。在区域225中，配置了具有与像素301类似布局的四个像素。另一方面，在区域226中，配置了具有与像素302类似布局的四个像素。这同样适用于区域225和226以外的相邻的两个区域。
如图所示，通过在相邻的两个区域中逆转两个选择晶体管的配置，可以提高彩色图像的图像质量。
注意，如图18所示，区域225内的任何像素(例如，Gr像素)都可以具有与像素302类似的布局，其余三个像素可以具有与像素301类似的布局。在这种情况下，在相邻的区域226中，具有与像素301类似布局的像素被配置为Gr像素，并且具有与像素302类似布局的像素被配置为其余三个像素。
如上所述，根据本技术的第一实施方案的第一变形例，由于具有与像素301和302类似布局的像素以拜耳阵列配置，因此可以提高彩色图像的图像质量。
[第二变形例]
在上述的第一实施方案中，在像素中未设置滤色器，但是可以针对每个像素设置滤色器以拍摄彩色图像。第一实施方案的第二变形例中的固态成像元件200与第一实施方案的不同之处在于像素以四拜耳阵列(Quad Bayer array)配置。
图19是示出本技术的第一实施方案的第二变形例中的像素阵列单元220的示例的图。在第一实施方案的第二变形例的像素阵列单元220中，R像素、Gr像素、Gb像素和B像素以四拜耳阵列配置。在四拜耳阵列中，四个同色的像素配置在2行×2列的区域中。
假设与红色的2行×2列的预定区域225相邻的绿色的2行×2列被设定为区域226。具有与像素302类似布局的像素配置在区域225内的任何位置(例如，右上)，并且具有与像素301类似布局的三个像素被配置在其余位置。另一方面，在相邻的区域226中，具有与像素301类似布局的像素配置在右上，并且具有与像素302类似布局的三个像素配置在其余位置。这同样适用于区域225和226以外的相邻的两个区域。
如上所述，根据本技术的第一实施方案的第二变形例，由于具有与像素301和302类似布局的像素以四拜耳阵列配置，因此可以提高彩色图像的图像质量。
<2.第二实施方案>
在上述的第一实施方案中，针对每个像素配置后级复位晶体管和选择电路，但是利用这种构成，难以减小电路规模。第二实施方案的固态成像元件200与第一实施方案的不同之处在于，相邻的两个像素共享后级复位晶体管和选择电路。
图20是示出本技术第二实施方案中的像素块300的构成例的电路图。在第二实施方案的像素阵列单元220中，配置有多个像素块300。在每个像素块300中，配置有像素301和像素302。
在像素块300中，配置有前级电路块305、电容元件331、332、336和337、选择单元340、后级复位晶体管361和后级电路370。
此外，前级电路310和320配置在前级电路块305中。在选择单元340中，配置有选择电路350和355。后级电路370包括后级放大晶体管371和后级选择晶体管372。
选择电路350将电容元件331和332中的一个连接到后级节点360。选择电路355将电容元件336和337中的一个连接到后级节点360。注意，选择电路350是权利要求中记载的第一选择电路的示例，选择电路355是权利要求中记载的第二选择电路的示例。
图21是示出本技术第二实施方案中的前级电路310和320以及选择电路350和355的构成例的电路图。
前级电路310包括光电转换元件311、传输晶体管312、FD复位晶体管313、FD 314、前级放大晶体管315和电流源晶体管316。
此外，前级电路320包括光电转换元件321、传输晶体管322、FD复位晶体管323、FD324、前级放大晶体管325和电流源晶体管326。
光电转换元件311和321通过光电转换产生电荷。传输晶体管312根据来自垂直扫描电路211的传输信号trg1将电荷从光电转换元件311传输到FD 314。传输晶体管322根据来自垂直扫描电路211的传输信号trg2将电荷从光电转换元件321传输到FD 324。
注意，光电转换元件311和321是权利要求中记载的第一和第二光电转换元件的示例。注意，传输晶体管312和322是权利要求中记载的第一和第二传输晶体管的示例。
FD复位晶体管313根据来自垂直扫描电路211的FD复位信号rst1从FD 314提取电荷以初始化。FD复位晶体管323根据来自垂直扫描电路211的FD复位信号rst2从FD 324提取电荷以初始化。FD 314和324累积电荷，并产生与电荷量相对应的电压。
注意，FD复位晶体管313和323是权利要求中记载的第一和第二复位晶体管的示例。FD 314和324是权利要求中记载的第一和第二浮动扩散层的示例。
前级放大晶体管315放大FD 314的电压的电平，并将放大的电压输出到前级节点330。前级放大晶体管325放大FD 324的电压的电平，并将放大的电压输出到前级节点335。注意，前级放大晶体管315和325是权利要求中记载的第一和第二前级放大晶体管的示例。
FD复位晶体管313和323以及前级放大晶体管315和325的各自的漏极连接到电源电压VDD。电流源晶体管316连接到前级放大晶体管315的源极。电流源晶体管316在垂直扫描电路211的控制下供给电流id11。电流源晶体管326连接到前级放大晶体管325的源极。电流源晶体管326在垂直扫描电路211的控制下供给电流id12。
注意，电流源晶体管316和326是权利要求中记载的第一和第二电流源晶体管的示例。
电容元件331和332的各自的一端共同连接到前级节点330，并且各自的另一端连接到选择电路350。电容元件336和337的各自的一端共同连接到前级节点335，并且各自的另一端连接到选择电路355。
选择电路350包括选择晶体管351和352。选择晶体管351根据来自垂直扫描电路211的选择信号Φr1打开和关闭电容元件331与后级节点360之间的路径。选择晶体管352根据来自垂直扫描电路211的选择信号Φs1打开和关闭电容元件332与后级节点360之间的路径。
选择电路355包括选择晶体管356和357。选择晶体管356根据来自垂直扫描电路211的选择信号Φr2打开和关闭电容元件336与后级节点360之间的路径。选择晶体管357根据来自垂直扫描电路211的选择信号Φs2打开和关闭电容元件337与后级节点360之间的路径。
注意，例如，nMOS晶体管被用作像素块300内的各种晶体管(传输晶体管312等)。
上述的包括前级电路310、电容元件331和332、选择电路350、后级复位晶体管361和后级电路370的电路用作一个像素。此外，上述的包括前级电路320、电容元件336和337、选择电路355、后级复位晶体管361和后级电路370的电路也用作一个像素。后级复位晶体管361和后级电路370由这两个像素共享。
此外，像素块300内的两个像素例如在列方向上排列。换句话说，这两个像素配置在奇数行和偶数行中。注意，像素块300内的两个像素之间的位置关系不限于这种奇数行和偶数行。例如，两个像素可以配置在奇数列和偶数列中。可选择地，两个像素中的一个可以配置在另一个像素的斜上方。
图22是示出本技术第二实施方案中的全局快门操作的示例的时序图。垂直扫描电路211在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1的期间内向所有行(换句话说，所有像素)供给高电平的FD复位信号rst1和rst2以及高电平的传输信号trg1和trg2。因此，所有像素都被PD复位，并且在所有行中同时开始曝光。
这里，图中的rst1_[n]、rst2_[n]、trg1_[n]和trg2_[n]表示到在N行之中的第n行的像素的信号。N是指示配置像素块300的行的总数的整数，n是1～N的整数。在像素块300内的两个像素是偶数行和奇数行中的像素的情况下，像素块300的第n行包括奇数行和偶数行这两行。
在紧接曝光期间的结束之前的时机T2，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φr1和Φr2设定为高电平的同时在脉冲期间内供给高电平的FD复位信号rst1和rst2。因此，所有像素都被FD复位，并且复位电平被采样和保持。这里，图中的rstb_[n]、Φr1_[n]和Φr2_[n]表示到第n行的像素的信号。
在时机T2之后的时机T3，垂直扫描电路211将选择信号Φr1和Φr2返回到低电平。
在曝光结束的时机T4，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φs1和Φs2设定为高电平的同时在脉冲期间内供给高电平的传输信号trg1和trg2。因此，信号电平被采样和保持。此外，图中的Φs1_[n]和Φs2_[n]表示到第n行的像素的信号。
在时机T4之后的时机T5，垂直扫描电路211将选择信号Φs1和Φs2返回到低电平。
图23是示出本技术第二实施方案中的像素块300内的第一像素的读出操作的示例的时序图。在时机T10之后的第n行的读出期间中，垂直扫描电路211将第n行的FD复位信号rst1和rst2以及后级选择信号selb设定为高电平。此外，在时机T10，所有行的后级复位信号rstb被控制为低电平。这里，图中的selb_[n]表示到第n行的像素的信号。
在从紧接时机T10之后的时机T11到时机T12的期间内，垂直扫描电路211将高电平的选择信号Φr1供给到第n行。后级节点360的电位变为复位电平Vrst1。该复位电平由ADC261进行AD转换。
在从紧接时机T12之后的时机T13开始的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行。因此，当在后级节点360中存在寄生电容的情况下，可以消除保持在寄生电容中的先前信号的历史。
在从紧接后级节点360的初始化之后的时机T14到时机T15的期间内，垂直扫描电路211将高电平的选择信号Φs1供给到第n行。后级节点360的电位变为信号电平Vsig1。该信号电平由ADC 261进行AD转换。复位电平Vrst1和信号电平Vsig1之间的差分对应于FD的复位噪声和偏移噪声已经从其去除的净信号电平。
图24是示出本技术第二实施方案中的像素块300内的第二像素的读出操作的示例的时序图。
在从紧接时机T15之后的时机T16开始的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行。
在从紧接后级节点360的初始化之后的时机T17到时机T18的期间内，垂直扫描电路211将高电平的选择信号Φr2供给到第n行。后级节点360的电位变为复位电平Vrst2。该复位电平由ADC 261进行AD转换。
在从紧接时机T18之后的时机T19开始的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行。
在从紧接后级节点360的初始化之后的时机T20到时机T21的期间内，垂直扫描电路211将高电平的选择信号Φs2供给到第n行。后级节点360的电位变为信号电平Vsig2。该信号电平由ADC 261进行AD转换。
此外，在时机T21，垂直扫描电路211将第n行的FD复位信号rst1和rst2以及后级选择信号selb返回到低电平。
如图23和图24所示，顺次供给高电平的选择信号Φr1、Φs1、Φr2和Φs2。根据这些选择信号，选择单元340将电容元件331、332、336和337顺次连接到后级节点360。然后，顺次读出像素块300内的第一像素的复位电平Vrst1和信号电平Vsig1以及第二像素的复位电平Vrst2和信号电平Vsig2。
图25是示出本技术第二实施方案中的固态成像元件200的操作的示例的流程图。例如，在执行用于拍摄图像数据的预定应用的情况下开始操作。
垂直扫描电路211对所有像素进行曝光(步骤S901)。然后，垂直扫描电路211选择将要读出的像素块300的行(步骤S902)。列信号处理电路260读出该行的像素块300内的第一像素的复位电平(步骤S903)，然后读出该像素的信号电平(步骤S904)。随后，列信号处理电路260读出第二像素的复位电平(步骤S905)，然后读出该像素的信号电平(步骤S906)。
固态成像元件200判断是否已经完成了所有行的读出(步骤S907)。在尚未完成所有行的读出的情况下(步骤S907：否)，固态成像元件200重复执行步骤S902和随后的步骤。另一方面，在已经完成所有行的读出的情况下(步骤S907：是)，固态成像元件200执行CDS处理等，并结束用于成像的操作。在连续捕获多个图像数据的情况下，与垂直同步信号同步地重复执行步骤S901～S907。
注意，第一实施方案的第一和第二变形例也可以适用于第二实施方案。
如上所述，根据本技术的第二实施方案，由于两个像素共享后级复位晶体管361和后级电路370，因此与不共享的情况相比，可以减小像素阵列单元220的电路规模。
[第一变形例]
在上述的第二实施方案中，固态成像元件200顺次读出像素块300内的两个像素中的每一个的像素信号，但是利用这种构成，存在读出速度不足的可能性。第二实施方案的第一变形例的固态成像元件200与第二实施方案的不同之处在于，执行像素相加。
图26是示出本技术第二实施方案的第一变形例中的复位电平和信号电平的读出操作的示例的时序图。在第二实施方案的第一变形例的固态成像元件200中，设定包括不执行像素相加的非相加模式和执行像素相加的相加模式的多个模式中的任何一个。非相加模式下的全局快门操作和读出操作与第二实施方案中的类似。相加模式下的全局快门操作与非相加模式下的类似。
在相加模式下执行读出的情况下，如图所示，在第n行的读出开始的时机T10，垂直扫描电路211在脉冲期间内供给高电平的FD复位信号rst1和rst2。此外，在从时机T10到时机T15的读出期间内，垂直扫描电路211将后级选择信号selb设定为高电平。
在从紧接时机T10之后的时机T11到时机T12的期间内，垂直扫描电路211将高电平的选择信号Φr1和Φs2供给到第n行。因此，后级节点360的电位变为复位电平Vrst。复位电平Vrst是通过将像素块300内的两个像素的复位电平相加而获得的值。
在从紧接时机T12之后的时机T13开始的脉冲期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行。
在从紧接后级节点360的初始化之后的时机T14到时机T15的期间内，垂直扫描电路211将高电平的选择信号Φr2和Φs2供给到第n行。因此，后级节点360的电位变为信号电平Vsig。信号电平Vsig是通过将像素块300内的两个像素的信号电平相加而获得的值。
如图所示，供给高电平的选择信号Φr1和Φs1，并且根据这些选择信号，选择单元340将电容元件331和336连接到后级节点360。换句话说，电容元件331和电容元件336被短路。因此，两个像素的复位电平被相加。此外，供给高电平的选择信号Φr2和Φs2，并且根据这些选择信号，选择单元340将电容元件332和337连接到后级节点360。换句话说，电容元件332和电容元件337被短路。因此，两个像素的信号电平被相加。通过这种像素相加，与不进行相加的情况相比，可以提高灵敏度和读出速度。此外，由于通过像素相加而将要读出的行数减少，因此可以降低功耗。
注意，固态成像元件200在复位电平之后读出信号电平，但不限于此顺序，并且可以在信号电平之后读出复位电平。
注意，第一实施方案的第一和第二变形例也可以适用于第二实施方案的第一变形例。
如上所述，根据本技术第二实施方案的第一变形例，由于选择单元340将电容元件331和336连接到后级节点360并且将电容元件332和337连接到后级节点360，所以可以将两个像素的各自像素信号相加。因此，与不进行相加的情况相比，可以提高灵敏度和读出速度，并且可以降低功耗。
[第二变形例]
在上述的第二实施方案中，固态成像元件200内的电路被设置在单个半导体芯片中，但是利用这种构成，在像素被小型化的情况下，存在元件不能容纳在半导体芯片内的可能性。第二实施方案的第二变形例的固态成像元件200与第二实施方案的不同之处在于，固态成像元件200内的电路分散地配置在两个半导体芯片中。
图27是示出本技术第二实施方案的第二变形例中的固态成像元件200的层叠结构的示例的图。第二实施方案的第二变形例的固态成像元件200包括下侧像素芯片202和层叠在下侧像素芯片202上的上侧像素芯片201。这些芯片通过例如Cu-Cu接合进行电气连接。注意，除了Cu-Cu接合之外，还可以通过过孔或凸块进行连接。
上侧像素阵列单元221配置在上侧像素芯片201中。下侧像素阵列单元222和列信号处理电路260配置在下侧像素芯片202中。对于像素阵列单元220内的每个像素，像素的一部分配置在上侧像素阵列单元221中，其余配置在下侧像素阵列单元222中。
此外，在下侧像素芯片202中，还配置有垂直扫描电路211、时序控制电路212、DAC213和负载MOS电路块250。在附图中省略了这些电路。
此外，上侧像素芯片201例如通过像素专用的工艺制造，下侧像素芯片202例如通过互补MOS(CMOS)工艺制造。注意，上侧像素芯片201是权利要求中记载的第一芯片的示例，下侧像素芯片202是权利要求中记载的第二芯片的示例。
图28是示出本技术第二实施方案的第二变形例中的像素块300的构成例的电路图。在像素块300中，前级电路块305配置在上侧像素芯片201中，并且其他电路和元件(如电容元件331和332)配置在下侧像素芯片202中。注意，电流源晶体管316和326可以进一步配置在下侧像素芯片202中。如图所示，通过将像素块300内的元件分散地配置在层叠的上侧像素芯片201和下侧像素芯片202中，可以减小像素面积，并且有利于像素小型化。
注意，第一实施方案的第一和第二变形例也可以适用于第二实施方案的第二变形例。
如上所述，根据本技术第二实施方案的第二变形例，由于像素块300内的电路和元件分散地配置在两个半导体芯片中，因此有利于像素小型化。
[第三变形例]
在上述第二实施方案的第二变形例中，像素块300的一部分和周边电路(如列信号处理电路260)设置在下侧的电路芯片202中。然而，利用这种构成，电路芯片202侧的电路和元件的配置面积比上侧像素芯片201的配置面积大了周边电路，并且存在着在上侧像素芯片201中产生没有电路和元件的不必要的空间的可能性。第二实施方案的第三变形例的固态成像元件200与第二实施方案的第二变形例的不同之处在于，固态成像元件200内的电路分散地配置在三个半导体芯片中。
图29是示出本技术第二实施方案的第三变形例中的固态成像元件200的层叠结构的示例的图。第二实施方案的第三变形例的固态成像元件200包括上侧像素芯片201、下侧像素芯片202和电路芯片203。这些芯片是层叠的，并且通过例如Cu-Cu接合进行电气连接。注意，除了Cu-Cu接合之外，还可以通过过孔或凸块进行连接。
上侧像素阵列单元221配置在上侧像素芯片201中。下侧像素阵列单元222配置在下侧像素芯片202中。对于像素阵列单元220内的每个像素，像素的一部分配置在上侧像素阵列单元221中，其余配置在下侧像素阵列单元222中。
此外，在电路芯片203中，配置有列信号处理电路260、垂直扫描电路211、时序控制电路212、DAC 213和负载MOS电路块250。在图中省略了除了列信号处理电路260之外的电路。
注意，上侧像素芯片201是权利要求中记载的第一芯片的示例，下侧像素芯片202是权利要求中记载的第二芯片的示例。电路芯片202是权利要求中记载的第三芯片的示例。
通过采用如图所示的三层构成，与两层构成相比，可以减少不必要的空间并进一步使像素小型化。此外，第二层的下侧像素芯片202可以通过用于电容器和开关的专用工艺来制造。
注意，第一实施方案的第一和第二变形例也可以适用于第二实施方案的第三变形例。
如上所述，在本技术第二实施方案的第三变形例中，由于固态成像元件200内的电路分散地配置在三个半导体芯片中，因此与电路被分散地配置在两个半导体芯片中的情况相比，像素可以进一步小型化。
<3.第三实施方案>
在上述的第二实施方案中，固态成像元件200顺次读出像素块300内的两个像素中的每一个的像素信号，但是利用这种构成，存在读出速度不足的可能性。第三实施方案的固态成像元件200与第二实施方案的不同之处在于，执行像素相加。
图30是示出本技术第三实施方案中的像素阵列单元220的构成例的平面图。图中的a是说明拜耳阵列中的像素阵列单元220的示例的平面图。图中的b是说明四拜耳阵列中的像素阵列单元220的示例的平面图。在图中的像素阵列单元220中，例如，适用第一实施方案的第一和第二变形例的布局。
如图中的a所示，在第二实施方案的像素阵列单元220中，红色(R)、绿色(G)和蓝色(B)像素排列在拜耳阵列中。在这些像素之中，固态成像元件200可以将R像素301和相邻R像素302～304的各自像素信号相加。类似地，对于G像素和B像素，固态成像元件200可以将四个相邻像素的像素信号相加。
注意，代替拜耳阵列，像素可以排列在如图中的b所示的四拜耳阵列中。在四拜耳阵列中，同色的四个像素以2行×2列的方式相邻排列。然后，着眼于四个R像素，四个B像素配置在四个R像素的右下，四个G像素配置在右侧和下侧。在这些像素之中，固态成像元件200可以将同色的相邻四个像素(像素301～304等)的像素信号相加。
注意，像素的排列不限于拜耳阵列或四拜耳阵列。例如，可以排列R、G、B和W(白色)像素。
图31是示出本技术第三实施方案中的像素块300的构成例的电路图。在第三实施方案的像素块300中，配置有在执行像素相加的情况下将要相加的四个像素。例如，图30中的像素301～304配置在像素块300内。
第三实施方案的像素块300还设置有电容元件431、432、436和437、短路晶体管480、后级复位晶体管461和后级电路470。此外，在第三实施方案中，前级电路410和420进一步配置在前级电路块305中，并且选择电路450和455进一步配置在选择单元340中。垂直扫描电路211将后级复位信号rstb1供给到后级复位晶体管361，并将后级复位信号rstb2供给到后级复位晶体管461。
后级放大晶体管471和后级选择晶体管472配置在后级电路470中。作为这些晶体管，例如，使用nMOS晶体管。此外，后级复位晶体管461和后级电路470的电路构成类似于后级复位晶体管361和后级电路370的电路构成。后级电路370和470连接到同一垂直信号线309。垂直扫描电路211将后级选择信号selb1供给到后级选择晶体管372，并将后级选择信号selb2供给到后级选择晶体管472。
前级电路410顺次生成复位电平和信号电平，并使电容元件431和432保持复位电平和信号电平。前级电路420顺次生成复位电平和信号电平，并使电容元件436和437保持复位电平和信号电平。注意，电容元件431和432是权利要求中记载的第五和第六电容元件的示例，电容元件436和437是权利要求中记载的第七和第八电容元件的示例。
此外，选择电路450将电容元件431和432中的一个连接到后级节点460，并且选择电路455将电容元件436和437中的一个连接到后级节点460。注意，选择电路450是权利要求中记载的第三选择电路的示例，选择电路455是权利要求中记载的第四选择电路的示例。此外，后级节点360是权利要求中记载的第一后级节点的示例，后级节点460是权利要求中记载的第二后级节点的示例。
短路晶体管480根据来自垂直扫描电路211的短路信号sht打开和关闭后级节点360和后级节点460之间的路径。作为短路晶体管480，例如，使用nMOS晶体管。
图32是示出本技术第三实施方案中的前级电路410和420以及选择电路450和455的构成例的电路图。
前级电路410包括光电转换元件411、传输晶体管412、FD复位晶体管413、FD 414、前级放大晶体管415和电流源晶体管416。垂直扫描电路211将传输信号trg3和FD复位信号rst3供给到传输晶体管412和FD复位晶体管413。
此外，前级电路420包括光电转换元件421、传输晶体管422、FD复位晶体管423、FD424、前级放大晶体管425和电流源晶体管426。垂直扫描电路211将传输信号trg4和FD复位信号rst4供给到传输晶体管422和FD复位晶体管423。
选择电路450包括选择晶体管451和452，并且选择电路455包括选择晶体管456和457。垂直扫描电路211将选择信号Φr3和Φs3供给到选择晶体管451和452，并且将选择信号Φr4和Φs4供给到选择晶体管456和457。
前级电路410和420的电路构成类似于前级电路310和320的电路构成。此外，选择电路450和455的电路构成类似于选择电路350和355的电路构成。
图33是示出本技术第三实施方案中的像素块300内的第一像素和第二像素的读出操作的示例的时序图。在第三实施方案的固态成像元件200中，设定包括不执行像素相加的非相加模式和执行像素相加的相加模式的多个模式中的任何一个。非相加模式下的全局快门操作和读出操作与第二实施方案中的类似。相加模式下的全局快门操作与非相加模式下的类似。
在非相加模式中，垂直扫描电路211将短路信号sht设定为低电平。此外，在第n行的像素块300的读出开始的时机T10，垂直扫描电路211将FD复位信号rst1～rst4设定为高电平。此外，在从时机T10到时机T18的期间内，垂直扫描电路211将后级选择信号selb1设定为高电平，并且将后级选择信号selb2设定为低电平。
此外，垂直扫描电路211在从时机T10到时机T11的脉冲期间内供给高电平的后级复位信号rstb1，并且在从时机T11到时机T12的期间内供给高电平的选择信号Φr1。在此期间内，经由垂直信号线309读出第一像素的复位电平Vrst1。
垂直扫描电路211在从时机T12到时机T13的脉冲期间内供给高电平的后级复位信号rstb1，并且在从时机T13到时机T14的期间内供给高电平的选择信号Φs1。在此期间内，经由垂直信号线309读出第一像素的信号电平Vsig1。
随后，垂直扫描电路211在从时机T14到时机T15的脉冲期间内供给高电平的后级复位信号rstb1，并且在从时机T15到时机T16的期间内供给高电平的选择信号Φr2。在此期间内，经由垂直信号线309读出第二像素的复位电平Vrst2。
垂直扫描电路211在从时机T16到时机T17的脉冲期间内供给高电平的后级复位信号rstb1，并且在从时机T17到时机T18的期间内供给高电平的选择信号Φs2。在此期间内，经由垂直信号线309读出第二像素的信号电平Vsig2。
图34是示出本技术第三实施方案中的像素块300内的第三和第四像素的读出操作的示例的时序图。
在从时机T18到时机T26的期间内，垂直扫描电路211将后级选择信号selb1设定为低电平，并且将后级选择信号selb2设定为高电平。
此外，垂直扫描电路211在从时机T18到时机T19的脉冲期间内供给高电平的后级复位信号rstb2，并且在从时机T19到时机T20的期间内供给高电平的选择信号Φr3。在此期间内，经由垂直信号线309读出第三像素的复位电平Vrst3。
垂直扫描电路211在从时机T20到时机T21的脉冲期间内供给高电平的后级复位信号rstb2，并且在从时机T21到时机T22的期间内供给高电平的选择信号Φs3。在此期间内，经由垂直信号线309读出第三像素的信号电平Vsig3。
随后，垂直扫描电路211在从时机T22到时机T23的脉冲期间内供给高电平的后级复位信号rstb2，并且在从时机T23到时机T24的期间内供给高电平的选择信号Φr4。在此期间内，经由垂直信号线309读出第四像素的复位电平Vrst4。
垂直扫描电路211在从时机T24到时机T25的脉冲期间内供给高电平的后级复位信号rstb2，并且在从时机T25到时机T26的期间内供给高电平的选择信号Φs4。在此期间内，经由垂直信号线309读出第四像素的信号电平Vsig4。
此外，在第n行的读出结束的时机T26，垂直扫描电路211将FD复位信号rst1～rst4设定为低电平。
如图33和图34所示，在非相加模式中，短路晶体管480被控制为打开状态。此外，电容元件331和332顺次连接到后级节点360，并且顺次读出第一像素的复位电平和信号电平。电容元件336和337顺次连接到后级节点360，并且顺次读出第二像素的复位电平和信号电平。随后，电容元件431和432顺次连接到后级节点460，并且顺次读出第三像素的复位电平和信号电平。电容元件436和437顺次连接到后级节点460，并且顺次读出第四像素的复位电平和信号电平。以这种方式，顺次读出像素块300内的四个像素中的每一个的复位电平和信号电平。
图35是示出本技术第三实施方案中的相加模式下的读出操作的示例的时序图。在相加模式中，垂直扫描电路211将短路信号sht设定为高电平。从作为第n行的像素块300的读出期间的时机T10到时机T14，垂直扫描电路211将FD复位信号rst1～rst4以及后级选择信号selb1和selb2设定为高电平。
此外，垂直扫描电路211在从时机T10到时机T11的脉冲期间内供给高电平的后级复位信号rstb1和rstb2，并且在从时机T11到时机T12的期间内供给高电平的选择信号Φr1～Φr4。在此期间内，经由垂直信号线309读出复位电平Vrst。复位电平Vrst是通过将像素块300内的四个像素的复位电平相加而获得的值。
随后，垂直扫描电路211在从时机T12到时机T13的脉冲期间内供给高电平的后级复位信号rstb1和rstb2，并且在从时机T13到时机T14的期间内供给高电平的选择信号Φs1～Φs4。在此期间内，经由垂直信号线309读出信号电平Vsig。信号电平Vsig是通过将像素块300内的四个像素的信号电平相加而获得的值。
这里，在第二实施方案的像素块300中，可以通过将共享后级电路370的像素数量增加到四个来使四个像素相加。然而，共享后级电路370的像素数量的增加会引起不利影响。在共享后级电路370的像素数量为四个的情况下，后级节点360的配线跨越四个像素延伸，并且后级节点360的寄生电容增加。由于寄生电容的增大，在不执行像素相加的情况下信号的增益减小。这是因为在电容元件331或332连接到后级节点360的情况下，保持在电容元件331和332中的电压被寄生电容降低。这种增益的减小导致信噪(SN)比的减小。
另一方面，在设置短路晶体管480的第三实施方案中，通过在非相加模式下将短路晶体管480设定为打开状态，共享后级电路370和470中的每一个的像素的数量可以是两个。因此，与四个像素共享后级电路370的情况相比，可以抑制后级节点的寄生电容的增大。利用这种构成，可以在实现多于两个像素的相加的同时抑制非相加模式下的SN比的减小。
注意，在图31所示的像素块300中，一个垂直信号线309由后级电路370和470共享，但是本技术不限于这种构成。垂直信号线309-1和309-2可以被配线，后级电路370可以连接到垂直信号线309-1，并且后级电路470可以连接到垂直信号线309-2。在这种情况下，需要将后级中的负载MOS晶体管251的数量和ADC 261的数量连同垂直信号线的数量一起加倍。相反，在非相加模式中，可以同时读出共享后级电路370的两个像素中的一个和共享后级电路470的两个像素中的一个，因此可以提高读出速度。此外，在相加模式中，仅使用垂直信号线309-1和309-2中的一个，并且与另一个相对应的负载MOS晶体管251被控制为断开状态。
注意，第二实施方案的第一至第三变形例也可以适用于第三实施方案。
如上所述，根据本技术的第三实施方案，由于短路晶体管480使后级节点360和后级节点460短路，所以像素块300可以将四个像素的各个像素信号相加。因此，与不进行相加的情况相比，可以提高灵敏度和读出速度，并且可以降低功耗。
<4.第四实施方案>
在上述的第一实施方案中，电流源晶体管(316或326)针对每个像素配置，但是利用这种构成，存在像素小型化变得困难的可能性。第四实施方案的固态成像元件200与第一实施方案的不同之处在于，电流源晶体管由多个像素共享。
图36是示出本技术第四实施方案中的像素块300的构成例的电路图。第四实施方案的像素块300与第二实施方案的不同之处在于，还包括前级选择晶体管317和327，并且未设置电流源晶体管316。
前级选择晶体管317根据来自垂直扫描电路211的前级选择信号sel1将由前级放大晶体管315放大的电压输出到前级节点338。前级选择晶体管327根据来自垂直扫描电路211的前级选择信号sel2将由前级放大晶体管325放大的电压输出到前级节点338。此外，电流源晶体管326连接到前级节点338。
此外，电容元件331、332、336和337的各自的一端共同连接到前级节点339，并且各自的另一端连接到选择电路350和355。前级节点339连接到前级节点338。
此外，固态成像元件200内的电路和元件分散地配置在上侧像素芯片201和下侧像素芯片202中。例如，前级电路310和320配置在上侧像素芯片201中，其后级的电路构成在电路芯片202中。然后，前级节点338和前级节点339通过Cu-Cu连接等连接。
在针对每个像素配置电流源晶体管的第二实施方案中，在使用层叠结构的情况下，如图28所示，需要针对每个像素执行Cu-Cu连接。特别地，在具有MIM结构等的电容元件331配置在电路芯片202中的情况下，芯片的厚度增加，使连接上芯片和下芯片的表面平坦化变得困难，并且Cu-Cu连接的间距受到限制。例如，尽管移动用途的图像传感器的微细像素的尺寸为微米(μm)以上，但是Cu-Cu连接的间距为数微米(μm)。因此，在针对每个像素配置电流源晶体管的构成中，小型化是困难的。
另一方面，在其中电流源晶体管326由两个像素共享的图36的构成中，可以减少Cu-Cu连接的数量。因此，有利于像素小型化。此外，可以减少在全局快门操作时的电流。此外，电流源晶体管326通常具有级联的构成，以便抑制由于晶体管的沟道长度调制效应引起的电流波动。通过共享具有相对较大尺寸的电流源晶体管326，可以减小晶体管的面积。
注意，尽管电流源晶体管326由两个像素共享，但是共享电流源晶体管的像素的数量不限于两个，并且可以是三个以上。
图37是示出本技术第四实施方案中的全局快门操作的示例的时序图。垂直扫描电路211在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1的期间内向所有行供给高电平的FD复位信号rst1和rst2以及高电平的传输信号trg1和trg2。因此，所有像素都被PD复位，并且在所有行中同时开始曝光。
在从紧接曝光结束之前的时机T2到时机T5的期间内，垂直扫描电路211将所有行的前级选择信号sel1设定为高电平。在该期间内的时机T3，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φr1设定为高电平的同时在脉冲期间内供给高电平的FD复位信号rst1。因此，像素块300内的第一像素被FD复位，并且复位电平被采样和保持。
在时机T4，垂直扫描电路211将选择信号Φr1返回到低电平。此外，在从时机T5到时机T8的期间内，垂直扫描电路211将所有行的前级选择信号sel1设定为低电平，并且将前级选择信号sel2设定为高电平。在该期间内的时机T6，垂直扫描电路211在针对所有行将后级复位信号rstb和选择信号Φr2设定为高电平的同时在脉冲期间内供给高电平的FD复位信号rst2。因此，像素块300内的第二像素被FD复位，并且复位电平被采样和保持。
然后，垂直扫描电路211在时机T7将所有行的选择信号Φr2返回到低电平，并且在时机T8将前级选择信号sel2设定为低电平并且将前级选信号sel1设定为高电平。
这里，图中的sel1_[n]和sel2_[n]表示到第n行的像素的信号。
如图所示，垂直扫描电路211在紧接曝光结束之前顺次关闭前级选择晶体管317和327。然后，在前级选择晶体管317处于闭合状态的情况下，FD复位晶体管313执行FD复位，并且在前级选通晶体管327处于闭合状态的情况下，FD复位晶体管323执行FD复位。
图38是示出本技术第四实施方案中的紧接曝光结束之后的控制的示例的时序图。在曝光结束的时机T9，垂直扫描电路211在针对所有行的脉冲期间内供给高电平的传输信号trg1和trg2。
然后，在从时机T10到时机T11的期间内，垂直扫描电路211针对所有行将选择信号Φs1设定为高电平。因此，像素块300内的第一像素的信号电平被采样和保持。
在时机T12，垂直扫描电路211将所有行的前级选择信号sel1设定为低电平，并且将前级选择电路信号sel2设定为高电平。
然后，在从时机T13到时机T14的期间内，垂直扫描电路211针对所有行将选择信号Φs2设定为高电平。因此，像素块300内的第二像素的信号电平被采样和保持。
垂直扫描电路211在时机T15将所有行的前级选择信号sel2返回到低电平。
如图所示，垂直扫描电路211在曝光结束时顺次关闭前级选择晶体管317和327。然后，垂直扫描电路211在曝光结束时使传输晶体管312和322传输电荷，然后顺次关闭前级选择晶体管317和327。
注意，第一实施方案的第一和第二变形例、第二实施方案的第一和第三变形例以及第三实施方案可以适用于第四实施方案。
如上所述，根据本技术的第四实施方案，由于电流源晶体管326由两个像素共享，因此可以减少芯片之间的Cu-Cu连接的数量。因此，有利于像素小型化。
<5.移动体的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以被实现为安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人飞行器、船舶、机器人等各种类型的移动体上的装置。
图39是示出作为根据本公开的技术可适用的移动体控制系统的示例的车辆控制系统的示意性构成例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图39所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型算出机12051、声音/图像输出单元12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以输入到主体系统控制单元12020。主体系统控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测安装车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031拍摄车辆外部的图像并接收所拍摄的图像。基于接收到的图像，车外信息检测单元12030可以执行诸如人、汽车、障碍物、标志、道路上的文字等物体检测处理或距离检测处理。例如，车外信息检测单元12030对接收到的图像实施图像处理，并且基于图像处理的结果执行物体检测处理或距离检测处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像或可以输出电气信号作为测距信息。此外，由成像部12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测车内的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括拍摄驾驶员的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以算出驾驶员的疲劳度或集中度，或者可以判断驾驶员是否打瞌睡。
例如，微型算出机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来算出驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型算出机12051可以执行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助系统(ADAS)的功能。
此外，微型算出机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型算出机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体系统控制单元12020。例如，微型算出机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
声音/图像输出单元12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图39的示例中，作为输出装置，音频扬声器12061、显示单元12062和仪表板12063被示出。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图40是示出成像部12031的安装位置的示例的图。
在图40中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105被配置在例如车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上侧等位置。设置在车头中的成像部12101和设置在车内的挡风玻璃上侧的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。设置在车内的挡风玻璃上侧的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
顺便提及，图40示出了成像部12101至12104的成像范围的示例。成像范围12111表示设置在车头中的成像部12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像部12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像部12104的成像范围。例如，由成像部12101至12104拍摄的图像数据被彼此叠加，可以获得车辆12100的从上方看到的鸟瞰图像。
成像部12101至12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101至12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是具有相位差检测用的像素的成像元件。
例如，微型算出机12051可以基于从成像部12101至12104获得的距离信息确定距各成像范围12111至12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而可以提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型算出机12051可以设定在前方车辆的跟前预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。因此可以执行车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，微型算出机12051可以基于从成像部12101至12104获得的距离信息通过将立体物分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物，提取关于立体物的立体物数据，并利用提取的数据自动避开障碍物。例如，微型算出机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以视觉识别的障碍物。然后，微型算出机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，微型算出机12051可以通过经由音频扬声器12061和显示单元12062向驾驶者输出警告或者经由驱动系统控制单元12010进行强制减速或回避转向，从而能够进行碰撞避免的驾驶辅助。
成像部12101至12104中的至少一个可以是用于检测红外线的红外相机。例如，微型算出机12051可以通过判断行人是否存在于成像部12101至12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像部12101至12104的拍摄图像中的特征点的过程以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型算出机12051判断行人存在于成像部12101至12104的拍摄图像中并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使其显示叠加的四边形轮廓线以强调所识别的行人。此外，声音/图像输出单元12052可以控制显示单元12062，使其在期望的位置显示指示行人的图标等。
上面已经说明了根据本公开的技术可以适用的车辆控制系统的示例。根据本公开的技术可以适用于上述构成之中的成像部12031。具体地，例如，图1中的成像装置100可以适用于成像部12031。通过将根据本公开的技术适用于成像部12031，可以使噪声不明显，并且可以获得更容易观看的拍摄图像，从而可以减少驾驶员的疲劳。
注意，上述实施方案示出了用于实施本技术的示例，并且实施方案中的事项和权利要求中指定发明的事项具有对应关系。类似地，权利要求中指定发明的事项和本技术的实施方案中具有相同名称的事项具有对应关系。然而，本技术不限于实施方案，并且可以在不偏离其要旨的情况下通过对实施方案进行各种变形来实施。
注意，本说明书中记载的效果只是例示而不是限制性的，并且可以提供其他的效果。
注意，本技术还可以具有以下构成。
(1)一种固态成像元件，包括：
第一像素，其中第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径；和
第二像素，其中第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径。
(2)根据(1)中所述的固态成像元件，其中
第二像素与第一像素相邻。
(3)根据(1)中所述的固态成像元件，其中
包括第一像素和第二像素的像素阵列单元内的像素以拜耳阵列配置。
(4)根据(3)中所述的固态成像元件，其中
所述像素阵列单元包括
四个的第一像素以2行×2列在其中配置的第一区域，和
与第一区域相邻并且四个的第二像素以2行×2列在其中配置的第二区域。
(5)根据(3)中所述的固态成像元件，其中
所述像素阵列单元包括
第一像素和三个的第二像素以2行×2列在其中配置的第一区域，和
与第一区域相邻并且第二像素和三个的第一像素以2行×2列在其中配置的第二区域。
(6)根据(1)中所述的固态成像元件，其中
包括第一像素和第二像素的像素阵列单元内的像素以四拜耳阵列配置，和
所述像素阵列单元包括
第一像素和与第一像素同色的三个的第二像素以2行×2列在其中配置的第一区域，和
与第一区域相邻并且第二像素和与第二像素同色的三个的第一像素以2行×2列在其中配置的第二区域。
(7)根据(1)～(6)中任一项所述的固态成像元件，其中
所述节点是后级节点，和
配置有第一像素和第二像素的像素块包括
第一前级电路，其顺次生成第一复位电平和第一信号电平，并且保持在第一和第二电容元件中，
第二前级电路，其顺次生成第二复位电平和第二信号电平，并且保持在第三和第四电容元件中，
第一、第二、第三和第四电容元件，
选择单元，所述选择单元包括设置有第一和第二选择晶体管的第一选择电路以及设置有第三和第四前级选择晶体管的第二选择电路，和
后级电路，其经由所述后级节点顺次读出第一和第二复位电平以及第一和第二信号电平中的每一个。
(8)根据(7)中所述的固态成像元件，其中
第一前级电路包括
第一光电转换元件，
将电荷从第一光电转换元件传输到第一浮动扩散层的第一前级传输晶体管，
初始化第一浮动扩散层的第一复位晶体管，和
放大第一浮动扩散层的电压的第一前级放大晶体管，和
第二前级电路包括
第二光电转换元件，
将电荷从第二光电转换元件传输到第二浮动扩散层的第二前级传输晶体管，
初始化第二浮动扩散层的第二复位晶体管，和
放大第二浮动扩散层的电压的第二前级放大晶体管。
(9)根据(8)中所述的固态成像元件，其中
第一前级电路还包括连接到第一前级节点的第一电流源晶体管，
第二前级电路还包括连接到第二前级节点的第二电流源晶体管，
第一前级放大晶体管放大第一浮动扩散层的电压并将放大的电压输出到第一前级节点，
第二前级放大晶体管放大第二浮动扩散层的电压并将放大的电压输出到第二前级节点，
第一和第二电容元件的各自的一端共同连接到第一前级节点，并且各自的另一端连接到第一选择电路，和
第三和第四电容元件的各自的一端共同连接到第二前级节点，并且各自的另一端连接到第二选择电路。
(10)根据(8)或(9)中所述的固态成像元件，其中
在预定的曝光开始时机，第一和第二前级传输晶体管将电荷传输到第一和第二浮动扩散层，并且第一和第二复位晶体管连同第一和第二浮动扩散层一起初始化第一和第二光电转换元件，和
在预定的曝光结束时机，第一和第二前级传输晶体管将电荷传输到第一和第二浮动扩散层。
(11)根据(8)～(10)中任一项所述的固态成像元件，其中
所述选择单元顺次执行控制以将第一和第二电容元件中的一个连接到所述后级节点、执行控制以将第一和第二电容元件中的另一个连接到所述后级节点、执行控制以将第三和第四电容元件中的一个连接到所述后级节点、以及执行控制以将第三和第四电容元件中的另一个连接到所述后级节点。
(12)根据(8)～(11)中任一项所述的固态成像元件，其中
在预定的相加模式中，所述选择单元顺次执行控制以将第一和第二电容元件中的一个以及第三和第四电容元件中的一个这二者连接到所述后级节点，并且执行控制以将第一和第二电容元件中的另一个以及第三和第四电容元件中的另一个这二者连接到所述后级节点。
(13)根据(8)中所述的固态成像元件，其中
第一前级电路还包括根据预定的第一选择信号将由第一前级放大晶体管放大的电压输出到预定的前级节点的第一前级选择晶体管，
第二前级电路还包括
根据预定的第二选择信号将由第二前级放大晶体管放大的电压输出到所述前级节点的第二前级选择晶体管，和
连接到所述前级节点的电流源晶体管，
第一和第二电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到第一选择电路，和
第三和第四电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到第二选择电路。
(14)根据(13)中所述的固态成像元件，其中
第一和第二前级选择晶体管在紧接预定的曝光结束时机之前和曝光结束时机之后顺次迁移到闭合状态，
在第一前级选择晶体管处于闭合状态下，第一复位晶体管初始化第一浮动扩散层，
在第二前级选择晶体管处于闭合状态下，第二复位晶体管初始化第二浮动扩散层，
第一和第二前级选择晶体管在紧接所述曝光结束时机之后顺次迁移到闭合状态，和
第一和第二前级传输晶体管在所述预定的曝光结束时机传输电荷。
(15)根据(1)中所述的固态成像元件，其中
所述节点包括第一和第二后级节点，和
配置有包括第一像素和第二像素的四个像素的像素块包括
打开和关闭第一后级节点和第二后级节点之间的路径的短路晶体管，
第一、第二、第三和第四电容元件，
第三、第四、第五和第六电容元件，和
选择单元，所述选择单元包括设置有第一和第二选择晶体管的第一选择电路、设置有第三和第四前级选择晶体管的第二选择电路、将第五和第六电容元件中的一个连接到第二后级节点的第三选择电路和将第七和第八电容元件中的一个连接到第二后级节点的第四选择电路。
(16)根据(15)中所述的固态成像元件，其中
在预定的非相加模式中，所述短路晶体管处于打开状态，和
在所述非相加模式中，所述选择单元以预定顺序执行控制以将第一和第二电容元件中的每一个顺次连接到第一后级节点、执行控制以将第三和第四电容元件中的每一个顺次连接到第一后级节点、执行控制以将第五和第六电容元件中的每一个顺次连接到第二后级节点、以及执行控制以将第七和第八电容元件中的每一个顺次连接到第二后级节点。
(17)根据(15)或(16)中所述的固态成像元件，其中
在预定的相加模式中，所述短路晶体管处于闭合状态，和
在所述相加模式中，所述选择单元顺次执行控制以在将第一和第二电容元件中的一个以及第三和第四电容元件中的一个连接到第一后级节点的同时将第五和第六电容元件中的一个以及第七和第八电容元件中的一个连接到第二后级节点，并且执行控制以在将第一和第二电容元件中的另一个以及第三和第四电容元件中的另一个连接到第一后级节点的同时将第五和第六电容元件中的另一个以及第七和第八电容元件中的另一个连接到第二后级节点。
(18)一种成像装置，包括：
第一像素，其中第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径；
第二像素，其中第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径；和
信号处理电路，其将所述复位电平和所述信号电平顺次转换为数字信号。
附图标记列表
100成像装置 110成像透镜
120记录单元 130成像控制单元
200固态成像元件 201上侧像素芯片
202下侧像素芯片 203电路芯片
211垂直扫描电路 212时序控制电路
213DAC 220像素阵列单元
221上侧像素阵列单元 222下侧像素阵列单元
250负载MOS电路块 251负载MOS晶体管
260列信号处理电路 261ADC
262数字信号处理单元 300像素块
301～304像素 305前级电路块
310,320,410,420前级电路
311,321,411,421,511～513光电转换元件
312,322,412,422,514～516传输晶体管
313,323,413,423FD复位晶体管
314,324,414,424FD
315,325,415,425前级放大晶体管
316,326,416,426电流源晶体管
317,327前级选择晶体管
331,332,336,337,431,432,436,437,531～533电容元件
340选择单元
350,355,450,455选择电路
351,352,356,357,451,452,456,457,551～553选择晶体管
361,366,461后级复位晶体管
370,380,470后级电路
371,381,471后级放大晶体管
372,382,472后级选择晶体管
480 短路晶体管
12031 成像部

Claims (18)

1.一种固态成像元件，包括：
第一像素，其中第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径；和
第二像素，其中第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径。
2.根据权利要求1所述的固态成像元件，其中
第二像素与第一像素相邻。
3.根据权利要求1所述的固态成像元件，其中
包括第一像素和第二像素的像素阵列单元内的像素以拜耳阵列配置。
4.根据权利要求3所述的固态成像元件，其中
所述像素阵列单元包括
四个的第一像素以2行×2列在其中配置的第一区域，和
与第一区域相邻并且四个的第二像素以2行×2列在其中配置的第二区域。
5.根据权利要求3所述的固态成像元件，其中
所述像素阵列单元包括
第一像素和三个的第二像素以2行×2列在其中配置的第一区域，和
与第一区域相邻并且第二像素和三个的第一像素以2行×2列在其中配置的第二区域。
6.根据权利要求1所述的固态成像元件，其中
包括第一像素和第二像素的像素阵列单元内的像素以四拜耳阵列配置，和
所述像素阵列单元包括
第一像素和与第一像素同色的三个的第二像素以2行×2列在其中配置的第一区域，和
与第一区域相邻并且第二像素和与第二像素同色的三个的第一像素以2行×2列在其中配置的第二区域。
7.根据权利要求1所述的固态成像元件，其中
所述节点是后级节点，和
配置有第一像素和第二像素的像素块包括
第一前级电路，其顺次生成第一复位电平和第一信号电平，并且保持在第一和第二电容元件中，
第二前级电路，其顺次生成第二复位电平和第二信号电平，并且保持在第三和第四电容元件中，
第一、第二、第三和第四电容元件，
选择单元，所述选择单元包括设置有第一和第二选择晶体管的第一选择电路以及设置有第三和第四前级选择晶体管的第二选择电路，和
后级电路，其经由所述后级节点顺次读出第一和第二复位电平以及第一和第二信号电平中的每一个。
8.根据权利要求7所述的固态成像元件，其中
第一前级电路包括
第一光电转换元件，
将电荷从第一光电转换元件传输到第一浮动扩散层的第一前级传输晶体管，
初始化第一浮动扩散层的第一复位晶体管，和
放大第一浮动扩散层的电压的第一前级放大晶体管，和
第二前级电路包括
第二光电转换元件，
将电荷从第二光电转换元件传输到第二浮动扩散层的第二前级传输晶体管，
初始化第二浮动扩散层的第二复位晶体管，和
放大第二浮动扩散层的电压的第二前级放大晶体管。
9.根据权利要求8所述的固态成像元件，其中
第一前级电路还包括连接到第一前级节点的第一电流源晶体管，
第二前级电路还包括连接到第二前级节点的第二电流源晶体管，
第一前级放大晶体管放大第一浮动扩散层的电压并将放大的电压输出到第一前级节点，
第二前级放大晶体管放大第二浮动扩散层的电压并将放大的电压输出到第二前级节点，
第一和第二电容元件的各自的一端共同连接到第一前级节点，并且各自的另一端连接到第一选择电路，和
第三和第四电容元件的各自的一端共同连接到第二前级节点，并且各自的另一端连接到第二选择电路。
10.根据权利要求8所述的固态成像元件，其中
在预定的曝光开始时机，第一和第二前级传输晶体管将电荷传输到第一和第二浮动扩散层，并且第一和第二复位晶体管连同第一和第二浮动扩散层一起初始化第一和第二光电转换元件，和
在预定的曝光结束时机，第一和第二前级传输晶体管将电荷传输到第一和第二浮动扩散层。
11.根据权利要求7所述的固态成像元件，其中
所述选择单元顺次执行控制以将第一和第二电容元件中的一个连接到所述后级节点、执行控制以将第一和第二电容元件中的另一个连接到所述后级节点、执行控制以将第三和第四电容元件中的一个连接到所述后级节点、以及执行控制以将第三和第四电容元件中的另一个连接到所述后级节点。
12.根据权利要求7所述的固态成像元件，其中
在预定的相加模式中，所述选择单元顺次执行控制以将第一和第二电容元件中的一个以及第三和第四电容元件中的一个这二者连接到所述后级节点，并且执行控制以将第一和第二电容元件中的另一个以及第三和第四电容元件中的另一个这二者连接到所述后级节点。
13.根据权利要求8所述的固态成像元件，其中
第一前级电路还包括根据预定的第一选择信号将由第一前级放大晶体管放大的电压输出到预定的前级节点的第一前级选择晶体管，
第二前级电路还包括
根据预定的第二选择信号将由第二前级放大晶体管放大的电压输出到所述前级节点的第二前级选择晶体管，和
连接到所述前级节点的电流源晶体管，
第一和第二电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到第一选择电路，和
第三和第四电容元件的各自的一端共同连接到所述前级节点，并且各自的另一端连接到第二选择电路。
14.根据权利要求13所述的固态成像元件，其中
第一和第二前级选择晶体管在紧接预定的曝光结束时机之前和曝光结束时机之后顺次迁移到闭合状态，
在第一前级选择晶体管处于闭合状态下，第一复位晶体管初始化第一浮动扩散层，
在第二前级选择晶体管处于闭合状态下，第二复位晶体管初始化第二浮动扩散层，
第一和第二前级选择晶体管在紧接所述曝光结束时机之后顺次迁移到闭合状态，和
第一和第二前级传输晶体管在所述预定的曝光结束时机传输电荷。
15.根据权利要求1所述的固态成像元件，其中所述节点包括第一和第二后级节点，和
配置有包括第一像素和第二像素的四个像素的像素块包括
打开和关闭第一后级节点和第二后级节点之间的路径的短路晶体管，
第一、第二、第三和第四电容元件，
第三、第四、第五和第六电容元件，和
选择单元，所述选择单元包括设置有第一和第二选择晶体管的第一选择电路、设置有第三和第四前级选择晶体管的第二选择电路、将第五和第六电容元件中的一个连接到第二后级节点的第三选择电路和将第七和第八电容元件中的一个连接到第二后级节点的第四选择电路。
16.根据权利要求15所述的固态成像元件，其中
在预定的非相加模式中，所述短路晶体管处于打开状态，和
在所述非相加模式中，所述选择单元以预定顺序执行控制以将第一和第二电容元件中的每一个顺次连接到第一后级节点、执行控制以将第三和第四电容元件中的每一个顺次连接到第一后级节点、执行控制以将第五和第六电容元件中的每一个顺次连接到第二后级节点、以及执行控制以将第七和第八电容元件中的每一个顺次连接到第二后级节点。
17.根据权利要求15所述的固态成像元件，其中
在预定的相加模式中，所述短路晶体管处于闭合状态，和
在所述相加模式中，所述选择单元顺次执行控制以在将第一和第二电容元件中的一个以及第三和第四电容元件中的一个连接到第一后级节点的同时将第五和第六电容元件中的一个以及第七和第八电容元件中的一个连接到第二后级节点，并且执行控制以在将第一和第二电容元件中的另一个以及第三和第四电容元件中的另一个连接到第一后级节点的同时将第五和第六电容元件中的另一个以及第七和第八电容元件中的另一个连接到第二后级节点。
18.一种成像装置，包括：
第一像素，其中第一选择晶体管配置在特定的相对位置，并且第二选择晶体管配置在与该特定的相对位置不同的相对位置，第一选择晶体管打开和关闭用于保持预定的复位电平的第一电容元件与预定的节点之间的路径，第二选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第二电容元件与该节点之间的路径；
第二像素，其中第三选择晶体管配置在特定的相对位置，并且第四选择晶体管配置在与该特定的相对位置不同的相对位置，第三选择晶体管打开和关闭用于保持预定的复位电平的第三电容元件与预定的节点之间的路径，第四选择晶体管打开和关闭用于保持与曝光量相对应的信号电平的第四电容元件与该节点之间的路径；和
信号处理电路，其将所述复位电平和所述信号电平顺次转换为数字信号。
CN202280010390.3A 2021-02-25 2022-01-13 固态成像元件和成像装置 Pending CN116724565A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021028062 2021-02-25
JP2021-028062 2021-02-25
PCT/JP2022/000861 WO2022181099A1 (ja) 2021-02-25 2022-01-13 固体撮像素子、および、撮像装置

Publications (1)

Publication Number Publication Date
CN116724565A true CN116724565A (zh) 2023-09-08

Family

ID=83048815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280010390.3A Pending CN116724565A (zh) 2021-02-25 2022-01-13 固态成像元件和成像装置

Country Status (7)

Country Link
US (1) US20240073553A1 (zh)
EP (1) EP4300944A1 (zh)
JP (1) JPWO2022181099A1 (zh)
KR (1) KR20230147604A (zh)
CN (1) CN116724565A (zh)
TW (1) TW202301656A (zh)
WO (1) WO2022181099A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063024A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4921581B2 (ja) * 2010-10-22 2012-04-25 キヤノン株式会社 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム
JP2019057873A (ja) * 2017-09-22 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
JP7176917B2 (ja) * 2018-10-02 2022-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置

Also Published As

Publication number Publication date
US20240073553A1 (en) 2024-02-29
WO2022181099A1 (ja) 2022-09-01
EP4300944A1 (en) 2024-01-03
JPWO2022181099A1 (zh) 2022-09-01
KR20230147604A (ko) 2023-10-23
TW202301656A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
KR102598891B1 (ko) 고체 촬상 장치
JP2019057873A (ja) 固体撮像素子及び電子機器
US20230188867A1 (en) Solid-state imaging element
WO2021215093A1 (ja) 固体撮像素子、および、撮像装置
US11750951B2 (en) Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element with improved reading speed of pixel signals
CN116724565A (zh) 固态成像元件和成像装置
US20240171884A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
WO2021261070A1 (ja) 固体撮像装置及び撮像装置
US20240187752A1 (en) Solid-state imaging element
WO2024116605A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024042849A1 (ja) 固体撮像素子、および、固体撮像素子の制御方法
WO2023157489A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062940A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023162471A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023007772A1 (ja) 固体撮像素子
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法
CN117941372A (zh) 摄像装置和电子设备
CN116195268A (zh) 固态摄像装置
KR20230131833A (ko) 촬상 장치 및 전자기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination