CN116700598A - 快闪存储器控制器及方法 - Google Patents

快闪存储器控制器及方法 Download PDF

Info

Publication number
CN116700598A
CN116700598A CN202211281238.7A CN202211281238A CN116700598A CN 116700598 A CN116700598 A CN 116700598A CN 202211281238 A CN202211281238 A CN 202211281238A CN 116700598 A CN116700598 A CN 116700598A
Authority
CN
China
Prior art keywords
flash memory
data
memory device
command
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211281238.7A
Other languages
English (en)
Inventor
吕祖汉
颜孝昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN116700598A publication Critical patent/CN116700598A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种用于储存装置中并通过特定通信接口耦接于储存装置的快闪存储器装置的快闪存储器控制器及方法。该快闪存储器控制器的方法包括：提供耦接到快闪存储器装置的输入/输出电路；向快闪存储器装置发送一数据切换设定特征信号以启用、关闭或设置该快闪存储器装置的数据切换操作；快闪存储器装置的数据切换操作是用于使快闪存储器装置控制快闪存储器装置的数据暂存器选择第一数据单元和第二数据单元并将其传送到快闪存储器装置的输入/输出控制电路，以使输入/输出控制电路因应于快闪存储器控制器发送的特定读取命令或数据切换命令，通过特定通信接口将第一数据单元和第二数据单元依序地传输至快闪存储器控制器。

Description

快闪存储器控制器及方法
技术领域
本发明有关于一种快闪存储器数据通信机制，特别有关于一种能够提供多个平面操作的快闪存储器装置、快闪存储器控制器和方法。
背景技术
一般而言，基于传统快闪存储器装置的电路设计，外部耦接到快闪存储器装置的一传统快闪存储器控制器，需要发出并发送多个读取命令，以分别读取出该传统的快闪存储器装置的多个不同平面的平面数据，这样的命令序列比较复杂，且也需要等待较长的时间。
发明内容
因此，本发明的目的之一在于提供一种快闪存储器装置、快闪存储器控制器及相应的方法，以解决上述的问题。
根据本发明的实施例，其揭示了一种快闪存储器装置，该快闪存储器装置被使用于一储存装置中并通过一特定通信接口来耦接到该储存装置的一快闪存储器控制器，其包括有一输入/输出(I/O)控制电路、一命令暂存器、一储存单元阵列、一数据暂存器以及一控制电路。该储存单元阵列具有一第一平面和一第二平面，并且至少储存有对应于该第一平面的一第一数据单元和对应于不同于该第一平面的该第二平面的一第二数据单元。当该命令暂存器接收并储存有一读取命令或一数据切换命令时，该数据暂存器会缓冲从该储存单元阵列所传送的该第一数据单元和该第二数据单元。该控制电路执行一数据切换操作以控制该数据暂存器选择该第一数据单元和第二数据单元该并将该第一数据单元和该第二数据单元传送到该I/O控制电路，以令该I/O控制电路因应于该读取命令或该数据切换命令通过特定通信接口依序地传输该第一数据单元和该第二数据单元。该第一数据单元的传输是被该第二数据单元的传输所跟随。
根据本发明的实施例，揭示了一种将一快闪存储器装置用于一储存装置中并通过一特定通信接口耦接到一储存装置的一快闪存储器控制器的方法。该方法包含有：使用一储存单元阵列，以至少储存有对应于一第一平面的一第一数据单元和对应于不同于该第一平面的一第二平面的一第二数据单元；当从该快闪存储器控制器通过该I/O控制电路所发送的一读取命令或一数据切换命令被该命令暂存器接收和储存时，使用该数据暂存器来缓冲从该储存单元阵列所发送的该第一数据单元和该第二数据单元；以及，进行一数据切换操作，以控制该数据暂存器选择该第一数据单元和该第二数据单元，并将该第一数据单元和该第二数据单元传送给该I/O控制电路，以令该I/O控制电路因应于该读取命令或该数据切换命令通过特定通信接口依序将该第一数据单元和该第二数据单元传送到该I/O控制电路；该第一数据单元的传输之后是该第二数据单元的传输。
根据本发明的实施例，揭示了一种快闪存储器控制器，其用于一储存装置中并且通过一特定通信接口耦接到一储存装置的一快闪存储器装置。该快闪存储器控制器包括有一输入/输出(I/O)电路和一处理器。该I/O电路通过该特定通信接口与该快闪存储器装置进行耦接，并用于在该快闪存储器装置和该处理器之间发送命令和数据。该处理器耦接于该I/O电路，并用以通过该I/O电路及该特定通信接口将一特定读取命令或一数据切换命令发送至该快闪存储器装置，以使该快闪存储器装置执行一数据切换操作以控制该快闪存储器装置的数据暂存器选择并将一第一数据单元和一第二数据单元传输到该快闪存储器装置的一I/O控制电路，以使该I/O控制电路因应于该特定读取命令或该数据切换命令通过特定通信接口依序地传输该第一数据单元和该第二数据单元至该快闪存储器控制器。该第一数据单元的传输之后接着是该第二数据单元的传输，并且该第一数据单元和该第二数据单元分别与该快闪存储器装置的不同平面有相关联。
根据本发明的实施例，揭示了一种将一快闪存储器控制器用于一储存装置中并通过一特定通信接口耦接到该储存装置的一快闪存储器装置的方法。该方法包含有：提供一输入/输出(I/O)电路，通过该特定通信接口耦接于该快闪存储器装置，并用于在该快闪存储器装置与一处理器之间传送命令及数据；以及，控制该处理器通过该I/O电路和该特定通信接口向该快闪存储器装置发送一特定读取命令或一数据切换命令，以使该快闪存储器装置执行一数据切换操作以控制该快闪存储器装置的数据暂存器选择并传输一第一数据单元和一第二数据单元至该快闪存储器装置的一I/O控制电路，以使该I/O控制电路因应于该特定读取命令或该数据切换命令通过该特定通信接口依序地传输该第一数据单元和该第二数据单元到该快闪存储器控制器。该第一数据单元的传输之后接着是该第二数据单元的传输，并且该第一数据单元和该第二数据单元分别与该快闪存储器装置的不同平面有相关联。
根据本发明的实施例，揭示了一种用于一储存装置中并且通过一特定通信接口耦接到该储存装置的一快闪存储器装置之一快闪存储器控制器。该快闪存储器控制器包括有一输入/输出(I/O)电路和一处理器。该I/O电路通过该特定通信接口耦接于该快闪存储器装置，并用于在该快闪存储器装置与该处理器之间发送命令和数据。该处理器耦接于该I/O电路，并用以控制该I/O电路传送一数据切换设定特征信号至该快闪存储器装置，以开启、关闭或设置该快闪存储器的一数据切换操作。该快闪存储器装置的该数据切换操作用来使该快闪存储器装置控制该快闪存储器装置的一数据暂存器选择一第一数据单元和一第二数据单元并将其传送到该快闪存储器装置的一I/O控制电路，使该I/O控制电路因应于该快闪存储器控制器所发送的一特定读取命令或一数据切换命令通过该特定通信接口依序将该第一数据单元和该第二数据单元传输到该快闪存储器控制器。该第一数据单元的传输之后接着是该第二数据单元的传输，并且该第一数据单元和该第二数据单元分别与该快闪存储器装置的不同平面有相关联。
根据本发明的实施例，揭示了一种将一快闪存储器控制器用于一储存装置中并通过一特定通信接口耦接到该储存装置的一快闪存储器装置之方法。该方法包含有：提供一输入/输出(I/O)电路，通过该特定通信接口耦接到该快闪存储器装置，用于在该快闪存储器装置和一处理器之间发送命令和数据；以及，控制该处理器控制该I/O电路向该快闪存储器装置发送一数据切换设定特征信号以启用、关闭或设置该快闪存储器装置的一数据切换操作。该快闪存储器装置的一数据切换操作用于使该快闪存储器装置控制该快闪存储器装置的一数据暂存器选择一第一数据单元和一第二数据单元并将其传送到该快闪存储器装置的一I/O控制电路以使该I/O控制电路因应于该快闪存储器控制器所发送的一特定读取命令或一数据切换命令通过该特定通信接口将该第一数据单元和该第二数据单元依序地传输至该快闪存储器控制器。该第一数据单元的传输之后接着是该第二数据单元的传输，并且该第一数据单元和该第二数据单元分别与该快闪存储器装置的不同平面有相关联。
根据本发明的实施例，揭示了一种用于一储存装置中并且通过该特定通信接口耦接到该储存装置的一快闪存储器控制器之快闪存储器装置。该快闪存储器装置包括有一I/O控制电路、一命令暂存器、一地址暂存器、一储存单元阵列、一数据暂存器、至少一地址解码器以及一地址控制电路。该I/O控制电路通过特定通信接口耦接于该快闪存储器控制器。该命令暂存器耦接于该I/O控制电路，并用于缓冲该快闪存储器控制器所发送出并通过该I/O控制电路所传输的命令资讯。该地址暂存器耦接于该I/O控制电路，并用于缓冲该快闪存储器控制器所发送并通过该I/O控制电路所传输的地址资讯。该储存单元阵列至少具有一第一平面和不同于该第一平面的一第二平面。该数据暂存器耦接于该储存单元阵列。该至少一地址解码器耦接于该储存单元阵列与该数据暂存器。该地址控制电路耦接于该地址暂存器及该至少一地址解码器，并用以对于该储存单元阵列的至少一个平面，控制该至少一地址解码器存取该地址暂存器所传送的该地址资讯所指示的至少一数据单元。该地址资讯为第一地址资讯，该第一地址资讯用于该第一平面并由单一个命令序列所携带。该地址控制电路用于根据该第一平面的该第一地址资讯自动地产生与该第二平面有关联的一第二地址资讯，接着因应于该命令暂存器中所缓存的该命令资讯，根据该第一地址资讯和该第二平面的多个数据单元来选择在该第一平面和该第二平面的多个数据单元，以对该第一平面和该第二平面的该多个数据单元进行一存取操作。
根据本发明的实施例，揭示了上述快闪存储器装置的方法。该方法包含有：使用该命令暂存器缓存该快闪存储器控制器所发送并通过该I/O控制电路所传输的一命令资讯；使用该地址暂存器缓存该快闪存储器控制器所发送并通过该I/O控制电路所传输的一地址资讯；使用该地址控制电路，对于该储存单元阵列的至少一平面，控制该至少一地址解码器存取由该地址暂存器所传送的该地址资讯所指示的至少一数据单元；其中，该地址资讯为一第一地址资讯，该第一地址资讯是用于该第一平面并由单一个命令序列所携带；使用该地址控制电路的步骤包含有：控制该地址控制电路，根据该第一平面的第一地址资讯，自动产生与该第二平面有关联的第二地址资讯，以及因应于该命令暂存器中缓存的该命令资讯，基于第一地址资讯和第二地址资讯在该第一平面和该第二平面选择多个数据单元，以对第一平面和第二平面的多个数据单元进行一存取操作。
根据本发明的实施例，揭示了一种快闪存储器控制器，该快闪存储器控制器用于一储存装置中并且通过一特定通信接口耦接到该储存装置的一快闪存储器装置。该快闪存储器控制器包括一输入/输出(I/O)电路和一处理器。该I/O电路通过该特定通信接口与该快闪存储器装置耦接，并用于在该快闪存储器装置和该处理器之间发送命令和数据。该处理器耦接于该I/O电路，并用以通过该I/O电路及该特定通信接口向该快闪存储器装置发送一存取命令或一特定指示命令，以使该快闪存储器装置根据该快闪存储器装置的一第一平面的一第一地址资讯执行一存取操作，以控制该快闪存储器装置产生与该快闪存储器装置的一第二平面有相关联的一第二地址资讯，以及接着因应于该存取命令或该特定指示命令，根据该第一地址资讯和该第二地址资讯来选择该第一平面和该第二平面上的多个数据单元，以对该第一平面和该第二平面上的该多个数据单元进行该存取操作。
根据本发明的实施例，揭示了一种将一快闪存储器控制器用于一储存装置中并通过一特定通信接口耦接到一储存装置之一快闪存储器装置的方法。该方法包含有：提供通过该特定通信接口耦接到该快闪存储器装置的一输入/输出(I/O)电路，以在该快闪存储器装置和一处理器之间发送命令和数据；以及，使用该处理器通过该I/O电路和该特定通信接口向该快闪存储器装置发送一存取命令或一特定指示命令，以使该快闪存储器装置执行一存取操作以控制该快闪存储器装置根据该快闪存储器装置的一第一平面的一第一地址资讯产生与该快闪存储器装置的一第二平面有相关联的一第二地址资讯，接着因应于该存取命令或该特定指示命令，根据该第一地址资讯和该第二地址资讯，选择该第一平面和该第二平面上的多个数据单元，以对该第一平面和该第二平面上的该多个数据单元进行该存取操作。
根据本发明的实施例，揭示了一种快闪存储器控制器，该快闪存储器控制器用于一储存装置中并且通过一特定通信接口耦接到该储存装置的一快闪存储器装置。该快闪存储器控制器包括一输入/输出(I/O)电路和一处理器。该I/O电路通过该特定通信接口与该快闪存储器装置耦接，并用于在该快闪存储器装置和该处理器之间发送命令和数据。该处理器耦接于该I/O电路，并用以控制该I/O电路发送一设定特征信号至该快闪存储器装置，以开启、关闭或设置该快闪存储器装置的一存取操作，以使该快闪存储器装置执行该存取操作，以控制该快闪存储器装置根据该快闪存储器装置的一第一平面的一第一地址资讯产生与该快闪存储器装置的一第二平面有相关联的一第二地址资讯，接着因应于一存取命令或一特定指示命令根据该第一地址资讯和该第二地址资讯来选择该第一平面和该第二平面上的多个数据单元，以对该第一平面和该第二平面上的该多个数据单元进行该存取操作。
根据本发明的实施例，揭示了一种将一快闪存储器控制器用于一储存装置中并通过一特定通信接口耦接到一储存装置之一快闪存储器装置的方法。该方法包含有：提供一输入/输出(I/O)电路，通过该特定通信接口耦接到该快闪存储器装置，并用于在该快闪存储器装置和一处理器之间发送命令和数据；以及，使用该处理器控制该I/O电路向该快闪存储器装置发送一设定特征信号以启用、关闭或设置该快闪存储器装置的一存取操作，以使该快闪存储器装置执行该存取操作，以控制该快闪存储器装置根据该快闪存储器装置的一第一平面的一第一地址资讯产生与该快闪存储器装置的一第二平面有相关联的一第二地址资讯，接着因应于一存取命令或一特定指示命令并基于该第一地址资讯和该第二地址资讯来来选取该第一平面和该第二平面上的多个数据单元，以对该第一平面和该第二平面上的该多个数据单元进行该存取操作。
根据本发明的实施例，由于可以基于快闪存储器的机制将多个不同平面的数据单元序列从快闪存储器装置依序传输到快闪存储器控制器，因此可以显著降低命令序列的电路设计的复杂度，同时也可以减少命令传输的等待时间。
附图说明
图1为本发明一实施例的一储存装置的方块示意图。
图2为根据本发明一实施例的快闪存储器控制器依序地向快闪存储器装置发出和发送命令以控制储存单元阵列将数据单元输出到数据暂存器中的的示例示意图。
图3为根据本发明一实施例快闪存储器控制器发送一数据切换设定特征信号到快闪存储器装置以设置/设定快闪存储器装置的数据切换运作/操作的一或多个参数的示例时序图。
图4为根据本发明一实施例快闪存储器控制器和快闪存储器装置之间的数据切换操作的通信示例时序图。
图5为根据本发明一实施例快闪存储器控制器向快闪存储器装置发送一数据切换命令例如0xAA(但不限于)以启用一数据切换操作的操作时序图。
图6为根据本发明另一实施例快闪存储器控制器向快闪存储器装置发送一数据切换命令0xAA以启用数据切换操作的操作时序图。
图7为根据本发明一实施例快闪存储器控制器向快闪存储器装置发送一数据切换命令0xAA以启用数据切换操作而不发送一读取命令0x05的操作时序图。
图8为根据本发明另一实施例快闪存储器控制器向快闪存储器装置发送数据切换命令0xAA以启用数据切换操作而不发送命令0xE0的操作时序图。
图9为根据本发明一实施例快闪存储器控制器仅发送数据切换命令0xAA至快闪存储器装置以启用数据切换操作的操作时序图。
图10为本发明另一实施例一储存装置的方块示意图。
图11为根据本发明一实施例快闪存储器控制器所发送的用于一复制回存读取操作的一命令序列的四个不同示例的示意图。
图12为根据本发明一实施例快闪存储器控制器所发送的用于该复制回存读取操作的一命令序列的两个不同示例的示意图。
图13为根据本发明一实施例的由快闪存储器控制器所发送的用于复制回存读取操作的一命令序列的示例的示意图。
图14为根据本发明一实施例快闪存储器控制器所发送的用于一擦除操作的命令序列的四个不同示例的示意图。
图15为根据本发明一实施例快闪存储器控制器所发送的用于擦除操作的命令序列的两个示例的示意图。
图16为根据本发明一实施例由快闪存储器控制器所发送的用于擦除操作的命令序列的一示例的示意图。
图17为根据本发明一实施例快闪存储器控制器所发送的用于SLC模式的一写入操作的命令序列的三个不同示例的示意图。
图18为根据本发明另一实施例由快闪存储器控制器所发送的用于SLC模式的一写入操作的命令序列的一示例的示意图。
图19为根据本发明另一实施例由快闪存储器控制器所发送的用于SLC模式的一写入操作的命令序列的一示例的示意图。
图20为根据本发明一实施例快闪存储器控制器所发送的用于TLC模式的一写入操作的命令序列的两个不同示例的示意图。
图21为根据本发明另一实施例由快闪存储器控制器所发送的用于TLC模式的一写入操作的命令序列的一示例的示意图。
图22为根据本发明另一实施例快闪存储器控制器所发送的用于TLC模式的一写入操作的命令序列的两个示例的示意图。
图23为根据本发明另一实施例由快闪存储器控制器所发送的用于TLC模式的一写入操作的命令序列的一示例的示意图。
图24为根据本发明另一实施例由快闪存储器控制器所发送的用于TLC模式的写入操作的命令序列的一示例的示意图。
图25为根据本发明另一实施例快闪存储器控制器所发送的用于TLC模式的写入操作的命令序列的两个示例的示意图。
图26为本发明其他实施例快闪存储器控制器所发送的用于TLC模式的写入操作的命令序列的一示例的示意图。
图27为本发明其他实施例快闪存储器控制器所发送的用于TLC模式的写入操作的命令序列的一示例的示意图。
图28为根据本发明一实施例的设定该复制回存读取操作的特征或参数的示例示意图。
图29为快闪存储器控制器使用其他控制资讯/信号来发送用于设定该复制回存读取动作的位元映射资讯的一示例示意图。
图30为根据本发明一实施例快闪存储器控制器通过发送特定指示命令0xAA来改变一不同平面的一区块/页的地址(或编号)的一示例的示意图。
图31为根据本发明一实施例快闪存储器控制器使用其他控制资讯/信号来发送用于设定擦除操作的一平面位元映射资讯的一示例的示意图。
图32为根据本发明一实施例快闪存储器控制器通过发送特定指示命令0xAA来改变一不同平面的一区块地址(或编号)的一示例的示意图。
图33为根据本发明一实施例因应于从快闪存储器控制器所发送出的一请求信号来改变用于擦除操作的一或多个不同平面的一或多个区块地址(或编号)的多个示例的示意图。
图34为根据本发明其他实施例因应于从快闪存储器控制器发送的请求信号来改变用于擦除操作的一或多个不同平面的一或多个区块地址(或编号)的示例示意图。
图35为根据本发明其他实施例因应于从快闪存储器控制器发送的请求信号来改变用于擦除操作的一或多个不同平面的一或多个区块地址(或编号)的示例示意图。
【符号说明】
100,1000:储存装置
105:快闪存储器控制器
110:快闪存储器装置
1051:处理器
1052:I/O电路
1101:I/O控制电路
1102:逻辑控制电路
1103:控制电路
1104:计数器电路
1105:地址暂存器
1106:命令暂存器
1107:储存单元阵列
1108:列地址解码器
1109:行地址解码器
1110:数据暂存器
1112:地址控制电路
具体实施方式
本发明旨在于提供一种技术解决方案，对于用于快闪存储器装置和快闪存储器控制器之间的通信以及所有可能的存取/处理操作，其能够简化所发出的命令序列的数量以使用单一个命令序列来实现多个命令序列所能够达到的效果，其中该些存取/处理操作例如是一数据读取操作、一复制回存读取操作(copy back read operation)、一擦除操作和不同写入模式下的写入/编程操作，例如是SLC(Single-Level Cell)模式、MLC(Multi-Level Cell)模式、TLC(Triple-Level Cell)模式以及QLC(Quad-Level Cell)模式等等。一个简化的命令序列例如包括有一开始命令、一中间资讯和一结束命令，该结束命令例如是一确认命令(confirm command)，该确认命令是表示该快闪存储器装置可以开始执行或进行与该简化的命令序列有相关联的一相应操作。应注意的是，该简化的命令序列的功能实不同于一传统的命令序列的功能，这是因为简化的命令序列是用于存取(例如读取、写入/编程或擦除)多个平面的一或多个数据单元或所有平面的一或多个数据单元，而传统的命令序列仅存取一个平面的数据；此外，一或多个数据单元可以指的是一或多个区块/页/扇区单元或由一不同数据大小/数量所定义的一或多个其他的数据单元。
图1为依照本发明一实施例的储存装置100的方块示意图。储存装置100例如是一快闪存储器储存装置(但不限于)并且包括一存储器控制器例如是快闪存储器控制器105以及一记忆装置例如具有多个快闪存储器晶片/裸晶(die)的一快闪存储器装置110，每一个快闪存储器晶片/裸晶包括一个或多个不同的快闪存储器平面，例如有四个平面。然而，在储存装置100的不同产品实现中，平面的数量可以是不同的，并且这并非是本发明的限制。
快闪存储器控制器105至少包括有一处理器1051和一输入/输出(I/O)电路1052。该处理器1051耦接于该I/O电路1052，并用于控制该I/O电路1052通过一特定通信接口来发送存取命令(例如读取、写入或擦除命令)至该快闪存储器装置110，以控制和存取该快闪存储器装置110。该快闪存储器装置110包括有一I/O控制电路1101、一逻辑控制电路1102、一控制电路1103、一计数器电路1104、一地址暂存器1105、一命令暂存器1106、一储存单元阵列(memory cell array)1107、一列地址解码器1108、一行地址解码器1109及一数据暂存器1110。应注意的是，在不同的实施例中，从快闪存储器控制器105传输到快闪存储器装置110的一命令序列中所包括的地址数据/资讯可以仅由一区块地址资讯(block addressinformation)所形成，或可以由页地址资讯(page address information)和区块地址资讯的组合所形成，或可以由用于不同的处理操作的页地址资讯、区块地址资讯和平面地址资讯(plane address information)的组合所形成。此外，平面地址资讯是可选的。一个区块/页/平面的地址资讯例如是通过使用一序列号或一索引编号来表示，其索引编号可以在从零到一最大数量的范围内，其中区块/页/平面的地址的最大数量可以是不相同的。快闪存储器控制器105例如发送一写入命令、要写入的数据以及一地址资讯(包括一特定页地址、一特定区块地址和一特定平面地址)，而快闪存储器装置110在接收到该些通信信号之后可以相应地将数据写入到该特定页地址、该特定区块地址和该特定平面地址所对应的一页单元中。另外，擦除和读取操作也是类似的运作方式。
快闪存储器控制器105通过该特定通信接口耦接到快闪存储器装置110并且通过向快闪存储器装置110发送一个或多个命令来控制或存取该快闪存储器装置110。该特定通信接口例如包括有至少一信号埠/接脚以及逻辑控制接脚，信号埠/接脚例如数据接脚DQ0～DQ7或其他数据接脚(未显示于图1中)，逻辑控制接脚例如是命令闩锁致能(CommandLatch Enable)接脚CLE、地址闩锁致能(Address Latch Enable)接脚ALE、读取致能(ReadEnable)接脚RE和其他逻辑控制接脚。该些数据接脚耦接到I/O控制电路1101，而该些逻辑控制接脚耦接到逻辑控制电路1102。
储存单元阵列1107具有两个或多个平面，例如至少具有一第一平面和一第二平面，以分别储存对应于该第一平面的一第一区块数据或页数据以及对应于该第二平面的一第二区块数据或页数据，该第二个平面不同于该第一个平面。为了获得储存在储存单元阵列1107的储存页中的一个或多个平面的区块数据或页数据，快闪存储器控制器105的处理器1051向快闪存储器装置发送一数据读取命令或一数据切换命令110以控制储存单元阵列1107将区块数据或页数据从储存页输出到数据暂存器1110，并接着控制数据暂存器1110将区块数据或页数据输出到I/O控制电路1101，使得I/O控制电路1101可以通过该特定通信接口的接脚DQ0～DQ7将区块数据或页数据传送到快闪存储器控制器105。应注意的是，该数据读取命令或该数据切换命令的选择可以由快闪存储器控制器105和快闪存储器装置110预先进行确定或预先协商出。
图2为根据本发明一实施例快闪存储器控制器105依序地向快闪存储器装置110发出和发送命令以控制储存单元阵列1107将区块数据或页数据输出到快闪存储器装置110中的数据暂存器1110的示例示意图。如图2所示，在实施例中(但不限于)，快闪存储器装置110例如包括四个不同的平面PLN0、PLN1、PLN2和PLN3。数据暂存器1110可以分配相应的缓冲区(buffer)，例如分配四个缓冲区，以分别用于储存不同平面PLN0、PLN1、PLN2、PLN3的区块数据或页数据。当命令暂存器1106接收并储存相应的数据读取命令或相应的数据切换命令时，每一个分配的缓冲区可用于缓冲一特定平面的一相应区块数据或一页数据。需要注意的是，该些不同平面的区块数据或页数据的数据大小/数据量可以是相同的或不同的。
为了从快闪存储器装置110中读出一特定平面的区块数据或页数据，快闪存储器控制器105(或处理器1051会控制I/O电路1052)在如图2所示的第一子步骤中会通过特定通信接口及使用接脚DQ0～DQ7、ALE、以及CLE、RE和其他一或多个接脚，依序发出并发送四个命令序列至快闪存储器装置110，每一个命令序列包括一个读取模式命令(或一页读取命令)，例如00h(结尾“h”表示十六进位制)、该特定平面的区块数据或页数据的多个区块地址和多个页地址(例如平面PLN0、PLN1、PLN2和PLN3的地址Addr0、Addr1、Addr2或Addr3)以及例如一多平面命令(multi-plane command)32h(但不限于)的一程序化载入命令(programload command)或例如一读取第二循环命令(read second cycle command)30h(但不限于)的一确认命令。
例如，在图2的第一个子步骤中，快闪存储器控制器105依序发出并发送该读取模式命令00h、地址Addr0和多平面命令32h，发出并发送读取模式命令00h、地址Addr1和多平面命令32h，发出并发送读取模式命令00h、地址Addr2、多平面命令32h，接着发出并发送读取模式命令00h、地址Addr3及确认命令30h(但不限于)。举例来说，在本实施例中，当接收到该确认命令30h时，该快闪存储器装置110的控制电路1103就可以得知并确认该第一子步骤的操作已经完成。
在实际应用中，当快闪存储器控制器105发送该读取模式命令或该程序化载入命令的命令数据时，快闪存储器控制器105会控制接脚ALE的信号为低准位，及控制接脚CLE的信号为高准位，使得快闪存储器装置110可得知经由接脚DQ0～DQ7所接收的数据是命令数据，进而可将接收到的命令数据储存至图1的命令暂存器中。同样地，当快闪存储器控制器105发送一个或多个平面的地址数据时，快闪存储器控制器105会控制接脚ALE的信号为高准位，及控制接脚CLE的信号为低准位，使得快闪存储器装置110可以得知通过接脚DQ0～DQ7接收到的数据是地址数据，接着可以将接收到的地址数据储存到图1的地址暂存器中。为了说明书简洁起见，与接脚RE及/或其他接脚例如WE(图1中未显示出)有关的操作不再详述。
在图2的第二个子步骤中，快闪存储器装置110的控制电路1103会用于控制列地址解码器1108和行地址解码器1109以根据地址暂存器1105中缓存的所接收到的一或多个地址数据与命令暂存器1106中缓存的所接收到的一或多个命令，来控制储存单元阵列1107向数据暂存器1110输出相应的区块数据或页数据，使得不同平面PLN0、PLN1、PLN2和PLN3的相应的区块数据或页数据可以从储存单元阵列1107被传输至数据暂存器1110的缓冲区中并缓冲在该些缓冲区中。
在一实施例中，当该区块数据或页数据被缓存在数据暂存器1110中时，快闪存储器控制器105可以发出和发送一特定指示命令(例如一特定的数据读取命令或一数据切换命令)到快闪存储器装置110，接着在图2的第三子步骤中，控制电路1103可以从数据暂存器1110获取相应的区块数据或页数据，并将其移动到图1的I/O控制电路1101，使得在第四子步骤中的I/O控制电路1101可以执行一数据切换操作以控制该数据暂存器1110选择和传送不同的区块数据或页数据到I/O控制电路1101，以使I/O控制电路1101因应于该特定的数据读取命令或该数据切换命令，通过该特定通信接口依序将所选择的不同区块数据或页数据传送给快闪存储器控制器105，以从快闪存储器装置110回传或输出对应的区块数据或页数据到快闪存储器控制器105。例如，一个平面的一个区块数据或页数据的传输可以被一不同平面的另一个区块数据或页数据的传输所跟随。
在本实施例中，该数据切换命令可以从多个保留命令(reserved command)中所决定并选出，例如可以被设置为不同于一标准命令(或一厂商特定命令)的一命令，并且可以使用一保留命令来实现，例如是下表中的命令0Bh、12h、14h、18h、1Bh至1Ch、62h至64h、AAh、76h、82h至83h、86h和8Eh，其中结尾“h”所表示的是十六进位制，此外下表显示了可用于实现一数据切换命令的一保留命令的不同示例：
如图1所示，快闪存储器装置110提供一数据切换操作/功能，并且可以执行该数据切换操作以输出和传输储存在数据暂存器1110中的一个或多个所选定的平面的相应区块数据或页数据。实作上，在不同平面PLN0、PLN1、PLN2和PLN3的对应区块数据或页数据已经从储存单元阵列1107传输到数据暂存器1110并储存在数据暂存器1110中之后，快闪存储器装置110的控制电路1103可根据储存在控制电路1103中的位元映射资讯(bit mapinformation)INFO和遮罩值(mask value)VM，因应于快闪存储器控制器105的要求，控制该地址暂存器1105，令数据暂存器1110中储存的相应区块数据或页数据传送至I/O控制电路1101并接着被输出至快闪存储器控制器105。
位元映射资讯INFO和遮罩值VM可以由快闪存储器控制器105的处理器1051预先先决定出。该位元映射资讯INFO(或称为平面位元映射资讯)可以包括有多个位元，每一个位元对应于一个特定平面，并用于指示出当执行或进行该数据切换操作时是否要传输该特定平面的一区块数据或页数据。该多个位元的数量，亦即该串位元的个数，等于平面的数量相同。该遮罩值VM用于指示出每一个区块数据或页数据的位元/位元组的个数(亦即位元/位元组的最大个数)，并且该遮罩值VM在快闪存储器装置110的每一个产品/实现中可以是不相同的。位元映射资讯INFO和遮罩值VM可由快闪存储器控制器105的处理器1051在快闪存储器装置110接收到该特定数据读取命令或该数据切换命令之前当快闪存储器装置110被供电时所决定。
数据切换操作的一或多个参数也可以由快闪存储器控制器105的处理器1051所预先决定出。图3为根据本发明一实施例快闪存储器控制器105向快闪存储器装置110发送一数据切换设定特征信号(data toggle set-feature signal)以设定/设置快闪存储器装置110的数据切换操作的特征资讯或一或多个参数的示例时序图。如图3所示，当快闪存储器控制器105或快闪存储器装置110被供电(或被开启)时，快闪存储器控制器105的处理器1051可以控制该I/O电路1052发送一数据切换设定特征信号至快闪存储器装置110以启用或关闭快闪存储器装置110的数据切换操作或是设置该数据切换操作的一或多个参数。例如，该数据切换设定特征信号可以包括例如EFh(但不限于)的一设定特征信号(由CMD所指示的循环类型)和跟随在该设定特征信号EFh之后的一数据切换控制资讯。该数据切换控制资讯与快闪存储器装置110的多个不同平面的多个传输有相关联，并且其例如包括有一特征资讯FA(循环类型由ADDR指示)及/或一个或多个参数数据P1、P2、P3和P4(由DIN指示的循环类型)，并被传输至快闪存储器装置110。如果总共使用的参数数据少于4个，则一个参数数据可以使用一个或多个位元来实现，或是使用一个位元组或多个位元组来实现。所有参数数据的一总数据长度可以设置满足或匹配快闪存储器控制器/装置产品标准中所规定的要求，例如(但不限于)，总数据长度可以设置为4个位元组。参数数据的数量并非是本发明的限制。此外，对于设置该数据切换操作的特征或参数而言，特征资讯FA的内容会被决定为与该数据切换操作有相关联，因此当接收到这样的特征资讯FA时，快闪存储器装置就可以知道后续的参数数据是用来设置该数据切换操作。
在一实施例中，特征资讯FA可用于指定或定义所要设置的多个不同特征操作/功能，或是用来指定该数据切换操作所要读取的多个不同平面的区块数据或页数据的多个页地址(page address)。等效地，特征资讯FA包括多个切换参数，该多个切换参数分别对应于快闪存储器装置110的多个不同平面，例如，一第一平面的一第一切换参数可以是不同于一第二平面的一第二切换参数。此外，在其他实施例中，特征资讯FA可以携带每个裸晶/晶片的位元映射资讯INFO及/或遮罩值VM，该每个裸晶/晶片的位元映射资讯INFO及/或遮罩值VM是由处理器1051所决定或动态调整后再被传送给快闪存储器装置110。可以通过使用特征资讯FA来设置不同的遮罩值VM的数值。特征资讯FA的对应资讯和的描述示例如下表所示：
例如，上述保留的示例，例如00h、03h-0Fh、11h-1Fh、24h-2Fh或其他保留地址均可用于实现特征资讯FA。
该数据切换设定特征信号的参数数据P1是用于指示是否启用(enable)或关闭(disable)该数据切换操作。当参数数据P1被设置为一第一逻辑位元例如“1”时，将被快闪存储器装置110所执行的该数据切换操作可以被启用并被设置为一依序数据读取模式(sequential data read mode)，该依序数据读取模式将被用来因应于快闪存储器控制器105所发送的一数据读取命令(或一数据切换命令)中所请求的地址数据，根据多个不同平面的序列号，依序地将所有不同平面的区块数据或页数据从快闪存储器装置110传输到快闪存储器控制器105。而当参数数据P1被设置为例如“0”的一第二逻辑位元时，快闪存储器装置110的数据切换操作会被禁用。在这种情况下，数据切换操作的执行会被停止，并且快闪存储器控制器105每一次想要接收一个平面的区块数据或页数据时均需要向快闪存储器装置110发送一数据读取命令。
该数据切换设定特征信号的参数数据P2用于指示该数据切换操作是否进入一增强模式(enhance mode)。当参数数据P2被设置为第一逻辑位元“1”时，将由快闪存储器装置110所执行的数据切换操作会被设置为增强模式(亦即一部分选择模式)，其被安排用来根据位元映射资讯INFO，从快闪存储器装置传送一部分的该多个不同平面中的一部分的区块数据或页数据至快闪存储器控制器105。也就是说，当参数数据P1指示“1”并且参数数据P2也指示“1”时，快闪存储器装置110的控制电路1103被安排用来基于位元映射资讯INFO的资讯，选择和传输一个或多个平面的特定区块地址或页地址所对应的区块数据或页数据。也就是说，例如，该数据切换操作可以不选择和不传输某一平面的特定区块/页的地址所对应的一区块数据或页数据，并且不被选择的某一平面的序号或编号可以位于两个不同平面的序号或编号之间，其中该两个不同平面是将会被该数据切换操作所选择处理并服务、从快闪存储器装置110传输其数据到快闪存储器控制器105。另外，当从快闪存储器控制器所发送的参数数据P1指示“1”并且参数数据P2改为指示“0”时，该控制电路1103就会发送所有平面的特定区块/页的地址所对应的区块数据或页数据。
该数据切换设定特征信号的参数数据P3用于指示是否因应于一数据读取命令或因应于一数据切换命令来执行该数据切换操作。当参数数据P3被设置为第一逻辑位元“1”时，将会由快闪存储器装置110所执行的该数据切换操作被设置为因应于从该快闪存储器控制器105所发送的一数据切换命令，例如0xAA，来传输区块数据或页数据。而当参数数据P3被设置为第二逻辑位元“0”时，由快闪存储器装置110所执行的该数据切换操作会被设置为因应于从快闪存储器控制器105所发送的一特定数据读取命令，例如0x05或0x06，来传输区块数据或页数据。
该数据切换设定特征信号的参数数据P4用于指示该数据切换操作是否使用快闪存储器装置110所储存的一预设遮罩值或是使用从快闪存储器控制器105所发送的一更新遮罩值来作为该遮罩值VM，以对于一个或多个平面来传输特定区块/页的地址所对应的区块数据或页数据。当参数数据P4被设置为第一逻辑位元“1”时，由快闪存储器装置110所执行的该数据切换操作会被设置为根据快闪存储器装置110所储存的预设遮罩值，因应于一数据读取命令(或一数据切换命令)，来传输区块数据或页数据。或者，当参数数据P4被设置为第二逻辑位元“0”时，由快闪存储器装置110所执行的该数据切换操作被设置用来根据从快闪存储器控制器105所发送的更新遮罩值因应于从快闪存储器控制器105发送的数据读取命令(或数据切换命令)来发送区块数据或页数据。
此外，在其他实施例中，数据切换的控制资讯还可以包括参数数据P5(图3中未示出)，数据切换设定特征信号的参数数据P5会用于指示该数据切换操作是否使用从快闪存储器控制器105所发送的更新的位元映射资讯或是要对于不同平面来自动计算并自行获得位元映射资讯。当参数数据P5被设置为第一逻辑位元“1”时，由快闪存储器装置110所执行的数据切换操作会被设置为根据由快闪存储器装置110所自动计算和储存的一位元映射资讯并因应于一数据读取命令(或从快闪存储器控制器105发送的一数据切换命令)来传输区块数据或页数据。而当参数数据P5被设置为第二逻辑位元“0”时，由快闪存储器装置110执行的数据切换操作会被设置为根据由快闪存储器控制器105更新的位元映射资讯并因应于从快闪存储器控制器105发送的一数据读取命令(或一数据切换命令)来传输区块数据或页数据。
需注意的是，从快闪存储器控制器105发送到快闪存储器装置110的位元映射资讯可以通过使用特征资讯FA或通过使用从快闪存储器控制器105所发送的另一切换控制资讯来传输，其中另一个切换控制资讯的传输可以跟随于稍后将描述的一数据读取命令(或一数据切换命令)的传输之后。也就是说，基于所动态更新的位元映射资讯，快闪存储器控制器105的处理器1051可以即时判断是否要忽略一个特定的平面的特定区块/页地址所对应的区块数据或页数据，并通知快闪存储器装置110其会另传送上次并没有请求的一平面的特定区块/页的地址所对应的区块数据或页数据。例如，原本位元映射资讯可以指示该数据切换操作会传输所有平面的特定区块/页地址所对应的区块数据或页数据，而更新的位元映射资讯可以指示出该数据切换操作不需要传输一特定平面的特定区块/页地址所对应的区块数据或页数据。
图4为根据本发明一实施例快闪存储器控制器105和快闪存储器装置110之间的数据切换操作的通信示例时序图。如图4所示，快闪存储器控制器105的处理器1051控制该I/O电路1052依序发送一特定数据读取命令(或一页面读取命令)例如0x05(亦即05h)或0x06(亦即06h)、切换控制资讯以及例如0xE0(亦即E0h)的一改变读取命令(或一改变读取列命令)至快闪存储器装置110，其中十六进位制数可以用前导“0x”或尾端“h”来表示。当接收到该数据读取命令0x05并且该数据切换操作已经被上述数据切换设定特征信号所致能时，快闪存储器装置110或控制电路1103可以知道命令0x05之后的资讯是切换控制资讯，并且是用于设置该数据切换操作的参数，其中切换控制资讯的数据量例如可以是两个位元组(但不限于)。接着，一旦接收到命令0xE0，快闪存储器装置110或控制电路1103就可以知道并确认出该切换控制资讯的接收已经完成，并且其可以开始执行该数据切换操作。
该切换控制资讯例如可以包括一个或多个平面的区块地址和页地址(例如多周期(multiple-cycle)地址)，并且该切换控制资讯可以被用于指定出要回传哪一个或哪些区块数据或页数据。接着，快闪存储器装置110将要回传的区块数据或页数据从数据暂存器1110传送到I/O控制电路1101，接着I/O控制电路1101就可以通过接脚DQ0～DQ7传送该个或该些要回传的区块数据或页数据到快闪存储器控制器105。例如，该改变读取命令0xE0的传输之后紧接着是第一区块数据或页数据(亦即对应于第一平面的第一数据单元)的传输，其后紧接是第二区块数据或页数据的传输(亦即第二数据单元对应于第二平面)，而第一区块数据或页数据与第二区块数据或页数据是分别与快闪存储器装置110的不同平面有相关。
实作上，控制电路1103可以储存快闪存储器控制器105所预先决定的位元映射资讯，并参考该位元映射资讯来判断应该从数据暂存器1110传输和移动哪一个或哪些区块数据或页数据至I/O控制电路1101。该计数器电路1104例如包括有一及闸逻辑电路(用“AND”表示之)和一计数器(用“Counter”表示之)，该计数器用于从零开始运行计数并计数到由控制电路1103所决定出的一特定值，所决定的特定值可以等于一特定数据量的总位元组数对应的该遮罩值VM，该特定数据量例如是一储存页的数据量，例如，如果遮罩值VM是有关于一16K位元组的一储存页的数据量，则该遮罩值VM例如(但不限于)等于16384，亦即16×1024。每当快闪存储器控制器105变换/改变RE接脚(亦即读取致能接脚)的信号准位时，逻辑控制电路1102会发送一触发信号以通知该计数器电路1104，而该计数器电路1104在每次接收到触发信号时会递增其计数值以将其计数值累加一，并接着会将该计数值与所决定的特定值例如遮罩值VM进行比较。而当计数值变成等于遮罩值VM时，该计数器电路1104会发送一中断信号至控制电路1103，令该控制电路1103选择并切换到另一个平面(亦即下一个平面)，接着如有需要的话会将数据暂存器1110的另一个区块数据或页数据传送至I/O控制电路1101，以便该I/O控制电路1101在第一区块数据或页数据传输完成后能够将一第二区块数据或页数据通过该特定通信接口传送至快闪存储器控制器105。
实作上，在一实施例中，该计数器例如是用于因应于从逻辑控制电路1102所发送来的该触发信号来进行计数并将其计数值进行累加一，并且用于将所累加后的计数值输出到该及闸逻辑电路。该及闸逻辑电路耦接到该计数器并具有一第一输入、一第二输入和一输出，该第一输入耦接到由控制电路1103所决定的该遮罩值VM(例如16384，对应于具有16K位元组的一储存页)，并且该第二输入耦接到该计数器的输出以接收该计数值，该及闸逻辑电路对该计数值和该遮罩值VM进行一且逻辑(AND logic)运算，并且仅当该递增的计数值等于该遮罩值VM时才产生该中断信号至控制电路1103。而当发送该中断信号时，计数值会重置为零。该及闸逻辑电路的电路结构并非是本发明的限制。
在其他实施例中，该计数器电路1104的初始计数值也可以由控制电路1103设置为该遮罩值，而该计数器会被安排为递减计数到零，并且该及闸逻辑电路会在递减时对于该计数值与零来执行该且逻辑运算，而该及闸逻辑电路仅在当该递减的计数值等于0时才向控制电路1103产生该中断信号。如此，控制电路1103在接收到该中断信号时，其就可以知道并确认目前所计数的数据量等于了一个特定数据量(例如一个页数据或一个区块的数据量)，接着控制电路1103可以控制该地址暂存器1105与该数据暂存器1110来选择并切换到下一个平面，并在有需要时将该下一个平面的区块数据或页数据传送到该I/O控制电路1101，同时重置该计数器。
例如(但不限于)，该位元映射资讯INFO可以记录有四个位元，以分别表示是否应该传输四个平面PLN0～PLN3的数据。例如(但不限于)，如果四个位元为“1101”，则表示要传输平面PLN0、PLN2和PLN3的特定区块/页地址所对应的区块数据或页数据，而平面PLN1的特定区块/页地址所对应的区块数据或页数据不会被传输。亦即，在这个例子中，平面PLN1的序号是介于平面PLN0的序号和平面PLN2的序号之间，并且因应于快闪存储器控制器105所决定的位元映射资讯INFO，该平面PLN1的特定区块/页地址所对应的区块数据或页数据将不会从数据暂存器1110被传送到I/O控制电路1101。这样一来，当控制电路1103第一次接收到该中断信号时，控制电路1103就可以知道并确认出当前平面的数据量的传输已经结束，并且由于该位元映射资讯INFO指示出只有平面PLN1的数据不会被发送，所以在其参考该位元映射资讯INFO之后接着就可以得知下一个要被传输的区块数据或页数据是对应于平面PLN2的特定区块/页地址的数据。
同理，当控制电路1103第二次接收到该中断信号时，控制电路1103就可以知道并确认当前平面的数据量的传输已经完毕，并且由于位元映射资讯INFO指示出当前平面为平面PLN2，所以其在参考位元映射资讯INFO之后就可以知道并确认下一个要传输的区块数据或页数据是对应于平面PLN3的特定区块/页地址的数据。
同理，当控制电路1103第三次接收到该中断信号时，控制电路1103就可以知道当前平面的数据量的传输已经完毕，且其参考位元映射资讯INFO就可以知道当前平面PLN3是最后一个平面，并且停止从数据暂存器1110到I/O控制电路1101的数据传输。因此，通过使用遮罩值VM、计数器电路1104的操作以及预先决定的位元映射资讯INFO，快闪存储器装置110可以正确地回传该快闪存储器控制器105所请求的一个或一些区块数据或页数据。如图4所示，在接收到确认命令0xE0后，快闪存储器装置110可以正确回传或传输该快闪存储器控制器105所请求的一个或多个区块数据或页数据。在此示例中，平面PLN0、PLN2和PLN3的区块数据或页数据是依序从快闪存储器装置110被传输到快闪存储器控制器105，其中平面PLN3的数据传输是跟随在平面PLN2的数据传输之后，平面PLN2的数据传输是跟随在平面PLN0的数据传输之后。
应注意的是，在图4的实施例中，该遮罩值VM可以因应于快闪存储器制造商的平面要求而有所不同，并且可以通过使用两个参数数据P2和P3(例如包括在上述数据切换设定特征信号中的两个位元组)来预先决定。也就是说，当快闪存储器装置110被供电时，可以通过使用该数据切换设定特征信号来设置遮罩值VM的值。
此外，遮罩值VM也可以由快闪存储器控制器105的处理器1051分别针对不同的平面来分别进行动态调整。
此外，当快闪存储器装置110被供电时，可以通过使用从快闪存储器控制器105所发送的该数据切换设定特征信号中的参数数据P1的位元来启用快闪存储器装置110的数据切换操作，使得可以基于从快闪存储器控制器105所发送的单一个数据读取命令(例如0x05或0x06)，就可以将不同平面的特定区块/页地址所对应的多个对应的区块数据或页数据从快闪存储器装置110直接并依序地回传到快闪存储器控制器105。
应注意的是，在其他实施例中，快闪存储器控制器105也可以要求快闪存储器装置110回传对应于所有平面PLN0-PLN3的特定区块/页地址的数据，此时位元映射资讯INFO可以记录“1111”(其可以由快闪存储器控制器105所预先决定)，而图1中的控制电路1103会控制该地址暂存器1105，令该数据暂存器1110将对应于特定区块/页地址的所有区块数据或页数据依序传送至I/O控制电路1101，使得该I/O控制电路1101能够再依序将对应于特定区块/页地址的所有区块数据或页数据传送给快闪存储器控制器105。也就是说，一旦从快闪存储器控制器105接收到一数据读取命令，快闪存储器装置110可以在无需等待快闪存储器控制器105的另一个数据读取命令，就回传一个或多个快闪存储器控制器105所请求的对应的区块数据或页数据至快闪存储器控制器105。控制电路1103执行的该数据切换操作可以用于因应于仅一个特定数据读取命令或仅一个数据切换命令来传输与储存单元阵列1107的不同平面有相关联的一系列区块数据或页数据。
在其他实施例中，如果有需要，也可以动态地启用或关闭该数据切换操作。图5为根据本发明一实施例快闪存储器控制器105向快闪存储器装置110发送一数据切换命令例如0xAA(但不限于)以启用该数据切换操作的操作时序图。图6为根据本发明另一实施例快闪存储器控制器105向快闪存储器装置110发送数据切换命令例如0xAA(但不限于)以启用该数据切换操作的操作时序图。如图5所示，处理器1051会控制I/O电路1052通过该特定通信接口依序向快闪存储器装置110发送例如0xAA的一数据切换命令、例如0x05或0x06的一特定数据读取命令、切换控制资讯及例如0xE0的一改变读取命令，使快闪存储器装置110回传对应于一个或多个平面的特定区块/页地址的区块数据或页数据。该切换控制资讯包括有多个平面的多个区块/页地址。例如，在图5中，数据切换命令0xAA可以被设置为在其传输之后，接着所跟随的数据读取命令0x05(或在其他实施例中为0x06)。该改变读取命令0xE0的传输之后接着是第一区块数据或页数据的传输，随后接着可以是第二区块数据或页数据的传输。
如图6所示，数据切换命令0xAA也可以被设置为跟随在命令0xE0之后。处理器1051控制I/O电路1052通过该特定通信接口依序传送数据读取命令0x05或0x06、切换控制资讯、改变读取命令0xE0及数据切换命令0xAA到该快闪存储器装置110，令快闪存储器装置110回传一个或多个平面的特定区块/页地址所对应的区块数据或页数据。该切换控制资讯包括有多个平面的多个页地址。当接收到该数据切换命令0xAA时，即使在只接收到一个数据读取命令0x05的状况下，该快闪存储器装置110也可以知道并确认出该数据切换操作或功能已经被启用，并接着传送一个或多个对应的区块数据或页数据到快闪存储器控制器105。例如，数据切换命令0xAA的传输之后紧接着是第一区块数据或页数据的传输，随后紧接是第二区块数据或页数据的传输。
在其他实施例中，上述数据切换命令0xAA也可以用来取代该数据读取命令0x05或取代该确认命令0xE0。图7为根据本发明一实施例快闪存储器控制器105发送数据切换命令0xAA到快闪存储器装置110以启用该数据切换操作而不发送数据读取命令0x05的操作时序图。如图7所示，该数据切换命令0xAA可以设置用来取代该数据读取命令0x05或0x06的功能。处理器1051控制I/O电路1052通过该特定通信接口依序发送该数据切换命令0xAA、切换控制资讯和改变读取命令0xE0给快闪存储器装置110，令该快闪存储器装置110回传一个或多个平面的特定区块/页地址所对应的区块数据或页数据。该切换控制资讯包括有多个不同平面的特定区块/页的地址资讯，或者仅包括有一起始平面的特定区块/页的地址资讯。该数据切换命令0xAA的传输之后紧接着是该切换控制资讯，接着紧接着是命令0xE0的传输。在图7中，当接收到数据切换命令0xAA时，快闪存储器装置110就可以知道数据切换操作或功能被启用并且也可以知道已经接收到数据读取命令(亦即也是0xAA)的资讯，举例来说，改变读取命令0xE0(亦即确认命令)的传输之后紧接着是第一平面的第一区块数据或页数据的传输，再随后紧接着是第二平面的第二区块数据或页数据的传输。
图8为根据本发明另一实施例快闪存储器控制器105发送一数据切换命令0xAA到快闪存储器装置110以启用数据切换操作而不发送命令0xE0的操作时序图。如图8所示，数据切换命令0xAA也可设置为取代一改变读取命令0xE0的功能，以作为确认命令的使用。例如，处理器1051控制I/O电路1052通过该特定通信接口依序发送一特定数据读取命令0x05或0x06、切换控制资讯和数据切换命令0xAA到快闪存储器装置110，令该快闪存储器装置110回传一个或多个平面的区块/页地址资讯所对应的区块数据或页数据。该切换控制资讯包括有多个不同平面的多个区块/页地址。该数据切换命令0xAA跟着在切换控制资讯之后，而该切换控制资讯跟着在该数据读取命令0x05之后。如图8所示，一旦接收到数据切换命令0xAA，快闪存储器装置110就可以知道数据切换操作或功能已经被启用，并且即使在只接收到只有一个数据读取命令0x05的状况下，也可以传送一个或多个相应的区块数据或页数据至快闪存储器控制器105。例如，在数据切换命令0xAA的传输之后紧接着是第一平面的第一区块数据或页数据的传输，再随后紧接着是第二平面的第二区块数据或页数据的传输。
在其他实施例中，快闪存储器控制器105也可以仅发送该数据切换命令0xAA到快闪存储器装置110以启用数据切换操作并发送该数据读取命令，而不使用及也不发送该数据读取命令0x05、切换控制资讯以及命令0xE0。图9为根据本发明一实施例的快闪存储器控制器105仅发送数据切换命令0xAA到快闪存储器装置110以启用数据切换操作的操作时序图。如图9所示，当快闪存储器装置110被供电时，快闪存储器控制器105可以通过使用上述数据切换设定特征信号来预先设定该切换控制资讯。通过使用该数据切换设定特征信号中的参数，可以将该切换控制资讯从快闪存储器控制器105发送到快闪存储器装置110。在这种情况下，处理器1051系控制I/O电路1052通过该特定通信接口向快闪存储器装置110发送该数据切换命令0xAA，以令该快闪存储器装置110回传一个或多个平面的区块数据或页数据。或者，在其他实施例中，处理器1051可以控制I/O电路1052通过该特定通信接口仅向快闪存储器装置110发送该数据切换命令0xAA，令该快闪存储器装置110回传所有不同平面的特定区块/页地址资讯所对应的所有区块数据或所有页数据，该特定区块/页地址资讯可以通过上述的设定特征信号来进行设定或设置。一旦接收到该数据切换命令0xAA，快闪存储器装置110就可以知道已经接收到一数据读取命令，该数据切换操作是被启用，并且立刻就可以开始执行该数据切换操作以回传一个或多个对应的区块数据或页数据至快闪存储器控制器105。例如，数据切换命令0xAA的传输之后紧接着是第一平面的第一区块数据或页数据的传输，再随后紧接着是第二平面的第二区块数据或页数据的传输。如果快闪存储器控制器105请求一组区块数据(或一组页数据)，则在仅数据切换命令0xAA的传输之后例如紧接着的就是该组区块数据或页数据的传输。
另外，需要说明的是，在其他实施例中，该数据切换命令0xAA的传输可以位于在一数据读取命令(例如0x05)的传输和一切换控制资讯(亦即区块/页的地址资讯)的传输之间。或者，在其他实施例中，该数据切换命令0xAA的传输可以位于在切换控制资讯的传输和命令0xE0的传输之间。这些实施例变型也落入本发明的范畴内。
在其他实施例中，本发明另提供了一种技术方案，能够在一存储器控制器(例如快闪存储器控制器105)执行一复制回存读取操作、一写入/再程序化操作及/或一擦除操作时简化从该存储器控制器发送到一记忆装置(例如一快闪存储器装置)的多个命令序列。需要说明的是，复制回存读取操作被安排用来为将一些数据从该储存单元阵列1107复制到快闪存储器装置110内的数据暂存器1110中，而其不同于用来读取从快闪存储器装置110发送至快闪存储器控制器105的数据之一数据读取操作。更具体来说，本发明所提供的技术方案可以简化传统方法所分别发出的多个命令序列，以产生并输出一简化过化的命令序列到一快闪存储器装置，从而显著减少快闪存储器装置和快闪存储器控制器之间的命令/地址资讯的通信量。
图10为本发明另一实施例的储存装置1000的方块示意图。储存装置1000例如是一快闪存储器储存装置(但不限于)并且包括例如快闪存储器控制器105的一存储器控制器和例如具有多个快闪存储器晶片/裸晶的快闪存储器装置110的一储存装置，每一个快闪存储器晶片/裸晶可以包括一个或多个不同的平面，例如具有四个平面。然而，储存装置1000在不同产品应用中其平面数量可以被设计为不同。该处理器1051用来控制I/O电路1052通过上述特定通信接口向快闪存储器装置110发送读取、写入/编程、擦除命令等，以控制和存取该快闪存储器装置110。快闪存储器装置110包括有一I/O控制电路1101、一逻辑控制电路1102、一控制电路1103、一计数器电路1104、一地址暂存器1105、一命令暂存器1106、一储存单元阵列1107、一列地址解码器1108、一行地址解码器1109、一数据暂存器1110及一地址控制电路1112。在图10中具有与图1中相同或相似参考标号的元件系具有相同或相似的操作与功能，为简化本发明的说明书，不再详述。
对于地址控制电路1112的操作，该地址资讯例如是一第一地址资讯，该第一地址资讯是用于对于该第一平面并且由单一个命令序列所携带。该地址控制电路1112用于根据该第一平面的第一地址资讯来自动产生与一第二平面相关的一第二地址资讯，接着控制一或多个地址解码器因应于命令暂存器1106中缓存的命令资讯并基于第一地址资讯和第二地址资讯来选择第一平面和第二平面的多个数据单元，以对第一平面和第二平面的多个数据单元进行存取操作，其中该存取操作可以是一擦除操作、一写入操作或是一复制回存读取操作。
在一实施例中，该地址控制电路1112可以仅因应于所接收到的第一地址资讯而自动产生第二地址资讯，并控制一或多个地址解码器分别从第一平面和第二平面传送第一数据单元和第二数据单元到数据暂存器1110。
此外，该地址控制电路1112也可以因应于从该快闪存储器控制器105所发送的一位元映射资讯或一设定特征信号，自动将该第一地址资讯改变为一第三地址资讯，其中该第三地址资讯系指示第一平面的一第三数据单元，以及其可以控制至少一地址解码器将该第三数据单元从第一平面传输到数据暂存器，而不传输第一数据单元。
此外，地址控制电路1112也可以因应于快闪存储器控制器105所发送的一位元映射资讯或一设定特征信号，自动将该第一地址资讯改变为一第三地址资讯，其中该第三地址资讯指示出不同于该第一平面的一第三平面的一第三数据单元，以及其控制至少一地址解码器将该第三数据单元从第三平面传输到数据暂存器1110，而不传输第一平面的第一数据单元。
此外，在一实施例中，地址控制电路1112也可以仅因应于接收到的第一地址资讯来自动产生第二地址资讯，并控制至少一地址解码器在第一平面和第二平面分别选择第一数据单元和第二数据单元，以擦除第一数据单元和第二数据单元。
此外，地址控制电路1112也可以因应于从快闪存储器控制器105所发送的一位元映射资讯或一设定特征信号，自动将该第一地址资讯改变为一第三地址资讯，其中该第三地址资讯指示出第一平面的一第三数据单元，以及其控制至少一地址解码器在第一平面选择该第三数据单元，在不选择第一数据单元的情况下，擦除该第三数据单元。
此外，地址控制电路1112也可以因应于从快闪存储器控制器105所发送的一位元映射资讯或一设定特征信号，自动将第一地址资讯改变为一第三地址资讯，其中该第三地址资讯指示一第三平面的一第三数据单元，以及其控制至少一地址解码器在第三平面选择第三数据单元，在不选择第一平面的第一数据单元的情况下，擦除第三数据单元。
此外，地址控制电路1112也可以仅因应于所接收到的第一地址资讯来自动产生一第二地址资讯，并控制至少一地址解码器分别选择第一平面和第二平面的第一数据单元和第二数据单元，将数据写入第一平面的第一数据单元和第二平面的第二数据单元。
此外，地址控制电路1112也可以因应于从快闪存储器控制器105所发送的一位元映射资讯或一设定特征信号，自动将第一地址资讯改变为一第三地址资讯，其中该第三地址资讯指示第一平面的一第三数据单元，以及其控制该至少一地址解码器选择第一平面的第三数据单元，而不选择第一平面的第一数据单元，将数据写入第一平面的第三数据单元。
此外，地址控制电路1112也可以因应于快闪存储器控制器105所发送的一位元映射资讯或一设定特征信号，自动将第一地址资讯改变为一第三地址资讯，其中该第三地址资讯指示用于不同于第一平面的一第三平面的一第三数据单元，以及其控制至少一地址解码器选择第三平面的第三数据单元，而不选择第一平面的第一数据单元，将数据写入第三平面的第三数据单元。
实作上，对于一复制回存读取操作，快闪存储器控制器105的处理器1051能够向快闪存储器装置110发送一复制回存读取命令及/或一特定指示命令，以使该地址控制电路1112控制该储存单元阵列1107将来自多个不同平面的一个或多个区块/页的区块数据或页数据输出到该数据暂存器1110。而因应于接收到这样的复制回存读取命令及/或该特定指示命令的事件，地址控制电路1112可以控制该列地址解码器1108和该行地址解码器1109根据一命令序列所携带的一地址资讯、一预设设置或处理器1051所动态设置的一设置来选择对应的一或多个页地址、一或多个区块地址及一或多个平面地址，以将相应的页数据或区块数据输出到数据暂存器1110。应注意的是，一个页数据可以定义为是一个储存页的数据单元，或是也可以定义为是多个储存页的数据单元，一区块数据也可以是一个储存区块的数据单元或是多个储存区块的数据单元。
例如，与图2的第一子步骤中的四个命令序列相比，图11显示了根据本发明一实施例由快闪存储器控制器105所发送的用于复制回存读取操作的命令序列的四个示例。每一个示例均可以用于将图2的第一子步骤的多个命令序列简化为一个命令序列。如图11所示，在第一示例中，快闪存储器控制器105的处理器1051控制该I/O电路1052依序发送例如0xAA(亦即AAh)的一特定指示命令、例如0x00(亦即00h)的一复制回存读取命令、仅包括一个平面地址(例如第m个平面的地址)与对应的区块/页地址的地址资讯以及一确认命令例如另一个读取命令30h(但不限于)至快闪存储器装置110；十六进位制数可以用前导“0x”或结尾“h”所表示。
当接收到该特定指示命令0xAA和复制回存读取命令0x00时，图10中的快闪存储器装置110或控制电路1103就可以得知复制回存读取命令0x00之后接着的资讯例如包括有一特定平面(例如第m个平面)的地址资讯。此外，当接收到命令0x30时，快闪存储器装置110或控制电路1103可以获知图2中的第一子步骤结束，而地址控制电路1112可以仅根据地址暂存器1105中储存的第m个平面的地址资讯来控制该列地址解码器1108和该行地址解码器1109自动切换使用多个不同平面的地址。例如，该地址控制电路1112可以产生所有平面的地址，并使用所产生的多个地址来控制该列地址解码器1108和该行地址解码器1109进行自动地址切换，以选择在所有不同的平面上对应于特定区块/页地址的区块/页单元，使得在所有不同的平面上对应于特定区块/页地址的页数据及/或区块数据均可以从该储存单元阵列1107被传输(或从其复制回存)至数据暂存器1110中。亦即，在收到确认命令0x30后会执行复制回存操作。
此外，在其他实施例中，地址控制电路1112可以基于该预设设置或由快闪存储器控制器105所动态决定的设置来只产生某一些平面的地址资讯，其中该设置可以由一平面位元映射资讯及/或从快闪存储器控制器105所发送的区块地址资讯所决定，该平面位元映射资讯及/或区块地址资讯也可以通过一设定特征信号来设置，其运作将于稍后解释。该地址控制电路1112可以用于产生一或多个对应的平面地址，并根据该一或多个对应的平面地址来选择其一或多个对应的地址缓冲器来进行解码。
在图11的第二个示例中，该特定指示命令可以位于复制回存读取命令和地址资讯之间。快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送一复制回存读取命令例如0x00(亦即00h)、一特定指示命令例如0xAA(亦即AAh)、仅包括一个平面地址(例如第m个平面的地址)和对应的区块/页地址资讯的地址资讯以及另一个读取命令例如30h(但不限于)至快闪存储器装置110。在第二示例的其他操作均类似于第一个示例的操作，不再详述。
此外，在图11的第三示例中，该特定指示命令可以位于该地址资讯和命令0x30之间。快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送例如0x00(亦即00h)的一复制回存读取命令、仅包括一个平面地址(例如第m个平面的地址)和对应的区块/页地址的地址资讯、一特定指示命令例如0xAA(亦即AAh)以及另一读取命令例如30h(但不限于)至快闪存储器装置110。第三示例的其他操作与上述的第一个示例的操作类似，不再详述。
此外，在图11的第四示例中，该特定指示命令也可以位在命令0x30之后。快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送例如0x00(亦即00h)的一复制回存读取命令、仅包括一个平面地址(例如第m个平面的地址)和对应的区块/页地址的地址资讯、另一读取命令如30h(但不限于)以及该特定指示命令例如0xAA(亦即AAh)至快闪存储器装置110。在第四示例的其他操作均类似于第一个示例的操作，不再详述。
图12示出了根据本发明一实施例快闪存储器控制器105所发送的用于复制回存读取操作的命令序列的两个示例。在图12的第一个示例中，使用该特定指示命令0xAA来取代复制回存读取命令0x00的功能，在此情况下，快闪存储器装置110可以知道并确认出该命令序列会被简化，而该命令0xAA之后接着的资讯即是一特定平面(例如第m个平面)的地址资讯与区块/页地址资讯。
在图12的第二个示例中，该特定指示命令0xAA是用于取代该确认命令0x30的功能，在这种情况下，快闪存储器装置110可以在接收到该特定指示命令0xAA之后知道并确认出该该命令序列是被简化以及该命令序列已经结束。在这两个示例中的任何一个中，快闪存储器装置110在接收到第m个平面的区块/页地址之后，是用来仅根据第m个平面的区块/页地址资讯来自动产生多个或所有平面的区块/页地址，而这能够有效地将原本多个命令序列简化为单一个命令序列。
图13显示出了根据本发明一实施例由快闪存储器控制器105所发送的用于复制回存读取操作的一命令序列的示例。在图13中，在预设的设置下，快闪存储器装置110在快闪存储器装置110被供电之后会启用该命令序列简化操作。快闪存储器装置110的设置可以由快闪存储器控制器105通过一设定特征信号的通信来进行动态地调整。在图13的示例中，快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送例如0x00(亦即00h)的一复制回存读取命令、仅包括一个平面地址(例如第m个平面的地址)以及对应区块/页地址资讯之地址资讯以及另一读取命令例如30h(但不限于)至快闪存储器装置110，而不发送上述的特定指示命令0xAA。在这种情况下，快闪存储器装置110在接收到上述命令序列之后就可以确认自动地址切换的执行。
图14显示出了根据本发明一实施例由快闪存储器控制器105所发送的用于一擦除操作的命令序列的四个示例。每一个示例均用于将一擦除操作的命令序列简化为单一个命令序列。如图14的第一个示例所示，快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送一特定指示命令0xAA、一擦除命令例如0x60(亦即60h)、一地址资讯(例如一个平面的(例如第m个平面)的区块地址数据/资讯以及一确认命令例如0xD0(亦即D0h)至快闪存储器装置110，例如，该区块地址数据可以用来指示出第m个平面的第n区块的区块地址(但不限定)。当接收到该特定指示命令0xAA和命令0x60时，图10中的快闪存储器装置110(或控制电路1103)就可以知道并确认出该命令0x60之后接着的资讯包括有第m个平面的一个或多个区块地址资讯。此外，当接收到该命令0xD0时，快闪存储器装置110(或控制电路1103)就可以用来开始对于包含有第m个平面的多个不同平面上的一或多个区块地址资讯所对应的一或多个区块执行该擦除操作。在这种情况下，地址控制电路1112可以自动将第m个平面的区块地址资讯扩展为包括有第m个平面的多个不同平面的相同区块地址资讯，例如所有平面上的相同的区块地址资讯。接着，地址控制电路1112会根据多个不同平面的所扩展的区块地址资讯，控制该列地址解码器1108和行地址解码器1109自动依序切换到一或多个对应地址，以擦除多个不同平面上的一或多个相应的区块单元。
例如，在一实施例中，在不同平面上与一相同区块地址资讯所对应的一组区块单元可以形成一个超级区块单元。快闪存储器控制器105可以仅向快闪存储器装置110发送单一个命令序列，其中单一个命令序列仅包括一个平面的区块地址资讯，以令快闪存储器装置110擦除在多个不同平面具有所对应的多个区块单元的一超级区块单元，而这能够显著提高了快闪存储器装置110的效能。
类似地，在图14的第二个示例中，该特定指示命令可以位于该命令0x60和第m个平面的地址资讯之间。快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送一擦除命令0x60、一特定指示命令0xAA、第m个平面的区块地址资讯以及一确认命令0xD0至快闪存储器装置110；第二示例的其他操作与第一示例的操作类似，在此不再赘述。
此外，在图14的第三示例中，该特定指示命令0xAA可以位于区块地址资讯和命令0xD0之间。快闪存储器控制器105的处理器1051会控制I/O电路1052依序发送一擦除命令0x60、例如具有三个数据周期(three-cycles)的区块地址资讯、一特定指示命令0xAA及一命令0xD0到快闪存储器装置110；第三示例的其他操作与第一示例的操作类似，在此不再赘述。
此外，在图14的第四示例中，该特定指示命令0xAA可以位在命令0xD0之后。快闪存储器控制器105的处理器1051会控制I/O电路1052依序向快闪存储器装置110发送一擦除命令0x60、一区块地址资讯、一命令0xD0及一特定指示命令0xAA；第四示例的其他操作与第一示例的操作类似，在此不再赘述。
图15显示出了根据本发明一实施例快闪存储器控制器105所发送的用于一擦除操作的一命令序列的两个示例。在图15的第一个示例中，使用该特定指示命令0xAA来取代该擦除命令0x60的功能(亦即不需要发送擦除命令0x60)，在此种情况下，快闪存储器装置110可以知道并确认出该命令序列已经被简化，该命令0xAA之后接着的资讯是一区块地址资讯。
在图15的第二个示例中，该特定指示命令0xAA用来取代该命令0xD0的功能(亦即不需要发送命令0xD0)，在这种情况下，快闪存储器装置110可以知道并确认该命令序列已经被简化并知道该命令0xAA是被简化的命令序列的结尾。在图15的这两个示例中，在快闪存储器装置110在接收到第m个平面的区块地址数据之后，会自动将第m个平面的区块地址数据扩展为多个不同平面上的相同的区块地址数据，而这能够有效地达到将多个命令序列简化为单一个命令序列的效果。
图16显示出了根据本发明一实施例由快闪存储器控制器105所发送的用于一擦除操作的一命令序列的示例。在图16中，在预设的设置下，快闪存储器装置110会在快闪存储器装置110被供电后启用命令序列的简化操作。快闪存储器装置110的设置可以由快闪存储器控制器105通过一设定特征信号的通信来进行动态调整。因此，在图16的示例中，快闪存储器控制器105的处理器1051会控制I/O电路1052依序向快闪存储器装置110发送一擦除命令0x60、第m个平面的区块地址资讯和一确认命令0xD0，而不发送上述的该特定指示命令0xAA。快闪存储器装置110在接收到该擦除命令0x60或该确认命令0xD0之后，就可以获知得到特定指示命令0xAA之资讯的相同效果。
此外，在其他实施例中，对于执行该擦除操作，地址控制电路1112可以基于预设的设置或由快闪存储器控制器105所动态决定的设置，仅根据单一个平面的区块地址资讯来选择和产生一部分所选择的平面的区块地址资讯，其中该设置可以由一平面位元映射资讯所决定。此外，地址控制电路1112可以基于从快闪存储器控制器105所发送的该平面位元映射资讯及/或区块地址资讯来改变一个或多个不同平面的区块地址资讯，其中该平面位元映射资讯及/或该区块地址资讯可以通过使用一设定特征信号来进行设置，此将于稍后解释。该地址控制电路1112可用于产生一或多个对应的平面地址，并根据该一或多个对应的平面地址在一或多个地址解码器中选择一或多个对应的地址缓冲器来执行解码操作。
图17显示出了根据本发明一实施例由快闪存储器控制器105所发送的用于SLC模式的一写入操作的一命令序列的三个示例。在图17的第一个示例中，快闪存储器控制器105依序发送一SLC编程指令/命令例如0xA2(但不限于)、一特定指示命令0xAA、一页面编程命令例如命令0x80(但不限于)、第m个平面的区块地址和页地址的资讯、要被编程写入的多个切换页数据(toggle page data)以及一写入确认命令例如确认命令0x10(但不限于)至快闪存储器装置110。要被写入的多个切换页数据例如(但不限于)可包括有要被编程写入到第m个平面的一储存页中的一第一切换页数据、要被编程写入到第n个平面的一储存页中的一第二切换页数据、要被编程写入到第o个平面的一储存页中的一第三切换页面数据以及要被编程写入到第p个平面的一储存页中的一第四切换页数据。该第m个平面、第n个平面、第o个平面和第p个平面例如是具有索引编号为0、1、2和3的多个平面；然而，在其他示例中，第m个平面也可以是具有索引编号1、2和3的平面之一，这并非是本发明的限制。此外，要被编程写入的切换页数据的个数并非是本发明的限制。
在图17的第二个示例中，快闪存储器控制器105依序发送一SLC编程命令0xA2、一页面编程命令0x80、一特定指示命令0xAA、第m个平面的区块地址和页地址的资讯、要被编程写入的多个切换页数据以及一写入确认命令0x10至快闪存储器装置110。
在图17的第三个示例中，快闪存储器控制器105会依序发送一特定指示命令0xAA、一SLC编程命令0xA2、一页面编程命令0x80、第m个平面的区块地址和页地址资讯、要编程的多个切换页数据及一写入确认命令0x10至快闪存储器装置110。
该SLC编程命令0xA2是用于指示出一SLC编程/写入模式，快闪存储器装置110在接收到命令0xA2时就可以得知是在SLC模式下进行写入操作。该页面编程命令0x80是用于指示出一编程/写入操作。此外，一旦接收到该写入确认命令0x10时，快闪存储器装置110就可以开始执行SLC模式的编程操作。在图17的这些示例中，快闪存储器装置110可以自动将第m个平面中的一储存页所对应的区块地址与页地址扩展为分别在不同平面(第m个平面、第n个平面、第o个平面和第p个平面)的四个储存页(但不限于)所分别对应的区块地址和页地址。如此，地址控制电路1112可以控制该列地址解码器1108和行地址解码器1109选择该多个不同平面中多个对应的实体区块的多个对应储存页，使得可以将多个待编程写入的切换页数据分别正确地储存至多个不同平面中的多个所选择的储存页。这能够有效地提高了将一超级页数据分别写入快闪存储器装置110的多个不同平面中的多个储存页单元的效能。
图18显示出了根据本发明另一实施例由快闪存储器控制器105所发送的用于SLC模式的一写入操作的一命令序列的示例。在图18，该特定指示命令0xAA可以替代或合并该页面编程命令0x80的功能。在本例中，快闪存储器控制器105依序发送一SLC编程命令0xA2、一特定指示命令0xAA、第m个平面的一储存页的区块地址和页地址的资讯、待编程写入的多个切换页数据及一写入确认命令0x10到快闪存储器装置110。在本例中，当接收到特定指示命令0xAA时，快闪存储器装置110就可以知道并确认出一页面写入/编程的指令或命令所对应的一写入操作将被执行，并且该命令序列是被简化的。其他说明描述类似上述，为简洁起见不再详述。
图19显示出了根据本发明另一实施例由快闪存储器控制器105所发送的用于SLC模式的一写入操作的一命令序列的示例。在图19中，快闪存储器控制器105依序发送一SLC编程命令0xA2、一页面编程命令0x80、第m个平面的一储存页所对应的区块地址和页地址资讯、要被编程的多个切换页数据及一写入确认命令0x10至快闪存储器装置110，而不发送该特定指示命令0xAA。在这个示例中，在预设的设置下，快闪存储器装置110可以知道并确认出该命令序列是被简化过的，因此不需要发送特定指示命令0xAA。等效地，特定指示命令0xAA的功能是合并到该页面编程命令0x80中并包含在其中。其他描述类似，为简洁起见不再详述。
此外，在其他实施例中，用于不同层级的编程模式(例如MLC模式、TLC模式、QLC模式等)的写入操作的命令序列也可以被简化为单一个命令序列。图20显示出了根据本发明一实施例快闪存储器控制器105所发送的用于TLC模式的一写入操作的一命令序列的两个示例。在图20的第一个示例中，快闪存储器控制器105依序发送一特定指示命令0xAA、一页面编程命令0x80、第m个平面的一LSB/CSB/MSB储存页所对应的区块地址和页地址的资讯、多个待编程写入的最低有效位元(Least Significant Bit，LSB)切换页数据、多个待编程写入的中间有效位元(Center Significant Bit，CSB)切换页数据、多个待编程写入的最高有效位元(Most Significant Bit，MSB)切换页数据以及一确认命令0x10至快闪存储器装置110。该多个待编程写入的LSB切换页数据例如(但不限于)可以包括有要被编程写入到第m个平面的一LSB储存页的一第一LSB页数据、要被编程写入到第n个平面的一LSB储存页的一第二LSB页数据、要被编程写入到第o个平面的一LSB储存页中的一第三LSB页数据以及要被编程写入到第p个平面的一LSB储存页中的一第四LSB页数据。该多个待编程写入的CSB切换页数据例如(但不限于)可以包括有待编程写入到第m个平面的一CSB储存页的一第一CSB页数据、待编程写入到第n个平面的一CSB储存页的一第二CSB页数据、要被编程写入到第o个平面的一CSB储存页的一第三CSB页数据以及要被编程写入到第p个平面的一CSB储存页的一第四CSB页数据。类似地，该多个待编程写入的MSB切换页数据例如(但不限于)可以包括有待编程写入到第m个平面的一MSB储存页的一第一MSB页数据、待编程写入到第n个平面的一MSB储存页的一第二MSB页数据、将被编程写入到第o个平面的一MSB储存页中的一第三MSB页数据以及将被编程写入到第p个平面的一MSB储存页中的一第四MSB页数据。应注意的是，要被编程写入的LSB/CSB/MSB页数据的数量并非是本发明的限制。
此外，对于多个不同层级模式下的写入操作而言，在实际应用中，地址控制电路1112(或控制电路1103)可用于记录和统计或计数已经写入至该储存单元阵列1107中的LSB/CSB/MSB页数据的数量，以便可以将数据正确地写入该储存单元阵列1107中的多个相应单元。另外，该计数器电路1104也可用于对数据位元组的数量进行计数和记录。为简洁起见，相应的操作不再详述。
在图20的第二个示例中，快闪存储器控制器105依序发送一页面编程命令0x80、一特定指示命令0xAA、第m个平面的一LSB/CSB/MSB储存页所对应的区块地址和页地址的资讯、多个要被编程写入的LSB切换页数据、个要被编程写入的CSB切换页数据、多个要被编程写入的MSB切换页数据及一写入确认命令0x10至快闪存储器装置110。也就是说，该特定指示命令0xAA在被简化过后的命令序列中的位置也是可以被改变。
在其他实施例中，对于TLC模式的编程写入来说，一页面编程命令0x80的功能可以被一特定指示命令0xAA所取代。图21显示出了根据本发明另一实施例快闪存储器控制器105所发送的用于TLC模式的一写入操作的一命令序列的示例。在图21的示例中，快闪存储器控制器105依序发送一特定指示命令0xAA、第m个平面的LSB/CSB/MSB储存页所对应的区块地址和页地址的资讯、多个要被编程写入的LSB切换页数据、多个要被编程写入的CSB切换页数据、多个要被编程写入的MSB切换页数据、及一写入确认命令0x10至快闪存储器装置110。在本例子中，当接收到该特定指示命令0xAA时，快闪存储器装置110就可以得知该页面编程命令0x80所对应的写入操作将在TLC模式下执行。
例如(但不限于)，第m个平面的一LSB/CSB/MSB储存页的区块地址和页地址的资讯可以有包括一平面编号0所对应的一区块索引编号30和一页索引编号3，而该快闪存储器装置110的地址控制电路1112基于上述的地址资讯可以自动产生一平面编号(亦即平面地址)1所对应的一区块索引编号(亦即区块地址)30和一页索引编号(亦即页地址)3、一平面编号2所对应的一区块索引编号30和一页索引编号3、一平面编号3所对应的一区块索引编号30和一页索引编号3、该平面编号0所对应的一区块索引编号30和一页索引编号4、该平面编号1所对应的一区块索引编号30和一页索引编号4、该平面编号2所对应的一区块索引编号30和一页索引编号4、该平面编号3所对应的一区块索引编号30和一页索引编号4、该平面编号0所对应的一区块索引编号30和一页索引编号5、该平面编号1所对应的一区块索引编号30和一页索引编号5、该平面编号2所对应的一区块索引编号30和一页索引编号5、该平面编号3所对应的一区块索引编号30和一页索引编号5。
在其他实施例中，地址控制电路1112可以被设置为因应于一个平面上的仅有一个LSB/CSB/MSB储存页的页地址来自动产生多个不同平面中的一LSB/CSB/MSB超级储存页的页地址资讯。.图22显示出了根据本发明另一实施例快闪存储器控制器105所发送的用于TLC模式的一写入操作的一命令序列的两个示例。在图22的第一个示例中，快闪存储器控制器105依序发送三个命令子序列。首先，快闪存储器控制器105会发送第一命令子序列，第一命令子序列包括有一特定指示命令0xAA、一页面编程命令0x80、第m个平面的一LSB储存页所对应的区块地址和页地址的资讯、多个待编程写入的不同平面的LSB切换页数据以及一中间确认命令(intermediate confirm command)例如一更改写入命令(change writecommand)，该更改写入命令例如是命令0x1A(但不限于)，其中该命令0x1A用于指示出一命令子序列的结尾。接着，快闪存储器控制器105会发送一第二命令子序列，该第二命令子序列包括一特定指示命令0xAA、一页面编程命令0x80、第m个平面的一CSB储存页所对应的区块地址和页地址的资讯、多个待编程写入的不同平面的CSB切换页数据及一命令0x1A。最后，快闪存储器控制器105会发送一第三命令子序列，该第三命令子序列包括一特定指示命令0xAA、一页面编程命令0x80、第m个平面的一MSB储存页所对应的区块地址和页地址的资讯、多个待编程写入的不同平面的MSB切换页数据及一写入确认命令0x10。应注意的是，上述命令子序列的顺序是可以改变的，例如可以先发送与MSB页数据相关的一命令子序列，而与LSB页数据相关的一命令子序列可以于最后时发送。这个实施变型也落入本发明的范畴。
在图2的第二个示例中，一特定指示命令0xAA可以位于一页面编程命令0x80和一对应的地址资讯之间。例如(但不限于)，当接收到一第一命令子序列的地址资讯时，例如接收到该平面编号0的区块索引编号30和页索引编号3时，快闪存储器装置110的地址控制电路1112基于上述的地址资讯可以自动产生该平面编号1的区块索引编号30和页索引编号3、该平面编号2的区块索引编号30和页索引编号3及该平面编号3的区块索引编号30和页索引编号3；区块/页索引编号所表示区块/页的地址。当接收到该第一命令子序列的命令0x1A时，快闪存储器装置110会暂时储存该多个待编程写入的LSB页数据，接着等待下一页例如CSB页的写入操作。接着，快闪存储器控制器105会发送该第二命令子序列，该第二命令子序列包括有该平面编号0的区块索引编号30和页索引编号4(亦即下一页)，而快闪存储器装置110例如会自动产生该平面编号1的区块索引编号30和页索引编号4、该平面编号2的区块索引编号30和页索引编号4及该平面编号3的区块索引编号30和页索引编号4。MSB页的相关操作也类似于上述的操作，为简洁起见，不再详述。
在其他实施例中，一特定指示命令0xAA的功能可以毎合并到一页面编程命令0x80中并被其所包含，因此不需要另外发送特定指示命令0xAA。图23显示出了根据本发明另一实施例由快闪存储器控制器105所发送的用于TLC模式的一写入操作的一命令序列的示例。在图23的示例中，快闪存储器控制器105依序发送一页面编程命令0x80、第m个平面的一LSB/CSB/MSB储存页的区块地址和页地址的资讯、多个要被编程写入的不同平面的LSB切换页数据、多个要被编程写入的不同平面的CSB切换页数据、多个要被编程写入的不同平面的MSB切换页数据及一写入确认命令0x10至快闪存储器装置110。其他操作及功能与图21的示例中所提及的操作及功能类似，为简洁起见，不再详述。
在其他实施例中，命令0x1A的功能可以由特定指示命令0xAA所取代。或者，在其他实施例中，特定指示命令0xAA的功能可以被合并到命令0x80中。图24显示出了根据本发明另一实施例快闪存储器控制器105所发送的用于TLC模式的一写入操作的一命令序列的示例。在图24的示例中，在多个命令子序列中的特定指示命令0xAA的功能作用和位置均可以被合并到该页面编程命令0x80中。为简洁起见，其他描述不再详述。
此外，图20、图21与图23所分别显示的多个要被编程写入的切换页数据的序列亦可以按照图25、图26与图27所分别显示的不同顺序来重新排列。该多个切换页数据的序列的传输顺序可以被重新排列为第m个平面的LSB储存页的页数据、第m个平面的CSB储存页的页数据、第m个平面的MSB储存页的页数据、第n个平面的LSB储存页的页数据、第n个平面的CSB储存页的页数据、第n个平面的MSB储存页的页数据、第o个平面的LSB储存页的页数据、第o个平面的CSB储存页的页数据、第o个平面的MSB储存页的页数据、第p个平面的LSB储存页的页数据、第p个平面的CSB储存页的页数据以及第p个平面的MSB储存页的页数据。这些实施例均并非是本发明的限制。
在上述实施例中，一特定指示命令例如可以通过使用一命令0xAA来实现，并且可以被设置为不同于一标准命令(或一厂商特定命令)并且可以通过使用一保留命令来实现，该保留个令例如是0Bh、12h、14h、18h、1Bh-1Ch、62h-64h、76h、82h-83h、86h和8Eh，其中结尾“h”表示是十六进位制。下表显示了可用于实现一数据切换命令的一保留命令之不同实施例：
需要说明的是，该特定指示命令的实施例也可以相同于上述的数据切换命令的实施例。这不是本发明的限制。
此外，快闪存储器控制器105可以通过发送一复制回存读取的一设定特征信号、一擦除的设定特征信号或一写入的设定特征信号到快闪存储器装置110，来决定、启用或关闭上述复制回存读取操作、一擦除操作或一写入操作的特征资讯或参数。
图28显示出根据本发明一实施例设置一复制回存读取操作的特征或参数的示例示意图。复制回存读取的一设定特征信号可以包括有一设定特征信号(CMD指示的循环类型)EFh(但不限于)和跟随在该设定特征信号EFh之后的一相应控制资讯，该控制资讯例如包括有一特征资讯FA(循环类型由ADDR指示)及/或一个或多个参数数据PD1、PD2、PD3、PD4和PD5(循环类型由DIN指示)，并被传输至快闪存储器装置110。参数数据的个数和数据长度并非是本发明的限制，一个参数数据可以使用一个或多个位元来实现，此外，如果总共使用的参数数据的个数少于4个，则可以使用一个位元组或多个位元组来实现。此外，所有参数数据的总数据长度也可以设置为满足或匹配一快闪存储器控制器或装置产品标准中所规定的要求，例如(但不限于)，该总数据长度可以设置为四个位元组的数据长度。
对于设定复制回存读取操作的特征或参数来说，特征资讯FA的内容由快闪存储器控制器105所决定，并与该复制回存读取操作有关，因此，当快闪存储器装置110接收到这样的特征资讯FA时，就可以得知后续的参数数据或位元是被用于设置该复制回存读取操作。例如，参数数据PD1例如由四个位元B0-B3来实现，或更多位元例如八个位元来实现。
用于设置复制回存读取操作的参数数据PD1的位元B0是用于指示是否启用或关闭该复制回存读取操作。当位元B0被设置为第一逻辑位元例如“1”时，由快闪存储器装置110所执行的复制回存读取操作可以被启用并设置为一循序模式(sequential mode)，快闪存储器装置110在该循序模式中会将具有相同区块/页地址的资讯且分别位于所有不同平面的多个区块/页数据单元从该储存单元阵列1107依序地传送到该数据暂存器1110。例如，在这种情况下，快闪存储器控制器105可以发送一简化过的命令序列，其中携带有一复制回存读取命令(或一特定指示命令)及指示出平面编号1的一区块索引编号(亦即区块地址)30的地址资讯，例如，如果快闪存储器装置110具有四个平面，则快闪存储器装置110在接收到这种简化后的命令序列之后就可以自动切换到不同的平面来传输具有相同区块索引编号30并分别对应所有的平面编号0至平面编号3的多个区块数据单元。
在其他实施例中，快闪存储器控制器105可以发送一简化的命令序列，其中携带有一复制回存读取命令(或一特定指示命令)与指示出平面编号1的一区块索引编号(亦即区块地址)30的地址资讯，而快闪存储器装置110在接收到这样的简化的命令序列之后，可以自动切换到不同的平面，并传输具有相同区块索引编号30且分别对应于平面编号1至平面编号3的多个区块数据单元，以及传输下一个对应的区块数据单元，亦即平面编号0的区块索引编号31所对应的区块数据单元。这也落入本发明的范畴。
或者，当位元B0被设置为例如“0”的第二逻辑位元时，快闪存储器装置110的复制回存读取操作会被关闭。在这种情况下，复制回存读取操作的执行会被关闭和停止，而快闪存储器控制器105需要向快闪存储器装置110发送多个分别包含有不同平面地址/编号资讯的命令序列，以使储存单元阵列1107将不同平面的相应区块/页数据传送到数据暂存器1110。
另外，用于设置该复制回存读取操作的参数数据PD1的位元B1是用于指示出该复制回存读取操作是否使用从快闪存储器控制器105所发送一更新的位元映射资讯或是其会自动计算并自行计算所获取位元映射资讯以用于不同的平面。当位元B1被设置为第一逻辑位元“1”时，会基于由快闪存储器装置110所自动计算和储存的一位元映射资讯来执行该复制回存读取操作。或者，当位元B1被设置为第二逻辑位元“0”时，会基于由快闪存储器控制器105所更新的位元映射资讯来执行该复制回存读取操作。应注意的是，从快闪存储器控制器105发送到的快闪存储器装置110之位元映射资讯也可以通过使用特征资讯FA或通过使用从快闪存储器控制器105所发送的其他控制资讯/信号来被传输至快闪存储器装置110。
图29显示出了快闪存储器控制器105使用其他的控制资讯/信号来发送用于设置一复制回存读取操作的一位元映射资讯的示例。在图29中，快闪存储器控制器105发送一特定指示命令0xAA、一地址资讯、一平面位元映射资讯以及一确认命令例如命令0x30(但不限于)。在其他实施例中，该平面位元映射资讯可以位于该特定指示命令0xAA和该地址资讯之间。该平面位元映射资讯例如可以通过使用至少一位元组(但不限于)来实现以指示出由此命令序列所触发的一复制回存读取操作所将选择的是快闪存储器装置110中的哪一个(或哪些)平面。也就是说，当参数数据PD1的位元B1被设置为“0”时，快闪存储器装置110可以基于在这样的命令序列中所接收到的该平面位元映射资讯的内容自动发送由快闪存储器控制器105所请求或所选择的平面的相应的一或多个区块数据单元或一或多个页数据单元。例如，如果该地址资讯指示出一区块索引编号30并且该平面位元映射资讯指示“1010”，则快闪存储器装置110可以知道并确认其复制回存读取操作是被安排用来传输具有相同的区块索引编号30并且仅对应于具有平面编号1和3的两个平面之两个区块数据单元。
此外，需要注意的是，该地址资讯中还可以包含另一个平面位元资讯，当参数数据PD1的位元B1被设置为“0”时，快闪存储器装置110可以忽略该另一个平面位元资讯。
此外，由于该平面位元映射资讯的关系，当参数数据PD1的位元B1被设置为“0”时，用于触发一复制回存读取操作的一命令序列的一信号长度会不同于当参数数据PD1的位元B1设置为“1”时用于触发该复制回存读取操作的一命令序列的一信号长度。
再度参考图28。用于设置该复制回存读取操作的参数数据PD1的位元B2是用于指示该复制回存读取操作是否要因应于一复制回存读取命令来执行或是因应于一特定指示命令来执行。当位元B2设置为第一逻辑位元“1”时，该复制回存读取操作会被设置为因应于该特定指示命令(例如0xAA)来执行。在这种情况下，当接收到带有该特定指示命令的一简化后的命令序列时，快闪存储器装置110会被设置为即使只接收到一个平面编号下，也能够自动切换和选择多个不同的平面。当没有接收到该特定指示命令时，快闪存储器装置110会被安排用来仅选择与从一命令序列中所接收到的平面编号相对应的一平面。或者，当位元B2被设置为第二逻辑位元“0”时，该复制回存读取操作会被设置为仅因应于复制回存读取命令例如0x00来执行。在这种情况下，快闪存储器装置110在接收到一特定平面编号时并不会切换并也不会选择另一个不同的平面，该快闪存储器装置110只会选择与所接收到的平面编号所对应的平面。
此外，在其他实施例中，当位元B2设置为“1”时，快闪存储器装置110会基于一预设的设置来自动切换和选择多个不同的平面，而快闪存储器控制器105除了会发送与该复制回存读取操作有相关的命令序列，也可以另发送一不同的特定指示命令例如0xBB(但不限于)至快闪存储器装置110，以使快闪存储器装置110不要切换且不要选择不同平面。
另外，用于设置该复制回存读取操作的参数数据PD1的位元B3是用于指示该复制回存读取操作是否能够对于不同平面变换一或个多个区块/页单元。当位元B3被设置为第一逻辑位元“1”时，该复制回存读取操作可以因应于从快闪存储器控制器105所发送的一请求信号来执行以变换不同平面的区块/页的地址/编号。而当位元B3被设置为第二逻辑位元“0”时，该复制回存读取操作的执行会被设置为对于不同平面的相同的区块/页的地址/编号来进行。请参阅图30。图30显示出了根据本发明一实施例快闪存储器控制器105通过发送一特定指示命令0xAA来变换不同平面的区块/页的地址/编号的示例。在图30中，快闪存储器控制器105发送一特定指示命令0xAA、一地址资讯、一选择资讯及一命令0x30。该选择资讯例如可以使用至少三个位元组(但不限于)来实现，其中一个位元组可以用来指示出当前或动态所选择/修改的一平面编号，而另外两个位元组可以用来指示出当前或动态所选择/修改的一区块/页的索引编号；然而，这并非是本发明的限制。例如，该地址资讯可以仅指示出平面编号1和平面编号3，而该选择资讯可以指示出一不同的平面编号0，以使快闪存储器装置110能够切换到并选择具有平面编号0的一平面。对于区块/页面更改的操作也是相似的，于此不再赘述。
此外，在其他实施例中，对于一复制回存读取操作，上述选择资讯可以应用于并位于图11、图12与图13的不同示例中的一地址资讯和一命令0x30之间。在其他实施例中，上述选择资讯也可以位于一地址资讯和一命令0xAA之间。
此外，参数数据PD1可以包括有其他位元以用于设置该复制回存读取操作的保留功能。其他参数数据PD2、PD3、PD4和PD5也可以是保留来用于设置该复制回存读取操作。这并非是本发明的限制。
在其他实施例中，如图28所示的设定特征信号可以被应用于设置一擦除操作的特征或参数或是用于设置SLC模式(或MLC/TLC/QLC模式等)的一写入操作的特征或参数。在这种情况下，图28的设定特征信号例如会等效上是一擦除的设定特征信号(erase set-feature signal)并包括有一设定特征信号EFh和跟随于该设定特征信号EFh之后的一相应的控制资讯。该控制资讯例如包括有与该擦除操作有关的一特征资讯FA及/或一个或多个参数数据P1、P2、P3、P4和P5，并被传输至快闪存储器装置110。参数数据的数量和数据长度均并非是本发明的限制。另外，在SLC模式(或MLC/TLC/QLC模式等)的一写入操作的示例中，图28的设定特征信号在这种情况下等效上是一写入的设定特征信号(write set-featuresignal)，其例如包括一设定特征信号EFh和跟随在设定特征信号EFh之后的一相应的控制资讯，该控制资讯例如包括与该写入操作有关的特征资讯FA及/或一个或多个参数数据P1、P2、P3、P4和P5，并被传输到快闪存储器装置110。
对于设置该擦除操作来说，特征资讯FA的内容会由快闪存储器控制器105所决定并且会与该擦除操作有关。当接收到这样的特征资讯FA时，快闪存储器装置110可以知道后续之后的参数数据/位元是被用于设置该擦除操作。举例来说，参数数据PD1例如由四个位元B0～B3或更多的位元来实现。在本实施例中，参数数据PD1的位元B0用于指示是否启用或关闭该擦除操作的一循序模式。当位元B0被设置为“1”时，快闪存储器装置110所执行的该擦除操作会被启用并被设置为工作于该循序模式，其中该擦除操作会被安排用来切换以依序处理具有不同平面编号的不同平面，例如，无论快闪存储器控制器105所发送的地址资讯指示出哪一个平面编号，地址控制电路1112均可以自动切换到具有不同平面编号的不同平面，并且如果快闪存储器装置有四个平面，则该擦除操作可以被安排为依序擦除分别对应于平面编号0～3的不同平面所具有的相同区块索引编号例如30(但不限于)的区块单元。在其他实施例中，该擦除操作也可以自动切换以擦除具有相同区块索引编号30且分别对应于平面编号1～3的多个区块单元，并在具有该平面编号0的平面上擦除具有区块索引编号31的一区块数据单元(亦即上述多个区块单元的下一区块数据单元)。这也落入本发明的范畴。
另外，当该擦除操作的位元B0设置为“0”时，该擦除操作会被关闭。在这种情况下，因应于一个命令序列而对所有平面进行该擦除操作的执行工作会被关闭和停止，并且快闪存储器控制器105需要向快闪存储器装置110发送分别包含有不同平面资讯的多个命令序列，才能够擦除不同平面的对应区块数据单元。
另外，用于擦除操作的参数数据PD1的位元B1是用于指示该擦除操作是否要使用从快闪存储器控制器105所发送的一更新的位元映射资讯或是要自行针对不同的平面自动计算并获得其自身的一平面位元映射资讯。当位元B1设置为“1”时，该擦除操作是基于由快闪存储器装置110所自动计算和储存的一平面位元映射资讯来执行。而当位元B1设置为“0”时，会基于由快闪存储器控制器105所更新的一平面位元映射资讯来执行该擦除操作。
需要注意的是，从快闪存储器控制器105所发送至快闪存储器装置110的一平面位元映射资讯也可以通过使用特征资讯FA或通过使用从快闪存储器控制器105所发送的其他的控制资讯/信号来进行传输。图31显示出了根据本发明一实施例快闪存储器控制器105使用其他的控制资讯/信号来发送用于设置一擦除操作的一平面位元映射资讯的示例。在图31中，快闪存储器控制器105发送一特定指示命令0xAA、一区块/页的地址资讯、一平面位元映射资讯以及一命令0xD0。在其他实施例中，该平面位元映射资讯也可以是位于该特定指示命令0xAA和该地址资讯之间的一位置。该平面位元映射资讯例如可以通过使用至少一位元组(但不限于)来实现，以指示快闪存储器装置110的哪一个(哪些)平面是将要由该命令序列所触发的该擦除操作所处理。也就是说，当参数数据PD1的位元B1设置为“0”时，快闪存储器装置110可以基于在这样的命令序列中接收到的平面位元映射资讯的内容，自动擦除快闪存储器控制器105所请求的一或多个平面中的一或多个相应的区块数据单元。
例如，如果该地址资讯指示出一区块编号30并且该平面位元映射资讯指示出“1010”，则快闪存储器装置110就可以知道并确认该擦除操作是被安排用来擦除仅对应于具有平面编号1和3的平面中具有一相同区块索引编号30的两个区块数据单元。此外，需要注意的是，该地址资讯还可以包括一另一平面位元资讯，当参数数据PD1的位元B1被设置为“0”时，快闪存储器装置110可以忽略该另一平面位元资讯。此外，由于该平面位元映射资讯的关系，当参数数据PD1的位元B1被设置为“0”时用于触发该擦除操作的一命令序列的一信号长度会不同于当参数数据PD1的位元B1被设置为“1”时用于触发该擦除操作的一命令序列的一信号长度。
此外，用于设置该擦除操作的参数数据PD1的一位元B2是用于指示该擦除操作是否要因应于一擦除命令或是要因应于一特定指示命令(例如0xAA)来执行。当位元B2被设置为“1”时，该擦除操作会被设置为因应于该特定指示命令0xAA来执行，在这种情况下，即使接收到单一个平面编号，快闪存储器装置110也能够被安排自动切换到并选择不同的平面。而当位元B2被设置为“0”时，该擦除操作会被设置为仅因应于该擦除命令0x60来执行，在这种情况下，快闪存储器装置110不会自动切换去处理不同的平面。再者，在其他实施例中，当位元B2被设置为“1”时，快闪存储器装置110会基于预设的设置来自动切换到不同的平面并进行选择，并且快闪存储器控制器105也能够另外发送一不同的特定指示命令例如0xBB(但不限于)至快闪存储器装置110，令该快闪存储器装置110除了发送与该擦除操作有关的一命令序列之外，并不会切换至不同平面。
再者，用于设置该擦除操作的参数数据PD1的位元B3是用于指示该擦除操作是否可以改变不同平面的一或多个区块。当位元B3被设置为“1”时，该擦除操作可以因应于从快闪存储器控制器105发送的一请求信号来执行以改变不同平面的一区块的地址/编号。而当位元B3被设置为“0”时，该擦除操作会被设置为对于多个不同平面的相同的区块的地址/编号来执行。请参阅图32。图32显示出了根据本发明一实施例的快闪存储器控制器105通过发送一特定指示命令0xAA来改变不同平面的区块的地址/编号的示例。在图32中，快闪存储器控制器105依序发送一特定指示命令0xAA、一地址资讯、一选择资讯和一擦除确认命令0xD0。该选择资讯例如可以通过使用至少三个位元组(但不限于)来实现，其中一个位元组可以用来指示当前或动态所选择/修改的一平面编号，而另外两个位元组可以用来指示当前或动态所选择/修改的一区块编号；然而，这并非是本发明的限制。例如，该地址资讯也可以仅指示出平面编号1和平面编号3，而该选择资讯可以指示出一不同的平面编号0，以使快闪存储器装置110能够切换到并选择具有平面编号0的一平面。对于区块变换的操作来说也类似于上述的操作，于此不再赘述。
此外，参数数据PD1可以包括有其他的位元以用于设置该擦除操作的其他保留的功能。其他参数数据PD2、PD3、PD4和PD5也可以被保留以用于设置该擦除操作。此均并非是本发明的限制。
类似地，对于设置SLC/MLC/TLC/QLC等模式的写入操作而言，也可以通过由快闪存储器控制器105发送一写入设定特征信号(write set-feature signal)来决定、启用或关闭一写入操作的一特征资讯或一或多个参数。该写入设定特征信号的一特征资讯FA是由快闪存储器控制器105所决定，并与SLC、MLC、TLC、QLC或其他层级的写入模式下的写入操作有关联。该写入设定特征信号的其他格式也类似于上述的擦除设定特征信号的格式或上述复制回存读取的设定特征信号的格式，为简洁起见不再详述。另外，用于变换不同平面的区块/页的单元之该写入操作的该选择资讯也可以位于用以触发SLC/MLC/TLC/QLC模式下的一写入操作的一简化后的命令序列中的地址资讯或其他位置之后。
图33、图34及图35分别显示了根据本发明不同实施例因应于从快闪存储器控制器105所发送的一请求信号来变换不同平面中的一或多个区块地址/编号以进行一擦除操作的示例。在这些示例中，当参数数据PD1的位元B3被设置为“1”时，该擦除操作的执行可以因应于从快闪存储器控制器105所发送的一请求信号(例如触发该擦除操作的一命令序列)来变换不同平面的区块地址/编号。以下示例的精神及操作均可以适用于数据读取，复制回存读取和写入操作(在SLC，MLC，TLC，QLC等模式下)。换言之，快闪存储器控制器105可以发送与例如数据读取、复制回存读取、擦除或写入操作的存取操作有相关联的一简化过的命令序列，而其中一平面位元映射资讯及/或一区块地址会被添加于该简化的命令序列中以指示是否要变换某些平面或区块的地址资讯。
如图33所示，在第一示例中，用于一擦除操作的一平面位元映射资讯可以位于一命令序列中的一地址资讯之前；或者，该平面位元映射资讯也可以位于该命令序列中的该地址资讯之后。快闪存储器控制器105会依序发送一特定指示命令0xAA、一擦除命令0x60、平面位元映射资讯(例如四个位元“0111”)、一地址资讯例如是与一特定区块地址/编号(例如区块地址“A”)有相关联的地址数据以及一确认命令0xD0。当快闪存储器控制器105的擦除操作处于该循序模式下时，快闪存储器装置110就可以知道在预设的设置中其擦除操作是被安排用来擦除与所有不同平面上的一特定区块的地址/编号有相关联的多个区块数据单元，而当接收到例如携带有资讯“0111”的该平面位元映射资讯时(但不限于)，快闪存储器装置110可以确认在一修改的设置中其擦除操作会被安排用来擦除与具有平面编号1～3的多个平面上的一特定区块地址/编号有相关联的多个区块数据单元，并且不会擦除与一平面编号0的一平面上的一特定区块地址/编号有相关联的一区块数据单元。这有效地达到了快闪存储器控制器105能够通过添加一平面位元映射资讯至该擦除操作的一简化过的命令序列中，直接判断所要处理的(亦即要进行擦除的)是快闪存储器装置110的一部分平面上的区块数据，而另一个部分平面上的区块数据没有要被处理(亦即不进行擦除)。
在图33的第二个示例中，快闪存储器控制器105也可以依序发送一特定指示命令0xAA、一擦除命令0x60、一第一平面位元映射资讯、一地址资讯例如是与一特定区块地址/编号有相关联的地址数据、一第二平面位元映射资讯、一区块地址资讯以及一确认命令0xD0。该区块地址会指示出要选择哪一个区块地址来进行处理(亦即擦除)。该第一平面位元映射资讯及该地址资讯是与该循序模式有相关联，在循序模式中，快闪存储器装置110可以知道在预设的设置中其擦除操作是被安排用来擦除所有不同的平面上的与一特定区块的地址/编号有相关联的多个区块数据单元。该第一平面位元映射资讯可以具有与逻辑位元“1”相同的所有位元。当接收到该第二平面位元映射资讯以及与一修改的设置有相关的一区块地址资讯，快闪存储器装置110就可以确认其擦除操作是被安排用来擦除与一或多个平面上的特定的区块地址/编号有相关联的多个区块数据单元，其中该一或多个平面是由该第二平面位元映射资讯所指示出。所有实施例变型均符合本发明的精神。
如图34的第一个示例所示，快闪存储器控制器105会依序发送一特定指示命令0xAA、一擦除命令0x60、一地址资讯例如是与一特定区块的地址/编号“A”有相关联的地址数据、一平面位元映射资讯、一区块地址资讯及一确认命令0xD0。该平面位元映射资讯例如由四个位元或一个位元组所实现，以指示出要选择哪一个(或哪些)平面进行处理(亦即擦除)，而该区块地址资讯例如是由两个位元组所实现以指示出要选择哪些区块地址来进行处理(亦即擦除)。例如，地址资讯原本是指示一特定的区块地址/编号，例如区块地址“A”，表示出如果没有接收到平面位元映射资讯和区块地址资讯的话则是对所有不同平面的区块地址“A”的区块数据单元进行擦除操作。
接着，当接收到该平面位元映射资讯，例如分别用于平面编号3、2、1和0的位元“0010”以及接收到该区块地址资讯例如是区块地址“B”时，快闪存储器装置110(或地址控制电路1112)可以知道并确认出该擦除操作是被安排用来对于该平面位元映射资讯所指出的具有平面编号1的一平面将一区块地址从“A”改变为“B”。因此，在该擦除操作的循序模式中，在接收到确认命令0xD0后，快闪存储器控制器105就可以知道是要擦除具有平面编号0、2和3的三个平面上的对应于区块地址“A”的区块数据单元，以及是要擦除具有平面编号1的一个平面上的对应于区块地址“B”的区块数据单元，并开始执行相关的擦除操作。
类似地，在图34的第二个示例中，快闪存储器控制器105会依序发送一特定指示命令0xAA、一擦除命令0x60、一地址资讯例如是与一区块地址“A”有相关联的地址数据、一平面位元映射资讯、一区块地址资讯以及一确认命令0xD0，其中该平面位元映射资讯例如指示平面编号3、2、1和0的四个位元“0011”以指示出要被选取或处理的两个平面以及该区块地址资讯指示出要被选取或处理的区块地址“B”。因此，当接收到例如“0011”的平面位元映射资讯和例如区块地址“B”的区块地址资讯时，快闪存储器装置110(或地址控制电路1112)就可以知道并确认出该擦除操作是被安排用来仅对于具有平面编号0和1的两个平面将其区块地址从“A”更改变换为“B”。因此，在擦除操作的循序模式中，快闪存储器控制器105在接收到确认命令0xD0之后就可以开始执行擦除操作，可以擦除具有平面编号2和3的平面上的区块地址“A”所对应的区块数据单元，以及擦除具有平面编号0和1的平面上的区块地址“B”所对应的区块数据单元。
此外，快闪存储器控制器105可以对于不同的平面动态地选择和处理不同的区块。如图35的第一个示例所示，对于擦除操作来说，快闪存储器控制器105会依序发送一特定指示命令0xAA、一擦除命令0x60、一地址资讯例如是与一特定区块地址/编号“A”有相关联的地址数据、一第一平面位元映射资讯、一第一区块地址资讯例如是区块地址“B”、一第二平面位元映射资讯、一第二区块地址资讯例如是区块地址“C”以及一确认命令0xD0。该第一平面位元映射资讯例如是由四个位元实现，以指示该第一区块地址资讯例如区块地址“B”是用于跟哪一个或哪些平面有关，其例如是位元“0001”以分别用于平面编号为3、2、1和0的平面来表示出仅选择一平面编号为0的平面。此外，该第一个区块地址资讯例如是由两个位元组实现，以指示出选择了区块地址“B”来进行处理(亦即要被擦除)。该第二平面位元映射资讯例如由四个位元所实现，以指示出该第二区块地址资讯例如区块地址“C”是用于跟哪一个或哪些平面有关来进行处理，其例如是四个位元“0010”以分别用于平面编号为3、2、1和0的平面来表示出仅选择具有一平面编号为1的平面。此外，例如，该第二区块地址资讯是由两个位元组实现，以指示出选择了区块地址“C”来进行处理(亦即要被擦除)。
因此，在图35的第一示例中，在接收到与特定区块地址/编号“A”有关的一地址资讯之后，快闪存储器装置110(或地址控制电路1112)就可以知道在一预设的设置中其擦除操作是被安排用来擦除所有不同平面中区块地址“A”所对应的区块数据单元。在接收到依序对应于平面编号3、2、1和0的第一平面位元映射资讯“0001”和该第一区块地址资讯之后，快闪存储器装置110(或地址控制电路1112)就可以在得知一第一修改的方式下平面编号0的区块地址“A”会被改变并切换到平面编号0的一区块地址“B”。类似地，在分别接收到平面编号3、2、1、0的第二平面位元映射资讯“0010”以及第二区块地址资讯之后，快闪存储器装置110(或地址控制电路1112)就可以知道在一第二修改的方式下具有平面编号1的平面的区块地址“A”会被改变并切换到具有平面编号1的平面的另一区块地址“C”。如此，在接收到确认命令0xD0后，快闪存储器装置110(或地址控制电路1112)就可以确认其擦除操作是用来擦除具有平面编号2、3的两个平面的区块地址“A”所对应的两个区块数据单元，擦除具有平面编号0的一平面的区块地址“B”所对应的一个区块数据单元，以及擦除具有平面编号1的一平面的区块地址“C”所对应的一个区块数据单元。如此一来，这就可以实现通过从快闪存储器控制器105仅使用/发送一个简化过的命令序列到快闪存储器装置110来处理(亦即擦除)不同平面的不同区块地址资讯所对应的多个区块数据单元。
如图35的第二个示例所示，对于擦除操作而言，快闪存储器控制器105依序发送一特定指示命令0xAA、一擦除命令0x60、一地址资讯例如是与特定一区块地址/编号“A”有相关联的地址数据、一第一平面位元映射资讯、一第一区块地址资讯例如是一区块地址“B”、一第二平面位元映射资讯、一第二区块地址资讯例如是一区块地址“C”以及一确认命令0xD0。该第一平面位元映射资讯例如可以使用一个位元组来实现，以指示选择哪一个或哪些要被处理的平面是与该第一区块地址资讯例如是区块地址“B”有关的，其例如是四个位元“0001”并依序分别用于平面编号3、2、1和0的平面，以表示出是选择了平面编号为0的一平面。此外，例如，该第一区块地址资讯是由两个位元组所实现，以指示出选择了区块地址“B”来进行处理(亦即被擦除)。该第二平面位元映射资讯例如由四个位元所实现，以指示出选择哪一个或哪些要被处理的平面是与该第二区块地址资讯例如是区块地址“C”有关的，其例如是位元“0001”并依序分别用于平面编号3、2、1和0的平面，以表示选择了具有平面编号为0的一平面。此外，例如，第二区块地址资讯是由两个位元组所实现，以指示出选择了区块地址“C”来进行处理(亦即被擦除)。也就是说，在本实施例中，第一平面位元映射资讯与第二平面位元映射资讯是相同的，并且第一区块地址资讯与第二区块地址资讯是不相同的。在这种情况下，在接收到与特定区块地址/编号“A”有相关的地址资讯之后，快闪存储器装置110(或地址控制电路1112)可以得知在一预设的设置中其擦除操作是用来擦除所有不同平面的区块地址“A”所对应的多个区块数据单元。而在接收到分别对应于平面编号3、2、1和0的第一平面位元映射资讯例如“0001”及该第一区块地址资讯之后，快闪存储器装置110(或地址控制电路1112)就可以得知在一第一修改的方式下具有平面编号0的平面的区块地址“A”会被改变并切换到具有平面编号0的平面(亦即相同的平面)的区块地址“B”。类似地，在分别接收到对应于平面编号3、2、1、0的该第二平面位元映射资讯例如“0001”以及该第二区块地址资讯之后，快闪存储器装置110(或地址控制电路1112)就可以得知在一第二修改的方式中具有平面编号0的平面的区块地址“B”会再次被改变并切换到同一个平面(对应于平面编号0)中的区块地址“C”。如此，在接收到确认命令0xD0之后，快闪存储器装置110(或地址控制电路1112)就可以确认其擦除操作是用来擦除具有平面编号1～3的三个平面中的区块地址“A”所对应的三个区块数据单元，以及用来擦除具有平面编号0的一平面中的区块地址“C”所对应的一区块数据单元。如此一来，这可以实现了通过仅从快闪存储器控制器105向快闪存储器装置110发送一个简化后的命令序列来达到对同一个平面变换其不同区块地址或编号。
上述使用该平面位元映射资讯和该区块地址资讯的方法也可以被应用于复制回存读取操作或写入操作中的一简化后的命令序列。例如，在一实施例中，可以将平面位元映射资讯、区块地址资讯及/或页地址资讯的其中至少一组插入并定位于一写入操作的一简化后的命令序列中的任何位置，以具体地指示出哪一个平面或哪些平面、哪一个区块或哪些区块或是哪一个储存页或哪些储存页是被选取到以进行处理的，而哪一个平面或哪些平面、哪一个区块或哪些区块或是哪一个储存页或哪些储存页是并没有被选取处理的。类似地，在另一个实施例中，也可以将平面位元映射资讯、区块地址资讯及/或页地址资讯的其中至少一组插入并定位于一复制回存读取操作的一简化后的命令序列中的任何位置，以具体地指示出哪一个平面或哪些平面、哪一个区块或哪些区块或是哪一个储存页或哪些储存页的数据是要是被选取到并从储存单元阵列1107读取到数据暂存器1108中，而哪一个平面或哪些平面、哪一个区块或哪些区块或是哪一个储存页或哪些储存页是并没有被选取读取的。为简化本发明的说明书，相应的操作不再详述。
再者，对于一简化后的命令序列，一特定指示命令也可以位于该命令序列中的一起始位置、该命令序列中的一任意中间位置或该命令序列中的一最后的位置。这些实施例变型也落入本发明的范畴。
综上所述，本发明提供的技术解决方案能够将多个命令序列简化为单一个命令序列，以提高快闪存储器装置与快闪存储器控制器之间的通信效能，从而提高储存装置的整体效能。
以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。

Claims (20)

1.一种快闪存储器控制器，用于一储存装置中，通过一特定通信接口耦接于该储存装置的一快闪存储器装置，并包含有：
一输入/输出电路，通过该特定通信接口耦接于该快闪存储器装置，用于在该快闪存储器装置与一处理器之间传送命令及数据；以及
该处理器，耦接至该输入/输出电路，用以控制该输入/输出电路发送一数据切换设定特征信号至该快闪存储器装置，以启用、关闭或设置该快闪存储器装置的一数据切换操作，其中，该快闪存储器装置的该数据切换操作被设置用来使该快闪存储器装置控制该快闪存储器装置的一数据暂存器选择一第一数据单元和一第二数据单元并将其传送到该快闪存储器装置的一输入/输出控制电路以使该输入/输出控制电路因应于该快闪存储器控制器发送的一特定读取命令或一数据切换命令依次通过该特定通信接口向该快闪存储器控制器发送该第一数据单元和该第二数据单元；该第一数据单元的传输之后是该第二数据单元的传输，该第一数据单元和该第二数据单元分别与该快闪存储器装置的不同平面有相关联。
2.如权利要求1所述的快闪存储器控制器，其特征在于，该处理器被设置用来在该快闪存储器控制器被供电或该快闪存储器装置被供电时向该快闪存储器装置发送该数据切换设定特征信号以启用、关闭或设置该快闪存储器装置的该数据切换操作。
3.如权利要求1所述的快闪存储器控制器，其特征在于，该数据切换设定特征信号包括有一设定特征命令以及与该快闪存储器装置的多个不同平面的传输有相关联的一数据切换特征资讯。
4.如权利要求3所述的快闪存储器控制器，其特征在于，该数据切换特征资讯包括有多个切换参数，该多个切换参数分别对应于该快闪存储器装置的该多个不同平面，且一第一平面的一第一切换参数不同于一第二平面的一第二切换参数。
5.如权利要求3所述的快闪存储器控制器，其特征在于，该数据切换特征资讯包括有一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作会被启用并被设置为一循序模式，该循序模式是用来因应于该快闪存储器控制器所发送的一读取命令或一数据切换命令并根据该多个不同平面的多个序号，从该快闪存储器装置依序传输该多个不同平面的多个数据单元至该快闪存储器控制器。
6.如权利要求5所述的快闪存储器控制器，其特征在于，当该参数数据被设置为一第二逻辑位元时，该快闪存储器装置的该数据切换操作会被关闭。
7.如权利要求3所述的快闪存储器控制器，其特征在于，该数据切换特征资讯有包括一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作会被设置为一部分选择模式，该部分选择模式用来根据该快闪存储器装置所储存的一位元映射资讯从该快闪存储器装置传输该多个不同平面中的一部分之一部分数据单元至该快闪存储器控制器。
8.如权利要求7所述的快闪存储器控制器，其特征在于，该数据切换操作没有传输该特定平面的一数据单元，以及该特定平面的一序号位于两个不同平面的两序号之间，该两个不同平面具有多个数据单元且该多个数据单元是该数据切换操作从该快闪存储器装置传输到该快闪存储器控制器。
9.如权利要求3所述的快闪存储器控制器，其特征在于，该数据切换特征资讯包括有一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被用来因应于从该快闪存储器控制器所发送的一数据切换命令来发送多个数据单元；以及，当该参数数据被设置为一第二逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被用来因应于从该快闪存储器控制器所发送的一特定读取命令来传输多个数据单元。
10.如权利要求3所述的快闪存储器控制器，其特征在于，该数据切换特征资讯包括有一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被设置用来根据一预设遮罩值或由该快闪存储器装置所计算并储存的一位元映射资讯来传输多个数据单元；以及，当该参数数据被设置为一第二逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被设置用来根据一更新的遮罩值或该快闪存储器控制器所更新的一位元映射资讯来传输多个数据单元。
11.一种用于一储存装置中并通过一特定通信接口耦接于该储存装置的一快闪存储器装置之一快闪存储器控制器的方法，包含：
提供一输入/输出电路，通过该特定通信接口耦接于该快闪存储器装置，用于在该快闪存储器装置与一处理器之间传送命令及数据；以及
控制该处理器控制该输入/输出电路发送一数据切换设定特征信号至该快闪存储器装置，以启用、关闭或设置该快闪存储器装置的一数据切换操作；该快闪存储器装置的该数据切换操作被设置用来使该快闪存储器装置控制该快闪存储器装置的一数据暂存器选择一第一数据单元和一第二数据单元并将其传送到该快闪存储器装置的一输入/输出控制电路以使该输入/输出控制电路因应于该快闪存储器控制器发送的一特定读取命令或一数据切换命令依次通过该特定通信接口向该快闪存储器控制器发送该第一数据单元和该第二数据单元；该第一数据单元的传输之后是该第二数据单元的传输，该第一数据单元和该第二数据单元分别与该快闪存储器装置的不同平面有相关联。
12.如权利要求11所述的方法，其特征在于，另包含：
在该快闪存储器控制器被供电或该快闪存储器装置被供电时，向该快闪存储器装置发送该数据切换设定特征信号以启用、关闭或设置该快闪存储器装置的该数据切换操作。
13.如权利要求11所述的方法，其特征在于，该数据切换设定特征信号包括有一设定特征命令以及与该快闪存储器装置的多个不同平面的传输有相关联的一数据切换特征资讯。
14.如权利要求13所述的方法，其特征在于，该数据切换特征资讯包括有多个切换参数，该多个切换参数分别对应于该快闪存储器装置的该多个不同平面，且一第一平面的一第一切换参数不同于一第二平面的一第二切换参数。
15.如权利要求13所述的方法，其特征在于，该数据切换特征资讯包括有一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作会被启用并被设置为一循序模式，该循序模式是用来因应于该快闪存储器控制器所发送的一读取命令或一数据切换命令并根据该多个不同平面的多个序号，从该快闪存储器装置依序传输该多个不同平面的多个数据单元至该快闪存储器控制器。
16.如权利要求15所述的方法，其特征在于，当该参数数据被设置为一第二逻辑位元时，该快闪存储器装置的该数据切换操作会被关闭。
17.如权利要求13所述的方法，其特征在于，该数据切换特征资讯有包括一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作会被设置为一部分选择模式，该部分选择模式用来根据该快闪存储器装置所储存的一位元映射资讯从该快闪存储器装置传输该多个不同平面中的一部分之一部分数据单元至该快闪存储器控制器。
18.如权利要求17所述的方法，其特征在于，该数据切换操作没有传输该特定平面的一数据单元，以及该特定平面的一序号位于两个不同平面的两序号之间，该两个不同平面具有多个数据单元且该多个数据单元是该数据切换操作从该快闪存储器装置传输到该快闪存储器控制器。
19.如权利要求13所述的方法，其特征在于，该数据切换特征资讯包括有一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被用来因应于从该快闪存储器控制器所发送的一数据切换命令来发送多个数据单元；以及，当该参数数据被设置为一第二逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被用来因应于从该快闪存储器控制器所发送的一特定读取命令来传输多个数据单元。
20.如权利要求13所述的方法，其特征在于，其中，该数据切换特征资讯包括有一参数数据；当该参数数据被设置为一第一逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被设置用来根据一预设遮罩值或由该快闪存储器装置所计算并储存的一位元映射资讯来传输多个数据单元；以及，当该参数数据被设置为一第二逻辑位元时，由该快闪存储器装置所执行的该数据切换操作被设置用来根据一更新的遮罩值或该快闪存储器控制器所更新的一位元映射资讯来传输多个数据单元。
CN202211281238.7A 2022-02-24 2022-10-19 快闪存储器控制器及方法 Pending CN116700598A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/679,136 2022-02-24
US17/679,136 US11977752B2 (en) 2022-02-24 2022-02-24 Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device

Publications (1)

Publication Number Publication Date
CN116700598A true CN116700598A (zh) 2023-09-05

Family

ID=87574018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211281238.7A Pending CN116700598A (zh) 2022-02-24 2022-10-19 快闪存储器控制器及方法

Country Status (3)

Country Link
US (1) US11977752B2 (zh)
CN (1) CN116700598A (zh)
TW (1) TWI807929B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11972146B2 (en) * 2022-02-24 2024-04-30 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US11977776B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348788A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置及び携帯電子機器
US7280398B1 (en) 2006-08-31 2007-10-09 Micron Technology, Inc. System and memory for sequential multi-plane page memory operations
MX2010001724A (es) 2007-08-13 2010-03-15 Qualcomm Inc Optimizacion de la trasmision en orden de paquetes de datos durante la transferencia de comunicacion inalambrica.
US20090049232A1 (en) 2007-08-17 2009-02-19 Sandeep Brahmadathan Execute-in-place implementation for a nand device
US8068365B2 (en) * 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
US8762621B2 (en) 2008-10-28 2014-06-24 Micron Technology, Inc. Logical unit operation
WO2011021237A1 (en) 2009-08-20 2011-02-24 Hitachi,Ltd. Storage subsystem and its data processing method
TWI435215B (zh) 2009-08-26 2014-04-21 Phison Electronics Corp 下達讀取指令與資料讀取方法、控制器與儲存系統
TWI399643B (zh) 2009-12-31 2013-06-21 Phison Electronics Corp 快閃記憶體儲存系統及其控制器與資料寫入方法
JP2011154556A (ja) 2010-01-27 2011-08-11 Toshiba Corp 半導体記憶装置
KR20120068192A (ko) 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 플래시 메모리 장치 및 그 동작 방법
US9588883B2 (en) 2011-09-23 2017-03-07 Conversant Intellectual Property Management Inc. Flash memory system
US9229854B1 (en) 2013-01-28 2016-01-05 Radian Memory Systems, LLC Multi-array operation support and related devices, systems and software
US9164837B2 (en) 2013-09-12 2015-10-20 Seagate Technology Llc Transfer unit management
JP2015176309A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
US9524799B2 (en) * 2014-12-30 2016-12-20 Sandisk Technologies Llc Method and apparatus to tune a toggle mode interface
JP6359491B2 (ja) 2015-06-12 2018-07-18 東芝メモリ株式会社 半導体記憶装置
KR102465321B1 (ko) 2016-03-02 2022-11-11 에스케이하이닉스 주식회사 데이터 저장 장치
JP6753746B2 (ja) 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
TW201814489A (zh) 2016-09-29 2018-04-16 宏碁股份有限公司 資料儲存方法與資料儲存系統
JP2019057147A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム
KR102411290B1 (ko) 2017-10-24 2022-06-22 삼성전자주식회사 선택적으로 퍼지 동작을 수행하도록 구성되는 호스트 장치 및 스토리지 장치를 포함하는 스토리지 시스템
TWI660269B (zh) 2018-01-26 2019-05-21 慧榮科技股份有限公司 用來於一記憶裝置中進行寫入管理之方法以及記憶裝置及其控制器
US11016924B2 (en) 2018-03-01 2021-05-25 Samsung Electronics Co., Ltd. System and method for supporting multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) devices
TWI679537B (zh) 2018-03-09 2019-12-11 深圳大心電子科技有限公司 資料移動方法及儲存控制器
US10635353B2 (en) 2018-05-30 2020-04-28 Circuit Blvd., Inc. Method of transceiving data using physical page address (PPA) command on open-channel solid state drive (SSD) and an apparatus performing the same
KR20200054000A (ko) 2018-11-09 2020-05-19 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
JP7195913B2 (ja) 2018-12-19 2022-12-26 キオクシア株式会社 半導体記憶装置
WO2020133202A1 (en) 2018-12-28 2020-07-02 Micron Technology, Inc. Reduce system active power based on memory usage patterns
JP2020123412A (ja) 2019-01-30 2020-08-13 キオクシア株式会社 半導体記憶装置
US10877696B2 (en) 2019-03-28 2020-12-29 Intel Corporation Independent NAND memory operations by plane
US11216189B2 (en) 2019-04-01 2022-01-04 Silicon Motion, Inc. Method and computer program product for reading partial data of a page on multiple planes
US11651829B2 (en) 2019-06-17 2023-05-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
US20210149594A1 (en) 2019-11-19 2021-05-20 Microsoft Technology Licensing, Llc Solid-state devices to reduce latency by employing instruction time slicing to non-volatile memory (nvm) sets mapped to independently programmable nvm planes
KR20210129928A (ko) 2020-04-21 2021-10-29 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작방법
KR20210151374A (ko) 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
KR20210155228A (ko) 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
TWI782490B (zh) 2020-07-02 2022-11-01 日商鎧俠股份有限公司 接收終端、通訊系統及程式
US11848055B2 (en) 2020-08-21 2023-12-19 Seagate Technology Llc Asynchronous access multi-plane solid-state memory
US11693774B2 (en) * 2021-08-05 2023-07-04 Micron Technology, Inc. Selectively utilizing a read page cache mode in a memory subsystem
US11669451B2 (en) 2021-09-01 2023-06-06 Micron Technology, Inc. Multi-plane switching of non-volatile memory
US11861212B2 (en) * 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11977776B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes

Also Published As

Publication number Publication date
TW202334966A (zh) 2023-09-01
TWI807929B (zh) 2023-07-01
US11977752B2 (en) 2024-05-07
US20230266895A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
CN116705116A (zh) 快闪存储器装置的快闪存储器控制器与方法
CN116700598A (zh) 快闪存储器控制器及方法
CN116705113A (zh) 快闪存储器装置及方法
US7441070B2 (en) Method for accessing a non-volatile memory via a volatile memory interface
KR101507194B1 (ko) 직렬 인터페이스 ｎａｎｄ
US20080010420A1 (en) Method for Accessing Control Registers via a Memory Device
WO2003085677A1 (fr) Memoire non volatile
US20080010419A1 (en) System and Method for Issuing Commands
KR20190079831A (ko) 비동기적 동작 수행이 가능한 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 그리고 이의 동작 수행 방법
US20070300011A1 (en) Memory card, semiconductor device, and method of controlling semiconductor memory
CN108958647B (zh) 存储器装置的边读边写访问方法
US11727992B2 (en) Semiconductor memory device
US20080007569A1 (en) Control protocol and signaling in a new memory architecture
CN116700599A (zh) 快闪存储器装置与方法
CN116705115A (zh) 快闪存储器控制器及方法
CN116700600A (zh) 快闪存储器控制器及方法
CN112306897A (zh) 存储器系统及其操作方法
TWI838793B (zh) 用於儲存裝置中並通過特定通訊介面耦接到儲存裝置的快閃記憶體裝置之快閃記憶體控制器及方法
CN114253464B (zh) 控制读取请求的方法和具有主机装置的存储器控制器
US6898680B2 (en) Minimization of overhead of non-volatile memory operation
US20240053928A1 (en) Data storage device and non-volatile memory control method
CN116635836A (zh) 存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination