CN116699939B - 一种掩膜版优化方法、装置、设备及计算机可读存储介质 - Google Patents
一种掩膜版优化方法、装置、设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116699939B CN116699939B CN202310990303.1A CN202310990303A CN116699939B CN 116699939 B CN116699939 B CN 116699939B CN 202310990303 A CN202310990303 A CN 202310990303A CN 116699939 B CN116699939 B CN 116699939B
- Authority
- CN
- China
- Prior art keywords
- mask
- processing group
- adjusted
- layout
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005457 optimization Methods 0.000 title claims abstract description 24
- 238000003860 storage Methods 0.000 title claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 109
- 238000004088 simulation Methods 0.000 claims abstract description 62
- 238000012937 correction Methods 0.000 claims abstract description 39
- 238000012795 verification Methods 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 9
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 40
- 238000001459 lithography Methods 0.000 abstract description 9
- 238000001259 photo etching Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009022 nonlinear effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明涉及光刻模拟领域，特别是涉及一种掩膜版优化方法、装置、设备及计算机可读存储介质，通过接收目标版图；将所述目标版图进行OPC修正，得到待调掩膜；确定所述待调掩膜上各个相邻的边段间的错位距离；根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；将同一处理组内的边段调整至齐平，得到优化掩膜。本发明计算所述待调掩膜上的相邻边段之间的错位距离，将错位距离较小的边段合并对齐，以避免后续掩膜生产过程中掩膜版机台不必要的反复重新定位校准，大大缩短了掩模版制造的周期，提升了掩膜版的生产效率。
Description
技术领域
本发明涉及光刻模拟领域，特别是涉及一种掩膜版优化方法、装置、设备及计算机可读存储介质。
背景技术
光刻是芯片制造过程中的核心工艺。光学系统，掩模版以及光刻胶系统中的非线性效应会带来芯片制造过程中的从设计图形到晶圆制造中的转移失真。现有掩模版图形优化主要是通过OPC（光学邻近效应修正）技术基于EPE（边缘位置误差）或者CD（关键尺寸）的目标函数对掩模版版图进行仿真和优化，来最大化的减少半导体制造过程中由于光学等非线性效应造成的图形失真。而在14nm以及以下的先进节点中，由于考虑到掩模版制造中的工艺误差问题，通常会对OPC修正后的版图进行MPC修正，以弥补掩模制造的误差。
掩模版制造过程中，OPC版图中的分割单元的个数直接影响了制造掩模版的速度和质量，目前的掩模版制造流程，由于OPC修正中会对版图实行大量的碎片化，所以OPC修正图形中，被分割的单元，也称边段的数目非常的大，非必须的边段会使掩模版机台在制造过程中反复定位，在制造时间产生不必要的浪费。
因此，如何减少OPC修正过程中的非必要边段数量，进而提升掩膜版的生产效率，是现有技术中亟待解决的问题。
发明内容
本发明的目的是提供一种掩膜版优化方法、装置、设备及计算机可读存储介质，以解决现有技术中掩膜版制造时间长、效率低的问题。
为解决上述技术问题，本发明提供一种掩膜版优化方法，包括：
接收目标版图；
将所述目标版图进行OPC修正，得到待调掩膜；
确定所述待调掩膜上各个相邻的边段间的错位距离；
根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；
将同一处理组内的边段调整至齐平，得到优化掩膜。
可选地，在所述的掩膜版优化方法中，所述将同一处理组内的边段调整至齐平包括：
确定所述处理组内的目标边段；
将所述处理组内的非目标边段移动至所述目标边段对应的垂直高度位置，使同一处理组内的边段齐平。
可选地，在所述的掩膜版优化方法中，所述将同一处理组内的边段调整至齐平包括：
根据所述处理组确定所述处理组内的最高边段及最低边段；所述最高边段为与同一处理组内相邻的边段的接触端均为凸角的边段，所述最低边段为与同一处理组内相邻的边段的接触端均为凹角的边段；
根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置；所述目标高度位置位于所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置之间；
将所述处理组内的边段移动至所述目标高度位置，使同一处理组内的边段齐平。
可选地，在所述的掩膜版优化方法中，所述根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置包括：
取所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置的平均值，作为目标高度位置。
可选地，在所述的掩膜版优化方法中，在得到所述优化掩膜之后，还包括：
对所述优化掩膜进行MPC修正，得到理论输入掩膜；
对所述理论输入掩膜进行MPC仿真，得到工作掩膜；
对所述工作掩膜进行OPC仿真，得到仿真版图；
计算所述仿真版图的EPE；
判断所述仿真版图的EPE是否超过容忍阈值；
当所述仿真版图的EPE超过所述容忍阈值时，减小所述调整阈值和/或减少所述处理组内的边段的数量，再次确定所述待调掩膜上的处理组并将同一处理组内的边段调整至齐平，得到新的优化掩膜，直至新的优化掩膜对应的仿真版图的EPE不超过所述容忍阈值。
可选地，在所述的掩膜版优化方法中，在得到待调掩膜之后，还包括：
对所述待调掩膜进行MPC修正，得到待调输入掩膜；
对所述待调输入掩膜进行MPC仿真，得到验证掩膜；
对所述验证掩膜进行OPC仿真，得到验证版图；
计算所述验证版图的EPE；
判断所述验证版图的EPE是否超过容忍阈值；
相应地，所述确定所述待调掩膜上各个相邻的边段间的错位距离包括：
当所述验证版图的EPE没有超过容忍阈值时，确定所述待调掩膜上各个相邻的边段间的错位距离。
可选地，在所述的掩膜版优化方法中，所述MPC仿真，为通过电子束模型和/或蚀刻模型进行的MPC仿真。
一种掩膜版优化装置，包括：
接收模块，用于接收目标版图；
OPC模块，用于将所述目标版图进行OPC修正，得到待调掩膜；
测距模块，用于确定所述待调掩膜上各个相邻的边段间的错位距离；
分组模块，用于根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；
调平模块，用于将同一处理组内的边段调整至齐平，得到优化掩膜。
一种掩膜版优化设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述任一种所述的掩膜版优化方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述的掩膜版优化方法的步骤。
本发明所提供的掩膜版优化方法，通过接收目标版图；将所述目标版图进行OPC修正，得到待调掩膜；确定所述待调掩膜上各个相邻的边段间的错位距离；根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；将同一处理组内的边段调整至齐平，得到优化掩膜。本发明再通过OPC修正得到目标版图对应的待调掩膜后，并不直接使用所述待调掩膜进行生产，而是进一步计算所述待调掩膜上的相邻边段之间的错位距离，将错位距离较小的边段合并对齐，以避免后续掩膜生产过程中掩膜版机台不必要的反复重新定位校准，大大缩短了掩模版制造的周期，提升了掩膜版的生产效率。本发明同时还提供了一种具有上述有益效果的掩膜版优化装置、设备及计算机可读存储介质。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的掩膜版优化方法的一种具体实施方式的流程示意图；
图2、图3为本发明提供的掩膜版优化方法的一种具体实施方式的工艺流程图；
图4为本发明提供的掩膜版优化方法的另一种具体实施方式的流程示意图；
图5为本发明提供的掩膜版优化装置的一种具体实施方式的结构示意图。
图中，包括100、接收模块，200、OPC模块，300、测距模块，400、分组模块，500、调平模块，A、最高边段，B、最低边段。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的核心是提供一种掩膜版优化方法，其一种具体实施方式的流程示意图如图1所示，称其为具体实施方式一，包括：
S101：接收目标版图。
所述目标版图指经过设计后，完成的电路版图。
S102：将所述目标版图进行OPC修正，得到待调掩膜。
正常的光刻过程，由于小尺寸下光路的畸变，实际得到的图形与掩膜图形并不完全一致，可参考图2，图2中实线图形为掩膜图形，虚线图形为实际经过光刻得到的光刻图形，可以看出，两者差别较大。
OPC（光学邻近效应）修正指根据最终需要达到的电路版图，考虑光在光刻过程引发的图形畸变对对应的掩膜版形状进行反推的模拟，换言之，本步骤得到待调掩膜，即为为了生产出所述目标版图需要使用的掩膜。
S103：确定所述待调掩膜上各个相邻的边段间的错位距离。
请参考图2，图2中在实线图形上标注了很多短线段，短线段即为相邻的边段之间的端点，每一条边段用原点指出，但由于图像尺寸的问题，相邻边段之间的错位无法体现，请参考图3，图3为图2的局部放大图（图3对应的放大区域在图2中用圆点状虚线圈出，并标记为待放大区），在图3中可以清晰看出不同的边段之间的错位，刻蚀图案的中心线在图3中以虚线表示，所述错位距离也即两边段在垂直于其延伸方向上的间距。
作为一种优选实施方式，在得到待调掩膜之后，还包括：
A1：对所述待调掩膜进行MPC修正，得到待调输入掩膜。
在制造掩膜版的过程中，类似通过掩膜光刻的过程，均会因为尺寸过小导致实际生成的掩膜版形状与设计形状不一样，因此在生产掩膜版时，输入的掩膜版图形数据并非实际想要得到的掩膜板图形数据。而所述MPC（掩模邻近效应）修正指通过目标掩膜图形模拟反推输入机器的掩膜图形数据的方法。
A2：对所述待调输入掩膜进行MPC仿真，得到验证掩膜。
所述MPC仿真，指的是将所述待调输入掩膜通过仿真模拟的方式输入掩膜版机台，最后得到的应由所述掩膜版机台生产出的掩膜形状的仿真，可以看作与所述MPC修正的相反的流程。
更进一步地，所述MPC仿真，为通过电子束模型和/或蚀刻模型进行的MPC仿真。所述电子束模型及所述蚀刻模型均技术成熟，算力占用较少，仿真精度高，当然，也可根据实际情况选用其他模型，下文中的MPC仿真也相同，届时不再赘述。
A3：对所述验证掩膜进行OPC仿真，得到验证版图。
所述OPC仿真，为通过掩膜版与给定的光刻条件，进行光刻仿真，的到光刻后图形的仿真过程，可以看作与所述OPC修正相反的流程。
本步骤中得到的验证版图，可以看作所述待调掩膜实际生产中最后可得到的版图，其应当与接收到的目标版图越接近越好。
A4：计算所述验证版图的EPE。
所述EPE指边缘位置误差，为表示掩膜图形与实际光刻图形之间的边缘线差距的参数（可参考图2），EPE越大，说明掩膜图形与实际光刻图形之间的差距越大。
A5：判断所述验证版图的EPE是否超过容忍阈值。
相应地，所述确定所述待调掩膜上各个相邻的边段间的错位距离包括：
A6：当所述验证版图的EPE没有超过容忍阈值时，确定所述待调掩膜上各个相邻的边段间的错位距离。
当然，我们希望掩膜图形与实际光刻图形之间的差距越小越好，因此，本优选实施方式中，在对所述待调掩膜进行调整前，先对所述待调掩膜的进行了光刻仿真，看仿真得到的光刻图案是否满足要求，如果不满足，那么进行在调整后就更不可能满足EPE要求了，因此，当发现所述验证版图的EPE超过所述容忍阈值后，直接不再进行后续的调整步骤，侧面节约了算力。
S104：根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值。
本步骤的具体实施方式可为，依次检查相邻的边段之间的错位距离，当连续出现符合所述处理组要求个数的小于所述调整阈值的边段时，便将这些边段划归为一个处理组，直至遍历整个待调掩膜。
S105：将同一处理组内的边段调整至齐平，得到优化掩膜。
本步骤中的“齐平”指的是同一处理组中的边段均位于同一垂直高度上，不同的边段之间的错位距离为0。所述垂直高度指在垂直于所述边段延伸方向上的高度。
一方面，所述将同一处理组内的边段调整至齐平包括：
B1：确定所述处理组内的目标边段。
所述目标边段可根据实际情况进行设置，如厂商可根据自身设备的实际情况，经过经验得出光刻设备刻蚀得到的图案通常比设计图案要细，而厂商又希望避免图案断裂的情况出现，则可将所述目标边段设定为同一处理组中的最高边段，也即最远离所述刻蚀图案中心的边段（所述最高边段为与同一处理组内相邻的边段的接触端均为凸角的边段），反之，也可以选择同一处理组中的最低边段，或介于所述最高边段及所述最低边段之间的其他边段为目标边段。
B2：将所述处理组内的非目标边段移动至所述目标边段对应的垂直高度位置，使同一处理组内的边段齐平。
在前一步骤中，确定了所述目标边段，则在本步骤中，直接将所述处理组内的其他边段拉到与所述目标边段同一高度位置，使不同的边段组成一条直线，也即将各个处理组内的边段齐平。
本优选实施方式中，直接将所述处理组中的某一条边段定义为目标边段，再将其他边段拉带与所述目标边段的同一高度位置，不需要额外的计算，也没有引进其他参数，方便快捷地完成了所述处理组内部的目标边段的齐平，节省了算力，提升了处理效率。
另一方面，所述将同一处理组内的边段调整至齐平包括：
C1：根据所述处理组确定所述处理组内的最高边段及最低边段；所述最高边段为与同一处理组内相邻的边段的接触端均为凸角的边段，所述最低边段为与同一处理组内相邻的边段的接触端均为凹角的边段。
换言之，所述最高边段为最远离光刻图案中心的边段，所述最低边段为最接近光刻图案中心的边段，可参考图3中的边段A（最高边段）和边段B（最低边段）。
C2：根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置；所述目标高度位置位于所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置之间。
在本步骤中，可按需要在所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置之间选择一个目标高度值，所述目标高度值的确定可为经验参数，也可为根据实际情况选定的参数，本发明在此不作限定。
C3：将所述处理组内的边段移动至所述目标高度位置，使同一处理组内的边段齐平。
将对应的处理组中的全部边段拉到所述目标高度值，即可完成同一处理组内的边段齐平，在所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置之间选择所述目标高度值，可大大提升调整的灵活性，增加方案的泛用性。
再进一步地，所述根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置包括：
取所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置的平均值，作为目标高度位置。
以所述处理组仅包括两条边段的情况为例，则两条边段一条为所述最高边段，另一条为最低边段，设所述最高边段及所述最低边段在垂直高度方向上的距离为d，则需要所述最高边段向靠近图形内侧的方向移动d/2，所述最低边段向远离图形内侧的方向移动d/2。
在本优选实施方式中，直接取所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置的平均值，作为目标高度位置，在保障所述优化掩膜对应的光刻图案与所述待调掩膜对应的光刻图案相差不大，也即保真度较高的前提下，大大降低了计算难度，提升了计算效率。
本发明所提供的掩膜版优化方法，通过接收目标版图；将所述目标版图进行OPC修正，得到待调掩膜；确定所述待调掩膜上各个相邻的边段间的错位距离；根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；将同一处理组内的边段调整至齐平，得到优化掩膜。本发明再通过OPC修正得到目标版图对应的待调掩膜后，并不直接使用所述待调掩膜进行生产，而是进一步计算所述待调掩膜上的相邻边段之间的错位距离，将错位距离较小的边段合并对齐，以避免后续掩膜生产过程中掩膜版机台不必要的反复重新定位校准，大大缩短了掩模版制造的周期，提升了掩膜版的生产效率。
在具体实施方式一的基础上，进一步对得到的优化掩膜进行验证，得到具体实施方式二，其流程示意图如图4所示，包括：
S201：接收目标版图。
S202：将所述目标版图进行OPC修正，得到待调掩膜。
S203：确定所述待调掩膜上各个相邻的边段间的错位距离。
S204：根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值。
S205：将同一处理组内的边段调整至齐平，得到优化掩膜。
S206：对所述优化掩膜进行MPC修正，得到理论输入掩膜。
S207：对所述理论输入掩膜进行MPC仿真，得到工作掩膜。
S208：对所述工作掩膜进行OPC仿真，得到仿真版图。
S209：计算所述仿真版图的EPE。
S210：判断所述仿真版图的EPE是否超过容忍阈值。
步骤S206至S210可参考前文中的优选实施方式的步骤A1至A5，流程一只，只不过输入的数据不同，在此不再展开赘述。
S211：当所述仿真版图的EPE超过所述容忍阈值时，减小所述调整阈值和/或减少所述处理组内的边段的数量，再次确定所述待调掩膜上的处理组并将同一处理组内的边段调整至齐平，得到新的优化掩膜，直至新的优化掩膜对应的仿真版图的EPE不超过所述容忍阈值。
本具体实施方式与上述具体实施方式的不同之处在于，本具体实施方式中在得到所述优化掩膜之后，又进一步对所述优化掩膜进行了验证，其余步骤均与上述具体实施方式相同，在此不再展开赘述。
本具体实施方式中，在得到所述优化掩膜后，通过所述优化掩膜进一步进行MPC修正，反推出理论输入掩膜，也即实际生产中将要输入所述掩膜版机台的图形数据，再通过MPC仿真、OPC仿真，得到仿真版图，也即实际生产中最终得到的，用于与所述目标版图进行对比的图案，并计算所述仿真版图的EPE，只有在所述EPE没有超过所述容忍阈值时，才认为对应的优化掩膜是合格的，否则则认为在调整边段的过程中，由于调整过大导致光刻中会导致额外问题，此时，可通过减小所述调整阈值、减少所述处理组内的边段的数量两种手段中的至少一种，降低调整的理论幅度，以期得到新的EPE更小的优化版图，大大提升了本方案的工作稳定性。
所述容忍阈值可为OPC验证标准e，当然，也可根据实际情况做相应调整。
下面对本发明实施例提供的掩膜版优化装置进行介绍，下文描述的掩膜版优化装置与上文描述的掩膜版优化方法可相互对应参照。
图5为本发明实施例提供的掩膜版优化装置的结构框图，称其为具体实施方式三，参照图5掩膜版优化装置可以包括：
接收模块100，用于接收目标版图；
OPC模块200，用于将所述目标版图进行OPC修正，得到待调掩膜；
测距模块300，用于确定所述待调掩膜上各个相邻的边段间的错位距离；
分组模块400，用于根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；
调平模块500，用于将同一处理组内的边段调整至齐平，得到优化掩膜。
作为一种优选实施方式，所述调平模块500包括：
目标边段单元，用于确定所述处理组内的目标边段；
第一对准移动单元，用于将所述处理组内的非目标边段移动至所述目标边段对应的垂直高度位置，使同一处理组内的边段齐平。
作为一种优选实施方式，所述调平模块500包括：
极限边段单元，用于根据所述处理组确定所述处理组内的最高边段及最低边段；所述最高边段为与同一处理组内相邻的边段的接触端均为凸角的边段，所述最低边段为与同一处理组内相邻的边段的接触端均为凹角的边段；
目标高度单元，用于根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置；
第二对准移动单元，用于将所述处理组内的边段移动至所述目标高度位置，使同一处理组内的边段齐平。
作为一种优选实施方式，所述调平模块500包括：
目标中值单元，用于取所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置的平均值，作为目标高度位置。
作为一种优选实施方式，所述调平模块500，还包括：
第一MPC修正单元，用于对所述优化掩膜进行MPC修正，得到理论输入掩膜；
第一MPC仿真单元，用于对所述理论输入掩膜进行MPC仿真，得到工作掩膜；
第一OPC仿真单元，用于对所述工作掩膜进行OPC仿真，得到仿真版图；
第一EPE单元，用于计算所述仿真版图的EPE；
第一判断单元，用于判断所述仿真版图的EPE是否超过容忍阈值；
再调整单元，用于当所述仿真版图的EPE超过所述容忍阈值时，减小所述调整阈值和/或减少所述处理组内的边段的数量，再次确定所述待调掩膜上的处理组并将同一处理组内的边段调整至齐平，得到新的优化掩膜，直至新的优化掩膜对应的仿真版图的EPE不超过所述容忍阈值。
作为一种优选实施方式，所述OPC模块200，还包括：
第二MPC修正单元，用于对所述待调掩膜进行MPC修正，得到待调输入掩膜；
第二MPC仿真单元，用于对所述待调输入掩膜进行MPC仿真，得到验证掩膜；
第二OPC仿真单元，用于对所述验证掩膜进行OPC仿真，得到验证版图；
第二EPE单元，用于计算所述验证版图的EPE；
第二判断单元，用于判断所述验证版图的EPE是否超过容忍阈值；
相应地，所述测距模块300包括：
继续执行单元，用于当所述验证版图的EPE没有超过容忍阈值时，确定所述待调掩膜上各个相邻的边段间的错位距离。
本发明所提供的掩膜版优化装置，包括接收模块100，用于接收目标版图；OPC模块200，用于将所述目标版图进行OPC修正，得到待调掩膜；测距模块300，用于确定所述待调掩膜上各个相邻的边段间的错位距离；分组模块400，用于根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；调平模块500，用于将同一处理组内的边段调整至齐平，得到优化掩膜。本发明再通过OPC修正得到目标版图对应的待调掩膜后，并不直接使用所述待调掩膜进行生产，而是进一步计算所述待调掩膜上的相邻边段之间的错位距离，将错位距离较小的边段合并对齐，以避免后续掩膜生产过程中掩膜版机台不必要的反复重新定位校准，大大缩短了掩模版制造的周期，提升了掩膜版的生产效率。
本实施例的掩膜版优化装置用于实现前述的掩膜版优化方法，因此掩膜版优化装置中的具体实施方式可见前文中的掩膜版优化方法的实施例部分，例如，接收模块100，OPC模块200，测距模块300，分组模块400，调平模块500，分别用于实现上述掩膜版优化方法中步骤S101，S102，S103，S104和S105，所以，其具体实施方式可以参照相应的各个部分实施例的描述，在此不再赘述。
本发明还提供了一种掩膜版优化设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述任一种所述的掩膜版优化方法的步骤。本发明所提供的掩膜版优化方法，通过接收目标版图；将所述目标版图进行OPC修正，得到待调掩膜；确定所述待调掩膜上各个相邻的边段间的错位距离；根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；将同一处理组内的边段调整至齐平，得到优化掩膜。本发明再通过OPC修正得到目标版图对应的待调掩膜后，并不直接使用所述待调掩膜进行生产，而是进一步计算所述待调掩膜上的相邻边段之间的错位距离，将错位距离较小的边段合并对齐，以避免后续掩膜生产过程中掩膜版机台不必要的反复重新定位校准，大大缩短了掩模版制造的周期，提升了掩膜版的生产效率。
本发明还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述的掩膜版优化方法的步骤。本发明所提供的掩膜版优化方法，通过接收目标版图；将所述目标版图进行OPC修正，得到待调掩膜；确定所述待调掩膜上各个相邻的边段间的错位距离；根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；将同一处理组内的边段调整至齐平，得到优化掩膜。本发明再通过OPC修正得到目标版图对应的待调掩膜后，并不直接使用所述待调掩膜进行生产，而是进一步计算所述待调掩膜上的相邻边段之间的错位距离，将错位距离较小的边段合并对齐，以避免后续掩膜生产过程中掩膜版机台不必要的反复重新定位校准，大大缩短了掩模版制造的周期，提升了掩膜版的生产效率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的掩膜版优化方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种掩膜版优化方法，其特征在于，包括：
接收目标版图；
将所述目标版图进行OPC修正，得到待调掩膜；
确定所述待调掩膜上各个相邻的边段间的错位距离；
根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；
将同一处理组内的边段调整至齐平，得到优化掩膜。
2.如权利要求1所述的掩膜版优化方法，其特征在于，所述将同一处理组内的边段调整至齐平包括：
确定所述处理组内的目标边段；
将所述处理组内的非目标边段移动至所述目标边段对应的垂直高度位置，使同一处理组内的边段齐平。
3.如权利要求1所述的掩膜版优化方法，其特征在于，所述将同一处理组内的边段调整至齐平包括：
根据所述处理组确定所述处理组内的最高边段及最低边段；所述最高边段为与同一处理组内相邻的边段的接触端均为凸角的边段，所述最低边段为与同一处理组内相邻的边段的接触端均为凹角的边段；
根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置；所述目标高度位置位于所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置之间；
将所述处理组内的边段移动至所述目标高度位置，使同一处理组内的边段齐平。
4.如权利要求3所述的掩膜版优化方法，其特征在于，所述根据所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置，确定目标高度位置包括：
取所述最高边段对应的垂直高度位置及所述最低边段对应的垂直高度位置的平均值，作为目标高度位置。
5.如权利要求1所述的掩膜版优化方法，其特征在于，在得到所述优化掩膜之后，还包括：
对所述优化掩膜进行MPC修正，得到理论输入掩膜；
对所述理论输入掩膜进行MPC仿真，得到工作掩膜；
对所述工作掩膜进行OPC仿真，得到仿真版图；
计算所述仿真版图的EPE；
判断所述仿真版图的EPE是否超过容忍阈值；
当所述仿真版图的EPE超过所述容忍阈值时，减小所述调整阈值和/或减少所述处理组内的边段的数量，再次确定所述待调掩膜上的处理组并将同一处理组内的边段调整至齐平，得到新的优化掩膜，直至新的优化掩膜对应的仿真版图的EPE不超过所述容忍阈值。
6.如权利要求1所述的掩膜版优化方法，其特征在于，在得到待调掩膜之后，还包括：
对所述待调掩膜进行MPC修正，得到待调输入掩膜；
对所述待调输入掩膜进行MPC仿真，得到验证掩膜；
对所述验证掩膜进行OPC仿真，得到验证版图；
计算所述验证版图的EPE；
判断所述验证版图的EPE是否超过容忍阈值；
相应地，所述确定所述待调掩膜上各个相邻的边段间的错位距离包括：
当所述验证版图的EPE没有超过容忍阈值时，确定所述待调掩膜上各个相邻的边段间的错位距离。
7.如权利要求5或6所述的掩膜版优化方法，其特征在于，所述MPC仿真，为通过电子束模型和/或蚀刻模型进行的MPC仿真。
8.一种掩膜版优化装置，其特征在于，包括：
接收模块，用于接收目标版图；
OPC模块，用于将所述目标版图进行OPC修正，得到待调掩膜；
测距模块，用于确定所述待调掩膜上各个相邻的边段间的错位距离；
分组模块，用于根据相邻的边段间的错位距离，确定处理组；所述处理组中包括在所述待调掩膜上连续的多个边段，且同一处理组内的相邻的边段间的错位距离小于调整阈值；
调平模块，用于将同一处理组内的边段调整至齐平，得到优化掩膜。
9.一种掩膜版优化设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的掩膜版优化方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的掩膜版优化方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310990303.1A CN116699939B (zh) | 2023-08-08 | 2023-08-08 | 一种掩膜版优化方法、装置、设备及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310990303.1A CN116699939B (zh) | 2023-08-08 | 2023-08-08 | 一种掩膜版优化方法、装置、设备及计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116699939A CN116699939A (zh) | 2023-09-05 |
| CN116699939B true CN116699939B (zh) | 2023-11-07 |
Family
ID=87826196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310990303.1A Active CN116699939B (zh) | 2023-08-08 | 2023-08-08 | 一种掩膜版优化方法、装置、设备及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116699939B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117348334B (zh) * | 2023-12-04 | 2024-04-16 | 华芯程(杭州)科技有限公司 | 一种光学临近效应修正方法、装置、设备及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106483758A (zh) * | 2015-09-02 | 2017-03-08 | 无锡华润上华半导体有限公司 | 光学邻近效应修正方法和系统 |
| CN109765751A (zh) * | 2019-03-29 | 2019-05-17 | 德淮半导体有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
| CN114326290A (zh) * | 2022-01-04 | 2022-04-12 | 华虹半导体(无锡)有限公司 | 光学邻近修正方法 |
| CN115774375A (zh) * | 2021-09-06 | 2023-03-10 | 三星电子株式会社 | 光学邻近校正方法、掩模制造方法及半导体芯片制造方法 |
| CN115903368A (zh) * | 2021-08-26 | 2023-04-04 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法及系统、掩膜版、设备及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130070222A1 (en) * | 2011-09-19 | 2013-03-21 | D2S, Inc. | Method and System for Optimization of an Image on a Substrate to be Manufactured Using Optical Lithography |
| KR102441582B1 (ko) * | 2015-07-23 | 2022-09-07 | 삼성전자주식회사 | Mpc 검증 방법 및 그 검증 방법을 포함한 마스크 제조방법 |
-
2023
- 2023-08-08 CN CN202310990303.1A patent/CN116699939B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106483758A (zh) * | 2015-09-02 | 2017-03-08 | 无锡华润上华半导体有限公司 | 光学邻近效应修正方法和系统 |
| CN109765751A (zh) * | 2019-03-29 | 2019-05-17 | 德淮半导体有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
| CN115903368A (zh) * | 2021-08-26 | 2023-04-04 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法及系统、掩膜版、设备及存储介质 |
| CN115774375A (zh) * | 2021-09-06 | 2023-03-10 | 三星电子株式会社 | 光学邻近校正方法、掩模制造方法及半导体芯片制造方法 |
| CN114326290A (zh) * | 2022-01-04 | 2022-04-12 | 华虹半导体(无锡)有限公司 | 光学邻近修正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116699939A (zh) | 2023-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014456A (en) | Method of correcting mask pattern and mask, method of exposure, apparatus thereof, and photomask and semiconductor device using the same | |
| KR100750531B1 (ko) | 리소그래피 시뮬레이션용 마스크 배치 데이타를 산출하기 위한 방법 | |
| TWI396055B (zh) | 光學近接校正之多變數解算器 | |
| KR100733550B1 (ko) | 리소그래피 시뮬레이션 방법, 마스크 패턴 작성 방법,반도체 장치의 제조 방법, 및 기록 매체 | |
| CN116699939B (zh) | 一种掩膜版优化方法、装置、设备及计算机可读存储介质 | |
| CN110426914B (zh) | 一种亚分辨率辅助图形的修正方法及电子设备 | |
| US8423927B2 (en) | Simulation of the image projected by a mask | |
| TW200532398A (en) | Design pattern correction method, mask producing method , semiconductor device producing method, mask pattern producing method, design pattern correction system and recording media | |
| JP4068531B2 (ja) | Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム | |
| WO2021203966A1 (zh) | 光学临近效应修正方法及装置 | |
| KR101385832B1 (ko) | 노광 조건 및 마스크 패턴을 결정하는 프로그램 기억 매체 및 방법 | |
| JP2000098584A (ja) | マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体 | |
| US7901853B2 (en) | Pattern prediction method, pattern correction method, semiconductor device, and recording medium | |
| US20130149636A1 (en) | Pattern determining method, pattern determining apparatus and storage medium | |
| JP4543614B2 (ja) | フォトマスクの製造方法および半導体集積回路の製造方法 | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| CN115457350A (zh) | 光学邻近修正的蚀刻模型训练方法及光学邻近修正方法 | |
| JP2003344985A (ja) | レイアウトパターンデータ補正装置 | |
| KR101096979B1 (ko) | 반도체 소자의 패턴 균일도 조절 방법 | |
| CN112882348B (zh) | 一种光学临近效应修正方法及装置 | |
| CN115453816B (zh) | 一种光学临近效应修正方法、装置及设备 | |
| CN116736626B (zh) | 光学邻近修正方法、装置、设备及计算机可读存储介质 | |
| CN116224708B (zh) | 一种掩模版图形的校正方法及装置 | |
| CN111929981B (zh) | 接触孔光刻工艺热点的光学邻近修正方法 | |
| KR20070094190A (ko) | 광 근접 효과 보정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |