CN116667801A - 一种射频功率放大器、半导体管芯及电子设备 - Google Patents

Abstract

本申请实施例提供了一种射频功率放大器及射频功率放大器芯片，包括第一差分引出端、第二差分引出端、输入信号端口、差分输出端、至少一第一晶体管和至少一第二晶体管；第一晶体管的漏极与第二晶体管的源极电连接；第一晶体管的栅极分别通过第一走线层和第三走线层引出，作为射频放大器的第一差分引出端；第一晶体管的源极通过第二走线层连接，作为射频接地层；第二晶体管的栅极分别通过第一走线层和第三走线层引出，作为射频放大器的第二差分引出端；第二晶体管的漏极分别通过第一走线层和第二走线层引出，作为射频放大器的差分输出端。本申请方案可以达到降低成本、减少寄生、提高高频线性度的目的，缩小芯片版图的面积。

Description

一种射频功率放大器、半导体管芯及电子设备

技术领域

本申请涉及集成芯片技术领域，尤其涉及一种射频功率放大器、半导体管芯及电子设备。

背景技术

射频功率放大器是各种无线通信应用中必不可少的关键部件，用于将收发信机输出的已调制射频信号进行功率放大，以满足无线通信所需的射频信号的功率要求。射频功率放大器属于大信号器件，因此要求用于制造射频功率放大器的半导体器件具有高击穿电压、高电流密度等特性。相对于数字电路、模拟电路等小信号电路所普遍采用的基于硅（Si）的 CMOS工艺，基于GaAs材料的HBT、pHEMT等工艺有较高的击穿电压和载流子迁移速率，在射频功率放大器领域中得到了广泛的应用。

为了使得较小击穿电压半导体工艺也可以用于制造射频功率放大器，业界通常通过将射频功率放大器电路设计为共源共栅结构来提高器件的击穿电压。现有的基于GaAspHEMT工艺的共源共栅结构版图实现方式通常采用GaAs pHEMT晶体管器件，组成共源共栅结构，其中共源极晶体管的栅极通过一层金属走线连接在一起引出端口RFin及Vg1，共栅极晶体管的栅极通过另一层金属走线连接在一起引出端口Vg2，晶体管的源极通过第一层金属走线连接在一起作为大面积的射频接地层，并经由晶圆通孔连接到芯片背面的接地金属层，晶体管的漏极通过第二层金属走线连接在一起作为大面积的射频输出，可以通过绑定线或者倒扣的方式引出。

随着市场竞争的日益激烈，在不影响功率放大器性能指标的基础上，缩小单颗芯片的面积，即可以降低成本，然而采用上述方式设计的芯片的面积依然不够小。因此，需要找到一种方法，能够尽可能的缩小芯片版图的面积，降低成本。

发明内容

为了解决现有技术中存在的上述一个或多个技术问题，本申请实施例提供了一种射频功率放大器及射频功率放大器芯片，以解决现有技术中存在的问题。

为了达到上述目的，本申请就解决其技术问题所采用的技术方案是：

第一方面，本申请提供了一种射频功率放大器，包括第一差分引出端、第二差分引出端、输入信号端口、差分输出端、至少一第一晶体管和至少一第二晶体管；

所述第一晶体管的漏极与所述第二晶体管的源极电连接；

所述第一晶体管的栅极分别通过第一走线层和第三走线层引出，作为所述射频放大器的所述第一差分引出端以及所述输入信号端口；

所述第一晶体管的源极通过第二走线层连接，作为射频接地层；

所述第二晶体管的栅极分别通过所述第一走线层和所述第三走线层引出，作为所述射频放大器的所述第二差分引出端；

所述第二晶体管的漏极分别通过所述第一走线层和所述第二走线层引出，作为所述射频放大器的所述差分输出端。

在一个具体的实施例中，所述第一晶体管的源极和所述第二晶体管的漏极采用绑定线或倒扣的方式引出。

在一个具体的实施例中，所述射频功率放大器还包括接地金属层，所述射频接地层与所述接地金属层连接。

在一个具体的实施例中，所述第一晶体管为共源极晶体管，和/或，所述第二晶体管为共栅极晶体管。

在一个具体的实施例中，所述第二走线层采用矩形走线或采用渐近线的方式进行布线。

在一个具体的实施例中，所述射频功率放大器还包括电容，所述电容为由所述第一走线层和第四走线层形成的MIM电容。

在一个具体的实施例中，所述射频功率放大器还包括电容，所述电容为由所述第一走线层、所述第三走线层以及第四走线层形成的Stack电容,所述第四走线层通过所述第一晶体管的源极接地。

第二方面，对应于上述射频功率放大器，本申请还提供了一种用于射频通信的半导体管芯，所述半导体管芯包括：衬底和如上所述的射频功率放大器，所述射频功率放大器由所述衬底支撑。

在一个具体的实施例中，所述第一晶体管、所述第二晶体管、所述第一走线层、所述第二走线层和所述第三走线层在所述衬底上堆叠设置。

第三方面，对应于上述射频功率放大器，本申请还提供了一种电子设备，所述电子设备包括至少两个如上所述的射频功率放大器。

第四方面，对应于上述用于射频通信的半导体管芯，本申请还提供了一种电子设备，所述电子设备包括如上所述的半导体管芯。

本申请实施例提供的技术方案带来的有益效果是：

本申请实施例提供的射频功率放大器，包括第一差分引出端、第二差分引出端、输入信号端口、差分输出端、至少一第一晶体管和至少一第二晶体管；所述第一晶体管的漏极与所述第二晶体管的源极电连接；所述第一晶体管的栅极分别通过第一走线层和第三走线层引出，作为所述射频放大器的第一差分引出端；所述第一晶体管的源极通过第二走线层连接，作为射频接地层； 所述第二晶体管的栅极分别通过所述第一走线层和所述第三走线层引出，作为所述射频放大器的第二差分引出端；所述第二晶体管的漏极分别通过所述第一走线层和所述第二走线层引出，作为所述射频放大器的差分输出端。本申请方案可以达到降低成本、减少寄生、提高高频线性度的目的，缩小芯片版图的面积。

进一步地，本申请实施例提供的射频功率放大器，采用绑定线或者倒扣的方式引出，改善了共源极漏极连接到射频功率放大器输出端口的射频路径的电气连接质量，并且缩小了芯片版图面积。

本申请所有产品并不需要具备上述所有效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是典型的共源共栅结构的射频功率放大器的电路结构示意图；

图2是现有技术提供的射频功率放大器的版图的结构示意图；

图3是本申请实施例1提供的射频功率放大器的版图的结构示意图；

图4是本申请实施例2提供的射频功率放大器的版图的结构示意图；

图5是本申请实施例2提供的射频功率放大器的仿真结果图；

图6是本申请实施例3提供的射频功率放大器的版图的结构示意图；

图7和图8是本申请实施例3提供的射频功率放大器的仿真结果图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面结合附图具体描述本申请实施例的方案。

图1是一个典型的共源共栅结构的射频功率放大器的电路结构示意图，如图1所示，该射频功率放大器主要由第一晶体管101、第二晶体管102、扼流电感103和去耦电容104组成。具体实施时，第一晶体管101和第二晶体管102为射频功率放大器中实现功率放大的有源器件，在实际应用中通常采用Si或GaAs工艺制造。射频功率放大器的输入信号端口RFin通过输入匹配网络连接到第一晶体管101的栅极；第一晶体管101的栅极电压Vg1由外围的偏置电路提供；第一晶体管101的源极连接到地；第一晶体管101的漏极连接到第二晶体管102的源极；第二晶体管102的栅极电压Vg2由外围偏置电路提供；第二晶体管102的漏极通过扼流电感103连接到射频功率放大器的供电电压端口Vcc；供电电压端口Vcc还连接到去耦电容104的一端，去耦电容104的另外一端连接到地；第二晶体管102的漏极连接到输出端口RFout。该电路结构的射频功率放大器的输入信号电压摆幅较低，经过第一晶体管101及第二晶体管102功率放大之后，输出信号的电压摆幅大幅提升。

图2是现有技术提供的射频功率放大器的版图的结构示意图，如背景技术所述，该版图为基于GaAs pHEMT工艺的共源共栅结构版图，即图2中为GaAs pHEMT晶体管器件。对应于图1的第一晶体管101和第二晶体管102组成共源共栅结构。其中共源极晶体管（对应于图1中第一晶体管101）的栅极通过第二层金属走线 (MET2)连接在一起引出端口RFin及Vg1；共栅极晶体管（对应图1中第二晶体管102）的栅极通过第一层金属走线（MET1）连接在一起引出端口Vg2。进一步参照图2所示，现有的版图中第一晶体管的源极通过第一层金属走线连接在一起作为大面积的射频接地层，并经由晶圆通孔连接到芯片背面的接地金属层；第二晶体管的漏极通过第二层金属走线连接在一起作为大面积的射频输出。

然而采用上述版图实现方式设计的芯片的面积依然不够小，针对该问题，本申请基于图1提供的共源共栅结构的射频功率放大器的电路结构，提出了一种新的射频功率放大器的版图设计，能够尽可能的缩小芯片版图的面积，降低成本。

实施例一

本申请实施例提供的射频功率放大器依然采用共源共栅结构，具体地，该射频功率放大器一般性地包括第一晶体管101、第二晶体管102、扼流电感103和去耦电容104、第一差分引出端、第二差分引出端、输入信号端口、差分输出端。作为一种较优的实施方式，第一晶体管101优选为共源极，第二晶体管102优选为共栅极，这样的共源共栅结构相比单晶体管共源结构具有更高的功率增益和更高的反向隔离度；更为重要的是，共源共栅结构比单晶体管共源结构具有更高的击穿电压，允许射频功率放大器有更高的工作电压。

图3是本申请实施例1提供的射频功率放大器的版图的结构示意图，参照图3所示，该版图包括第一晶体管和第二晶体管、第一走线层M1、第二走线层M2以及第三走线层M3，其中射频功率放大器由衬底支撑。需要说明的是，本实施例中，扼流电感103和去耦电容104不需要与第一晶体管101和第二晶体管102集成于同一块芯片中，属于射频功率放大器的外围电路，因此本申请实施例提供的所述射频功率放大器版图中并未涉及扼流电感103和去耦电容104。

这里需要说明的是，图3中的标号D代表第二晶体管的漏极，S代表第一晶体管的源极，图3中并未标示出第一晶体管的栅极以及第二晶体管的栅极。

作为一种较优的实施方式，本申请实施例中第一晶体管的漏极与第二晶体管的源极电连接；第一晶体管的栅极分别通过第一走线层M1和第三走线层M3引出，作为射频放大器的第一差分引出端以及输入信号端口,第一差分引出端分别记为Vg1P和Vg1N，用于向第一晶体管提供偏置电压，输入信号端口分别记为Rfin_P和Rfin_N，用于向射频放大器输入信号，优选地，第一晶体管的栅极分别通过第一走线层M1和第三走线层M3交叉连接在一起后引出；第一晶体管的源极通过第二走线层M2连接，作为射频接地层；第二晶体管的栅极分别通过第一走线层M1和第三走线层M3引出，作为射频放大器的第二差分引出端,分别记为Vg2P和Vg2N，优选地，第二晶体管的栅极分别通过第一走线层M1和第三走线层M3交叉连接在一起后引出；第二晶体管的漏极分别通过第一走线层M1和第二走线层M2引出，作为射频放大器的差分输出端,分别记为Rfout_N和Rfout_P，用于向第二晶体管提供偏置电压，优选地，第二晶体管的漏极分别通过第一走线层M1和第二走线层M2交叉连接在一起后引出。

可以理解的是，第一走线层、第二走线层、第三走线层包括但不限于金属走线层，例如，铝层、银层、金层或铜层等。本申请对第一走线层、第二走线层、第三走线层的具体种类并不做限定，具体视实际情况而定，具体实施时，第一走线层、第二走线层可基于RDL技术实现，第三走线层可基于GH&GR实现。作为一种示例性而非限制性的说明，本申请实施例中，第一走线层位于第一晶体管和第二晶体管背离衬底的一侧，第二走线层位于第一走线层背离第一晶体管和第二晶体管的一侧表面上，第三走线层位于第二走线层背离第一走线层的一侧表面上，即第一晶体管和第二晶体管、第一走线层、第二走线层、第三走线层在衬底上堆叠设置。这里需要说明的是，上述功能区与第一走线层、第二走线层、第三走线层的相对位置关系仅作为一种示例性说明，不对本申请的方案构成限定，在不违背本申请发明构思的前提下，第一走线层、第二走线层、第三走线层只要能够实现其各自对应的功能即可，具体位置关系可根据实际需求进行设置。

可以理解的是，第一晶体管和第二晶体管、第一走线层、第二走线层、第三走线层之间设置有绝缘层进行隔离，且在需要连接时在绝缘层上设置过孔引出以实现相互之间的连接。

上述通过第一走线层和第三走线层对双栅管做差分输入连接版图结构，并充分利用GaAs pHEMT工艺中第二走线层的作用，对双栅管做差分输出连接，大大降低了寄生，提升了射频功率放大器的性能。

进一步参照图3所示，作为一种较优的实施方式，本申请实施例中，第一走线层M1包括第一导电区M101、第二导电区M102和第三导电区M103。其中，第一晶体管的栅极部分与第一导电区M101连接，分别引出输入信号端口Rfin_P和第一差分引出端Vg1P；第二晶体管的栅极部分与第二导电区M102连接，引出第二差分引出端Vg2P；第二晶体管的漏极部分与第三导电区M103连接，引出差分输出端Rfout_N。第二走线层M2包括第四导电区M201、第五导电区M202。其中，第一晶体管的源极与第四导电区M201连接，作为射频接地层；第二晶体管的漏极的剩余部分与第五导电区M202连接，引出差分输出端Rfout_P。第三走线层M3包括第六导电区M301、第七导电区M302。第一晶体管的栅极的剩余部分与第六导电区M301连接，引出第一差分引出端Vg1N；第二晶体管的栅极的剩余部分与第七导电区M302连接，引出第二差分引出端Vg2N。

作为一种较优的实施方式，本申请实施例中，所述射频功率放大器还包括接地金属层，所述射频接地层与所述接地金属层连接。具体实施时，接地金属层设置在衬底背离第一晶体管和第二晶体管的一侧，射频接地层设置在衬底的一侧，射频接地层与接地金属层通过开设在衬底上的过孔连接在一起，实现接地。需要说明的是，本申请实施例中的第一晶体管的漏极通过金属过孔直接与大面积的第二走线层连接，而不需要采取由细小的走线引向第一晶体管和第二晶体管一侧再引出的方式，而大面积的第二走线层相比细小的走线的而言电阻较小，并且大面积的第二走线层与第一晶体管的漏极的连接的稳定性较高，从而实现了在不增加衬底面积的基础上，提升所述射频功率放大器信号输出端的电气连接质量的目的。

在上述实施例的基础上，在本申请的一个实施例中，第一晶体管的源极和第二晶体管的漏极采用连接绑定线或倒扣的方式引出，从而可以改善共源极漏极连接到射频功率放大器输出端口的射频路径的电气连接质量，并且缩小了芯片版图面积。可以理解的是，本申请对第一晶体管的源极和第二晶体管的漏极的具体引出方式并不做限定，具体视实际情况而定。但在本申请的一个实施例中，第一晶体管的源极和第二晶体管的漏极优选采用倒扣的方式引出。

作为一种较优的实施方式，本申请实施例中，第二走线层采用矩形走线或采用渐近线的方式进行布线。具体实施时，第二走线层可以采用矩形走线也可以根据电流密度的大小采用渐进线的方式进行布线，这里并不做具体限制，用户可以根据实际需求进行选择。作为一种示例性而非限制性的示例，在第二走线层优选以渐近线的方式进行布线，渐进线是指根据不同位置处的电流密度设计其面积的导电层。由于所述第二晶体管的漏极引出后需要作为射频功率放大器的信号输出端，而远离第二晶体管漏极输出端口一端的电流密度小，那么相应的，这里的渐进线的面积就需要设计的小一些；而距离第二晶体管漏极输出端口一端近的地方电流密度较大，相应的，这里的渐进线的面积就可以设计的大一些。这样可以尽量的缩小渐进线的面积，降低寄生电容，增加第二晶体管的高频性能。

作为一种较优的实施方式，本申请实施例中，所述第一晶体管和第二晶体管为砷化镓赝调制掺杂异质结场效应晶体管(pHEMT)。需要说明的是，砷化镓赝调制掺杂异质结场效应晶体管具有高电子迁移率、输出电阻大、跨导高、更大的电流处理能力以及更低的噪声等优点。由于砷化镓赝调制掺杂异质结场效应晶体管的具体结构已为本领域技术人员所熟知，本发明在此不做赘述。

表1是对本申请实施例提供的射频功率放大器进行流片测试，在供电电压端口的输入电压VCC=3.4V下的输出功率，效率等。

表一

有上述表一的数据可以看出，本申请实施例提供的射频功率放大器，可以减少寄生，提高输出功率，效率以及线性度的目的。

实施例二

与实施例一的不同之处在于，参照图4所示，本申请实施例中，射频功率放大器还包括第四走线层M4，作为一种示例，第四走线层M4设置在功能区与第一走线层M1之间。通过第一走线层M1和第四走线层M4形成MIM电容,跨接于Rfout_N和Rfout_P之间。可以理解的是，本申请实施例中，第四走线层M4包括但不限于金属走线层，例如，铝层、银层、金层或铜层等，本申请对第四走线层M4的具体种类并不做限定，具体可根据实际需求进行设置。

进一步参照图4所示，本申请实施例中，第一走线层M1还包括第八导电区M104，具体实施时，通过第一走线层M1的第八导电区M104和第四走线层M4形成MIM电容,跨接于Rfout_N和Rfout_P之间。

同样地，图4中的标号D代表第二晶体管的漏极，S代表第一晶体管的源极，图4中并未标示出第一晶体管的栅极以及第二晶体管的栅极。

实施二提供的方案，可以进一步优化高频的线性，参照图5所示，实施二提供的方案在4.9GHz-7.2GHz全频段增益Gain大于30dB，4.9G-7.2G全频段IMD3@-40dB=28dBm。

实施例三

与实施例一的不同之处在于，参照图6所示，本申请实施例中，射频功率放大器还包括第四走线层M4′，作为一种示例，第四走线层M4′设置在功能区与第一走线层M1之间。通过第一走线层M1、第三走线层M3、第四走线层M4形成Stack电容,第四走线层M4′通过第一晶体管的源极接地。可以理解的是，本申请实施例中，第四走线层M4′包括但不限于金属走线层，例如，铝层、银层、金层或铜层等，本申请对第四走线层M4′的具体种类并不做限定，具体可根据实际需求进行设置。

进一步参照图6所示，本申请实施例中，第一走线层M1还包括第八导电区M104′，第三走线层M3还包括第九导电区M303。具体实施时，通过第一走线层M1的第八导电区M104′、第三走线层M3的第九导电区M303和第四走线层M4′形成Stack电容。

同样地，图6中的标号D代表第二晶体管的漏极，S代表第一晶体管的源极，图6中并未标示出第一晶体管的栅极以及第二晶体管的栅极。

实施三提供的方案，参照图7和图8所示，可以保证ICQ<200mA,4.9GHz-7.2GHz全频段IMD3@-40=30dBm。

对应于上述射频功率放大器，本申请还提供了一种用于射频通信的半导体管芯，所述半导体管芯包括：衬底和如实施例一至三任一所述的射频功率放大器，所述射频功率放大器由所述衬底支撑。其中，关于射频功率放大器的相关内容可参照前文所述，这里不在一一赘述。

作为一种较优的实施方式，本申请实施例中，所述第一晶体管、所述第二晶体管、所述第一走线层、所述第二走线层和所述第三走线层在所述衬底上堆叠设置。

对应于上述射频功率放大器，本申请还提供了一种电子设备，所述电子设备包括至少两个如实施例一至三任一所述的射频功率放大器。

对应于上述用于射频通信的半导体管芯，本申请还提供了一种电子设备，所述电子设备包括如上所述的半导体管芯。

在本申请的描述中，需要理解的是，术语 “垂直”、“平行”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种射频功率放大器，其特征在于，包括第一差分引出端、第二差分引出端、输入信号端口、差分输出端、至少一第一晶体管和至少一第二晶体管；

所述第一晶体管的漏极与所述第二晶体管的源极电连接；

所述第一晶体管的栅极分别通过第一走线层和第三走线层引出，作为所述射频放大器的所述第一差分引出端以及所述输入信号端口；

所述第一晶体管的源极通过第二走线层连接，作为射频接地层；

所述第二晶体管的栅极分别通过所述第一走线层和所述第三走线层引出，作为所述射频放大器的所述第二差分引出端；

所述第二晶体管的漏极分别通过所述第一走线层和所述第二走线层引出，作为所述射频放大器的所述差分输出端。

2.据权利要求1所述的射频功率放大器，其特征在于，所述第一晶体管的源极和所述第二晶体管的漏极采用绑定线或倒扣的方式引出。

3.据权利要求1或2所述的射频功率放大器，其特征在于，所述射频功率放大器还包括接地金属层，所述射频接地层与所述接地金属层连接。

4.据权利要求1或2所述的射频功率放大器，其特征在于，所述第一晶体管为共源极晶体管，和/或，所述第二晶体管为共栅极晶体管。

5.据权利要求1或2所述的射频功率放大器，其特征在于，所述第二走线层采用矩形走线或采用渐近线的方式进行布线。

6.据权利要求1或2所述的射频功率放大器，其特征在于，所述射频功率放大器还包括电容，所述电容为由所述第一走线层和第四走线层形成的MIM电容。

7.根据权利要求1或2所述的射频功率放大器，其特征在于，所述射频功率放大器还包括电容，所述电容为由所述第一走线层、所述第三走线层以及第四走线层形成的Stack电容,所述第四走线层通过所述第一晶体管的源极接地。

8.一种用于射频通信的半导体管芯，其特征在于，所述半导体管芯包括：衬底和如权利要求1至7任一项所述的射频功率放大器，所述射频功率放大器由所述衬底支撑。

9.据权利要求8所述的半导体管芯，其特征在于，所述第一晶体管、所述第二晶体管、所述第一走线层、所述第二走线层和所述第三走线层在所述衬底上堆叠设置。

10.一种电子设备，其特征在于，所述电子设备包括至少两个如权利要求1-7任一项所述的射频功率放大器。

11.一种电子设备，其特征在于，所述电子设备包括如权利要求8-9任一项所述的半导体管芯。