CN113922812A - 与非门逻辑电路及其制备方法 - Google Patents

与非门逻辑电路及其制备方法 Download PDF

Info

Publication number
CN113922812A
CN113922812A CN202111192828.8A CN202111192828A CN113922812A CN 113922812 A CN113922812 A CN 113922812A CN 202111192828 A CN202111192828 A CN 202111192828A CN 113922812 A CN113922812 A CN 113922812A
Authority
CN
China
Prior art keywords
transistor
metal
gate
double
depletion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111192828.8A
Other languages
English (en)
Inventor
李帆
朱昱豪
李昂
崔苗
张元雷
刘雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong Liverpool University
Original Assignee
Xian Jiaotong Liverpool University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong Liverpool University filed Critical Xian Jiaotong Liverpool University
Priority to CN202111192828.8A priority Critical patent/CN113922812A/zh
Publication of CN113922812A publication Critical patent/CN113922812A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种与非门逻辑电路及其制备方法。所述与非门逻辑电路包括：耗尽型晶体管，所述耗尽型晶体管的第一端用于接入电源，所述耗尽型晶体管的控制端与所述耗尽型晶体管的第二端电连接，所述耗尽型晶体管的第二端作为所述与非门逻辑电路的输出端；增强型的双栅晶体管，所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接，所述双栅晶体管的第二端接地，所述双栅晶体管的第一控制端作为所述与非门逻辑电路的第一输入端，所述双栅晶体管的第二控制端作为所述与非门逻辑电路的第二输入端。本发明实施例能够减小与非门逻辑电路的尺寸。

Description

与非门逻辑电路及其制备方法
技术领域
本发明实施例涉及半导体技术，尤其涉及一种与非门逻辑电路及其制备方法。
背景技术
与非门逻辑电路是数字逻辑电路的基本单元之一，在控制电路以及存储器等领域具有广泛的应用。
然而，现有的与非门逻辑电路的尺寸较大，控制电路以及存储器电路中又需要大量的与非门逻辑电路，导致控制电路和存储器电路的尺寸较大，不利于提高集成度。
发明内容
本发明提供一种与非门逻辑电路及其制备方法，以减小与非门逻辑电路的尺寸。
第一方面，本发明实施例提供了一种与非门逻辑电路，所述与非门逻辑电路包括：
耗尽型晶体管，所述耗尽型晶体管的第一端用于接入电源，所述耗尽型晶体管的控制端与所述耗尽型晶体管的第二端电连接，所述耗尽型晶体管的第二端作为所述与非门逻辑电路的输出端；
增强型的双栅晶体管，所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接，所述双栅晶体管的第二端接地，所述双栅晶体管的第一控制端作为所述与非门逻辑电路的第一输入端，所述双栅晶体管的第二控制端作为所述与非门逻辑电路的第二输入端。
可选地，所述耗尽型晶体管为GaN晶体管，所述双栅晶体管为GaN晶体管。
可选地，所述双栅晶体管包括依次层叠的衬底、沟道层和氮化铝镓外延层，所述氮化铝镓外延层远离所述沟道层的表面设置有第一凹槽和第二凹槽，所述氮化铝镓外延层远离所述沟道层的表面设置有第一源极金属、第一漏极金属和介电层，其中，所述介电层覆盖所述第一凹槽及所述第二凹槽；
所述双栅晶体管还包括第一栅极金属和第二栅极金属，所述第一栅极金属设置于所述介电层远离所述沟道层的一侧且填充所述第一凹槽；
所述第二栅极金属设置于所述介电层远离所述沟道层的一侧且填充所述第二凹槽。
可选地，所述介电层的材料为氧化铝。
可选地，所述第一源极金属及所述第一漏极金属与所述氮化铝镓外延层均为欧姆接触。
第二方面，本发明实施例还提供了一种与非门逻辑电路的制备方法，所述与非门逻辑电路包括：耗尽型晶体管，所述耗尽型晶体管的第一端用于接入电源，所述耗尽型晶体管的控制端与所述耗尽型晶体管的第二端电连接，所述耗尽型晶体管的第二端作为所述与非门逻辑电路的输出端；增强型的双栅晶体管，所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接，所述双栅晶体管的第二端接地，所述双栅晶体管的第一控制端作为所述与非门逻辑电路的第一输入端，所述双栅晶体管的第二控制端作为所述与非门逻辑电路的第二输入端；
所述制备方法包括：
形成所述双栅晶体管及所述耗尽型晶体管；
将所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接。
可选地，形成所述双栅晶体管及所述耗尽型晶体管包括：
于衬底上外延形成层叠的沟道层和氮化铝镓外延层，所述与非门逻辑电路具有耗尽型晶体管区和双栅晶体管区；
于所述氮化铝镓外延层远离所述沟道层且位于所述双栅晶体管区的表面形成第一凹槽和第二凹槽；
于所述氮化铝镓外延层远离所述沟道层且位于所述双栅晶体管区的表面形成第一源极金属和第一漏极金属，并于所述氮化铝镓外延层远离所述沟道层且位于所述耗尽型晶体管区的表面形成第二源极金属和第二漏极金属；其中，所述第一源极金属作为所述双栅晶体管的第二端，所述第一漏极金属作为所述双栅晶体管的第一端，所述第二源极金属作为所述耗尽型晶体管的第二端，所述第二漏极金属作为所述耗尽型晶体管的第一端；
于所述氮化铝镓外延层远离所述沟道层的表面形成介电层，其中，所述介电层覆盖所述第一凹槽及所述第二凹槽；
于所述第一凹槽内形成第一栅极金属，并于所述第二凹槽内形成第二栅极金属，并于所述介电层远离所述氮化铝镓外延层且位于所述耗尽型晶体管区的部分形成第三栅极金属。
可选地，于所述氮化铝镓外延层远离所述沟道层的表面形成第一凹槽和第二凹槽包括：
于所述氮化铝镓外延层远离所述沟道层的表面形成氮化硅牺牲层；
于所述氮化硅牺牲层对应所述第一凹槽及所述第二凹槽的部分开孔暴露出所述氮化铝镓外延层；
刻蚀所述开孔暴露出的所述氮化铝镓外延层以形成所述第一凹槽及所述第二凹槽；
去除剩余的氮化硅牺牲层。
可选地，所述于所述氮化铝镓外延层远离所述沟道层且位于所述双栅晶体管区的表面形成第一源极金属和第一漏极金属，并于所述氮化铝镓外延层远离所述沟道层且位于所述耗尽型晶体管区的表面形成第二源极金属和第二漏极金属包括：
采用电子束蒸发生长所述第一源极金属、所述第二源极金属、所述第一漏极金属及所述第二漏极金属，并对所述第一源极金属、所述第二源极金属、所述第一漏极金属及所述第二漏极金属退火形成欧姆接触。
可选地，将所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接包括：
整面形成覆盖所述第一源极金属、第二源极金属、所述第一漏极金属及所述第二漏极金属的钝化层；
于所述钝化层上开孔以分别暴露出所述第一源极金属、所述第二源极金属、所述第一漏极金属、所述第二漏极金属、所述第一栅极金属、所述第二栅极金属及所述第三栅极金属；
分别形成与所述第一漏极金属、所述第二漏极金属、所述第一栅极金属、所述第二栅极金属及所述第三栅极金属接触的电极金属；
形成与所述第二源极金属对应的电极金属及所述第一漏极金属对应的电极金属均接触的连接金属。
本发明本实施例的技术方案，采用的与非门逻辑电路包括：耗尽型晶体管，耗尽型晶体管的第一端用于接入电源，耗尽型晶体管的控制端与耗尽型晶体管的第二端电连接，耗尽型晶体管的第二端作为与非门逻辑电路的输出端；增强型的双栅晶体管，双栅晶体管的第一端与耗尽型晶体管的第二端电连接，双栅晶体管的第二端接地，双栅晶体管的第一控制端作为与非门逻辑电路的第一输入端，双栅晶体管的第二控制端作为与非门逻辑电路的第二输入端。采用一个双栅晶体管来构成与非门逻辑电路，而不是采用两个独立的晶体管，相当于将两个独立的晶体管进行了源漏极的合并，从而能够极大地减小与非门逻辑电路的尺寸。
附图说明
图1为本发明实施例提供的一种与非门逻辑电路的电路结构示意图；
图2为本发明实施例提供的一种双栅晶体管的结构示意图；
图3为本发明实施例提供的一种与非门逻辑电路的制备方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种与非门逻辑电路的电路结构示意图，参考图1，与非门逻辑电路包括：耗尽型晶体管D1，耗尽型晶体管D1的第一端用于接入电源VDD，耗尽型晶体管D1的控制端与耗尽型晶体管D1的第二端电连接，耗尽型晶体管D1的第二端作为与非门逻辑电路的输出端Vout；增强型的双栅晶体管E，双栅晶体管E的第一端与耗尽型晶体管D1的第二端电连接，双栅晶体管E的第二端接地，双栅晶体管E的第一控制端作为与非门逻辑电路的第一输入端V1，双栅晶体管E的第二控制端作为与非门逻辑电路的第二输入端V2。
具体地，与非门逻辑电路的逻辑表达式为
Figure BDA0003301890980000061
其中，Y为与非门逻辑电路的输出，A和B为与非门逻辑电路的输入，当A为0，B为0时，Y为1；当A为0，B为1时，Y为1；当A为1，B为0时，Y为1；当A为1，B为1时，Y为零；在本实施例中，耗尽型晶体管D1和增强型的双栅晶体管E均为N型晶体管，且耗尽型晶体管D1在其栅极偏压为0时，仍能够导通，也即当施加上电源VDD时，耗尽型晶体管D1始终处于导通状态，此时与非门逻辑电路的输出端Vout与电源VDD导通，当第一输入端V1与第二输入端V2中至少一个为低电平时，双栅晶体管E始终为关断状态，也即此时与非门逻辑电路的输出端Vout始终输出高电平信号，且双栅晶体管E为增强型，当其栅极偏压为0时，不能够导通，避免双栅晶体管发生误导通而导致与非门逻辑电路产生逻辑错误；当第一输入端V1与第二输入端V2均为高电平时，双栅晶体管E处于导通状态，此时与非门逻辑电路的输出端Vout被拉低，也即只有在第一输入端V1和第二输入端V2均为高电平时，与非门逻辑电路的输出端Vout才会输出低电平，从而实现了逻辑与非的功能；且在本实施例中，采用一个双栅晶体管E来构成与非门逻辑电路，而不是采用两个独立的晶体管，相当于将两个独立的晶体管进行了源漏极的合并，从而能够极大地减小与非门逻辑电路的尺寸；同时由于简化了接地端到输出端Vout之间的电路，双栅晶体管的通态电阻较小，能够进一步降低与非门逻辑电路输出端逻辑低电平的电位，提高抗噪声能力；另外还能够缩小第一输入端V1和第二输入端V2之间的距离，还能够显著减小电路的复杂性。
本实施例的技术方案，采用的与非门逻辑电路包括：耗尽型晶体管，耗尽型晶体管的第一端用于接入电源，耗尽型晶体管的控制端与耗尽型晶体管的第二端电连接，耗尽型晶体管的第二端作为与非门逻辑电路的输出端；增强型的双栅晶体管，双栅晶体管的第一端与耗尽型晶体管的第二端电连接，双栅晶体管的第二端接地，双栅晶体管的第一控制端作为与非门逻辑电路的第一输入端，双栅晶体管的第二控制端作为与非门逻辑电路的第二输入端。采用一个双栅晶体管来构成与非门逻辑电路，而不是采用两个独立的晶体管，相当于将两个独立的晶体管进行了源漏极的合并，从而能够极大地减小与非门逻辑电路的尺寸。
可选地，耗尽型晶体管D1为GaN晶体管，双栅晶体管E为GaN晶体管。
具体地，GaN材料具有宽禁带等物理特性，GaN晶体管通过AlGaN外延层和GaN层之间由压电和极化效应产生的高浓度二维电子气(2DEG)导电，具有迁移率高，导通电阻小等特点。采用GaN晶体管作为耗尽型晶体管D1以及双栅晶体管E，能够极大地提高耗尽型晶体管D1以及双栅晶体管E的开关速度，从而提高与非门逻辑电路的运算速度。
可选地，图2为本发明实施例提供的一种双栅晶体管的结构示意图，参考图2，双栅晶体管包括依次层叠的衬底1、沟道层2和氮化铝镓外延层3，氮化铝镓外延层3远离沟道层2的表面设置有第一凹槽31和第二凹槽32，氮化铝镓外延层3远离沟道层2的表面设置有第一源极金属4、第一漏极金属5和介电层6，其中，介电层6覆盖第一凹槽31和第二凹槽32；双栅晶体管还包括第一栅极金属7和第二栅极金属8，第一栅极金属7设置于介电层6远离沟道层3的一侧且填充第一凹槽31；第二栅极金属8设置于介电层6远离沟道层3的一侧且填充第二凹槽32。
具体地，衬底1例如可以是Si衬底，衬底1和沟道层2之间还可设置氮化镓缓冲层，沟道层2例如可以是氮化镓沟道层，介电层6例如可以是氧化铝介电层，利用挖槽型增强型器件作为双栅极器件，第一源极金属4作为双栅晶体管的第一端，第一漏极金属5作为双栅晶体管的第二端；第一栅极金属7作为双栅晶体管的第一控制端，第二栅极金属8作为双栅晶体管的第二控制端，只有当第一栅极金属7和第二栅极金属8均施加高电平时，第一源极金属4和第一漏极金属5之间才会形成导电沟道，使得双栅晶体管导通，双栅晶体管的两个栅极(第一栅极金属7和第二栅极金属8)能够互不干扰地实现输入功能，从而实现与非门的逻辑功能。
可选地，第一源极金属4及第一漏极金属5与氮化铝镓外延层3均为欧姆接触。
具体地，可通过快速退火的方式使得第一源极金属4及第一漏极金属5与氮化铝镓外延层3形成欧姆接触，使得接触阻抗较小，双栅晶体管的通态电阻较小，能够降低与非门逻辑电路输出端逻辑低电平的电位，提高抗噪声能力。
图3为本发明实施例提供的一种与非门逻辑电路的制备方法的流程图，与非门逻辑电路包括本发明任意实施例提供的与非门逻辑电路，与非门逻辑电路的制备方法包括：
步骤S101，形成双栅晶体管及耗尽型晶体管；
具体地，双栅晶体管和耗尽型晶体管可分别形成，例如可以先形成双栅晶体管，后形成耗尽型晶体管，或者也可以先形成耗尽型晶体管，再形成双栅晶体管，或者也可以同时形成双栅晶体管和耗尽型晶体管。
步骤S102，将双栅晶体管的第一端与耗尽型晶体管的第二端电连接。
具体地，双栅晶体管的第二端可以与金属地电连接从而实现接地连接，将双栅晶体管与耗尽型晶体管连接之后，实现与非门逻辑电路的电气连接。需要说明的是，在制作完成后还可对与非门逻辑电路进行测试和封装，最终完成与非门逻辑电路的制作。
采用本发明实施例的与非门逻辑电路的制备方法，制备出的与非门逻辑电路利用一个双栅晶体管来构成与非门逻辑电路，而不是采用两个独立的晶体管，相当于将两个独立的晶体管进行了源漏极的合并，从而能够极大地减小与非门逻辑电路的尺寸。
可选地，形成双栅晶体管及耗尽型晶体管包括：
于衬底上外延形成层叠的沟道层和氮化铝镓外延层；
具体地，可先在Si衬底上外延形成氮化镓沟道层和氮化铝镓外延层，如图2所示，与非门逻辑电路具有耗尽型晶体管区D1A和双栅晶体管区EA。
于氮化镓外延层远离沟道层且位于双栅晶体管区EA的表面形成第一凹槽31和第二凹槽32；
具体地，可通过先在在氮化铝镓外延层远离沟道层的表面形成氮化硅牺牲层，可以通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)沉积氮化硅牺牲层；随后对氮化硅牺牲层进行刻蚀，将对应第一凹槽及第二凹槽的部分刻蚀掉，也即于氮化硅牺牲层对应第一凹槽及第二凹槽的部分进行开孔，从而暴露出氮化铝镓外延层；随后刻蚀开孔暴露出的氮化铝镓外延层以形成第一凹槽和第二凹槽，具体可利用湿法刻蚀(氧气刻蚀加盐酸浸泡)的方法对被开孔暴露出的氮化铝镓外延层进行刻蚀，制作出第一凹槽和第二凹槽；第一凹槽和第二凹槽刻蚀完成后再将剩余的氮化硅牺牲层进行去除。
于氮化铝镓外延层远离沟道层且位于双栅晶体管区的表面形成第一源极金属4和第一漏极金属7，并于氮化铝镓外延层远离沟道层且位于耗尽型晶体管区的表面形成第二源极金属101和第二漏极金属103；其中，第一源极金属作为双栅晶体管的第二端，第一漏极金属作为双栅晶体管的第一端，第二源极金属作为耗尽型晶体管的第二端，第二漏极金属作为耗尽型晶体管的第一端；
具体地，可在氮化铝镓外延层远离沟道层的表面的两端分别形成第一源极金属4、第一漏极金属5、第二源极金属101和第二漏极金属103，例如可采用电子束蒸发生长第一源极金属4、第一漏极金属5、第二源极金属101和第二漏极金属103，并快速退火以实现欧姆接触。
于氮化铝镓外延层远离沟道层的表面形成介电层，介电层覆盖第一凹槽及第二凹槽；
具体地，可通过ALD(Atomic layer deposition，原子层沉积)的方式沉积氧化铝层，作为介电层。
于第一凹槽内形成第一栅极金属，并于第二凹槽内形成第二栅极金属，并于介电层远离氮化铝镓外延层且位于耗尽型晶体管区的部分形成第三栅极金属102。
具体地，在介电层制作完成后，可利用电子束蒸发的方式同时形成第一栅极金属7、第二栅极金属8和第三栅极金属102，第一栅极金属作为双栅晶体管的第一控制端，第二栅极金属作为双栅晶体管的第二控制端，第三栅极金属102作为耗尽型晶体管的控制端。
可选地，将双栅晶体管的第一端与耗尽型晶体管的第二端电连接包括：
整面形成覆盖第一源极金属4、第二源极金属101、第一漏极金属5及第二漏极金属103的钝化层10；例如可以通过PECVD的方式生长形成氮化硅钝化层。
于钝化层10上开孔以分别暴露出第一源极金属4、第二源极金属101、第一漏极金属5、第二漏极金属103、第一栅极金属7、第二栅极金属8及第三栅极金属102；例如可以通过四氟化碳对钝化层10进行开孔，且由于在生长介电层时，第一源极金属4、第二源极金属101、第一漏极金属5、第二漏极金属103、第一栅极金属7、第二栅极金属8及第三栅极金属102的表面会存在氧化铝层，在开孔后可利用BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)溶液去除开孔处的氧化铝，防止第一源极金属4、第二源极金属101、第一漏极金属5、第二漏极金属103、第一栅极金属7、第二栅极金属8及第三栅极金属102无法与外部进行信号传输；随后分别形成与第一漏极金属、第二漏极金属、第一栅极金属、第二栅极金属及第三栅极金属接触的电极金属104，电极金属104可以是铝；
形成与第二源极金属对应的电极金属及第一漏极金属对应的电极金属均接触的连接金属105；例如可以通过电子束蒸发铝进行金属和器件间的互连，也形成与非门逻辑电路电路形式。可以理解的是，最后还可对与非门逻辑电路进行测试和封装。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种与非门逻辑电路，其特征在于，所述与非门逻辑电路包括：
耗尽型晶体管，所述耗尽型晶体管的第一端用于接入电源，所述耗尽型晶体管的控制端与所述耗尽型晶体管的第二端电连接，所述耗尽型晶体管的第二端作为所述与非门逻辑电路的输出端；
增强型的双栅晶体管，所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接，所述双栅晶体管的第二端接地，所述双栅晶体管的第一控制端作为所述与非门逻辑电路的第一输入端，所述双栅晶体管的第二控制端作为所述与非门逻辑电路的第二输入端。
2.根据权利要求1所述的与非门逻辑电路，其特征在于，所述耗尽型晶体管为GaN晶体管，所述双栅晶体管为GaN晶体管。
3.根据权利要求1所述的与非门逻辑电路，其特征在于，所述双栅晶体管包括依次层叠的衬底、沟道层和氮化铝镓外延层，所述氮化铝镓外延层远离所述沟道层的表面设置有第一凹槽和第二凹槽，所述氮化铝镓外延层远离所述沟道层的表面设置有第一源极金属、第一漏极金属和介电层，其中，所述介电层覆盖所述第一凹槽及所述第二凹槽；
所述双栅晶体管还包括第一栅极金属和第二栅极金属，所述第一栅极金属设置于所述介电层远离所述沟道层的一侧且填充所述第一凹槽；
所述第二栅极金属设置于所述介电层远离所述沟道层的一侧且填充所述第二凹槽。
4.根据权利要求3所述的与非门逻辑电路，其特征在于，所述介电层的材料为氧化铝。
5.根据权利要求3所述的与非门逻辑电路，其特征在于，所述第一源极金属及所述第一漏极金属与所述氮化铝镓外延层均为欧姆接触。
6.一种与非门逻辑电路的制备方法，其特征在于，所述与非门逻辑电路包括：耗尽型晶体管，所述耗尽型晶体管的第一端用于接入电源，所述耗尽型晶体管的控制端与所述耗尽型晶体管的第二端电连接，所述耗尽型晶体管的第二端作为所述与非门逻辑电路的输出端；增强型的双栅晶体管，所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接，所述双栅晶体管的第二端接地，所述双栅晶体管的第一控制端作为所述与非门逻辑电路的第一输入端，所述双栅晶体管的第二控制端作为所述与非门逻辑电路的第二输入端；
所述制备方法包括：
形成所述双栅晶体管及所述耗尽型晶体管；
将所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接。
7.根据权利要求6所述的制备方法，其特征在于，形成所述双栅晶体管及所述耗尽型晶体管包括：
于衬底上外延形成层叠的沟道层和氮化铝镓外延层，所述与非门逻辑电路具有耗尽型晶体管区和双栅晶体管区；
于所述氮化铝镓外延层远离所述沟道层且位于所述双栅晶体管区的表面形成第一凹槽和第二凹槽；
于所述氮化铝镓外延层远离所述沟道层且位于所述双栅晶体管区的表面形成第一源极金属和第一漏极金属，并于所述氮化铝镓外延层远离所述沟道层且位于所述耗尽型晶体管区的表面形成第二源极金属和第二漏极金属；其中，所述第一源极金属作为所述双栅晶体管的第二端，所述第一漏极金属作为所述双栅晶体管的第一端，所述第二源极金属作为所述耗尽型晶体管的第二端，所述第二漏极金属作为所述耗尽型晶体管的第一端；
于所述氮化铝镓外延层远离所述沟道层的表面形成介电层，其中，所述介电层覆盖所述第一凹槽及所述第二凹槽；
于所述第一凹槽内形成第一栅极金属，并于所述第二凹槽内形成第二栅极金属，并于所述介电层远离所述氮化铝镓外延层且位于所述耗尽型晶体管区的部分形成第三栅极金属。
8.根据权利要求7所述的制备方法，其特征在于，于所述氮化铝镓外延层远离所述沟道层的表面形成第一凹槽和第二凹槽包括：
于所述氮化铝镓外延层远离所述沟道层的表面形成氮化硅牺牲层；
于所述氮化硅牺牲层对应所述第一凹槽及所述第二凹槽的部分开孔暴露出所述氮化铝镓外延层；
刻蚀所述开孔暴露出的所述氮化铝镓外延层以形成所述第一凹槽及所述第二凹槽；
去除剩余的氮化硅牺牲层。
9.根据权利要求7所述的制备方法，其特征在于，所述于所述氮化铝镓外延层远离所述沟道层且位于所述双栅晶体管区的表面形成第一源极金属和第一漏极金属，并于所述氮化铝镓外延层远离所述沟道层且位于所述耗尽型晶体管区的表面形成第二源极金属和第二漏极金属包括：
采用电子束蒸发生长所述第一源极金属、所述第二源极金属、所述第一漏极金属及所述第二漏极金属，并对所述第一源极金属、所述第二源极金属、所述第一漏极金属及所述第二漏极金属退火形成欧姆接触。
10.根据权利要求7所述的制备方法，其特征在于，将所述双栅晶体管的第一端与所述耗尽型晶体管的第二端电连接包括：
整面形成覆盖所述第一源极金属、第二源极金属、所述第一漏极金属及所述第二漏极金属的钝化层；
于所述钝化层上开孔以分别暴露出所述第一源极金属、所述第二源极金属、所述第一漏极金属、所述第二漏极金属、所述第一栅极金属、所述第二栅极金属及所述第三栅极金属；
分别形成与所述第一漏极金属、所述第二漏极金属、所述第一栅极金属、所述第二栅极金属及所述第三栅极金属接触的电极金属；
形成与所述第二源极金属对应的电极金属及所述第一漏极金属对应的电极金属均接触的连接金属。
CN202111192828.8A 2021-10-13 2021-10-13 与非门逻辑电路及其制备方法 Pending CN113922812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111192828.8A CN113922812A (zh) 2021-10-13 2021-10-13 与非门逻辑电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111192828.8A CN113922812A (zh) 2021-10-13 2021-10-13 与非门逻辑电路及其制备方法

Publications (1)

Publication Number Publication Date
CN113922812A true CN113922812A (zh) 2022-01-11

Family

ID=79239890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111192828.8A Pending CN113922812A (zh) 2021-10-13 2021-10-13 与非门逻辑电路及其制备方法

Country Status (1)

Country Link
CN (1) CN113922812A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116667801A (zh) * 2023-07-28 2023-08-29 宜确半导体（苏州）有限公司 一种射频功率放大器、半导体管芯及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116667801A (zh) * 2023-07-28 2023-08-29 宜确半导体（苏州）有限公司 一种射频功率放大器、半导体管芯及电子设备
CN116667801B (zh) * 2023-07-28 2023-10-20 宜确半导体（苏州）有限公司 一种射频功率放大器、半导体管芯及电子设备

Similar Documents

Publication Publication Date Title
US10249715B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US8637903B2 (en) Compound semiconductor device and manufacturing method of the same
US8133776B2 (en) Semiconductor device and fabrication method for the same
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
JP2012523701A (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
TWI543368B (zh) 氮化鎵裝置及積體電路中之隔離結構
CN102376760B (zh) 增强式高电子移动率晶体管及其制造方法
US10964788B1 (en) Semiconductor device and operating method thereof
JP2012028705A (ja) 半導体装置
CN113922812A (zh) 与非门逻辑电路及其制备方法
US11049952B2 (en) Integrated enhancement/depletion mode HEMT
CN114256229A (zh) 具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法
TWI523148B (zh) 提升高電子遷移率電晶體元件崩潰電壓的方法
JP2013239735A (ja) 電界効果トランジスタ
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
TWI803770B (zh) 二極體、二極體的製造方法及電氣機器
CN109727918B (zh) 集成增强型与耗尽型场效应管的结构及其制造方法
CN216849943U (zh) 一种含有n型和p型沟道氮化镓器件的互补型逻辑电路
CN105448976A (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管及其制造方法
CN216054722U (zh) 一种p型沟道氮化镓器件
US20240014291A1 (en) Monolithic integration of enhancement-mode and depletion-mode galium nitride high electron mobility transistors
JP7262379B2 (ja) 半導体装置
JP2005197495A (ja) 静電保護素子及びその製造方法、並びに半導体装置及びその製造方法
CN106876457B (zh) 一种槽栅增强型MIS结构AlGaN/GaN异质结场效应晶体管
CN117476749A (zh) 赝配高电子迁移率晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination