CN116666436A - 一种鳍式场效应晶体管及其制备方法 - Google Patents
一种鳍式场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN116666436A CN116666436A CN202310909027.1A CN202310909027A CN116666436A CN 116666436 A CN116666436 A CN 116666436A CN 202310909027 A CN202310909027 A CN 202310909027A CN 116666436 A CN116666436 A CN 116666436A
- Authority
- CN
- China
- Prior art keywords
- layer
- channel
- electrode
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 263
- 230000005669 field effect Effects 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 30
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 11
- 229910002601 GaN Inorganic materials 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000009616 inductively coupled plasma Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000007935 neutral effect Effects 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 21
- 230000001965 increasing effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种鳍式场效应晶体管及其制备方法，鳍式场效应晶体管包括：通道层包括多个通道沿第一方向依次排列，每一通道包括沿第二方向依次排列的第一区域、第二区域和第三区域；第一半导体层在通道层的垂直投影位于第二区域；第二半导体层在第一半导体层的垂直投影与第一半导体层重合；第一电极在通道层的垂直投影位于第一区域内，第二电极在通道层的垂直投影位于第二区域内；第一电极和第二电极均与第一半导体层和第二半导体层接触；绝缘层包括沿第二方向依次排列的第四区域、第五区域和第六区域，第五区域在第二半导体层的垂直投影覆盖第二半导体层，第三电极在绝缘层垂直投影与第五区域重合。本发明可以提高器件性能，且便于集成化。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管及其制备方法。
背景技术
传统的平面MOSFET会受到短通道效应和漏电流等问题的限制。为了克服这些限制，在现有技术中，全环栅晶体管（GAA-FET）采用环绕式栅极结构，将栅极完全包围通道区域，提供更好的电流控制和抑制短通道效应。然而，在某些情况下，其全环绕栅结构可能会导致面积占用增加，这对于高度集成的应用可能会带来限制。隧穿场效应晶体管（TFET）利用量子隧道效应实现电流的开关控制。TFET具有较低的静态功耗和较小的短通道效应，适用于低功耗应用。然而，在高速和高功率应用中，TFET的性能可能受到限制；同时，温度增加可能导致隧穿电流增加，从而降低了器件性能。
发明内容
本发明提供了一种鳍式场效应晶体管及其制备方法，可以提高器件性能，且便于集成化。
根据本发明的一方面，提供了一种鳍式场效应晶体管，包括：
衬底；
缓冲层，位于衬底的一侧；
通道层，位于缓冲层远离衬底的一侧；通道层包括多个通道，多个通道沿第一方向依次排列，每一通道沿第二方向延伸，每一通道包括沿第二方向依次排列的第一区域、第二区域和第三区域；
第一半导体层，第一半导体层位于通道层远离衬底的一侧，并且第一半导体层在通道层的垂直投影位于通道的第二区域；
第二半导体层，第二半导体层位于第一半导体层远离衬底的一侧，并且第二半导体层在第一半导体层的垂直投影与第一半导体层重合；其中，第二半导体层为p型半导体层；
第一电极和第二电极，第一电极和第二电极位于通道层远离衬底的一侧，第一电极在通道层的垂直投影位于每一通道的第一区域内，第二电极在通道层的垂直投影位于每一通道的第二区域内；第一电极和第二电极均与第一半导体层和第二半导体层接触；
绝缘层，绝缘层位于第二半导体层远离衬底的一侧，绝缘层覆盖每一通道上的第二半导体层，以及每一通道上的与第二半导体层相邻的部分第一电极和与第二半导体层相邻的部分第二电极；且绝缘层由一个通道上的第二半导体层、第一电极和第二电极表面延伸至相邻通道上的第二半导体层、第一电极和第二电极表面；
第三电极，第三电极位于绝缘层远离衬底的一侧，绝缘层包括沿第二方向依次排列的第四区域、第五区域和第六区域，第五区域在第二半导体层的垂直投影覆盖第二半导体层，第三电极在绝缘层垂直投影与第五区域重合。
可选的，第一半导体层为AlGaN层，第二半导体层为pGaN层。
可选的，鳍式场效应晶体管还包括：
钝化层，钝化层位于第三电极远离衬底的一侧，钝化层覆盖第三电极、绝缘层的第四区域和第六区域以及未被绝缘层覆盖的第一电极和未被绝缘层覆盖的第二电极。
可选的，绝缘层的材料为氧化铝。
可选的，缓冲层和通道层的材料为氮化镓。
根据本发明的另一方面，提供了一种鳍式场效应晶体管的制备方法，包括：
在衬底的一侧形成缓冲层；
在缓冲层远离衬底的一侧形成通道层；通道层包括多个通道，多个通道沿第一方向依次排列，每一通道沿第二方向延伸，每一通道包括沿第二方向依次排列的第一区域、第二区域和第三区域；
在通道层远离衬底的一侧形成第一半导体层，并且第一半导体层在通道层的垂直投影位于通道的第二区域；
在第一半导体层远离衬底的一侧形成第二半导体层，并且第二半导体层在第一半导体层的垂直投影与第一半导体层重合；
在通道层远离衬底的一侧形成第一电极和第二电极，在第一电极在通道层的垂直投影位于通道的第一区域内，第二电极在通道层的垂直投影位于通道的第二区域内；第一电极和第二电极均与第一半导体层和第二半导体层接触；
在第二半导体层远离衬底的一侧形成绝缘层，绝缘层覆盖每一通道上的第二半导体层，以及每一通道上的与第二半导体层相邻的部分第一电极和与第二半导体层相邻的部分第二电极；且绝缘层由一个通道上的第二半导体层、第一电极和第二电极表面延伸至相邻通道上的第二半导体层、第一电极和第二电极表面；
在绝缘层远离衬底的一侧形成第三电极；绝缘层包括沿第二方向依次排列的第四区域、第五区域和第六区域，第五区域在第二半导体层的垂直投影覆盖第二半导体层，第三电极在绝缘层垂直投影与第五区域重合。
可选的，在缓冲层远离衬底的一侧形成通道层；在通道层远离衬底的一侧形成第一半导体层；在第一半导体层远离衬底的一侧形成第二半导体层，包括：
在缓冲层远离衬底的一侧形成第一通道层；
在第一通道层远离衬底的一侧形成第一半导体材料层；
在第一半导体材料层远离衬底的一侧形成第二半导体材料层；
在第二半导体材料层远离衬底的一侧形成第一掩膜层；
对第一掩膜层进行刻蚀，形成第二掩膜层，其中，第二掩膜层包括至少两个条形开口，条形开口处裸露出第二半导体材料层；
在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层；
去除第二掩膜层；
对每一通道上的第三半导体材料层和第四半导体材料层进行光刻处理，形成第一半导体层和第二半导体层。
可选的，第一掩膜层与第二掩膜层的厚度为100-200nm。
可选的，对第一掩膜层进行刻蚀，形成第二掩膜层，包括：
通过磁中性环路放电刻蚀法或者反应离子刻蚀法对第一掩膜层进行刻蚀，形成第二掩膜层；
在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层，包括：
通过电感耦合等离子体刻蚀法在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层。
可选的，在通道层远离衬底的一侧形成第一电极和第二电极，包括：
对每一通道表面通过光刻处理去除第三半导体材料层和第四半导体材料层的区域进行沉积金属，形成第一电极和第二电极。
本发明实施例技术方案提供的鳍式场效应晶体管包括：衬底、缓冲层、通道层、第一半导体层、第二半导体层、第一电极、第二电极、绝缘层和第三电极。由于第二半导体层为p型半导体层，在正常状态下可以耗尽由通道层和第一半导体层形成的导电通道间的电子，提高器件的阈值电压，因此可以形成阈值电压大于零的开启电压，从而提高器件的性能；并且由于第一电极和第二电极均与第一半导体层和第二半导体层接触，有利于集成第一电极、第二电极和第三电极，便于鳍式场效应晶体管的集成化。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种鳍式场效应晶体管的结构示意图；
图2是图1中的鳍式场效应晶体管沿剖面线AA的结构剖面图；
图3是本发明实施例一提供的一种鳍式场效应晶体管的结构俯视图；
图4是本发明实施例一提供的又一种鳍式场效应晶体管的结构俯视图；
图5是本发明实施例一提供的又一种鳍式场效应晶体管的结构示意图；
图6是本发明实施例二提供的一种鳍式场效应晶体管的制备方法的流程图；
图7是图6包括的一种鳍式场效应晶体管的制备方法的细化流程图；
图8是本发明实施例二提供的一种鳍式场效应晶体管结构示意图；
图9是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图；
图10是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图；
图11是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图；
图12是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图；
图13是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图；
图14是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图；
图15是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
本发明实施例提供了一种鳍式场效应晶体管，图1是本发明实施例一提供的一种鳍式场效应晶体管的结构示意图，图2是图1中的鳍式场效应晶体管沿剖面线AA的结构剖面图，图3是本发明实施例一提供的一种鳍式场效应晶体管的结构俯视图，图4是本发明实施例一提供的又一种鳍式场效应晶体管的结构俯视图，参考图1-图4，鳍式场效应晶体管包括：
衬底10；缓冲层20，位于衬底10的一侧；通道层30，位于缓冲层20远离衬底10的一侧；通道层30包括多个通道31，多个通道31沿第一方向x依次排列，每一通道31沿第二方向y延伸，每一通道31包括沿第二方向y依次排列的第一区域311、第二区域312和第三区域313；第一半导体层40，第一半导体层40位于通道层30远离衬底10的一侧，并且第一半导体层40在通道层30的垂直投影位于通道31的第二区域312；第二半导体层50，第二半导体层50位于第一半导体层40远离衬底10的一侧，并且第二半导体层50在第一半导体层40的垂直投影与第一半导体层40重合；第二半导体层为p型半导体层；第一电极60和第二电极70，第一电极60和第二电极70位于通道层30远离衬底10的一侧，第一电极60在通道层30的垂直投影位于每一通道31的第一区域311内，第二电极70在通道层30的垂直投影位于每一通道31的第二区域312内；第一电极60和第二电极70均与第一半导体层40和第二半导体层50接触。
绝缘层80，绝缘层80位于第二半导体层50远离衬底10的一侧，绝缘层80覆盖每一通道31上的第二半导体层50，以及每一通道31上的与第二半导体层50相邻的部分第一电极60和与第二半导体层50相邻的部分第二电极70；且绝缘层80由一个通道31上的第二半导体层50、第一电极60和第二电极70表面延伸至相邻通道31上的第二半导体层50、第一电极60和第二电极70表面；第三电极90，第三电极90位于绝缘层80远离衬底10的一侧，绝缘层80包括沿第二方向y依次排列的第四区域801、第五区域802和第六区域803，第五区域802在第二半导体层50的垂直投影覆盖第二半导体层50，第三电极90在绝缘层80垂直投影与第五区域802重合。
其中，氮化镓（GaN）材料具有较高的饱和电子漂移速度、较高的热导率和较高的电子迁移率，成为高功率半导体器件应用中的理想材料。。为了克服短通道效应和漏电流等问题的限制，鳍式场效应晶体管（FinFET）的概念被引入到GaN晶体管中。FinFET结构通过在GaN材料上形成纵向鳍状（Fin）结构，将通道面积增加到第三维度，实现更好的电流控制并且减少了漏电流。FinFET结构提供了更大的有效通道面积，并且通过调整Fin的高度和宽度可以进一步优化器件性能。借助FinFET结构，GaN晶体管能够提供更高的电流驱动能力、更快的开关速度和更低的功耗。此外，FinFET结构还能够提供更好的抗短通道效应能力，使得在尺寸缩小的情况下仍能维持良好的电流控制。
具体的，衬底10可以为硅基衬底，缓冲层20可以为氮化镓缓冲层。第一电极60可以为源极，第二电极70可以为漏极，第三电极90可以为栅极。通道层30可以为氮化镓通道层，第一半导体层40可以为AlGaN层。绝缘层80可以为氧化铝绝缘层，绝缘层80包括的在第二半导体层50的垂直投影覆盖第二半导体层50，并且绝缘层80的第五区域802在第二方向y上的尺寸大于第二半导体层50在第二方向y上的尺寸，第三电极90在绝缘层80垂直投影与第五区域802重合，因此第三电极90在第二方向y上的尺寸大于第二半导体层50在第二方向y上的尺寸，可以避免第三电极90与第一电极60和第二电极70之间短路。
当正向电压施加在第三电极90上时，第三电极90产生的电场吸引了通道层30中价带中的电子，使价带中的电子进入导带中并形成二维电子气（2DEG）。由于二维电子气的形成，电子具有较高的密度和较高的迁移率，电子经过碰撞和散射，从源极流向漏极，形成导电通道。通过调节在第三电极90上施加的电压，可以调节二维电子气的密度和能级，从而控制鳍状结构中的电子密度和输运特性。通过增加栅极电压，可以增加电子密度并增强源极到漏极的电流。反之，减小栅极电压可以减小电子密度并降低电流。第二半导体层50可以为pGaN层，由于第二半导体层50在正常状态下可以耗尽导电通道间的电子，提高器件的阈值电压，因此可以形成阈值电压大于零的开启电压，从而提高器件的性能；由于第一电极60和第二电极70均与第一半导体层40和第二半导体层50接触，有利于集成第一电极60、第二电极70和第三电极90，使得鳍式场效应晶体管的体积更小，便于鳍式场效应晶体管的集成化。
本发明实施例技术方案提供的鳍式场效应晶体管包括：衬底10、缓冲层20、通道层30、第一半导体层40、第二半导体层50、第一电极60、第二电极70、绝缘层80和第三电极90。由于第二半导体层50为p型半导体层，在正常状态下可以耗尽由通道层30和第一半导体层40形成的导电通道间的电子，提高器件的阈值电压，因此可以形成阈值电压大于零的开启电压，从而提高器件的性能；并且由于第一电极60和第二电极70均与第一半导体层40和第二半导体层50接触，有利于集成第一电极60、第二电极70和第三电极90，便于鳍式场效应晶体管的集成化。
可选的，第一半导体层为AlGaN层，第二半导体层为pGaN层。
其中，第一半导体层和通道层之间可以形成导电通道，在AlGaN层中Al的浓度越高，导电通道里的电子越多，可以增加第一电极和第二电极之间的电流，可以通过控制AlGaN层中Al的浓度，从而控制导电通道中的电子多少，进而控制第一电极和第二电极之间的电流。第二半导体层为pGaN层，pGaN层在正常状态下可以耗尽导电通道间的电子，提高器件的阈值电压，因此可以形成阈值电压大于零的开启电压，从而提高器件的性能。
可选的，图5是本发明实施例一提供的又一种鳍式场效应晶体管的结构示意图，参考图5，鳍式场效应晶体管还包括：钝化层100，钝化层100位于第三电极90远离衬底10的一侧，钝化层100覆盖第三电极90、绝缘层80的第四区域和第六区域以及未被绝缘层80覆盖的第一电极60和未被绝缘层80覆盖的第二电极70。
其中，钝化层100可以为氮化硅钝化层，可以钝化器件表面，保护器件。
可选的，绝缘层的材料为氧化铝。
其中，氧化铝具有耐高温性，绝缘性能好，绝缘层的材料为氧化铝可以避免第三电极与第一电极和第二电极之间短路。
可选的，缓冲层和通道层的材料为氮化镓。
其中，氮化镓材料具有较高的饱和电子漂移速度、较高的热导率和较高的电子迁移率，氮化镓缓冲层可以防止电子进入衬底中，以提高电子的封闭性。氮化镓通道层与第一半导体层之间可以形成二维电子气的导电通道，使得电子的迁移率提高。
实施例二
本发明实施例在上述实施例的基础上提供了一种鳍式场效应晶体管的制备方法，图6是本发明实施例二提供的一种鳍式场效应晶体管的制备方法的流程图，参考图6，制备方法包括：
步骤110、在衬底的一侧形成缓冲层。
其中，可以在衬底的一侧采用外延生长或沉积的方式形成一层缓冲层。
步骤120、在缓冲层远离衬底的一侧形成通道层；通道层包括多个通道，多个通道沿第一方向依次排列，每一通道沿第二方向延伸，每一通道包括沿第二方向依次排列的第一区域、第二区域和第三区域。
步骤130、在通道层远离衬底的一侧形成第一半导体层，并且第一半导体层在通道层的垂直投影位于通道的第二区域。
步骤140、在第一半导体层远离衬底的一侧形成第二半导体层，并且第二半导体层在第一半导体层的垂直投影与第一半导体层重合。
其中，可以在缓冲层上依次形成第一通道层、第一半导体材料层、第二半导体材料层，并且可以通过等离子体增强化学气相沉积（PECVD）沉积第一掩膜层，通过对第一掩膜层进行刻蚀，形成包括至少两个条形开口的第二掩膜层，条形开口处裸露第二半导体材料层，在条形开口处进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层，通过去除第二掩膜层，并且对每一通道上的第三半导体材料层和第四半导体材料层进行光刻处理，形成第一半导体层和第二半导体层。
步骤150、在通道层远离衬底的一侧形成第一电极和第二电极，在第一电极在通道层的垂直投影位于通道的第一区域内，第二电极在通道层的垂直投影位于通道的第二区域内；第一电极和第二电极均与第一半导体层和第二半导体层接触。
其中，对通道层的每一通道表面通过光刻处理去除第三半导体材料层和第四半导体材料层的区域，在进行沉积金属，形成第一电极和第二电极。
步骤160、在第二半导体层远离衬底的一侧形成绝缘层，绝缘层覆盖每一通道上的第二半导体层，以及每一通道上的与第二半导体层相邻的部分第一电极和与第二半导体层相邻的部分第二电极；且绝缘层由一个通道上的第二半导体层、第一电极和第二电极表面延伸至相邻通道上的第二半导体层、第一电极和第二电极表面。
其中，可以在第二半导体层远离衬底的一侧沉积氧化铝，形成第一绝缘层；对第一绝缘层进行开孔处理，去除第一电极和第二电极远离第二半导体层一侧的部分第一电极和部分第二电极，形成绝缘层。
步骤170、在绝缘层远离衬底的一侧形成第三电极；绝缘层包括沿第二方向依次排列的第四区域、第五区域和第六区域，第五区域在第二半导体层的垂直投影覆盖第二半导体层，第三电极在绝缘层垂直投影与第五区域重合。
其中，参考图1，在绝缘层80远离衬底10的一侧沉积金属，形成第三电极90。在绝缘层远离衬底的一侧形成第三电极之后，制备方法还包括形成钝化层，参考图5，在第三电极90、绝缘层80的第四区域和第六区域以及未被绝缘层80覆盖的部分第一电极60和部分第二电极70的区域生长氮化硅（SiNx），可以形成钝化层100，钝化层100可以钝化器件表面，保护器件，钝化层100可以作为完成流片工艺的最后一步。
可选的，图7是图6包括的一种鳍式场效应晶体管的制备方法的细化流程图，参考图7,在缓冲层远离衬底的一侧形成通道层；在通道层远离衬底的一侧形成第一半导体层；在第一半导体层远离衬底的一侧形成第二半导体层，包括：
步骤210、在缓冲层远离衬底的一侧形成第一通道层。
步骤220、在第一通道层远离衬底的一侧形成第一半导体材料层。
步骤230、在第一半导体材料层远离衬底的一侧形成第二半导体材料层；
步骤240、在第二半导体材料层远离衬底的一侧形成第一掩膜层；
其中，图8是本发明实施例二提供的一种鳍式场效应晶体管结构示意图，参考图8，可以在缓冲层20上依次形成第一通道层32、第一半导体材料层41、第二半导体材料层51，通过等离子体增强化学气相沉积（PECVD）沉积第一掩膜层200，第一掩膜层200的材料为氮化硅（SiNx）。
步骤250、对第一掩膜层进行刻蚀，形成第二掩膜层，其中，第二掩膜层包括至少两个条形开口，条形开口处裸露出第二半导体材料层。
其中，图9是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，参考图9，通过电子束曝光系统（EBL），在第一掩膜层上定义鳍式结构的图案，通过磁中性环路放电刻蚀法（NLD）或者反应离子刻蚀法(RIE)，刻蚀第一掩膜层，形成第二掩膜层201，第二掩膜包括至少两个条形开口202，条形开口202处裸露出第二半导体材料层51。
步骤260、在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层。
其中，图10是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，参考图9和图10，通过电感耦合等离子体刻蚀法（ICP）在条形开口202处对第一通道层32、第一半导体材料层41和第二半导体材料层51进行快速刻蚀，形成通道层30、第三半导体材料层42和第四半导体材料层52。可以通过ICP定义鳍式结构的形状和尺寸，并且可以利用四甲基氨基氢氧化物（TMAH）溶液进行进一步刻蚀，调整鳍式结构的最终形状和尺寸。
步骤270、去除第二掩膜层。
其中，图11是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，参考图11，图11为去除第二掩膜层的结构。
步骤280、对每一通道上的第三半导体材料层和第四半导体材料层进行光刻处理，形成第一半导体层和第二半导体层。
其中，图12是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，图12是图11中进行光刻处理后的侧视图，先通过光刻处理定义器件的第一电极和第二电极区域，通过ICP刻蚀第三半导体材料层和第四半导体材料层，形成第一半导体层40和第二半导体层50。
可选的，第一掩膜层与第二掩膜层的厚度为100-200nm。
其中，若第一掩膜层与第二掩膜层的厚度小于100nm，工艺复杂；若第一掩膜层与第二掩膜层的厚度大于200nm，易造成材料的浪费；因此设置第一掩膜层与第二掩膜层的厚度为100-200nm，工艺简单，不易造成材料的浪费。
可选的，对第一掩膜层进行刻蚀，形成第二掩膜层，包括：通过磁中性环路放电刻蚀法或者反应离子刻蚀法对第一掩膜层进行刻蚀，形成第二掩膜层。在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层，包括：通过电感耦合等离子体刻蚀法在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层。
其中，通过磁中性环路放电刻蚀法或者反应离子刻蚀法对第一掩膜层进行刻蚀，形成第二掩膜层，以及通过电感耦合等离子体刻蚀法在条形开口处对第一通道层、第一半导体材料层和第二半导体材料层进行刻蚀，形成通道层、第三半导体材料层和第四半导体材料层，可以定义鳍式结构的最终形状和尺寸，鳍式结构的形状和尺寸对导电通道的电流驱动能力和电子控制能力具有重要影响，因此可以根据需求定义鳍式结构的形状和尺寸。
可选的，在通道层远离衬底的一侧形成第一电极和第二电极，包括：对每一通道表面通过光刻处理去除第三半导体材料层和第四半导体材料层的区域进行沉积金属，形成第一电极和第二电极。
其中，图13是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，参考图13，对每一通道表面通过光刻处理去除第三半导体材料层和第四半导体材料层的区域进行沉积金属，并进行快速热退火，形成第一电极60和第二电极70。图14是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，图15是本发明实施例二提供的又一种鳍式场效应晶体管结构示意图，参考图14-图15，可以在第二半导体层50远离衬底10的一侧沉积氧化铝，形成第一绝缘层81；对第一绝缘层81进行开孔处理，去除第一电极60和第二电极70远离第二半导体层50一侧的部分第一电极60和部分第二电极70，形成绝缘层80。
本发明实施例提供的鳍式场效应晶体管的制备方法与本发明任意实施例提供的鳍式场效应晶体管具有相应的有益效果，未在本实施例详尽的技术细节，详见本发明任意实施例提供的鳍式场效应晶体管。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种鳍式场效应晶体管，其特征在于，包括：
衬底；
缓冲层，位于所述衬底的一侧；
通道层，位于所述缓冲层远离所述衬底的一侧；所述通道层包括多个通道，多个所述通道沿第一方向依次排列，每一所述通道沿第二方向延伸，每一所述通道包括沿第二方向依次排列的第一区域、第二区域和第三区域；
第一半导体层，所述第一半导体层位于所述通道层远离所述衬底的一侧，并且所述第一半导体层在所述通道层的垂直投影位于所述通道的第二区域；
第二半导体层，所述第二半导体层位于所述第一半导体层远离所述衬底的一侧，并且所述第二半导体层在所述第一半导体层的垂直投影与所述第一半导体层重合；其中，所述第二半导体层为p型半导体层；
第一电极和第二电极，所述第一电极和所述第二电极位于所述通道层远离所述衬底的一侧，所述第一电极在所述通道层的垂直投影位于每一所述通道的第一区域内，所述第二电极在所述通道层的垂直投影位于每一所述通道的第二区域内；所述第一电极和所述第二电极均与所述第一半导体层和所述第二半导体层接触；
绝缘层，所述绝缘层位于所述第二半导体层远离所述衬底的一侧，所述绝缘层覆盖每一通道上的所述第二半导体层，以及每一通道上的与所述第二半导体层相邻的部分第一电极和与所述第二半导体层相邻的部分第二电极；且所述绝缘层由一个通道上的第二半导体层、第一电极和第二电极表面延伸至相邻通道上的第二半导体层、第一电极和第二电极表面；
第三电极，所述第三电极位于所述绝缘层远离所述衬底的一侧，所述绝缘层包括沿第二方向依次排列的第四区域、第五区域和第六区域，所述第五区域在所述第二半导体层的垂直投影覆盖所述第二半导体层，第三电极在所述绝缘层垂直投影与所述第五区域重合。
2.根据权利要求1所述的鳍式场效应晶体管，其特征在于，所述第一半导体层为AlGaN层，所述第二半导体层为pGaN层。
3.根据权利要求1所述的鳍式场效应晶体管，其特征在于，还包括：
钝化层，所述钝化层位于第三电极远离所述衬底的一侧，所述钝化层覆盖所述第三电极、绝缘层的所述第四区域和所述第六区域以及未被所述绝缘层覆盖的第一电极和未被所述绝缘层覆盖的第二电极。
4.根据权利要求1所述的鳍式场效应晶体管，其特征在于，所述绝缘层的材料为氧化铝。
5.根据权利要求1所述的鳍式场效应晶体管，其特征在于，所述缓冲层和所述通道层的材料为氮化镓。
6.一种鳍式场效应晶体管的制备方法，其特征在于，包括：
在衬底的一侧形成缓冲层；
在所述缓冲层远离所述衬底的一侧形成通道层；所述通道层包括多个通道，多个所述通道沿第一方向依次排列，每一所述通道沿第二方向延伸，每一所述通道包括沿第二方向依次排列的第一区域、第二区域和第三区域；
在所述通道层远离所述衬底的一侧形成第一半导体层，并且所述第一半导体层在所述通道层的垂直投影位于所述通道的第二区域；
在所述第一半导体层远离所述衬底的一侧形成第二半导体层，并且所述第二半导体层在所述第一半导体层的垂直投影与所述第一半导体层重合；
在所述通道层远离所述衬底的一侧形成第一电极和第二电极，在所述第一电极在所述通道层的垂直投影位于所述通道的第一区域内，所述第二电极在所述通道层的垂直投影位于所述通道的第二区域内；所述第一电极和所述第二电极均与所述第一半导体层和所述第二半导体层接触；
在所述第二半导体层远离所述衬底的一侧形成绝缘层，所述绝缘层覆盖每一通道上的所述第二半导体层，以及每一通道上的与所述第二半导体层相邻的部分第一电极和与所述第二半导体层相邻的部分第二电极；且所述绝缘层由一个通道上的第二半导体层、第一电极和第二电极表面延伸至相邻通道上的第二半导体层、第一电极和第二电极表面；
在所述绝缘层远离所述衬底的一侧形成第三电极；所述绝缘层包括沿第二方向依次排列的第四区域、第五区域和第六区域，所述第五区域在所述第二半导体层的垂直投影覆盖所述第二半导体层，第三电极在所述绝缘层垂直投影与所述第五区域重合。
7.根据权利要求6所述的鳍式场效应晶体管的制备方法，其特征在于，在所述缓冲层远离所述衬底的一侧形成通道层；在所述通道层远离所述衬底的一侧形成第一半导体层；在所述第一半导体层远离所述衬底的一侧形成第二半导体层，包括：
在所述缓冲层远离所述衬底的一侧形成第一通道层；
在所述第一通道层远离所述衬底的一侧形成第一半导体材料层；
在所述第一半导体材料层远离所述衬底的一侧形成第二半导体材料层；
在所述第二半导体材料层远离所述衬底的一侧形成第一掩膜层；
对所述第一掩膜层进行刻蚀，形成第二掩膜层，其中，所述第二掩膜层包括至少两个条形开口，所述条形开口处裸露出所述第二半导体材料层；
在所述条形开口处对所述第一通道层、第一半导体材料层和所述第二半导体材料层进行刻蚀，形成所述通道层、第三半导体材料层和第四半导体材料层；
去除所述第二掩膜层；
对每一通道上的所述第三半导体材料层和所述第四半导体材料层进行光刻处理，形成所述第一半导体层和所述第二半导体层。
8.根据权利要求7所述的鳍式场效应晶体管的制备方法，其特征在于，所述第一掩膜层与所述第二掩膜层的厚度为100-200nm。
9.根据权利要求7所述的鳍式场效应晶体管的制备方法，其特征在于，对所述第一掩膜层进行刻蚀，形成第二掩膜层，包括：
通过磁中性环路放电刻蚀法或者反应离子刻蚀法对所述第一掩膜层进行刻蚀，形成第二掩膜层；
在所述条形开口处对所述第一通道层、第一半导体材料层和所述第二半导体材料层进行刻蚀，形成所述通道层、第三半导体材料层和第四半导体材料层，包括：
通过电感耦合等离子体刻蚀法在所述条形开口处对所述第一通道层、第一半导体材料层和所述第二半导体材料层进行刻蚀，形成所述通道层、第三半导体材料层和第四半导体材料层。
10.根据权利要求7所述的鳍式场效应晶体管的制备方法，其特征在于，在所述通道层远离所述衬底的一侧形成第一电极和第二电极，包括：
对每一通道表面通过光刻处理去除所述第三半导体材料层和所述第四半导体材料层的区域进行沉积金属，形成第一电极和第二电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310909027.1A CN116666436B (zh) | 2023-07-24 | 2023-07-24 | 一种鳍式场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310909027.1A CN116666436B (zh) | 2023-07-24 | 2023-07-24 | 一种鳍式场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116666436A true CN116666436A (zh) | 2023-08-29 |
| CN116666436B CN116666436B (zh) | 2023-10-17 |
Family
ID=87712113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310909027.1A Active CN116666436B (zh) | 2023-07-24 | 2023-07-24 | 一种鳍式场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116666436B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050087541A (ko) * | 2004-02-27 | 2005-08-31 | 삼성전자주식회사 | 핀형 전계 효과 트랜지스터 및 이의 제조 방법 |
| KR101286707B1 (ko) * | 2012-05-17 | 2013-07-16 | 서강대학교산학협력단 | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 |
| JP2016054215A (ja) * | 2014-09-03 | 2016-04-14 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR20160102792A (ko) * | 2015-02-23 | 2016-08-31 | 경북대학교 산학협력단 | 반도체 소자 및 그의 제조방법 |
| CN110581068A (zh) * | 2019-09-05 | 2019-12-17 | 西交利物浦大学 | 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN110660643A (zh) * | 2019-09-05 | 2020-01-07 | 西交利物浦大学 | 一种优化氮化镓高电子迁移率晶体管钝化的方法 |
| KR20200094869A (ko) * | 2019-01-30 | 2020-08-10 | 경북대학교 산학협력단 | FinFET 소자 |
| CN114759089A (zh) * | 2022-04-21 | 2022-07-15 | 西交利物浦大学 | 增强栅控能力的p型氮化镓器件及其制作方法 |
-
2023
- 2023-07-24 CN CN202310909027.1A patent/CN116666436B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050087541A (ko) * | 2004-02-27 | 2005-08-31 | 삼성전자주식회사 | 핀형 전계 효과 트랜지스터 및 이의 제조 방법 |
| KR101286707B1 (ko) * | 2012-05-17 | 2013-07-16 | 서강대학교산학협력단 | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 |
| JP2016054215A (ja) * | 2014-09-03 | 2016-04-14 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR20160102792A (ko) * | 2015-02-23 | 2016-08-31 | 경북대학교 산학협력단 | 반도체 소자 및 그의 제조방법 |
| KR20200094869A (ko) * | 2019-01-30 | 2020-08-10 | 경북대학교 산학협력단 | FinFET 소자 |
| CN110581068A (zh) * | 2019-09-05 | 2019-12-17 | 西交利物浦大学 | 一种使用栅介质去实现低导通电阻的增强型氮化镓晶体管的方法 |
| CN110660643A (zh) * | 2019-09-05 | 2020-01-07 | 西交利物浦大学 | 一种优化氮化镓高电子迁移率晶体管钝化的方法 |
| CN114759089A (zh) * | 2022-04-21 | 2022-07-15 | 西交利物浦大学 | 增强栅控能力的p型氮化镓器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116666436B (zh) | 2023-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI445093B (zh) | 具有下凹閘極之iii族氮化物元件 | |
| CN110190116B (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| JP4041075B2 (ja) | 半導体装置 | |
| EP2763179B1 (en) | High Electron Mobility Transistor (HEMT) | |
| US9287368B2 (en) | Nitride semiconductor device and method for manufacturing same | |
| JP5065616B2 (ja) | 窒化物半導体素子 | |
| CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
| JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US9117850B2 (en) | Method and system for a gallium nitride vertical JFET with self-aligned source and gate | |
| JP5697456B2 (ja) | 電界効果トランジスタ及び電力制御装置 | |
| EP3089201A1 (en) | Method for manufacturing enhanced component | |
| JP2014146666A (ja) | 半導体装置 | |
| EP2955755B1 (en) | Nitride high-voltage component and manufacturing method therefor | |
| JP2008205414A (ja) | 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法 | |
| JP2020517119A (ja) | ハイパワーデバイスの熱管理用ダイヤモンドエアブリッジ | |
| CN109560120B (zh) | 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法 | |
| JP2006114795A (ja) | 半導体装置 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN116666436B (zh) | 一种鳍式场效应晶体管及其制备方法 | |
| US20130161635A1 (en) | Method and system for a gan self-aligned vertical mesfet | |
| CN109727918B (zh) | 集成增强型与耗尽型场效应管的结构及其制造方法 | |
| TW201737354A (zh) | 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法 | |
| CN112820648A (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| KR20220125032A (ko) | Hemt 소자 및 이의 제조 방법 | |
| CN114843225A (zh) | 一种集成MIS-HEMT器件和GaN肖特基二极管的方法及应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |