CN116647210B - 时钟信号控制模组及射频前端模组 - Google Patents

时钟信号控制模组及射频前端模组 Download PDF

Info

Publication number
CN116647210B
CN116647210B CN202310912588.7A CN202310912588A CN116647210B CN 116647210 B CN116647210 B CN 116647210B CN 202310912588 A CN202310912588 A CN 202310912588A CN 116647210 B CN116647210 B CN 116647210B
Authority
CN
China
Prior art keywords
circuit
control
resistor
capacitor
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310912588.7A
Other languages
English (en)
Other versions
CN116647210A (zh
Inventor
任小娇
郭嘉帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Volans Technology Co Ltd
Original Assignee
Shenzhen Volans Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Volans Technology Co Ltd filed Critical Shenzhen Volans Technology Co Ltd
Priority to CN202310912588.7A priority Critical patent/CN116647210B/zh
Publication of CN116647210A publication Critical patent/CN116647210A/zh
Application granted granted Critical
Publication of CN116647210B publication Critical patent/CN116647210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Manipulation Of Pulses (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明属于射频技术领域，其公开了一种时钟信号控制模组及射频前端模组，其中，所述时钟信号控制模组包括RC振荡电路、随机序列产生电路以及控制电路；所述RC振荡电路中包括电容和电阻；所述随机序列产生电路的输入端连接至所述RC振荡电路的输入端，所述控制电路的输入端连接至所述随机序列产生电路的输出端；所述随机序列产生电路用于产生随机的控制信号，所述控制电路用于根据接收的所述控制信号控制所述RC振荡电路的振荡频率中接入的所述电容和/或所述电阻的大小。本发明中的时钟信号控制模组可以使其在高频段的谐波噪声变得平均，且无周期性的凸点，从本质上解决了时钟谐波噪声的问题。

Description

时钟信号控制模组及射频前端模组
技术领域
本发明涉及射频技术领域，尤其涉及一种时钟信号控制模组及射频前端模组。
背景技术
在射频前端系统中，控制电路大多需要使用时钟信号作为电荷泵的输入去产生负压或倍数正压，以为射频开关的控制信号提供合适的正/负电压源。而和射频开关集成在一个模组里的功率放大器或低噪声放大器的底噪，就会受到时钟主频的高次谐波的影响，在某些频段内出现以时钟主频为周期的噪声凸点。
相关技术为了解决上述问题，均是以降低时钟频率的方式提高时钟主频在所关心频段的谐波次数来降低谐波功率，同时为保证电荷泵正/负压的建立速度和响应速度，设计了频率加快模式，当正/负压低于某一参考点频时，将时钟速度加快，让电源快速建立后，再切换回低频时钟。这种方式只能在特定的频段内通过增加谐波次数来降低谐波功率，并不能解决周期性谐波出现的问题，换一个应用频段就不一定适用，并且可能会因为开关的切换等原因让时钟反复进入加速模式，此模式下特定频段内的底噪周期性凸点会复现且无解。
发明内容
本发明的目的在于提供一种时钟信号控制模组及射频前端模组，以解决相关技术以降低时钟频率的方式提高时钟主频在所关心频段的谐波次数来降低谐波功率的方式只适用于特定频段，且在该特定频段内的底噪还可能出现周期性凸点复现的问题。
为了解决上述技术问题，第一方面，本发明提供了一种时钟信号控制模组，其包括RC振荡电路、随机序列产生电路以及控制电路；其中，所述RC振荡电路中包括电容和电阻；
所述随机序列产生电路的输入端连接至所述RC振荡电路的输入端，所述控制电路的输入端连接至所述随机序列产生电路的输出端；
所述随机序列产生电路用于产生随机的控制信号；
所述控制电路用于根据接收的所述控制信号控制所述RC振荡电路中接入的所述电容和/或所述电阻的大小，从而控制所述RC振荡电路的振荡频率，以随机改变所述RC振荡电路的时钟周期，使得所述RC振荡电路的主频随机分散至多个频点；
所述RC振荡电路用于根据所述时钟周期产生时钟信号。
优选的，所述第一控制电路用于单独根据接收的所述控制信号控制所述RC振荡电路中接入的所述电容的大小；所述时钟信号控制模组还包括连接至所述随机序列产生电路的输出端的第二控制电路；所述第二控制电路用于单独根据接收的所述控制信号控制所述RC振荡电路中接入的所述电阻的大小，从而与所述第一控制电路共同控制所述RC振荡电路的振荡频率，以随机改变所述RC振荡电路的时钟周期。
优选的，所述RC振荡电路包括反相器、所述电容和所述电阻、施密特触发器；所述电阻包括依次串联设置的多个第一电阻、第二电阻；所述电容包括相互并联设置的多个第一电容、第二电容；
依次串联设置的多个第一电阻的其中一端连接至所述反相器的输出端，所述反相器的输入端作为所述RC振荡电路的输入端；
所述第二电阻的第一端连接至依次串联设置的多个第一电阻的另一端，所述第二电阻的第二端连接至所述施密特触发器的输入端；
每一所述第一电容的第一端分别连接至所述第二电阻的第二端，每一所述第一电容的第二端分别接地；
所述第二电容的第一端分别连接至所述施密特触发器的输入端和所述第二电阻的第二端，所述第二电容的第二端接地；
所述第一控制电路与多个所述第一电阻连接，用于根据所述控制信号控制所述多个所述第一电阻的导通或关闭，以实现控制所述RC振荡电路的振荡频率的调节作用；所述第二控制电路与多个所述第一电容连接，用于根据所述控制信号控制多个所述第一电容的导通或关闭，以实现控制所述RC振荡电路的振荡频率的调节作用。
优选的，所述第一控制电路包括多个第一开关且多个所述第一开关形成第一开关阵列，所述第一开关的数量与所述第一电阻的数量匹配；每一个所述第一开关的第一端分别连接至其中一个所述第一电阻的第一端，所有所述第一开关的第二端均连接至所述第二电阻的第一端。
优选的，所述第二控制电路包括多个第二开关且多个第二开关形成第二开关阵列，所述第二开关的数量与所述第一电容的数量匹配；每一个所述第二开关的第一端皆连接至所述第二电阻的第二端，每一个所述第二开关的第二端分别连接至其中一个所述第一电容的第一端。
优选的，所述随机序列产生电路包括多位线性反馈移位寄存器以及译码器；所述多位线性反馈移位寄存器的输入端作为所述随机序列产生电路的输入端，所述译码器的输入端连接至所述多位线性反馈移位寄存器的输出端，所述译码器的输出端作为所述随机序列产生电路的输出端；所述多位线性反馈移位寄存器和所述译码器共同用于产生随机的所述控制信号。
第二方面，本发明提供了一种射频前端模组，其包括如上所述的时钟信号控制模组。
与相关技术相比，本发明中时钟信号控制模组通过在RC振荡电路上增设随机序列产生电路以及控制电路，从而可以使控制电路根据随机序列产生电路随机产生的控制信号来控制RC振荡电路的中接入的电容和/或电阻的大小，进而控制RC振荡电路的振荡频率，以随机改变所述RC振荡电路的时钟周期，让RC振荡电路的主频随机分散到多个频点来降低每个主频的功率，以使其在高频段的谐波噪声变得平均，且无周期性的凸点，从本质上解决了时钟谐波噪声的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明实施例提供的一种时钟信号控制模组的电路结构图。
100、时钟信号控制模组；1、RC振荡电路；11、反相器；12、施密特触发器；2、随机序列产生电路；21、线性反馈移位寄存器；22、译码器；3、第一控制电路；4、第二控制电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种时钟信号控制模组100，结合图1所示，其包括RC振荡电路1、随机序列产生电路2以及控制电路；其中，其中，RC振荡电路1中包括电容和电阻。
随机序列产生电路2的输入端连接至RC振荡电路1的输入端，控制电路的输入端连接至随机序列产生电路2的输出端；随机序列产生电路2用于产生随机的控制信号VC，控制电路用于根据接收的控制信号VC控制RC振荡电路1中接入的电容和/或电阻的大小，从而控制RC振荡电路1的振荡频率，以随机改变RC振荡电路1的时钟周期，使得RC振荡电路1的主频随机分散至多个频点；RC振荡电路1用于根据时钟周期产生时钟信号CLK。
其中，RC振荡电路1的输入端用于接入时钟信号CLK，RC振荡电路1的输出端用于输出经过改变时钟周期后的时钟信号CLK。
本实施例中，控制电路包括第一控制电路3和第二控制电路4；第一控制电路3用于根据接收的控制信号VC控制RC振荡电路1中接入的电阻的大小，第二控制电路4用于单独根据接收的控制信号VC控制RC振荡电路1中接入的电容的大小，从而控制RC振荡电路1的振荡频率，以随机改变RC振荡电路1的时钟周期。
具体地，RC振荡电路1包括反相器11、电容和电阻、施密特触发器12；电阻包括依次串联设置的多个第一电阻（R1-RM）、第二电阻R0；电容包括相互并联设置的多个第一电容（C1-CM）、第二电容C0。
其中，依次串联设置的多个第一电阻的其中一端连接至反相器11的输出端，反相器11的输入端作为RC振荡电路1的输入端。
第二电阻R0的第一端连接至依次串联设置的多个第一电阻的另一端，第二电阻R0的第二端连接至施密特触发器12的输入端；
每一第一电容的第一端分别连接至第二电阻R0的第二端，每一第一电容的第二端分别接地；
第二电容C0的第一端分别连接至施密特触发器12的输入端和第二电阻R0的第二端，第二电容C0的第二端接地；
本实施例中，第一控制电路3与多个第一电阻连接，用于根据控制信号VC控制多个第一电阻的导通或关闭，以实现控制RC振荡电路1的振荡频率的调节作用；第二控制电路4与多个第一电容连接，用于根据控制信号VC控制多个第一电容的导通或关闭，以实现控制RC振荡电路1的振荡频率的调节作用。
施密特触发器12的输出端作为RC振荡电路1的输出端。
当时钟信号CLK为低电平时，电源VDD通过反相器11中与其连接的场效应管Mp对多个第一电阻和第二电阻R0以及多个第一电容和第二电容C0组成的RC阵列进行充电，当第二电容C0与施密特触发器12连接的电压点的电压VRC到达施密特触发器12上翻转电平时，施密特触发器12输出的时钟频率的电压翻转为高电平。
当时钟信号CLK为高电平时，由多个第一电容和第二电容C0组成的RC电容阵列上的电荷通过反相器11中接地的场效应管Mn，和由多个第一电阻和第二电阻R0组成的RC电阻阵列对地放电，当第二电容C0与施密特触发器12连接的电压点的电压VRC到达施密特触发器12下翻转电平时，施密特触发器12输出的时钟频率的电压翻转为低电平，从而产生不断翻转的时钟信号CLK。
具体地，随机序列产生电路2包括多位线性反馈移位寄存器21以及译码器22；多位线性反馈移位寄存器21的输入端作为随机序列产生电路2的输入端，译码器22的输入端连接至多位线性反馈移位寄存器21的输出端，译码器22的输出端作为随机序列产生电路2的输出端；多位线性反馈移位寄存器21和译码器22共同用于产生随机的控制信号VC。
其中，多位线性反馈移位寄存器21为K位线性反馈移位寄存器21；译码器22为N位转2N位译码器22。
多位线性反馈移位寄存器21内部由K bit寄存器，每次在时针信号上升沿处，K-1位寄存器存储的值就统一传递给左侧或右侧的寄存器。如果采用左移，那么就是第K-1位~第1位的寄存器将值传递给第K位~第2位的寄存器，而第1位的寄存器值是通过抽取K位码中若干位的码值进行异或运算得到的值。如果采用右移，那么就是第K位~第2位的寄存器将值传递给第K-1位~第1位的寄存器，而第K位的寄存器值是通过抽取K位码中若干位的码值进行异或运算得到的值，抽取的若干位要根据多位线性反馈移位寄存器21的位数K决定，保证2K次右移后，K位码不重复。
相当于，多位线性反馈移位寄存器21在时钟信号CLK上升沿处进行内部寄存器的左移或右移，即更新输出N位码的码值，该N位码的选择要保证2N次输出周期内，2N次输出码值不重复，并且以2N次输出为一个周期的情况下，每个周期的码值也不是循环出现，视为伪随机序列。
N bit伪随机序列通过译码器22以二进制的方式转换为M=2N位，幅度0或电源VDD的控制信号VC，那么该控制信号VC就是伪随机的。M也表示为第一电阻和第一电容的数量。
第一控制电路3和第二控制电路4通过M位随机的控制信号VC来调整RC振荡电路1中的电阻或电容，以达到控制RC振荡电路1的振荡频率。
具体地，第一控制电路3包括多个第一开关（SR，1-SR,M）；第一开关的数量与第一电阻的数量匹配；每一个第一开关的第一端分别连接至其中一个第一电阻的第一端，所有第一开关的第二端均连接至第二电阻R0的第一端。
其中，多个第一开关形成第一开关矩阵，当控制信号VC为高电平时，对应的第一开关导通，即将该第一开关两端连接内的第一电阻短路，当第一电阻短路时，RC电容阵列的充放电时间就会变短，相应的时钟频率则变大。
多个第一开关（SR，1-SR,M）分别对应导通后的电阻值为VC[1-M]。
具体地，第二控制电路4包括多个第二开关（SC，1-SC,M）；第二开关的数量与第一电容的数量匹配；每一个第二开关的第一端皆连接至第二电阻R0的第二端，每一个第二开关的第二端分别连接至其中一个第一电容的第一端。
其中，多个第二开关形成第二开关矩阵，当控制信号VC为低电平时，对应的第二开关导通，即将该第二开关通路上的第一电容接入电路中，当第一电容接入时，RC电容阵列的充放电时间就会变慢，相应的时钟频率则变小。
多个第二开关（SC，1-SC,M）分别对应导通后的电阻值为VC[1-M]，当然，多个第二开关（SC，1-SC,M）分别对应导通后的电阻值为VC[1-M]与多个第一开关（SR，1-SR,M）分别对应导通后的电阻值为VC[1-M]处于两个部分的电阻值。
另外，第一控制电路3和第二控制电路4还可以单独使用，也可以达到控制RC振荡电路1的振荡频率，以随机改变RC振荡电路1的时钟周期的效果；相对于第一控制电路3和第二控制电路4共同使用时，其让频率的变化范围会更窄。
本实施例的时钟信号控制模组100通过伪随机控制信号VC，让每个时钟信号CLK周期内的电阻阵列和电容阵列情况不一致，从而每个时钟信号CLK的周期时间都会产生随机变化，从而使时钟频率从单一频点展宽成多个频点组成的频段，从而降低每个频点的功率，使其在高频段的谐波噪声变得平均，且无周期性的凸点，从本质上解决了时钟谐波噪声的问题。
与相关技术相比，本实施例中时钟信号控制模组100通过在RC振荡电路1上增设随机序列产生电路2以及控制电路，从而可以使控制电路根据随机序列产生电路2随机产生的控制信号VC来控制RC振荡电路1中接入的电容和/或电阻的大小，进而控制RC振荡电路1的振荡频率，以随机改变RC振荡电路1的时钟周期，让RC振荡电路1的主频随机分散到多个频点来降低每个主频的功率，以使其在高频段的谐波噪声变得平均，且无周期性的凸点，从本质上解决了时钟谐波噪声的问题。
实施例二
本实施例提供了一种射频前端模组，其包括实施例一中的时钟信号控制模组100。由于本实施例中的射频前端模组包含了实施例一中的时钟信号控制模组100，因此其也能达到实施例一中时钟信号控制模组100所达到的技术效果，在此不作赘述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种时钟信号控制模组，其特征在于，所述时钟信号控制模组包括RC振荡电路、随机序列产生电路以及控制电路；其中，所述RC振荡电路中包括电容和电阻；
所述随机序列产生电路的输入端连接至所述RC振荡电路的输入端，所述控制电路的输入端连接至所述随机序列产生电路的输出端；
所述随机序列产生电路用于产生随机的控制信号；
所述控制电路用于根据接收的所述控制信号控制所述RC振荡电路中接入的所述电容和/或所述电阻的大小，从而控制所述RC振荡电路的振荡频率，以随机改变所述RC振荡电路的时钟周期，使得所述RC振荡电路的主频随机分散至多个频点；
所述RC振荡电路用于根据所述时钟周期产生时钟信号；
所述随机序列产生电路包括多位线性反馈移位寄存器以及译码器，所述多位线性反馈移位寄存器为K位线性反馈移位寄存器，所述多位线性反馈移位寄存器的内部有Kbit寄存器，所述译码器为N位转2N位译码器；所述多位线性反馈移位寄存器的输入端作为所述随机序列产生电路的输入端，所述译码器的输入端连接至所述多位线性反馈移位寄存器的输出端，所述译码器的输出端作为所述随机序列产生电路的输出端；所述多位线性反馈移位寄存器和所述译码器共同用于产生随机的所述控制信号。
2.如权利要求1所述的时钟信号控制模组，其特征在于，所述控制电路包括第一控制电路和第二控制电路；所述第一控制电路用于根据接收的所述控制信号控制所述RC振荡电路中接入的所述电阻的大小，所述第二控制电路用于根据接收的所述控制信号控制所述RC振荡电路中接入的所述电容的大小，从而控制所述RC振荡电路的振荡频率。
3.如权利要求2所述的时钟信号控制模组，其特征在于，所述RC振荡电路包括反相器、所述电容和所述电阻、施密特触发器；所述电阻包括依次串联设置的多个第一电阻、第二电阻；所述电容包括相互并联设置的多个第一电容、第二电容；
依次串联设置的多个第一电阻的其中一端连接至所述反相器的输出端，所述反相器的输入端作为所述RC振荡电路的输入端；
所述第二电阻的第一端连接至依次串联设置的多个第一电阻的另一端，所述第二电阻的第二端连接至所述施密特触发器的输入端；
每一所述第一电容的第一端分别连接至所述第二电阻的第二端，每一所述第一电容的第二端分别接地；
所述第二电容的第一端分别连接至所述施密特触发器的输入端和所述第二电阻的第二端，所述第二电容的第二端接地；
所述第一控制电路与多个所述第一电阻连接，用于根据所述控制信号控制所述多个所述第一电阻的导通或关闭，以实现控制所述RC振荡电路的振荡频率的调节作用；所述第二控制电路与多个所述第一电容连接，用于根据所述控制信号控制多个所述第一电容的导通或关闭，以实现控制所述RC振荡电路的振荡频率的调节作用。
4.如权利要求3所述的时钟信号控制模组，其特征在于，所述第一控制电路包括多个第一开关且多个所述第一开关形成第一开关阵列，所述第一开关的数量与所述第一电阻的数量匹配；每一个所述第一开关的第一端分别连接至其中一个所述第一电阻的第一端，所有所述第一开关的第二端均连接至所述第二电阻的第一端。
5.如权利要求3所述的时钟信号控制模组，其特征在于，所述第二控制电路包括多个第二开关且多个第二开关形成第二开关阵列，所述第二开关的数量与所述第一电容的数量匹配；每一个所述第二开关的第一端皆连接至所述第二电阻的第二端，每一个所述第二开关的第二端分别连接至其中一个所述第一电容的第一端。
6.一种射频前端模组，其特征在于，所述射频前端模组包括如权利要求1至5任意一项所述的时钟信号控制模组。
CN202310912588.7A 2023-07-25 2023-07-25 时钟信号控制模组及射频前端模组 Active CN116647210B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310912588.7A CN116647210B (zh) 2023-07-25 2023-07-25 时钟信号控制模组及射频前端模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310912588.7A CN116647210B (zh) 2023-07-25 2023-07-25 时钟信号控制模组及射频前端模组

Publications (2)

Publication Number Publication Date
CN116647210A CN116647210A (zh) 2023-08-25
CN116647210B true CN116647210B (zh) 2024-05-17

Family

ID=87640329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310912588.7A Active CN116647210B (zh) 2023-07-25 2023-07-25 时钟信号控制模组及射频前端模组

Country Status (1)

Country Link
CN (1) CN116647210B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084685A (en) * 1989-11-21 1992-01-28 Siemens Aktiengesellschaft Microcomputer having an integrated RC oscillator with programmable frequency
JPH06104639A (ja) * 1992-09-17 1994-04-15 Seiko Instr Inc Ｃｒ発振回路
CN102332893A (zh) * 2011-10-01 2012-01-25 无锡中星微电子有限公司 一种可编程滤波电路
CN203747776U (zh) * 2014-02-26 2014-07-30 贵州中科汉天下电子有限公司 射频开关的控制电路以及射频开关芯片
CN107395179A (zh) * 2017-08-31 2017-11-24 广东工业大学 一种用于射频开关的噪声抑制电路
CN209375582U (zh) * 2019-03-04 2019-09-10 苏州大学 一种新型开关电容修调数控振荡器
CN210405226U (zh) * 2019-05-10 2020-04-24 上海胤祺集成电路有限公司 Rc振荡电路
WO2022155888A1 (zh) * 2021-01-22 2022-07-28 深圳市汇顶科技股份有限公司 一种rc张弛振荡器
CN115149928A (zh) * 2022-07-29 2022-10-04 无锡格兰德微电子科技有限公司 工艺温度计电压不敏感高精度振荡器电路
CN115173695A (zh) * 2022-06-21 2022-10-11 嘉兴禾润电子科技有限公司 应用于电机驱动芯片的低emi的可扩频时钟方法及其电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997848B2 (ja) * 2002-06-18 2007-10-24 ヤマハ株式会社 発振制御回路
KR100744912B1 (ko) * 2006-05-26 2007-08-01 삼성전기주식회사 자가조정 기능을 갖는 ｒｃ 발진기
KR100782796B1 (ko) * 2006-10-31 2007-12-05 삼성전기주식회사 발진 주파수의 조정이 가능한 ｒｃ 발진회로와 그 발진방법
EP3324286B1 (en) * 2016-11-18 2019-09-04 Siemens Aktiengesellschaft Generating true random numbers for an integrated circuit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084685A (en) * 1989-11-21 1992-01-28 Siemens Aktiengesellschaft Microcomputer having an integrated RC oscillator with programmable frequency
JPH06104639A (ja) * 1992-09-17 1994-04-15 Seiko Instr Inc Ｃｒ発振回路
CN102332893A (zh) * 2011-10-01 2012-01-25 无锡中星微电子有限公司 一种可编程滤波电路
CN203747776U (zh) * 2014-02-26 2014-07-30 贵州中科汉天下电子有限公司 射频开关的控制电路以及射频开关芯片
CN107395179A (zh) * 2017-08-31 2017-11-24 广东工业大学 一种用于射频开关的噪声抑制电路
CN209375582U (zh) * 2019-03-04 2019-09-10 苏州大学 一种新型开关电容修调数控振荡器
CN210405226U (zh) * 2019-05-10 2020-04-24 上海胤祺集成电路有限公司 Rc振荡电路
WO2022155888A1 (zh) * 2021-01-22 2022-07-28 深圳市汇顶科技股份有限公司 一种rc张弛振荡器
CN115173695A (zh) * 2022-06-21 2022-10-11 嘉兴禾润电子科技有限公司 应用于电机驱动芯片的低emi的可扩频时钟方法及其电路
CN115149928A (zh) * 2022-07-29 2022-10-04 无锡格兰德微电子科技有限公司 工艺温度计电压不敏感高精度振荡器电路

Also Published As

Publication number Publication date
CN116647210A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
JP6351058B2 (ja) タイムデジタルコンバータ及びこれを用いたｐｌｌ回路
US7095260B2 (en) Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US8497670B1 (en) Charge pump regulator circuit for powering a variable load
JP6316097B2 (ja) チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法
US6856208B2 (en) Multi-phase oscillator and multi-phase oscillation signal generation method
JP5015210B2 (ja) 高周波信号生成回路
US9385595B2 (en) Charge pump regulator circuit
US11601053B2 (en) Spectral shaping of spread spectrum clocks/frequencies through post processing
US7719338B2 (en) Pulse generating circuit and UWB communication system
US9755575B1 (en) Variable frequency RC oscillator
CN116647210B (zh) 时钟信号控制模组及射频前端模组
JP2003153526A (ja) スイッチングレギュレータ回路
US7573932B2 (en) Spread spectrum clock generator
JP2004208037A (ja) スペクトラム拡散クロック発生回路
JP5217351B2 (ja) パルス発生回路およびｕｗｂ通信装置
US6498539B2 (en) Highly accurate voltage controlled oscillator with RC circuit
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
JP6736506B2 (ja) アナログ／デジタル変換回路及び無線通信機
US7135901B2 (en) Data recovery device using a sampling clock with a half frequency of data rate
CN111510114B (zh) 一种时钟发生器电路
CN115529006B (zh) 一种频带切换电路、频带切换方法及压控振荡器
US20060232345A1 (en) Current-controlled CMOS ring oscillator circuit
JP4141250B2 (ja) スペクトラム拡散クロック発生回路
CN219304699U (zh) 扩频时钟产生电路和dcdc开关电源电路
CN117938088A (zh) 一种用于蔡氏混沌集成电路的环形压控振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant