CN111510114B - 一种时钟发生器电路 - Google Patents

Abstract

本发明公开了一种时钟发生器电路，属于时钟发生器领域。本发明的时钟发生器电路，选择器由S和SN两开关控制，用于选择由偏置电压产生电路输出的参考高电平或参考低电平，比较器的两端分别接选择器的输出和锯齿波，参考电平小于锯齿波时，比较器输出高电平，选择器的两开关S＝0，SN＝1，使选择器输出参考高电平REFH，锯齿波电压不断增大，直至参考电平大于锯齿波，比较器翻转，输出低电平；参考电平大于锯齿波时，过程类似，以上翻转一直持续，从而形成振荡，振荡频率可由REFH和REFL的压差或锯齿信号产生模块的产生速率动态调节。

Description

一种时钟发生器电路

技术领域

本发明属于时钟发生器领域，尤其是一种时钟发生器电路。

背景技术

在高集成度数模混合大电路中，时钟发生器主要提供各模块读写操作、采样保持及信号处理的工作时钟。振荡器作为主要的最常见的时钟发生器，其性能关系到数模混合电路系统的稳定性、输出质量及噪声，通常在一个射频芯片系统中，同一个振荡器需要满足多个通信频段和和工作模式的需求，因此振荡器需要具有高性能、宽调节范围及设计稳定等特点。

图1为传统RC振荡电路结构图，由三级RC环形振荡器反向级联而成，每级振荡单元提供60°相移，满足巴克豪森判据。振荡频率由RC时间常数决定，随工艺误差漂移较大，流片后不易调节。另外该电路对电源及衬底上的噪声和干扰极为敏感，不适用于数模混合集成电路高噪声的环境。图2为一种差分振荡器结构图，每半个周期中，Iss分别完全流入单边电路，每个结点的摆幅为Iss×R1，与传统振荡单元结构图相比，图2所示电路通过改变尾电流Iss的大小控制信号反向速度，从而改变振荡频率。但图2中的振荡器同样面临着工艺误差漂移的问题，对电源扰动敏感。

发明内容

本发明的目的在于克服现有的振荡器对电源扰动敏感的缺点，提供一种时钟发生器电路。

为达到上述目的，本发明采用以下技术方案予以实现：

一种时钟发生器电路，包括偏置电压产生电路、锯齿信号产生电路、选择器和比较器；

所述偏置电压产生电路用于产生参考高电平REFH、参考低电平REFL和锯齿信号产生电路的起始电压REF0；

所述比较器用于比较选择器输出的参考电平与锯齿信号产生电路输出的锯齿波的大小，根据比较结果输出高电平或低电平，输出的高电平或低电平经一个反相器后产生CLKN信号，经两个反相器后产生CLKP信号，最后经比例器到OUT端进行输出；

所述CLKN信号用于输入选择器的开关S中，CLKP信号输入选择器的开关SN中；

所述CLKN信号、CLKP信号还用于输入锯齿信号产生电路中；

当选择器输出参考低电平REFL时，比较器输入端的参考电平小于锯齿波，比较器输出高电平，在此阶段内，CLKN＝0、CLKP＝1，OUT端输出高电平，选择器的两开关S＝0，SN＝1，选择器输出参考高电平REFH，锯齿信号产生电路产生的锯齿波的电压不断上升，直至比较器输入的参考高电平大于锯齿波，比较器输出跳变，输出低电平；

当选择器输出参考低电平REFH时，比较器输入端的参考电平大于锯齿波时，比较器输出低电平，在此阶段内，CLKN＝1、CLKP＝0，选择器的两开关S＝1、SN＝0，选择器输出参考低电平REFL，锯齿信号产生电路产生的锯齿波的电压不断下降，直至比较器输入的参考低电平小于锯齿波，比较器输出跳变，输出高电平。

进一步的，所述偏置电压产生电路包括4个分压电阻R1和三组滤除电压抖动电路；

电流偏置IBIAS1通过开关后同时接第一组滤除电压抖动电路和两个串联的电阻R1，电阻R1的另一端同时接第三个电阻R1和第二组滤除电压抖动电路，第三个电阻R1的另一端同时接第四个电阻R1和第三组滤除电压抖动电路，第四个电阻R1的另一端接gnd；

第一组滤除电压抖动电路用于产生参考高电平REFH；

第二组滤除电压抖动电路用于产生参考低电平REFL；

第三组滤除电压抖动电路用于产生锯齿信号产生电路的起始电压REF0。

进一步的，每组滤除电压抖动电路均包括NPN管Q1、PNP管Q2和全局快速复位NMOS晶体管M1，NPN管Q1的栅极和电阻R1，NPN管Q1的漏极接Vdd，NPN管Q1的源极同时接电流偏置IBIAS2、全局快速复位NMOS晶体管M1的漏极和PNP管Q2的栅极，全局快速复位NMOS晶体管M1的栅极接全局复位信号EN，全局快速复位NMOS晶体管M1的源极、PNP管Q2的漏极相连后接gnd，PNP管Q2的源极同时接IBIAS3和参考高电平REFH、参考低电平REFL或锯齿信号产生电路的起始电压REF0，接入PNP管Q2的源极之前的参考高电平REFH、参考低电平REFL或锯齿信号产生电路的起始电压REF0通过电容C1接gnd。

进一步的，所述锯齿信号产生电路包括共源共栅电流源、晶体管N1、晶体管N2、晶体管P1、晶体管P2、晶体管P3、电容C0及全局快速复位晶体管N3、全局快速复位晶体管N4；

晶体管P1的栅极接gnd，其源极接Vdd，恒为导通状态；晶体管P1的漏极与晶体管N1的漏极相连，晶体管N1的栅极输入CLKP信号，晶体管N1的源极与晶体管N2的漏极相连后接共源共栅电流源，晶体管N2的栅极接CLKN信号晶体管N2的栅极同时接晶体管P2的源极、全局快速复位晶体管N4的漏极、锯齿信号输出端和电容C0，电容C0的另一端接地；

全局快速复位晶体管N4的栅极接ENB，其源极同时接REF0和全局快速复位晶体管N3的漏极，全局快速复位晶体管N3的栅极接EN，全局快速复位晶体管N3的源极接地；

晶体管P2的栅极接CLKN信号，其漏极与晶体管P3的源极相连接后接共源共栅电流源，晶体管P3的栅极接CLKP信号，其漏极接地；

当EN＝0、ENB＝1时，全局快速复位晶体管N3关断、N4导通，锯齿信号产生电路工作；

当EN＝1、ENB＝0时，全局快速复位晶体管N4关断、N3导通，锯齿信号产生电路关断。

与现有技术相比，本发明具有以下有益效果：

本发明的时钟发生器电路，选择器由S和SN两开关控制，用于选择由偏置电压产生电路输出的参考高电平或参考低电平，比较器的两端分别接选择器的输出和锯齿波，参考电平小于锯齿波时，比较器输出高电平，选择器的两开关S＝0，SN＝1，使选择器输出参考高电平REFH，锯齿波电压不断增大，直至参考电平大于锯齿波，比较器翻转，输出低电平；参考电平大于锯齿波时，过程类似，以上翻转一直持续，从而形成振荡，振荡频率可由REFH和REFL的压差或锯齿信号产生模块的产生速率动态调节；本发明的时钟发生器电路的振荡频率灵活可调，进一步提高频率的调节范围；电源、地噪声无法直接作用于比较器，降低输出抖动。

进一步的，偏置电压产生电路由电阻分压部分及多个滤除电压抖动的PNP管和NPN管组成，还包括多个全局快速复位管，栅端接由时序控制的复位信号，该电路将产生参考高电平REFH、参考低电平REFL和锯齿信号产生电路的起始电压REF0。

进一步的，锯齿信号产生电路由电流偏置、CLKN和CLKP控制的开关管、电容及全局快速复位管组成，产生一个与时序相匹配的锯齿信号，电流偏置采用上下拉精确匹配的电流源设计，保证了输出时钟的占空比，降低了相位噪声；另一方面，全局快速复位管能够使锯齿信号快速启动或关断，实时跟踪系统响应。

附图说明

图1为传统RC振荡电路结构图；

图2为差分振荡电路结构图；

图3为本发明中低抖动均衡型振荡器结构图；

图4为本发明中的偏置电压产生电路结构图；

图5为本发明中的锯齿信号产生电路结构图；

图6为本发明的比较器输出的波形图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

本发明属于时钟发生器技术领域，本发明中的时钟发生器启动速度快、频率可灵活微调且稳定性优异。本发明中的振荡器电路在现有振荡器电路的基础上进行改进，提出一种上下拉匹配的锯齿信号产生电路，并且增加了基准电压选择逻辑，使振荡器产生频率灵活可调，实现适用于高集成度数模混合大电路的低抖动均衡型宽范围片上时钟发生器。

参见图3，图3为本发明的低抖动均衡型振荡器结构图；本发明的低抖动均衡型振荡器，由一个偏置电压产生电路、锯齿信号产生电路、选择器和比较器组成振荡器反馈回路。选择器的两开关S和SN分别接CLKN和CLKP，互为反信号，当CLKN＝0、CLKP＝1即S＝0、SN＝1时，选择器输出偏置电压产生电路输出的参考高电平REFH；当CLKN＝1、CLKP＝0即S＝1、SN＝0时，选择器输出偏置电压产生电路输出的参考低电平REFL；

参见图6，图6为比较器输出的波形图；比较器的两端分别接选择器的输出和与由锯齿信号产生电路输出的锯齿波，当参考电平小于锯齿波时，比较器输出高电平，在这个阶段内，CLKN＝0、CLKP＝1，OUT端输出高电平，选择器的两开关S＝0，SN＝1，选择器输出高电平REFH，在此阶段内，锯齿信号产生电路产生的锯齿波的电压不断上升，直至比较器输入端的参考电平大于锯齿波，比较器进行翻转，OUT端输出低电平；当参考电平大于锯齿波时，比较器输出低电平，CLKN＝1、CLKP＝0，选择器的两开关S＝1、SN＝0，选择器的输出参考低电平REFL，在此阶段内，锯齿信号产生电路产生的锯齿波的电压不断下降，直至比较器输入端的参考电平小于锯齿波，比较器进行翻转，OUT端输出高电平；输出OUT信号一直在高、低电平间转换，形成振荡。

参见图4，图4为本发明的偏置电压产生电路结构图；偏置电压产生电路包括由4个R1组成的电阻分压部分及三组滤除电压抖动的NPN管Q1和PNP管Q2组成，分别产生输出到选择器的参考高低电平REFH、REFL及锯齿信号产生电路的起始电压REF0。通过改变REFH与REFL的压差可改变比较器的翻转速度，进而改变振荡输出的频率。偏置电压产生电路中还包括多个全局快速复位NMOS晶体管M1，M1的栅端接由全局复位信号EN，可实时复位偏置电压产生电路的输出。

参见图5，图5为锯齿信号产生电路图，该电路包括一个共源共栅电流源、由CLKN和CLKP控制的开关晶体管N1、N2、N3、P1、P2、电容C0及全局快速复位晶体管N3、N4组成，产生一个与时序相匹配的锯齿信号。晶体管P1的栅端接gnd，恒为导通状态，当CLKN＝0、CLKP＝1时，晶体管N1和P2导通、N2和P3关断，电流源Ip通过晶体管P2向电容C0充电，晶体管P1、N1通过电流源In向地放电，因此，锯齿信号输出的OUT端输出电压值线性增加，直至比较器输出跳变，使得CLKN＝1、CLKP＝0，晶体管N2和P3导通、N1和P2关断，电流源In通过晶体管N2给电容C0放电，电流源Ip通过晶体管P3向地放电，因此，OUT端输出电压值线性降低，直至比较器输出跳变，使得CLKN＝0、CLKP＝1，该状态一直维持，OUT端产生用于与参考电平比较的锯齿信号。

电流偏置采用上下拉精确匹配的共源共栅电流源设计，保证锯齿信号的上升下降速率准确一致，进而保证了输出时钟的占空比，降低了相位噪声。

全局快速复位管N3和N4分别由EN和ENB信号控制，当EN＝0、ENB＝1时，N3关断、N4导通，锯齿信号产生电路正常工作；当EN＝1、ENB＝0时，N4关断、N3导通，锯齿信号产生电路快速关断，能够实时跟踪系统响应。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (4)

1.一种时钟发生器电路，其特征在于，包括偏置电压产生电路、锯齿信号产生电路、选择器和比较器；

所述偏置电压产生电路用于产生参考高电平REFH、参考低电平REFL和锯齿信号产生电路的起始电压REF0；

所述比较器用于比较选择器输出的参考电平与锯齿信号产生电路输出的锯齿波的大小，根据比较结果输出高电平或低电平，输出的高电平或低电平经一个反相器后产生CLKN信号，经两个反相器后产生CLKP信号，最后经比例器到OUT端进行输出；

所述CLKN信号用于输入选择器的开关S中，CLKP信号输入选择器的开关SN中；

所述CLKN信号、CLKP信号还用于输入锯齿信号产生电路中；

当选择器输出参考低电平REFL时，比较器输入端的参考电平小于锯齿波，比较器输出高电平，在此阶段内，CLKN＝0、CLKP＝1，OUT端输出高电平，选择器的两开关S＝0，SN＝1，选择器输出参考高电平REFH，锯齿信号产生电路产生的锯齿波的电压不断上升，直至比较器输入的参考高电平大于锯齿波，比较器输出跳变，输出低电平；

当选择器输出参考低电平REFH时，比较器输入端的参考电平大于锯齿波时，比较器输出低电平，在此阶段内，CLKN＝1、CLKP＝0，选择器的两开关S＝1、SN＝0，选择器输出参考低电平REFL，锯齿信号产生电路产生的锯齿波的电压不断下降，直至比较器输入的参考低电平小于锯齿波，比较器输出跳变，输出高电平。

2.根据权利要求1所述的时钟发生器电路，其特征在于，所述偏置电压产生电路包括4个分压电阻R1和三组滤除电压抖动电路；

电流偏置IBIAS1通过开关后同时接第一组滤除电压抖动电路和两个串联的电阻R1，电阻R1的另一端同时接第三个电阻R1和第二组滤除电压抖动电路，第三个电阻R1的另一端同时接第四个电阻R1和第三组滤除电压抖动电路，第四个电阻R1的另一端接gnd；

第一组滤除电压抖动电路用于产生参考高电平REFH；

第二组滤除电压抖动电路用于产生参考低电平REFL；

第三组滤除电压抖动电路用于产生锯齿信号产生电路的起始电压REF0。

3.根据权利要求2所述的时钟发生器电路，其特征在于，每组滤除电压抖动电路均包括NPN管Q1、PNP管Q2和全局快速复位NMOS晶体管M1，NPN管Q1的栅极和电阻R1，NPN管Q1的漏极接Vdd，NPN管Q1的源极同时接电流偏置IBIAS2、全局快速复位NMOS晶体管M1的漏极和PNP管Q2的栅极，全局快速复位NMOS晶体管M1的栅极接全局复位信号EN，全局快速复位NMOS晶体管M1的源极、PNP管Q2的漏极相连后接gnd，PNP管Q2的源极同时接IBIAS3和参考高电平REFH、参考低电平REFL或锯齿信号产生电路的起始电压REF0，接入PNP管Q2的源极之前的参考高电平REFH、参考低电平REFL或锯齿信号产生电路的起始电压REF0通过电容C1接gnd。

4.根据权利要求1所述的时钟发生器电路，其特征在于，所述锯齿信号产生电路包括共源共栅电流源、晶体管N1、晶体管N2、晶体管P1、晶体管P2、晶体管P3、电容C0及全局快速复位晶体管N3、全局快速复位晶体管N4；

晶体管P1的栅极接gnd，其源极接Vdd，恒为导通状态；晶体管P1的漏极与晶体管N1的漏极相连，晶体管N1的栅极输入CLKP信号，晶体管N1的源极与晶体管N2的漏极相连后接共源共栅电流源，晶体管N2的栅极接CLKN信号晶体管N2的栅极同时接晶体管P2的源极、全局快速复位晶体管N4的漏极、锯齿信号输出端和电容C0，电容C0的另一端接地；

全局快速复位晶体管N4的栅极接ENB，其源极同时接REF0和全局快速复位晶体管N3的漏极，全局快速复位晶体管N3的栅极接EN，全局快速复位晶体管N3的源极接地；

晶体管P2的栅极接CLKN信号，其漏极与晶体管P3的源极相连接后接共源共栅电流源，晶体管P3的栅极接CLKP信号，其漏极接地；

当EN＝0、ENB＝1时，全局快速复位晶体管N3关断、N4导通，锯齿信号产生电路工作；

当EN＝1、ENB＝0时，全局快速复位晶体管N4关断、N3导通，锯齿信号产生电路关断。

Images