CN116598273A - 硅基填埋扇出结构及其制备方法 - Google Patents
硅基填埋扇出结构及其制备方法 Download PDFInfo
- Publication number
- CN116598273A CN116598273A CN202310357664.2A CN202310357664A CN116598273A CN 116598273 A CN116598273 A CN 116598273A CN 202310357664 A CN202310357664 A CN 202310357664A CN 116598273 A CN116598273 A CN 116598273A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- silicon
- groove
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 63
- 239000010703 silicon Substances 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 35
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- GUHKMHMGKKRFDT-UHFFFAOYSA-N 1785-64-4 Chemical group C1CC(=C(F)C=2F)C(F)=C(F)C=2CCC2=C(F)C(F)=C1C(F)=C2F GUHKMHMGKKRFDT-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 30
- 238000004806 packaging method and process Methods 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种硅基填埋扇出结构及其制备方法，该硅基填埋扇出结构包括硅衬底、至少一个芯片、介质层和金属布线层，硅衬底上表面上开设有凹槽；所述凹槽的侧壁和底面以及所述硅衬底的上表面上均覆盖一层Cu/Sn合金层；所述芯片置于所述凹槽内，所述芯片与所述凹槽的侧壁之间存在缝隙；所述介质层覆盖所述芯片的上表面及所述Cu/Sn合金层设置，且充填所述缝隙；所述介质层上开设有通向所述芯片和/或所述Cu/Sn合金层的通孔；所述金属布线层置于所述介质层上方且充填所述通孔。本发明基于硅基填埋扇出技术，采用Cu/Sn合金层作为黏附层，增强了射频系统的散热能力，且制备了完整的金属接地互连，确保射频信号的一致性。
Description
技术领域
本发明涉及射频芯片的封装集成技术领域，具体涉及一种硅基填埋扇出结构及其制备方法。
背景技术
随着毫米波射频技术的迅速发展，汽车雷达、高速数据通信等应用都对射频系统的小型化、高密度集成、低损耗互连提出了更高的要求，因为无线通讯的收发系统尚未能集成到同一颗SoC上，因此需要把不同的射频芯片集成到一个封装体中实现发射和接收信号的射频系统。传统射频芯片封装一般采用引线键合技术，将射频芯片与PCB高频板上的电路进行连接，导致射频信号传输距离长，且阻抗不易匹配，带了很多寄生效应和负面影响。而扇出型封装用RDL代替引线键合，减小了互连距离，降低了互连损耗，且输出管脚可自由布局。填埋型扇出可以在高密度布线的同时，减小系统的剖面，为芯片的三维堆叠创造更多的空间。
目前硅基填埋扇出型封装常见的做法是用导电胶或者商业粘接胶如DAF(Dieattach film，导热系数:0.215W/(m*K)_at 80℃0.213W/(m*K)_at100℃)膜对芯片底部和空腔底部进行连接，但是DAF膜导热性差，在腔体内部汇聚大量的热量，影响整个射频系统的性能。除此之外，填充缝隙的聚合物多用聚酰亚胺PI，该物质的介电常数为3.0～4.8，损耗角正切值为0.005～0.025，增大了封装体的插入损耗。
因此鉴于目前射频封装朝向小型化、高密度、低损耗发展，如何设计合理的结构，提高射频信号的一致性，降低射频信号在封装体内传输的损耗是亟需解决的。
发明内容
本发明的主要目的在于提供一种硅基填埋扇出结构及其制备方法，以解决现有技术中的至少一个问题。
为了实现上述目的，根据本发明的第一方面，提供了一种硅基填埋扇出结构。
该硅基填埋扇出结构包括：
硅衬底，其上表面上开设有至少一个凹槽；所述凹槽的侧壁和底面以及所述硅衬底的上表面上均覆盖一层Cu/Sn合金层；
至少一个芯片，所述芯片置于所述凹槽内，所述芯片与所述凹槽的侧壁之间存在缝隙；
介质层，覆盖所述芯片的上表面及所述Cu/Sn合金层设置，且充填所述缝隙；其中，所述介质层上开设有通向所述芯片和/或所述Cu/Sn合金层的通孔；
金属布线层，置于所述介质层上方，且充填所述通孔。
进一步的，所述介质层的材料为Parylene F。
进一步的，位于所述芯片与所述凹槽的底面之间的所述Cu/Sn合金层的厚度为3～5μm。
进一步的，所述凹槽的侧壁与所述凹槽的底面夹角为85～95°。
进一步的，所述凹槽的深度比所述芯片的高度大5～7μm；
优选的，所述缝隙的宽度为5～7μm。
进一步的，还包括钝化层和凸点，所述钝化层置于所述金属布线层上方，所述钝化层上开设有连通所述金属布线层的开口；
所述凸点置于所述开口处。
为了实现上述目的，根据本发明的第二方面，提供了一种硅基填埋扇出结构的制备方法。
上述的硅基填埋扇出结构的制备方法包括以下步骤：
提供一硅衬底和至少一个芯片；
在所述硅衬底的上表面上形成至少一个凹槽；
在所述硅衬底的上表面以及所述凹槽的侧壁和底面均形成Cu/Sn合金层；
在所述芯片的下表面形成Cu/Sn合金层；
利用低温键合技术将所述芯片的下表面与所述凹槽的底面粘接；其中，所述凹槽的侧壁和所述芯片之间存在缝隙；
填充所述缝隙以及覆盖所述芯片的上表面和所述硅衬底的上表面形成介质层；
在所述介质层上形成通孔，以及在所述介质层上制作形成金属布线层。
进一步的，所述低温键合技术所采用的温度≤300℃；
优选为250～300℃；更优选为250℃。
进一步的，利用电子束蒸发工艺形成所述Cu/Sn合金层。
进一步的，还包括在所述金属布线层上制作一层钝化层，以及在所述钝化层上制作凸点。
本发明的有益效果：
(1)本发明使用Cu/Sn合金层作为底部的黏附层，相较于粘合胶(如DAF膜)导热率增加，增强了封装体的散热能力。
(2)Cu/Sn合金层同时作为参考地平面，使射频芯片的有源区和封装系统共地，保证了封装结构信号的一致性，极大减小了电磁波与硅基板的耦合，减小了射频信号的损耗。
(3)Cu/Sn合金层在键合时可以填充凹槽底部凹凸不平的缺陷，排出空气，更利于散热和接地屏蔽。
(4)Cu/Sn键合技术为低温键合，温度低于300℃不会对射频芯片的有源电路部分造成损伤。
(5)缝隙填充材料选用聚合物Parylene F，其介电常数介于2～3，损耗角正切值<0.005，适用于毫米波芯片的扇出介质层。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1-图7为本发明提供的一种实施例中硅基填埋扇出结构的制备流程图；
图8为本发明提供的另一种实施例中硅基填埋扇出结构的结构示意图。
图中：
1、硅衬底；2、凹槽；3、Cu/Sn合金层；4、芯片；5、缝隙；6、介质层；7、通孔；8、金属布线层；9、钝化层；10、凸点。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
传统射频封装通过引线键合连接各个芯片，面积大、损耗高、可靠性差，因此通过硅基填埋扇出封装，将芯片的PAD通过RDL重新布局，降低互连损耗，填埋封装降低系统剖面，硅基微加工技术提高封装精度。
硅基填埋式封装结构最大限度地利用硅基微加工技术，能够制作精细的布线、精确刻蚀出空腔/凹槽和导电通孔等结构，具有良好的散热性能，且工艺难度低，成品率高。
本发明针对现有技术中存在的大互连长度、高损耗等问题，提出一种低损耗、大带宽、高互连密度的射频芯片封装结构及其制备方法。
本发明基于硅基填埋扇出技术，一方面采用Cu/Sn合金层作为黏附层，增强了射频系统的散热能力，且制备了完整的金属接地互连，确保射频信号的一致性；另一方面在缝隙填充和金属布线中采用了同一种介质Parylene F，减小了互连损耗，增强了封装体的可靠性。
根据本发明的具体实施方式，提供了一种硅基填埋扇出结构。
图7示出了本发明的一种实施例中硅基填埋扇出结构的结构示意图，图8示出了本发明的另一种实施例中硅基填埋扇出结构的结构示意图。
在本发明的实施例中，凹槽2的侧壁与凹槽2的底面夹角为85～95°，呈近似长方体结构；其中，图7中凹槽2的侧壁与凹槽2的底面夹角接近90°；相较于图7，图8中示出了本发明中夹角非近似直角的微倾斜侧壁情形。
如图7和图8所示，该硅基填埋扇出结构包括硅衬底1和至少一个芯片4，该硅衬底1的上表面上开设有至少一个凹槽2，芯片4置于凹槽2内，芯片4的有源面朝向凹槽2的开口端设置，凹槽2和芯片4的数量相对应；其中，芯片4与凹槽2的侧壁之间存在缝隙5；凹槽2的底面和芯片4的下表面(与有源面相对应的一侧)通过Cu/Sn合金层3粘接，同时凹槽2的侧壁以及硅衬底1的上表面上均覆盖一层Cu/Sn合金层3，以作为一整块公共地结构(GND)，使得芯片4的有源区和封装系统共地，保证了封装结构信号的一致性，极大减小了电磁波与硅基板的耦合，减小了射频信号的损耗。
在本发明的实施例中，位于芯片4与凹槽2的底面之间的Cu/Sn合金层3的厚度为3～5μm，提高了芯片4与凹槽2底面之间的粘接牢固程度。
当然，具体的厚度设置也可以根据实际需要进行调整，以实现较佳的粘接固定。
在本发明的实施例中，凹槽2的侧壁与凹槽2的底面夹角为85～95°，呈近似长方体结构。
在本发明的实施例中，凹槽2的深度比芯片4的高度大5～7μm。
在本发明的实施例中，缝隙5的宽度为5～7μm。
如图7和图8所示，该硅基填埋扇出结构还包括介质层6和金属布线层8，该介质层6覆盖芯片4的上表面(有源面)及Cu/Sn合金层3设置，并且充填缝隙5。在封装结构中，缝隙5中填充的材料和形成介质层6的材料为同一种聚合物，既可以固定芯片，保证绝缘性能，又可以提高封装体的可靠性。
在本发明的实施例中，介质层6的材料为Parylene F。
缝隙5填充材料选用聚合物Parylene F，其介电常数介于2～3，损耗角正切值<0.005，适用于毫米波芯片的扇出介质层。
在本发明的实施例中，在缝隙5填充和金属布线中采用了同一种介质Parylene F，减小了互连损耗，增强了封装体的可靠性。
继续参见图7和图8，介质层6上开设有通向芯片4的通孔7，其中示出了裸露芯片4上表面的通孔7，金属布线层8置于介质层6上方，并且充填通孔7，以通过通孔7连通芯片4，以及连通Cu/Sn合金层3；通过设置通孔7，引出射频芯片中的信号，实现射频芯片接地端的引出和再布线层之间的互连。之后再制作钝化层9和凸点10，作为该结构的输入和输出端。
在本发明的实施例中，金属布线层8的材质为铜或铝。
作为本发明的具体实施方式，金属布线层8的材质为铜。
继续参见图7和图8，该硅基填埋扇出结构还包括钝化层9和凸点10，钝化层9置于金属布线层8上方，钝化层9上开设有连通金属布线层8的开口；凸点10置于开口处。
在本发明的实施例中，钝化层9的材料为Parylene F，与介质层6的材料相同。
在本发明的实施例中，凸点10为铜柱焊料凸点。
根据本发明的具体实施方式，还提供了一种硅基填埋扇出结构的制备方法。
图1-图7示出了该硅基填埋扇出结构的制备工艺流程。
如图1所示，提供一硅衬底1。
继续参见图1，在硅衬底1的上表面上形成至少一个凹槽2，该凹槽2用于放置芯片4，凹槽2与毫米波芯片的大小相似。
在本发明的实施例中，在硅衬底1的上表面上刻蚀出一个长、宽、高为5mm×5mm×160μm近似长方体结构的凹槽2，凹槽2的四周大小比芯片4大6μm，凹槽2的深度比芯片4的高度大6μm。
值得一提的是，可以采用常规的刻蚀工艺在硅衬底1上形成凹槽2，凹槽2的侧壁与凹槽2的底面夹角为85～95°，呈近似长方体结构。
如图2所示，在硅衬底1的上表面以及凹槽2的侧壁和底面均形成Cu/Sn合金层3。
在本发明的实施例中，凹槽2底面上的Cu/Sn合金层3的厚度为2～5μm，以提高粘接的牢固性。
继续参见图2，提供至少一个芯片4，芯片4的数量与凹槽2的数量相当。
继续参见图2，在芯片4的下表面(与有源面相对的一侧)形成Cu/Sn合金层3。
值得一提的是，可以采用电子束蒸发工艺，以在硅衬底1的上表面以及凹槽2的侧壁和底面蒸镀一层Cu/Sn合金层3，同时在芯片4的下表面蒸镀一层Cu/Sn合金层3。
如图3所示，利用低温键合技术将芯片4的下表面与凹槽2的底面粘接；其中，凹槽2的侧壁和芯片4之间存在缝隙5。
作为本发明的一种实施方式，低温键合技术所采用的温度≤300℃。
在本发明的实施例中，低温键合技术所采用的温度为250～300℃。
在本发明的实施例中，低温键合技术所采用的温度为250℃。
值得一提的是，Cu/Sn合金层3在键合时可以填充凹槽2底部凹凸不平的缺陷，排出空气，更利于散热和接地屏蔽。
如图4所示，填充缝隙5以及覆盖芯片4的上表面(有源面)和硅衬底1的上表面形成介质层6。
作为本发明的实施方式，介质层6的材料为Parylene F。
如图5所示，在介质层6上形成通孔7。
在本发明的实施例中，通孔7可以对应硅衬底1的表面以及芯片4的有源面设置，通过通孔7引出信号层再做布线(RDL)，形成金属布线层8。
如图6所示，覆盖介质层6制作形成金属布线层8，并且该金属布线层8充填通孔7，通过通孔7连通芯片4以及Cu/Sn合金层3。
在本发明的实施例中，金属布线层8的材质可以为铜或铝。
如图7所示，覆盖金属布线层8制作形成一层钝化层9，以及在钝化层9上制作凸点10。
在本发明的实施例中，钝化层9的材料为Parylene F，与介质层6的材料相同。
在本发明的实施例中，凸点10可以为铜柱焊料凸点。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种硅基填埋扇出结构，其特征在于，包括：
硅衬底，其上表面上开设有至少一个凹槽；所述凹槽的侧壁和底面以及所述硅衬底的上表面上均覆盖一层Cu/Sn合金层；
至少一个芯片，所述芯片置于所述凹槽内，所述芯片与所述凹槽的侧壁之间存在缝隙；
介质层，覆盖所述芯片的上表面及所述Cu/Sn合金层设置，且充填所述缝隙；其中，所述介质层上开设有通向所述芯片和/或所述Cu/Sn合金层的通孔；
金属布线层，置于所述介质层上方，且充填所述通孔。
2.如权利要求1所述的硅基填埋扇出结构，其特征在于，所述介质层的材料为ParyleneF。
3.如权利要求1所述的硅基填埋扇出结构，其特征在于，位于所述芯片与所述凹槽的底面之间的所述Cu/Sn合金层的厚度为3～5μm。
4.如权利要求1所述的硅基填埋扇出结构，其特征在于，所述凹槽的侧壁与所述凹槽的底面夹角为85～95°。
5.如权利要求1所述的硅基填埋扇出结构，其特征在于，所述凹槽的深度比所述芯片的高度大5～7μm；
优选的，所述缝隙的宽度为5～7μm。
6.如权利要求1所述的硅基填埋扇出结构，其特征在于，还包括钝化层和凸点，所述钝化层置于所述金属布线层上方，所述钝化层上开设有连通所述金属布线层的开口；
所述凸点置于所述开口处。
7.如权利要求1-6任一项所述的硅基填埋扇出结构的制备方法，其特征在于，包括以下步骤：
提供一硅衬底和至少一个芯片；
在所述硅衬底的上表面上形成至少一个凹槽；
在所述硅衬底的上表面以及所述凹槽的侧壁和底面均形成Cu/Sn合金层；
在所述芯片的下表面形成Cu/Sn合金层；
利用低温键合技术将所述芯片的下表面与所述凹槽的底面粘接；其中，所述凹槽的侧壁和所述芯片之间存在缝隙；
填充所述缝隙以及覆盖所述芯片的上表面和所述硅衬底的上表面形成介质层；
在所述介质层上形成通孔，以及在所述介质层上制作形成金属布线层。
8.如权利要求7所述的制备方法，其特征在于，所述低温键合技术所采用的温度≤300℃；
优选为250～300℃；更优选为250℃。
9.如权利要求7所述的制备方法，其特征在于，利用电子束蒸发工艺形成所述Cu/Sn合金层。
10.如权利要求7所述的制备方法，其特征在于，还包括在所述金属布线层上制作一层钝化层，以及在所述钝化层上制作凸点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310357664.2A CN116598273A (zh) | 2023-04-04 | 2023-04-04 | 硅基填埋扇出结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310357664.2A CN116598273A (zh) | 2023-04-04 | 2023-04-04 | 硅基填埋扇出结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116598273A true CN116598273A (zh) | 2023-08-15 |
Family
ID=87597976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310357664.2A Pending CN116598273A (zh) | 2023-04-04 | 2023-04-04 | 硅基填埋扇出结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116598273A (zh) |
-
2023
- 2023-04-04 CN CN202310357664.2A patent/CN116598273A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107452720B (zh) | 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法 | |
| CN111276787B (zh) | 三维集成毫米波AiP相控阵阵元 | |
| US10103450B2 (en) | Integration of area efficient antennas for phased array or wafer scale array antenna applications | |
| CN111696959B (zh) | 晶圆级封装中球栅阵列毫米波宽带匹配结构及设计方法 | |
| CN112051551B (zh) | 基于硅基三维集成的微小型雷达高频大功率有源子阵 | |
| CN101656244B (zh) | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 | |
| US11764163B2 (en) | Semiconductor encapsulation structure and encapsulation method | |
| CN103296008B (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| CN110890357A (zh) | 一种基于金属基底的集成天线和射频前端的埋入封装结构 | |
| CN112864133A (zh) | 具有衬底集成部件的微电子封装 | |
| CN103943614A (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
| CN211404488U (zh) | 一种毫米波芯片封装结构及其测试结构 | |
| CN215299243U (zh) | 具有耦合面的集成电路、电子设备以及具有印刷电路板的设备 | |
| CN215600361U (zh) | 集成电路封装件和电子设备 | |
| CN112864147B (zh) | 一种可组合式的三维多芯片封装结构 | |
| CN109904128B (zh) | 基于硅基载板的三维集成t/r组件封装结构及封装方法 | |
| CN116598273A (zh) | 硅基填埋扇出结构及其制备方法 | |
| CN113629020B (zh) | 一种毫米波封装结构及其制备方法 | |
| CN114496996A (zh) | 一种tr组件的电磁屏蔽结构 | |
| CN210897279U (zh) | 一种基于金属基底的集成天线和射频前端的埋入封装结构 | |
| CN113539998A (zh) | 硅基三维立体集成收发前端 | |
| TW202139406A (zh) | 天線模組 | |
| US10553511B2 (en) | Integrated chip scale packages | |
| CN113410181B (zh) | 一种半导体封装结构 | |
| CN114006136B (zh) | 一种高隔离的三维微系统结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |