CN116598137A - 多层电子组件及形成多层电子组件主体的方法 - Google Patents

多层电子组件及形成多层电子组件主体的方法 Download PDF

Info

Publication number
CN116598137A
CN116598137A CN202211054208.2A CN202211054208A CN116598137A CN 116598137 A CN116598137 A CN 116598137A CN 202211054208 A CN202211054208 A CN 202211054208A CN 116598137 A CN116598137 A CN 116598137A
Authority
CN
China
Prior art keywords
layer
multilayer electronic
nickel
internal electrodes
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211054208.2A
Other languages
English (en)
Inventor
李应硕
权泰均
康崙盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116598137A publication Critical patent/CN116598137A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/306Stacked capacitors made by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开提供一种多层电子组件及形成多层电子组件主体的方法。所述多层电子组件,包括:主体,包括多个内电极以及设置在所述多个内电极之间的介电层;以及外电极,设置在所述主体上并且连接到所述多个内电极,其中,所述多个内电极中的每个包括多个镍层以及设置在所述多个镍层之间的异质材料层。

Description

多层电子组件及形成多层电子组件主体的方法
本申请要求于2022年2月3日在韩国知识产权局提交的第10-2022-0013951号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(一种多层电子组件)可以是安装在各种电子产品(诸如,包括液晶显示器(LCD)、等离子体显示面板(PDP)等的图像显示装置以及计算机、智能电话、移动电话等)的印刷电路板上的用于将电充入到其中或从其放电的片式电容器。
这样的多层陶瓷电容器可由于其相对小的尺寸、相对高的容量和相对易于安装而用作各种电子装置的组件。随着电子装置的组件的尺寸减小,对减小多层陶瓷电容器的尺寸和增大多层陶瓷电容器的容量的需求正在增加。
根据这种趋势,多层陶瓷电容器的尺寸逐渐减小,相同体积中的电介质的有效体积比增大以在小规格的情况下实现高容量,并且电极的厚度变薄。
这里,丝网印刷工艺和凹版印刷工艺是形成内电极(多层陶瓷电容器的组件之一)的代表性工艺。然而,在丝网印刷工艺和凹版印刷工艺中,由于必须使用包含导电金属颗粒的膏,因此对于减薄通过使用这些工艺形成的内电极可能存在技术限制。
发明内容
本公开的一方面在于提供一种通过提供超薄的内电极而实现小型化和高容量的多层电子组件。
另外,本公开的另一方面在于提供一种通过提供包括各种功能材料的内电极而具有改善的性能的多层电子组件,以确保电特性/物理特性、连接性和诸如热屏障功能的特殊功能。
然而,本公开的方面不局限于上述内容,并且在描述本公开的具体实施例的过程中将更易于理解。
根据本公开的一方面,一种多层电子组件包括:主体,包括多个内电极以及设置在所述多个内电极之间的介电层;以及外电极,设置在所述主体上并且连接到所述多个内电极,其中,所述多个内电极中的每个包括多个镍层以及设置在所述多个镍层之间的异质材料层。
根据本公开的另一方面,一种用于形成多层电子组件主体的方法包括:
执行真空沉积,使得:(i)形成包括镍的第一层,(ii)在所述第一层上形成包括异质材料的层,以及(iii)在包括所述异质材料的所述层上形成包括镍的第二层。
附图说明
通过结合附图以及以下具体实施方式,本公开的以上和其他方面、特征及优点将被更清楚地理解,在附图中:
图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。
图2是沿着图1的线I-I'截取的截面图。
图3是沿着图1的线II-II'截取的截面图。
图4是示意性地示出图2的P部分的放大图。
图5示意性地示出使用真空沉积工艺堆叠镍层和异质材料层以制造根据本公开的实施例的多层电子组件的内电极的工艺。
具体实施方式
在下文中,将参照附图描述本公开的实施例。然而,本公开的实施例可被修改为各种其他形式,并且本公开的范围不局限于下面描述的实施例。此外,可提供本公开的实施例,以向普通技术人员更充分地描述本公开。因此,为了描述的清楚性,可夸大附图中的要素的形状和尺寸,并且在附图中由相同的附图标记表示的要素可以是相同的要素。
为了阐明本公开,在附图中,将省略与描述无关的部分,并且可放大厚度以清楚地示出层和区域。此外,在整个说明书中,除非另有具体说明,否则当要素被称为“包含”或“包括”另一要素时,这意味着该要素还可包括其他要素,而不排除其他要素。
在附图中,X方向可被定义为第一方向或长度方向,Y方向可被定义为第二方向或宽度方向,Z方向可被定义为第三方向、厚度方向或堆叠方向。
多层电子组件
图1是示意性地示出根据本公开的实施例的多层电子组件的立体图。
图2是沿着图1的线I-I'截取的截面图。
图3是沿着图1的线II-II'截取的截面图。
图4是示意性地示出图2的P部分的放大图。
图5示意性地示出使用真空沉积工艺堆叠镍层和异质材料层以制造根据本公开的实施例的多层电子组件的内电极的工艺。
在下文中,将参照图1至图5详细描述根据本公开的实施例的多层电子组件。
根据本公开的实施例的多层电子组件100可包括:主体110,包括多个内电极121和122以及设置在多个内电极之间的介电层111;以及外电极200和300,设置在主体上并连接到多个内电极。
主体110可包括多个内电极121和122以及设置在多个内电极之间的介电层111。在主体中,介电层111以及内电极121和122可交替堆叠。
尽管主体110的具体形状没有特别限制,但是主体110可具有如图1所示的六面体形状等。由于包括在主体110中的陶瓷粉末颗粒在烧结工艺期间收缩,因此主体110可能不具有带有完美直线的六面体形状,但是主体110可具有大致的六面体形状。
主体110可具有在厚度方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在长度方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并在宽度方向(Y方向)上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111可处于烧结状态,并且相邻的介电层111可一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别它们之间的边界的程度。
用于形成介电层111的原材料没有特别限制,只要可获得足够的电容即可。例如,可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO3基陶瓷粉末,并且陶瓷粉末的示例可包括BaTiO3或者钙(Ca)、锆(Zr)等部分地溶解于BaTiO3中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3或Ba(Ti1-yZry)O3等。
此外,可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等作为用于形成介电层111的材料添加到钛酸钡(BaTiO3)等的粉末中。
内电极121和122与介电层111可在厚度方向(Z方向)上交替设置。内电极可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此相对,且构成主体110的介电层111介于它们之间,并且第一内电极121和第二内电极122可分别从主体110的第三表面3和第四表面4暴露。
参照图2,第一内电极121可与第四表面4间隔开并且可从第三表面3暴露,第二内电极122可与第三表面3间隔开并且可从第四表面4暴露。
例如,第一内电极121和第二内电极122可分别从第三表面3和第四表面4(主体的在长度方向(X方向)上的两个端表面)交替地暴露,以分别到达第一外电极200和第二外电极300。第一内电极121可不连接到第二外电极300,而可连接到第一外电极200。此外,第二内电极122可不连接到第一外电极200,而可连接到第二外电极300。因此,第一内电极121可形成为与第四表面4间隔开预定距离,第二内电极122可形成为与第三表面3间隔开预定距离。
在这种情况下,第一内电极121和第二内电极122可通过设置在它们之间的介电层111而彼此电分离。
主体110可包括电容形成部A以及形成在电容形成部A的上方和下方的覆盖部112和113,电容形成部A设置在主体110中,并且包括设置为彼此相对的第一内电极121和第二内电极122,且介电层111介于第一内电极121和第二内电极122之间,以形成电容。
另外,电容形成部A可以是对于电容器的电容形成有贡献的部分,并且可通过重复堆叠多个第一内电极121和多个第二内电极122且使介电层111介于第一内电极121和第二内电极122之间来形成。
上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部A的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成,并且可主要起到防止由于物理应力或化学应力而对内电极造成损坏的作用。
上覆盖部112和下覆盖部113可不包括内电极,并且可包括与介电层111的材料相同的材料。
例如,上覆盖部112和下覆盖部113可包括陶瓷材料(例如,钛酸钡(BaTiO3)基陶瓷材料)。
覆盖部112和113的厚度没有特别限制。为了更易于实现多层电子组件的小型化和高容量,覆盖部112和113中的每个的厚度tp可小于等于20μm。
另外,边缘部114和115可设置在电容形成部A的侧表面上。
边缘部114和115可包括设置在主体110的第六表面6处的边缘部114以及设置在主体110的第五表面5处的边缘部115。例如,边缘部114和115可设置在陶瓷主体110的在宽度方向(Y方向)上的两个侧表面处。
如图3所示,边缘部114和115可指:在主体110的沿宽度方向-厚度(YZ)方向截取的截面中,第一内电极121和第二内电极122的两侧端与主体110的外表面之间的区域。
边缘部114和115可主要起到防止由于物理应力或化学应力而对内电极造成损坏的作用。
边缘部114和115可通过利用真空沉积工艺(稍后将描述)在陶瓷生片的除了要形成边缘部的部分之外的部分上形成内电极来制备。
可选地,为了抑制由内电极121和122引起的台阶差,在堆叠内电极之后,可切割内电极以使内电极从电容形成部A的在宽度方向上的两个侧表面暴露,然后可在电容形成部A的在宽度方向上的两个侧表面上堆叠单个介电层或者两个或更多个介电层,以形成边缘部114和115。
外电极200和300可设置在主体110上,并且可连接到内电极121和122。
如图2所示,外电极200和300可分别设置在主体110的第三表面3和第四表面4上,并且可包括分别连接到第一内电极121和第二内电极122的第一外电极200和第二外电极300。
虽然在本实施例中描述了多层电子组件100具有两个外电极200和300的结构,但是外电极200和300的数量或形状等可根据内电极121和122的形状或其他目的而改变。
外电极200和300可使用诸如金属等具有导电性的各种材料形成,并且可考虑电特性、结构稳定性等来确定具体材料,此外,外电极200和300可具有多层结构。
例如,外电极200和300可包括设置在主体110上的电极层131a和131b以及形成在电极层上的镀层132a和132b。例如,电极层131a和131b可包括导电金属,并且具体地可以是包括导电金属和玻璃的烧结电极和/或者包括导电金属和树脂的树脂基电极。
可选地,电极层131a和131b可具有在主体上依次形成烧结电极和树脂基电极的形式。另外,电极层131a和131b可通过将包括导电金属的片材转印到主体上或通过将包括导电金属的片材转印到烧结电极上来形成。
具有优异的导电性的材料可用作包括在电极层131a和131b中的导电金属,并且该材料不特别局限于此。例如,导电金属可以是镍(Ni)、铜(Cu)和它们的合金中的至少一种。
镀层132a和132b用于改善安装特性。镀层132a和132b的种类没有特别限制,并且可以是包括Ni、Sn、Pd和它们的合金中的至少一种的镀层,并且可形成为多个层。
作为镀层132a和132b的更具体的示例,镀层132a和132b可以是Ni镀层或Sn镀层,特别是Sn镀层。可选地,镀层132a和132b可具有Ni镀层和Sn镀层依次形成在电极层上的形式,并且可具有Sn镀层、Ni镀层和Sn镀层依次形成在电极层上的形式。另外,镀层132a和132b可包括多个Ni镀层和/或多个Sn镀层。
通常,当制造多层陶瓷电容器的内电极时,可应用丝网印刷工艺或凹版印刷工艺。在这样的丝网印刷工艺和凹版印刷工艺中,由于必须使用包含导电金属颗粒的膏,因此对于减薄可能存在技术限制。在这样的丝网印刷工艺和凹版印刷工艺中,可使用用于印刷期望的印刷图案和形状的凹版雕刻板。因此,丝网印刷工艺和凹版印刷工艺因为易于大规模生产,所以不仅可广泛用于电子装置,而且可广泛用于其他工业领域。
由于雕刻印刷的特性,对于用于超小的精细印刷的丝网印刷工艺和凹版印刷工艺可能存在限制。除了上述问题之外,丝网印刷工艺和凹版印刷工艺由于使用了包括在膏中的有机复合材料而限制了功能材料在内电极中的使用。
为了实现下一代多层陶瓷电容器的高度集成化和小型化,必须实现厚度小于等于200nm的薄膜内电极。因此,在本公开中,使用可实现薄膜内电极的真空溅射工艺,可代替丝网印刷工艺和凹版印刷工艺并且可实现上述目的。
例如,作为本发明人反复研究的结果,多层陶瓷电容器的内电极121和122可使用真空沉积工艺而实现为形成多层结构。具体地,在本公开中,为了解决现有技术的问题,可使用沉积工艺来解决直接印刷工艺的缺点,以构造具有用于执行每种功能以承担每层的作用的多层结构的内电极。可克服该问题并实现下一代多层陶瓷电容器。因此,不仅可设计内电极的结构(这在传统的直接印刷工艺中可能是不可行的),而且可由于膏材料中不使用镍粉末或有机材料而改善性能。
具体地,在本公开中,上述内电极121和122可包括多个镍层151以及设置在多个镍层之间的异质材料层152。根据本公开,可通过实现使内电极厚度减薄并同时包括功能材料来改善性能。在一些实施例中,主体可依次包括介电层111、第一镍层151、异质材料层152和第二镍层151。
在图4中具体示出了具有这样的多层结构的内电极。首先,内电极121和122包括表现出导电性的多个镍层151,并且包括在内电极121和122中的一个内电极中的镍层可设置为多个镍层(诸如,两个或更多个镍层)。可选地,包括在一个内电极中的镍层可设置为两个镍层。因此,在图4中示出了一个内电极中存在两个镍层且异质材料层152介于它们之间的情况,也就是说,两个镍层可在厚度方向(Z方向)上分别堆叠在异质材料层的上方和下方,且异质材料层152介于它们之间。
根据本公开的实施例,镍层151可包括作为主要组分的镍,或者可包括大于等于95wt%的镍。在这种情况下,可使用镍作为材料在真空沉积工艺(溅射工艺)中形成镍层。
根据本公开的实施例,镍层的平均厚度可以是10nm至100nm。根据本公开,由于内电极可在真空沉积工艺中形成,因此可形成薄的异质材料层。因此,可实现多层陶瓷电容器的小型化和一体化。当镍层的平均厚度小于10nm时,电极的连接性可能发生问题。当镍层的平均厚度超过100nm时,可能存在每单位体积的有效电极层的数量可能受到限制的问题并且可能发生容量降低的问题。
在这种情况下,测量镍层的平均厚度的方法没有特别限制。作为示例,任意一个内电极中的一个镍层151的平均厚度可通过如下方式确定:在内电极中的在主体110的在Y方向(宽度方向)上的中心部处沿X方向和Z方向(长度方向和厚度方向)截取的截面的利用扫描电子显微镜(SEM)扫描的图像中,在长度方向上的等间隔的十(10)个点处测量镍层的厚度然后计算它们的平均值。
另外,根据本公开的实施例,异质材料层可以是选自由异质金属层、功能陶瓷层和热屏障功能材料层组成的组中的至少一种。因此,异质材料层可以是异质金属层,可以是功能陶瓷层,可以是热屏障功能材料层,或者可被设置为堆叠有异质金属层、功能陶瓷层和热屏障功能材料层的多个层。在本公开中,可将诸如上述异质材料层的功能层添加到内电极中,以改善多层陶瓷电容器在期望方向上的性能。
根据本公开的实施例,多个内电极121和122可在真空沉积工艺(溅射工艺)中形成。因此,上述多个镍层和异质金属层可在真空沉积工艺(溅射工艺)中形成。按照这种方式,与使用直接印刷工艺的内电极相比,多层陶瓷电容器的内电极可在真空沉积工艺中形成,以实现具有10nm级的超薄层的内电极,以及通过同时包括几种功能材料来实现内电极,或者实现具有多层结构的内电极。
图5示意性地示出了根据本公开的实施例的制造多层电子组件的工艺。如图5所示,在通过缝模涂覆工艺形成介电层111之后,为了在介电层111上堆叠内电极121和122,可使用上述真空沉积工艺直接在介电层111上形成镍层151。接下来,在类似地使用真空沉积工艺直接在镍层151上形成异质材料层152之后,可通过真空沉积工艺直接在异质材料层152上形成另外的镍层151。如在本公开中,可重复执行这些工艺以形成多层电子组件的主体110。
根据本公开的实施例,当异质材料层是异质金属层时,异质金属层可包括不同于镍的金属。具体地,异质金属层可包括选自由铝(Al)、钽(Ta)和铂(Pt)组成的组中的至少一种金属。因此,可应用除镍(Ni)之外的另外的金属作为内电极的材料,以改善电特性和物理特性(诸如,导电性、层间粘附性等)。
可选地,根据本公开的实施例,当异质材料层是功能陶瓷层时,功能陶瓷层可包括选自由氧化铟锡(ITO)、氟掺杂氧化锡(FTO)和锶钌氧化物(SRO)组成的组中的一种或更多种的陶瓷。因此,可应用作为内电极的材料的陶瓷材料,以减轻内电极和介电层之间的收缩率并改善内电极的连接性。
可选地,根据本公开的实施例,当异质材料层是热屏障功能材料层时,热屏障功能材料层可使用诸如氧化钇稳定氧化锆(YSZ)等的特殊材料。
根据本公开的实施例,异质材料层的平均厚度可以是10nm至100nm。根据本公开,由于内电极可在真空沉积工艺中形成,因此可形成薄的异质材料层。因此,可实现多层陶瓷电容器的小型化和一体化。当异质材料层的平均厚度小于10nm时,难以确保期望功能。当异质材料层的平均厚度超过100nm时,可能存在每单位体积的有效电极层的数量可能受到限制的问题并且可能发生容量降低的问题。
在这种情况下,测量异质材料层的平均厚度的方法没有特别限制。作为示例,任意一个内电极中的一个异质材料层152的平均厚度可通过如下方式确定:在主体110的在Y方向(宽度方向)上的中心部处沿X方向和Z方向(长度方向和厚度方向)截取的截面的利用扫描电子显微镜(SEM)扫描的图像中,在长度方向上的等间隔的十(10)个点处测量异质材料层的厚度然后计算它们的平均值。
另外,根据本公开的实施例,内电极121和122的平均厚度te可以是10nm至300nm或者30nm至300nm。根据本公开,由于内电极可在真空沉积工艺中形成,因此可形成厚度小于等于100nm的薄的内电极。因此,可实现多层陶瓷电容器的小型化和一体化。当内电极的平均厚度小于10nm时,电极的连接性可能发生问题。当内电极的平均厚度超过300nm时,可能存在每单位体积的有效电极层的数量可能受到限制的问题并且可能发生容量降低的问题。
在这种情况下,内电极的平均厚度是指一个内电极的厚度的平均值,因此可指一个内电极中存在的多个镍层的厚度和异质材料层的厚度的总和的平均值。
测量内电极的平均厚度te的方法没有特别限制。作为示例,像测量镍层和异质材料层的平均厚度一样,一个内电极的平均厚度可通过如下方式确定:在主体110的在Y方向(宽度方向)上的中心部处沿X方向和Z方向(长度方向和厚度方向)截取的截面的利用扫描电子显微镜(SEM)扫描的图像中,在长度方向上的等间隔的十(10)个点处测量内电极的厚度然后计算它们的平均值。
根据本公开的实施例,对于一个内电极,异质材料层的厚度W2与多个镍层中的每个镍层的厚度W1的比值W2/W1可以是0.1至1。当比值W2/W1小于0.1时,诸如收缩延迟等的原始功能可能存在问题。当比值W2/W1超过1时,由于异质材料的扩散,可能存在多层电子组件性能劣化的问题。
在这种情况下,以与上述方法类似的方式,可通过如下方式确定W2/W1的平均值:在主体110的在Y方向(宽度方向)上的中心部处沿X方向和Z方向(长度方向和厚度方向)截取的截面的利用扫描电子显微镜(SEM)扫描的图像中,在长度方向上的等间隔的十(10)个点处测量多个镍层的厚度和异质材料层的厚度,然后计算W2/W1的平均值。
不需要特别限制多层电子组件100的尺寸。
为了同时实现小型化和高容量,有必要通过减小介电层的厚度和内电极的厚度来增加堆叠的数量。因此,在多层电子组件100具有小于等于0402(长×宽,0.4mm×0.2mm)尺寸的情况下,根据本公开的可靠性改善效果可更显著。
因此,考虑到制造误差、外电极尺寸等,当多层电子组件100的长度小于等于0.44mm且宽度小于等于0.22mm时,根据本公开的可靠性改善效果可更显著。在这种情况下,多层电子组件100的长度是指多层电子组件100在第一方向上的最大尺寸,多层电子组件100的宽度是指多层电子组件100在第二方向上的最大尺寸。
本公开的各种效果之一在于提供一种通过提供超薄的内电极来实现小型化和高容量的多层电子组件。
另外,本公开的各种效果之一在于提供一种通过提供包括各种功能材料的内电极而具有改善的性能的多层电子组件,以确保电特性/物理特性、连接性和诸如热屏障功能的特殊功能。
然而,本公开的各种优点和效果不局限于上述内容,并且在描述本公开的具体实施例的过程中将更易于理解。
虽然上面已经示出并描述了示例实施例,但是对于本领域技术人员而言易于理解的是,在不脱离由所附权利要求限定的本公开的范围的情况下,可进行修改和变化。

Claims (19)

1.一种多层电子组件,包括:
主体,包括多个内电极以及设置在所述多个内电极之间的介电层;以及
外电极,设置在所述主体上并且连接到所述多个内电极,
其中,所述多个内电极中的每个包括多个镍层以及设置在所述多个镍层之间的异质材料层。
2.如权利要求1所述的多层电子组件,其中,所述异质材料层是异质金属层。
3.如权利要求2所述的多层电子组件,其中,所述异质金属层包括不同于镍的金属。
4.如权利要求3所述的多层电子组件,其中,所述异质金属层包括选自由Al、Ta和Pt组成的组中的至少一种金属。
5.如权利要求1所述的多层电子组件,其中,所述异质材料层是功能陶瓷层。
6.如权利要求5所述的多层电子组件,其中,所述功能陶瓷层包括选自由氧化铟锡、氟掺杂氧化锡和锶钌氧化物组成的组中的至少一种陶瓷。
7.如权利要求1所述的多层电子组件,其中,所述多个内电极中的每个内电极的平均厚度为10nm至300nm。
8.如权利要求1所述的多层电子组件,其中,所述异质材料层的平均厚度为10nm至100nm。
9.如权利要求1所述的多层电子组件,其中,所述多个镍层中的每个镍层的平均厚度为10nm至100nm。
10.如权利要求1所述的多层电子组件,其中,在所述多个内电极中的每个内电极中,所述异质材料层的厚度W2与所述多个镍层中的每个镍层的厚度W1的比值W2/W1为0.1至1。
11.如权利要求1所述的多层电子组件,其中,包括在所述多个内电极中的每个内电极中的所述多个镍层为两个镍层。
12.如权利要求2所述的多层电子组件,其中,所述多个镍层和所述异质金属层在真空沉积工艺中形成。
13.如权利要求1所述的多层电子组件,其中,所述多个镍层包括第一镍层和第二镍层,所述介电层、所述第一镍层、所述异质材料层和所述第二镍层依次堆叠在所述主体中。
14.如权利要求1所述的多层电子组件,其中,所述异质材料层是选自异质金属层、功能陶瓷层和热屏障功能材料层组成的组中的至少一种。
15.如权利要求14所述的多层电子组件,其中,所述异质金属层包括不同于镍的金属,所述功能陶瓷层包括选自由氧化铟锡、氟掺杂氧化锡和锶钌氧化物组成的组中的至少一种陶瓷,所述热屏障功能材料层包括氧化钇稳定氧化锆。
16.一种用于形成多层电子组件主体的方法,包括:
执行真空沉积,使得:(i)形成包括镍的第一层,(ii)在所述第一层上形成包括异质材料的层,以及iii在包括所述异质材料的所述层上形成包括镍的第二层。
17.如权利要求16所述的方法,其中,所述异质材料包括陶瓷和不同于镍的金属中的至少一种。
18.如权利要求17所述的方法,其中,所述金属包括选自由Al、Ta和Pt组成的组中的至少一种金属。
19.如权利要求17所述的方法,其中,所述陶瓷包括选自由氧化铟锡、氟掺杂氧化锡和锶钌氧化物组成的组中的至少一种陶瓷。
CN202211054208.2A 2022-02-03 2022-08-31 多层电子组件及形成多层电子组件主体的方法 Pending CN116598137A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0013951 2022-02-03
KR1020220013951A KR20230117793A (ko) 2022-02-03 2022-02-03 적층형 전자 부품

Publications (1)

Publication Number Publication Date
CN116598137A true CN116598137A (zh) 2023-08-15

Family

ID=87432534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211054208.2A Pending CN116598137A (zh) 2022-02-03 2022-08-31 多层电子组件及形成多层电子组件主体的方法

Country Status (4)

Country Link
US (2) US11837406B2 (zh)
JP (1) JP2023113543A (zh)
KR (1) KR20230117793A (zh)
CN (1) CN116598137A (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69034034T2 (de) * 1989-10-18 2003-10-16 Tdk Corp Keramischer Mehrschicht-Chipkondensator und Verfahren zu seiner Herstellung
JPH07120598B2 (ja) * 1990-01-10 1995-12-20 株式会社村田製作所 積層コンデンサ
US6442813B1 (en) * 1996-07-25 2002-09-03 Murata Manufacturing Co., Ltd. Method of producing a monolithic ceramic capacitor
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP3785966B2 (ja) 2001-08-23 2006-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4776913B2 (ja) * 2004-01-08 2011-09-21 Tdk株式会社 積層型セラミックコンデンサ及びその製造方法
JP5608317B2 (ja) * 2008-03-07 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル キャパシタ用電極及びその製造方法、半導体装置
KR101079464B1 (ko) * 2009-12-22 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터
WO2012173018A1 (ja) * 2011-06-17 2012-12-20 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140057926A (ko) * 2012-11-05 2014-05-14 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102089695B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2016058533A (ja) * 2014-09-09 2016-04-21 パナソニックIpマネジメント株式会社 半導体発光素子及び半導体発光素子の製造方法
JP6919565B2 (ja) * 2015-09-02 2021-08-18 ソニーグループ株式会社 窒化物半導体素子
KR20220101911A (ko) * 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
KR20220107850A (ko) * 2021-01-26 2022-08-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
JP2022183751A (ja) * 2021-05-31 2022-12-13 太陽誘電株式会社 セラミック電子部品

Also Published As

Publication number Publication date
US20230245821A1 (en) 2023-08-03
US20240055183A1 (en) 2024-02-15
US11837406B2 (en) 2023-12-05
KR20230117793A (ko) 2023-08-10
JP2023113543A (ja) 2023-08-16

Similar Documents

Publication Publication Date Title
CN112309718B (zh) 多层电子组件
US11476047B2 (en) Multilayer electronic component
US11955282B2 (en) Capacitor component
US11581138B2 (en) Multilayer electronic component
CN110797188B (zh) 电容器组件
US11657966B2 (en) Multilayer electronic component
US11967462B2 (en) Capacitor component including indium and tin, and method of manufacturing the capacitor component
US20220208462A1 (en) Multilayer electronic component
US11721491B2 (en) Multilayer electronic component
US11322302B2 (en) Multilayer electronic component
US11837406B2 (en) Multilayer electronic component
US20230260708A1 (en) Multilayer electronic component
US11600441B2 (en) Multilayer electronic component
CN113161145B (zh) 多层电子组件
US11955287B2 (en) Multilayer electronic component
CN116612985A (zh) 多层电子组件
CN118016447A (zh) 多层电子组件
CN116364425A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication