CN118016447A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN118016447A
CN118016447A CN202310429403.7A CN202310429403A CN118016447A CN 118016447 A CN118016447 A CN 118016447A CN 202310429403 A CN202310429403 A CN 202310429403A CN 118016447 A CN118016447 A CN 118016447A
Authority
CN
China
Prior art keywords
electrode
multilayer electronic
phase
electronic component
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310429403.7A
Other languages
English (en)
Inventor
郑文成
金政民
朴辰琼
张昌洙
姜秀智
金娜莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220149742A external-priority patent/KR20240068377A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN118016447A publication Critical patent/CN118016447A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供了一种多层电子组件。所述多层电子组件包括：主体，包括电容形成部和盖部，所述电容形成部包括介电层和在第一方向上与所述介电层交替设置的内电极，所述盖部设置在所述电容形成部的在所述第一方向上的一个表面和另一表面上；以及外电极，设置在所述主体上，其中，在所述内电极与所述介电层之间的界面的一部分处设置有包含Al的第二相，并且所述第二相所占的面积相对于所述电容形成部的面积的比率大于等于0.03％且小于等于0.40％。

Description

多层电子组件
本申请要求于2022年11月10日在韩国知识产权局提交的第10-2022-0149742号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)是安装在诸如显示装置(包括液晶显示器(LCD)和等离子体显示面板(PDP))、计算机、智能电话、手机等的各种电子产品的印刷电路板上以允许在其中充电和从其放电的片式电容器。
目前，随着电子装置的小型化的发展，还要求多层电子组件的小型化和高集成度。特别地，在作为通用电子组件的多层陶瓷电容器(MLCC)的情况下，已经进行了各种尝试以进行其薄型化并在其中实现更高的电容。
在用于实现多层陶瓷电容器的小型化和高电容的方法中，减小内电极或介电层的厚度可能显著影响内电极的连通度或击穿电压(BDV)特性。
因此，需要设计能够确保电容特性同时确保内电极的连通度和可靠性的多层陶瓷电容器的结构。
发明内容
本公开的一方面在于改善多层电子组件的每单位体积的电容的同时改善击穿电压(BDV)特性。
本公开的另一方面在于确保内电极的电极连通度。
本公开的另一方面在于解决当为了使多层电子组件小型化或增大电容而将介电层或内电极形成得较薄时难以确保电极连通度的问题。
根据本公开的一方面，一种多层电子组件包括：主体，包括电容形成部和盖部，所述电容形成部包括介电层和在第一方向上与所述介电层交替设置的内电极，所述盖部设置在所述电容形成部的在所述第一方向上的一个表面和另一表面上；以及外电极，设置在所述主体上，其中，在所述内电极与所述介电层之间的界面的一部分处设置有包含Al的第二相，并且所述第二相所占的面积相对于所述电容形成部的面积的比率大于等于0.03％且小于等于0.40％。
附图说明
通过以下结合附图的具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点，在附图中：
图1是示意性地示出根据本公开的示例性实施例的多层电子组件的立体图；
图2是沿着线I-I'截取的图1的截面图；
图3是沿着线II-II'截取的图1的截面图；
图4示意性地示出了根据本公开的示例性实施例的多层电子组件的主体的堆叠结构的分解立体图；以及
图5是图3的区域P1的放大示意图。
具体实施方式
现在将参照附图详细描述本公开的示例性实施例。
在附图中，第一方向是第一内电极和第二内电极交替设置且介电层介于其间的方向或厚度(T)方向，并且第二方向和第三方向垂直于第一方向，其中，第二方向可被定义为长度(L)方向，第三方向可被定义为宽度(W)方向。
图1是示意性地示出根据本公开的示例性实施例的多层电子组件的立体图。
图2是沿着线I-I'截取的图1的截面图。
图3是沿着线II-II'截取的图1的截面图。
图4示意性地示出了根据本公开的示例性实施例的多层电子组件的主体的堆叠结构的分解立体图。
图5是图3的区域P1的放大示意图。
在下文中，将参照图1至图5详细描述根据本公开的示例性实施例的多层电子组件100。
根据本公开的示例性实施例的多层电子组件100包括主体110以及外电极131和132，主体110包括电容形成部Ac以及盖部112和113，电容形成部Ac包括介电层111以及内电极121和122，内电极121和122在第一方向上与介电层111交替设置，盖部112和113设置在电容形成部Ac的在第一方向上的一个表面和另一表面上，外电极131和132设置在主体110上，其中，在内电极121和122与介电层111之间的界面处设置有包含Al的第二相123，例如，在内电极121和122与介电层111之间的界面的一部分处设置有包含Al的第二相123，并且第二相123所占的面积相对于电容形成部Ac的面积的比率大于等于0.03％且小于等于0.40％。
在主体110中，介电层111与第一内电极121和第二内电极122交替堆叠。
尽管主体110的具体形状没有特别限制，但是如图所示，主体110可具有六面体形状或与六面体形状类似的形状。由于在烧结工艺期间包括在主体110中的陶瓷粉末颗粒的收缩，主体110可不具有完美的正六面体形状，而是可具有大体上六面体形状。
主体110可包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111处于烧结状态，并且相邻的介电层111可一体化，使得在不使用扫描电子显微镜(SEM)的情况下，其间的边界可不容易区分。
根据本公开的示例性实施例，用于形成介电层111的材料不受限制，只要可获得足够的静电电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括BaTiO3基陶瓷粉末，并且BaTiO3基陶瓷粉末可包括BaTiO3或者其中Ca、Zr等部分固溶在BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1- yZry)O3(0<x<1,0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
此外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末中作为用于形成介电层111的材料。
另外，介电层111的平均厚度td可不受特别限制。例如，介电层111的平均厚度td可大于等于0.2μm且小于等于2μm。
然而，通常，当介电层形成为薄至具有小于0.6μm的厚度时，特别地，当介电层的厚度为0.35μm或更小时，多层电子组件100的可靠性可能进一步劣化。
根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面的一部分处可设置有包含铝(Al)的第二相123，或者包含铝(Al)的第二相123可进入第一内电极121和第二内电极122与介电层111之间的界面的一部分，并且通过将第二相123所占的面积相对于电容形成部Ac的面积的比率调整为大于等于0.03％且小于等于0.40％，即使当介电层111的平均厚度td为0.35μm或更小时，也可确保多层电子组件100的可靠性。也就是说，当介电层111的平均厚度td为0.35μm或更小时，根据本公开的改善可靠性的效果可更显著。
介电层111的平均厚度td可指设置在第一内电极121和第二内电极122之间的介电层111的平均厚度td。
介电层111的平均厚度td可通过用放大倍数为10000的扫描电子显微镜(SEM)扫描主体110在长度-厚度(L-T)方向上的截面而获得的图像来测量。更具体地，可通过在扫描图像中测量一个介电层的在长度方向上的30个等间隔点处的厚度并求平均来获得平均厚度。可在电容形成部Ac中指定等间隔的30个点。此外，如果通过将平均厚度的测量扩展到10个介电层来获得平均厚度，则可使介电层的平均厚度更一般化。
主体110可包括电容形成部Ac以及盖部112和113，电容形成部Ac形成在主体110内部并且通过交替设置的第一内电极121和第二内电极122且使介电层111介于第一内电极121和第二内电极122之间而形成电容，盖部112和113在第一方向上形成在电容形成部Ac的上方和下方。
另外，电容形成部Ac是对形成电容器的电容有贡献的部分，电容形成部Ac可通过重复堆叠多个第一内电极121和多个第二内电极122且使介电层111介于第一内电极121和第二内电极122之间而形成。
盖部112和113可包括在第一方向上设置在电容形成部Ac上方的上盖部112和在第一方向上设置在电容形成部Ac下方的下盖部113。
上盖部112和下盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可用于防止由物理应力或化学应力导致的对内电极的损坏。
上盖部112和下盖部113不包括内电极，并且可包括与介电层111的材料相同的材料。
也就是说，上盖部112和下盖部113可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
另外，盖部112和113的平均厚度可不受特别限制。然而，为了更容易地实现多层电子组件的小型化和高电容，盖部112和113的平均厚度tc可以是15μm或更小。另外，根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面处可设置有包含Al的第二相123，并且由于第二相123所占的面积相对于电容形成部Ac的面积的比率被调整为大于等于0.03％且小于等于0.40％，因此即使当盖部的平均厚度tc为15μm或更小时，也可确保多层电子组件100的可靠性。
盖部112和113的平均厚度可指在第一方向上的尺寸，并且可以是通过对在电容形成部Ac上方或下方的五个等间隔点处测量的盖部112和113的尺寸求平均而获得的值。
另外，主体110还可包括边缘部114和115，并且边缘部114和115可设置在电容形成部Ac的侧表面上。
边缘部114和115可包括设置在电容形成部Ac的一个侧表面上的第一边缘部114和设置在电容形成部Ac的另一侧表面上的第二边缘部115。也就是说，边缘部114和115可设置在电容形成部Ac在第三方向(宽度方向)上的两个侧表面上。
如图3所示，边缘部114和115可指：在主体110的沿宽度-厚度(W-T)方向截取的截面中，第一内电极121和第二内电极122的两端与主体110的外表面之间的区域。
边缘部114和115可基本上用于防止由物理应力或化学应力导致的对内电极的损坏。
当在陶瓷生片的除了要形成边缘部的区域之外的区域上涂覆导电膏来形成内电极时，可形成边缘部114和115。
另外，为了抑制由于第一内电极121和第二内电极122引起的台阶差，边缘部114和115可通过如下方式来形成：在堆叠之后执行切割使得内电极暴露于堆叠体(用于形成电容形成部Ac)在第三方向(宽度方向)上的两个侧表面，随后在堆叠体在第三方向(宽度方向)上的两个侧表面上堆叠单个介电层或者两个或更多个介电层。
另外，边缘部114和115的厚度可不受特别限制。然而，边缘部114和115的平均厚度可以是15μm或更小，以便更容易地实现多层电子组件的小型化和高电容。另外，根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面处设置有包含Al的第二相123，并且由于第二相123所占的面积相对于电容形成部Ac的面积的比率被调整为大于等于0.03％且小于等于0.40％，因此即使当边缘部114和115的平均厚度为15μm或更小时，也可确保多层电子组件100的可靠性。
边缘部114和115的平均厚度可指边缘部114和115在第三方向上的平均尺寸，并且可以是通过对在电容形成部Ac的侧表面上的五个等间隔点处测量的边缘部114和115的尺寸求平均而获得的值。
第一内电极121和第二内电极122可在第一方向上与介电层111交替地设置。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置成彼此面对，且介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别连接到主体110的第三表面3和第四表面4。具体地，第一内电极121的一端可连接到第三表面，并且第二内电极122的一端可连接到第四表面。
第一内电极121可与第四表面4间隔开并且可暴露于第三表面3，并且第二内电极122可与第三表面3间隔开并且可暴露于第四表面4。第一外电极131可设置在主体的第三表面3上以连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上以连接到第二内电极122。
也就是说，第一内电极121不连接到第二外电极132而是连接到第一外电极131，并且第二内电极122不连接到第一外电极131而是连接到第二外电极132。因此，第一内电极121可形成为与第四表面4间隔开预定距离，并且第二内电极122可形成为与第三表面3间隔开预定距离。
在这种情况下，第一内电极121和第二内电极122可通过设置在其间的介电层111彼此电分离。
主体110可通过交替地堆叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片并随后烧结陶瓷生片来形成。
用于形成第一内电极121和第二内电极122的材料不受特别限制，并且可使用具有优异导电性的材料。例如，第一内电极121和第二内电极122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的至少一种。
另外，第一内电极121和第二内电极122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的至少一种。用于内电极的导电膏的印刷方法可以是丝网印刷方法或凹版印刷方法，但是本公开不限于此。
另外，当第一内电极121和第二内电极122包括镍(Ni)时，击穿电压(BDV)随着镍(Ni)颗粒被细粒化而降低的现象可能变得更成问题。根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面处设置有包含Al的第二相123，并且由于第二相123所占的面积相对于电容形成部Ac的面积的比率被调整为大于等于0.03％且小于等于0.40％，因此即使当第一内电极121和第二内电极122包括镍(Ni)时，也可改善多层电子组件100的可靠性。也就是说，当第一内电极121和第二内电极122包括镍(Ni)时，根据本公开的改善可靠性的效果可更显著。
另外，第一内电极121和第二内电极122的平均厚度te可不受特别限制。例如，第一内电极121和第二内电极122的平均厚度te可大于等于0.2μm且小于等于2μm。
然而，如果内电极形成为薄至具有通常小于0.6μm的厚度，并且特别地，当内电极的厚度为0.35μm或更小时，多层电子组件100的可靠性可能更成问题。
根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面处设置有包含Al的第二相123，并且由于第二相123所占的面积相对于电容形成部Ac的面积的比率被调整为大于等于约0.03％且小于等于约0.40％(或者大于等于约0.03％且小于等于约0.40％)，因此即使当第一内电极121和第二内电极122的平均厚度te为0.35μm或更小时，也可改善可靠性。
因此，当第一内电极121和第二内电极122的厚度为0.35μm或更小时，根据本公开的效果可更显著，并且可更容易地实现陶瓷电子组件的小型化和高电容。如这里所使用的术语“约”意指近似。通常，术语“约”在这里用于将数值限定在所述值之上和之下10％的差额的范围内。在一个方面，术语“约”意指与其一起使用的数字的数值的正负20％的范围内。
第一内电极121和第二内电极122的平均厚度te可指设置在介电层111之间的第一内电极121和第二内电极122的平均厚度te。
可通过用放大倍数为10000的扫描电子显微镜(SEM)扫描主体110在长度-厚度(L-T)方向上的截面而获得的图像来测量第一内电极121和第二内电极122的平均厚度te。更具体地，可通过在扫描图像中测量一个内电极的在长度方向上的30个等间隔点处的厚度并求平均来获得平均厚度。可在电容形成部Ac中指定等间隔的30个点。另外，如果通过将平均厚度的测量扩展到10个内电极获得平均厚度，则可使内电极的平均厚度更一般化。
第一外电极131和第二外电极132可分别设置在主体110的第三表面3和第四表面4上。第一外电极131和第二外电极132可包括设置在主体110的第三表面3上并连接到第一内电极121的第一外电极131以及设置在主体110的第四表面4上并连接到第二内电极122的第二外电极132。
在该示例性实施例中，描述了多层电子组件100具有两个外电极131和132的结构，但是第一外电极131和第二外电极132的数量和形状取决于第一内电极121和第二内电极122的形状或其他目的。
另外，第一外电极131和第二外电极132可使用任何材料(诸如金属)形成，只要该材料具有导电性即可，并且可考虑电特性、结构稳定性等来确定具体材料，并且第一外电极131和第二外电极132还可具有多层结构。
例如，第一外电极131和第二外电极132可包括设置在主体110上的电极层和形成在电极层上的镀层。
作为电极层的更具体的示例，电极层可以是包括导电金属和玻璃的烧制电极或包括导电金属和树脂的树脂基电极。
另外，电极层可具有在主体上依次形成烧制电极和树脂基电极的结构。此外，电极层可通过将包括导电金属的片材转印到主体上或通过将包括导电金属的片材转印到烧制电极上来形成。
可使用具有优异导电性的材料作为电极层中包括的导电金属，但没有特别限制。例如，导电金属可包括镍(Ni)、铜(Cu)和它们的合金中的至少一种。
镀层用于改善安装特性。镀层的类型没有特别限制，并且可以是包括Ni、Sn、Pd和它们的合金中的至少一种的镀层，并且可由多个层形成。
对于镀层的更具体的示例，镀层可包括Ni镀层或Sn镀层，可具有在电极层上依次形成Ni镀层和Sn镀层的结构，或者可具有依次形成Sn镀层、Ni镀层和Sn镀层的结构。另外，镀层可包括多个Ni镀层和/或多个Sn镀层。
多层电子组件100的尺寸可不受特别限制。
然而，为了同时实现小型化和高电容，需要减小介电层和内电极的厚度以增加层数，因此，多层电子组件100可具有0603(长×宽，0.6mm×0.3mm)或更小的尺寸，并且在这种情况下，根据本公开的改善粘合强度的效果可更显著。
因此，考虑到制造误差、外电极尺寸等，当多层电子组件100的长度为0.66mm或更小并且宽度为0.33mm或更小时，根据本公开的粘合强度改善效果可更显著。这里，多层电子组件100的长度可指多层电子组件100在第二方向上的最大尺寸，并且多层电子组件100的宽度可指多层电子组件100在第三方向上的最大尺寸。
根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面处可设置有包含Al的第二相123。包含Al的第二相123可用于增强内电极的热特性。当形成第一内电极121和第二内电极122的材料被细粒化以减小多层电子组件100的厚度和尺寸时，烧制后的第一内电极121和第二内电极122的热特性可能劣化。根据本公开的示例性实施例，在第一内电极121和第二内电极122与介电层111之间的界面处设置有包含Al的第二相123，从而抑制第一内电极121和第二内电极122的热特性的劣化。因此，可通过改善第一内电极121和第二内电极122的连通度来改善多层电子组件100的每单位体积的电容。另外，随着第一内电极121和第二内电极122的连通度的改善，可改善多层电子组件100的击穿电压(BDV)。
随着在电容形成部Ac中包含Al的第二相123的比率增大，电极连通度可极大改善。然而，如果与电容形成部Ac的面积相比，包含Al的第二相123的面积过大，则即使内电极的连通度改善，也可能产生击穿电压降低的问题。具体地，如果第二相123所占的面积相对于电容形成部Ac的面积的比率小于0.03％，则第二相123所占的面积相对于电容形成部Ac的面积不足，使得改善第一内电极121和第二内电极122的电极连通度的效果可能不足。另外，当第二相123所占的面积相对于电容形成部Ac的面积的比率为0.03％或更大时，第二相123所占的面积相对于电容形成部Ac的面积是足够的，使得可改善第一内电极121和第二内电极122的热特性，因此，可改善第一内电极121和第二内电极122的连通度以及多层电子组件100的每单位体积的电容和击穿电压。另外，如果第二相123所占的面积相对于电容形成部Ac的面积的比率超过0.40％，则即使第一内电极121和第二内电极122的连通度改善，多层电子组件100的每单位体积的电容也可能降低。这可能是因为，如果在第一内电极121和第二内电极122与介电层111之间的界面处过量地形成包含Al的第二相123，则弱化第一内电极121和第二内电极122的导电性的效果超过改善热特性的效果而占优势。
因此，根据本公开的示例性实施例，通过将包含Al的第二相123所占的面积相对于电容形成部Ac的面积的比率调整为大于等于0.03％且小于等于0.40％，可改善电极连通度和击穿电压，因此，可改善多层电子组件100的可靠性。
测量第二相123所占的面积相对于电容形成部Ac的面积的比率的方法没有特别限制。
首先，可通过以下方式测量包含Al的第二相123的成分和含量：将多层电子组件100的在第一方向和第三方向上的截面抛光到在第二方向上的中央部，用扫描电子显微镜(SEM)观察电容形成部Ac的中央部，然后通过透射电子显微镜-能量色散X射线光谱(TEM-EDS)分析来分析元素的种类和含量。
另外，包含Al的第二相123所占的面积相对于电容形成部Ac的面积的比率可对应于从以下图像中测量的平均值：在将多层电子组件100的在第一方向和第三方向上的截面抛光到在第二方向上的中央部之后，利用SEM将电容形成部Ac的中央部以及中央部的两侧区域(9.2μm×5.4μm)中的每个放大30000倍而获得的图像。在通过SEM放大的图像中，当测量包含Al的第二相所占的像素的面积相对于截面的全部像素的面积的比率时，可测量包含Al的第二相123所占的面积相对于电容形成部Ac的面积的比率。
因此，在示例性实施例中，第二相123所占的面积相对于电容形成部Ac的面积的比率可以是从多层电子组件100的沿第一方向和第三方向切割的截面中测量的值。
在示例性实施例中，包含Al的第二相123可包括包含Al的氧化物。因此，可进一步提高改善第一内电极121和第二内电极122的连通度以及改善第一内电极121和第二内电极122的热特性的效果。包含Al的氧化物的类型没有特别限制。然而，当包含Al的氧化物是氧化铝(Al2O3，熔点：2072℃，氧化铝是熔点高于BaTiO3(可用作介电层111的材料)的熔点(1625℃)和Ni(可用作第一内电极121和第二内电极122的材料)的熔点(1455℃)的陶瓷材料)时，可通过在形成第一内电极121和第二内电极122期间提高热收缩起始温度来进一步改善第一内电极121和第二内电极122的连通度。
调整包含Al的第二相123的成分和包含Al的第二相123相对于电容形成部Ac所占的面积的方法没有特别限制。当形成第一内电极121和第二内电极122时，用于内电极的导电膏可包括作为具有优异导电性的材料的示例的镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)和它们的合金中的一种或更多种以及包含Al的氧化物粉末，通过上述内电极印刷方法印刷用于内电极的导电膏，然后通过调整烧制气氛和温度来调整包含Al的第二相123相对于电容形成部Ac所占的面积。
包含Al的第二相可在第一内电极121和第二内电极122与介电层111之间的界面处具有结晶区域或晶体。包含Al的第二相的晶体的类型没有特别限制，并且可在晶体中进一步包含钡(Ba)。当包含Al的第二相为进一步包含Ba的晶体时，可通过抑制第二相向电介质的扩散来改善多层电子组件100的耐受电压。在这种情况下，第二相123中包含的Al相对于Ba的摩尔比可大于等于0.5且小于等于2.5。
在示例性实施例中，包含Al的第二相123还可包含从由Dy、Ym、Ho、Er、La和Sm组成的组中选择的一种或更多种。当从由Dy、Ym、Ho、Er、La和Sm组成的组中选择的一种或更多种元素包含在第二相123中时，可进一步改善第一内电极121和第二内电极122的连通度，并且可进一步改善多层电子组件100的击穿电压。
参照图5，第一内电极121和第二内电极122可包括分别包含导电材料的第一电极区域121a和第二电极区域122a，并且当第一电极区域121a之间的空间被称为第一不连通区域121b并且第二电极区域122a之间的空间被称为第二不连通区域122b时，在第一不连通区域121b的一部分(例如，至少一部分)和第二不连通区域122b的一部分(例如，至少一部分)中可设置有第二相123。
当通过烧制形成第一内电极121和第二内电极122时，第一内电极121和第二内电极122内的金属颗粒可能局部聚集从而形成空隙，并且随着烧制的进行，这些空隙可能导致不连通，从而使内电极的连通度劣化。也就是说，第一不连通区域121b和第二不连通区域122b可形成在内电极121和122中。第一不连通区域121b和第二不连通区域122b可包括源自介电层111的电介质或空隙。也就是说，根据示例性实施例，在多层电子组件的在第一方向和第三方向的截面中，第一内电极121可包括包含导电材料的两个或更多个第一电极区域121a和作为第一电极区域121a之间的空间的第一不连通区域121b，并且第二内电极122可包括包含导电材料的两个或更多个第二电极区域122a和作为第二电极区域122a之间的空间的第二不连通区域122b。当从第一方向观察时，第一不连通区域121b和第二不连通区域122b可以是分别被第一电极区域121a和第二电极区域122a包围的区域。
在示例性实施例中，可通过在不连通区域121b和122b的至少一部分中设置包含Al的第二相123来进一步改善第一内电极121和第二内电极122的连通度。此时，第一内电极121和第二内电极122的连通度可指第一电极区域121a和第二电极区域122a的长度的总和相对于内电极121和122的总长度的比率，并且电极连通度可优选为81％或更大。然而，在不连通区域121b和122b的至少一部分中设置有包含Al的第二相123可能并不意味着包含Al的第二相123仅设置在第一不连通区域121b和第二不连通区域122b中。也就是说，除了在第一不连通区域121b和第二不连通区域122b的至少一部分中形成有包含Al的第二相123之外，在第一电极区域121a和第二电极区域122a中的形成第一内电极121和第二内电极122与介电层111之间的界面的区域中也可形成有包含Al的第二相123。
(示例)
表1比较和评价了根据本公开的示例性实施例的多层电子组件100中根据第二相所占的面积相对于电容形成部Ac的面积的比率的电极连通度、每单位体积的电容和耐受电压特性。
表1的结果示出了每个试验编号的相对值，其中，将第二相所占的面积(相对于电容形成部Ac的面积)为0的试验编号1的值(电极连通度、每单位体积的电容和击穿电压)设定为1，并且除了包含Al的第二相所占的面积相对于电容形成部Ac的面积的比率之外，与全部试验编号对应的多层电子组件具有基本相同的构造。
第二相的面积比率(％)是包含Al的第二相123所占的面积相对于电容形成部Ac的面积的比率，第二相的面积比率(％)是从以下图像中测量的平均值：在将多层电子组件100的在第一方向和第三方向上的截面抛光到在第二方向上的中央部之后，利用SEM将电容形成部Ac的中央部以及中央部的两侧区域(9.2μm×5.4μm)中的每个放大30000倍而获得的图像。在通过SEM放大的图像中，通过以下方式测量包含Al的第二相123所占的面积相对于电容形成部Ac的面积的比率：测量包含Al的第二相所占的像素的面积相对于截面的全部像素的面积的比率，并且计算从每个试验编号的50个样品中测量的值的平均值。
对于电极连通度，在每个试验编号的50个样品中，在将多层电子组件100的在第一方向和第三方向上的截面抛光到在第二方向上的中央部之后，利用200放大倍数的光学显微镜(OM)对电容形成部Ac的中央部以及中央部的两侧区域(9.2μm×5.4μm)中的每个进行测量，从而计算平均值。具体地，当包括导电材料的内电极的区域被称为电极区域并且电极区域之间的空间被称为不连通区域时，测量电极区域的长度的总和相对于内电极的总长度的比率。
对于每单位体积的电容，对从每个试验编号的50个样品中测量的电容值取平均值，并用LCR计(Kesight E4980A)在1kHz 0.5V(AC)下测量。在150℃下热处理1小时并在室温下老化2小时之后，对所有测量样品进行测量。
测量50个样品的击穿电压并计算平均值，并且通过在100V/s升压条件下测量，当绝缘电阻(IR)值下降至低于10000Ω时，测量电压作为击穿电压。
[表1]
试验编号1是包含Al的第二相123所占的面积相对于电容形成部Ac的面积的比率为0％的情况，将试验编号1的电极连通度、每单位体积的电容、击穿电压设定为1来进行评价。
参照试验编号1和2，可看出，当第二相123所占的面积相对于电容形成部Ac的面积的比率小于0.03％时，第二相123所占的面积相对于电容形成部Ac的面积不足，导致改善内电极121和122的电极连通度、每单位体积的电容和耐受电压的效果不足。
参照试验编号3至5，可看出，当第二相123所占的面积相对于电容形成部Ac的面积的比率为0.03％或更大时，第二相123所占的面积相对于电容形成部Ac的面积是足够的，因此可改善内电极121和122的热特性，并且随着第二相123所占的面积相对于电容形成部Ac的面积的比率增大，电极连通度逐渐提高。
另外，参照试验编号6至8，可看出，当第二相123所占的面积相对于电容形成部Ac的面积的比率超过0.40％时，即使第一内电极121和第二内电极122的连通度改善，每单位体积的电容和击穿电压也降低。
因此，在本公开的示例性实施例中，将第二相123所占的面积相对于电容形成部Ac的面积的比率调整为大于等于0.03％且小于等于0.40％，从而改善内电极121和122的连通度并且同时改善每单位体积的电容和击穿电压，因此，可确保多层电子组件100的优异可靠性。
本公开的各种效果之一在于，通过在电容形成部Ac中的内电极与介电层之间的界面处包括包含Al的第二相来改善多层电子组件的每单位体积的电容和BDV特性。
本公开的各种效果之一在于，通过在电容形成部Ac中的内电极与介电层之间的界面处包括包含Al的第二相来改善内电极的电极连通度。
本公开的各种效果之一在于，通过在电容形成部Ac中的内电极与介电层之间的界面处包括包含Al的第二相，即使当为了实现高电容和小型化而将介电层或内电极形成得较薄时，多层电子组件的可靠性也得到改善。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可进行修改和变化。

Claims (15)

1.一种多层电子组件，包括：
主体，包括电容形成部和盖部，所述电容形成部包括介电层和在第一方向上与所述介电层交替设置的内电极，所述盖部设置在所述电容形成部的在所述第一方向上的一个表面和另一表面上；以及
外电极，设置在所述主体上，
其中，在所述内电极与所述介电层之间的界面的一部分处设置有包含Al的第二相，并且
所述第二相所占的面积相对于所述电容形成部的面积的比率大于等于0.03％且小于等于0.40％。
2.根据权利要求1所述的多层电子组件，其中，所述第二相还包含Ba。
3.根据权利要求2所述的多层电子组件，其中，所述第二相中包含的Al相对于Ba的摩尔比大于等于0.5且小于等于2.5。
4.根据权利要求1所述的多层电子组件，其中，所述第二相包括包含Al的氧化物。
5.根据权利要求1所述的多层电子组件，其中，所述第二相包含Al2O3。
6.根据权利要求1所述的多层电子组件，其中，所述第二相为结晶形式。
7.根据权利要求1所述的多层电子组件，其中，所述第二相还包含从由Dy、Ym、Ho、Er、La和Sm组成的组中选择的至少一种。
8.根据权利要求1所述的多层电子组件，其中，
所述内电极包括在所述第一方向上交替设置的第一内电极和第二内电极；
所述外电极包括连接到所述第一内电极的第一外电极和连接到所述第二内电极的第二外电极，
所述第一外电极和所述第二外电极在与所述第一方向垂直的第二方向上彼此间隔开，并且
当与所述第一方向和所述第二方向垂直的方向被称为第三方向时，
所述第二相所占的面积相对于所述电容形成部的面积的比率是从所述多层电子组件的在所述第一方向和所述第三方向上切割的截面中测量的值。
9.根据权利要求1所述的多层电子组件，其中，所述内电极的平均厚度为0.35μm或更小。
10.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
11.根据权利要求1所述的多层电子组件，其中，当所述内电极包括包含导电材料的两个或更多个电极区域并且将所述电极区域之间的空间称为不连通区域时，在所述不连通区域的至少一部分中设置有所述第二相。
12.根据权利要求11所述的多层电子组件，其中，电极连通度为81％或更大，其中，所述电极连通度是所述电极区域的长度的总和相对于所述内电极的总长度的比率。
13.根据权利要求1所述的多层电子组件，其中，
所述内电极包括在所述第一方向上交替设置的第一内电极和第二内电极；
所述外电极包括连接到所述第一内电极的第一外电极和连接到所述第二内电极的第二外电极，
所述第一外电极和所述第二外电极在与所述第一方向垂直的第二方向上彼此间隔开，并且
当与所述第一方向和所述第二方向垂直的方向被称为第三方向时，
所述主体还包括边缘部，所述边缘部设置在所述电容形成部的在所述第三方向上的一个表面和另一表面上。
14.根据权利要求1所述的多层电子组件，其中，所述盖部的在所述第一方向上的平均厚度为15μm或更小。
15.根据权利要求13所述的多层电子组件，其中，所述边缘部的在所述第三方向上的平均厚度为15μm或更小。
CN202310429403.7A 2022-11-10 2023-04-20 多层电子组件 Pending CN118016447A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0149742 2022-11-10
KR1020220149742A KR20240068377A (ko) 2022-11-10 적층형 전자 부품

Publications (1)

Publication Number Publication Date
CN118016447A true CN118016447A (zh) 2024-05-10

Family

ID=90956785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310429403.7A Pending CN118016447A (zh) 2022-11-10 2023-04-20 多层电子组件

Country Status (3)

Country Link
US (1) US20240161981A1 (zh)
JP (1) JP2024070196A (zh)
CN (1) CN118016447A (zh)

Also Published As

Publication number Publication date
US20240161981A1 (en) 2024-05-16
JP2024070196A (ja) 2024-05-22

Similar Documents

Publication Publication Date Title
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
US11164700B2 (en) Multilayer capacitor
CN112309713B (zh) 多层电子组件
CN112309718B (zh) 多层电子组件
US11476047B2 (en) Multilayer electronic component
US11735374B2 (en) Multi-layered ceramic electronic component
US11587735B2 (en) Multilayer electronic component and manufacturing method thereof
US20240177928A1 (en) Multilayer electronic component having improved high temperature load life and moisture resistance reliability
CN110797188B (zh) 电容器组件
CN115985683A (zh) 电容器组件
US10847319B2 (en) Capacitor component
US20220208462A1 (en) Multilayer electronic component
US20170287639A1 (en) Ceramic composition and multilayer capacitor having the same
CN114694963A (zh) 多层电子组件
CN118016447A (zh) 多层电子组件
US11862399B2 (en) Multilayered electronic component and dielectric composition
US11915880B2 (en) Multilayer electronic component including side margin portion having composition gradient across thickness thereof
US20230290574A1 (en) Ceramic electronic component
US11875943B2 (en) Multilayer ceramic capacitor
US20230260708A1 (en) Multilayer electronic component
KR20240068377A (ko) 적층형 전자 부품
CN114520115A (zh) 多层电子组件
CN116190101A (zh) 多层电子组件
CN118053675A (zh) 多层电子组件
CN114823136A (zh) 陶瓷电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication