CN116581116A - Led封装器件的制作方法、led封装器件及led显示面板 - Google Patents

Led封装器件的制作方法、led封装器件及led显示面板 Download PDF

Info

Publication number
CN116581116A
CN116581116A CN202310469696.1A CN202310469696A CN116581116A CN 116581116 A CN116581116 A CN 116581116A CN 202310469696 A CN202310469696 A CN 202310469696A CN 116581116 A CN116581116 A CN 116581116A
Authority
CN
China
Prior art keywords
led
chip
bonding
electrodes
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310469696.1A
Other languages
English (en)
Inventor
张普翔
谢少佳
霍才能
秦快
袁传权
黎晓霞
龚华胜
林伟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan NationStar Optoelectronics Co Ltd
Original Assignee
Foshan NationStar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan NationStar Optoelectronics Co Ltd filed Critical Foshan NationStar Optoelectronics Co Ltd
Priority to CN202310469696.1A priority Critical patent/CN116581116A/zh
Publication of CN116581116A publication Critical patent/CN116581116A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

本发明公开了LED封装器件的制作方法、LED封装器件及LED显示面板，其方法包括：在器件晶圆的正面设置若干个IC芯片；在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料；将所述若干个LED芯片通过键合材料与所述器件晶圆键合，形成若干个空腔结构；在所述若干个空腔结构中填充金属材料，形成若干个互连结构；对所述器件晶圆进行切割处理；在LED器件的底面形成粘合层，并粘结到基板上，利用打线工艺形成焊线；对所述LED器件进行封装保护。本发明通过制作键合层，并形成互连结构，提高了IC芯片与LED芯片之间的连接强度，使制成的LED封装器件的可靠性更高、制作成本更低，具有一定的应用价值。

Description

LED封装器件的制作方法、LED封装器件及LED显示面板
技术领域
本发明涉及LED技术领域，尤其涉及LED封装器件的制作方法、LED封装器件及LED显示面板。
背景技术
目前，随着大市场需求的减淡，LED显示行业也迎来了新的挑战，但同时，各家企业也在持续加速推进LED显示技术的发展，其中，最为明显的即是Micro LED的快速发展。在Micro LED技术发展进程中，良率和成本一直是其走向产业化的难题，为解决这些难题，供应链各端协同合作，不断推出新的技术，如在封装端，MIP技术被广泛关注。
MIP(Micro LED in Package)封装技术的本质是Micro LED和分立器件的有机结合，即将大面积的整块显示面板分开封装，这样更小面积下其良率控制将得到极大提升，同时测试环节从芯片后移至封装端，将有效降低成本和提升速率。但目前的MIP封装技术存在一定的问题，如在封装过程中，由于制作工艺的不完善，目前的LED封装器件封装结构连接强度不足，在后续使用中极易解体，可靠性不足；若使用其余额外部件进行固定，则会导致后续形成的封装器件封装结构厚度过大，不仅会增加成本，且不利于器件向微型化发展。
发明内容
本发明的目的在于克服现有技术的不足，本发明提供了LED封装器件的制作方法、LED封装器件及LED显示面板，集成封装IC芯片和LED芯片，通过制作键合层，并形成互连结构，提高了IC芯片与LED芯片之间的连接强度，使制成的LED封装器件的可靠性更高、制作成本更低，并兼顾了MIP封装技术向微型化发展的趋势，具有一定的应用价值。
本发明提出了一种LED封装器件的制作方法，包括：
在器件晶圆的正面设置若干个IC芯片，任意一个所述IC芯片裸露的表面上设置有外接电极和若干个互连电极；
在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料；
制作若干个LED芯片，将所述若干个LED芯片通过键合材料与所述器件晶圆键合，键合后所述若干个LED芯片的芯片电极和所述器件晶圆上若干个IC芯片的互连电极一一对应，并形成若干个空腔结构；
在所述若干个空腔结构中填充金属材料，形成若干个互连结构；
对所述器件晶圆进行切割处理，得到若干个独立的LED器件；
在每一个所述LED器件的器件晶圆的底面形成粘合层，并粘结到基板上，利用打线工艺形成焊线，所述焊线将所述LED器件上的外接电极和所述基板上的焊盘电连接；
对所述LED器件进行封装保护，制成LED封装器件。
进一步的，所述在器件晶圆的正面设置若干个IC芯片之前包括：
在任意一个IC芯片的表面上形成若干个凹槽，在所述IC芯片的若干个凹槽中刻蚀外接电极和若干个互连电极。
进一步的，所述在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料之前还包括：
在所述器件晶圆的正面沉积遮挡材料，使得遮挡材料覆盖在所述外接电极上；
所述对所述器件晶圆进行切割处理之前还包括：
去掉覆盖在所述外接电极上的遮挡材料，露出所述外接电极。
进一步的，所述在所述器件晶圆的正面沉积遮挡材料，使得遮挡材料覆盖在所述外接电极上包括：
在所述器件晶圆的正面沉积遮挡材料；
去除所述器件晶圆正面除所述外接电极外其他区域沉积的遮挡材料，使得遮挡材料仅覆盖在所述外接电极上。
进一步的，所述遮挡材料为聚酰亚胺和/或非晶碳。
进一步的，所述遮挡材料的厚度为0.5μm-1μm。
进一步的，所述在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料包括：
基于光刻工艺在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料，形成键合层。
进一步的，所述键合材料为干膜或粘片膜。
进一步的，所述制作若干个LED芯片包括：
提供若干个倒装的LED芯片，在任意一个所述若干个LED芯片的底面上形成若干个凹槽，在所述LED芯片的若干个凹槽中刻蚀所述LED芯片的芯片电极。
进一步的，所述将所述若干个LED芯片通过键合材料与所述器件晶圆键合，键合后所述若干个LED芯片的芯片电极和所述器件晶圆上若干个IC芯片的互连电极一一对应，并形成若干个空腔结构包括：
利用光学对准工艺将所述若干个LED芯片的芯片电极与所述器件晶圆上的若干个IC芯片的互连电极一一对应对准后，将所述LED芯片与所述器件晶圆键合在一起，并形成若干个空腔结构。
进一步的，所述在所述若干个空腔结构中填充金属材料，形成若干个互连结构包括：
将所述LED芯片和所述器件晶圆放置在含有金属离子的溶液中，加入强还原剂，使溶液中的金属离子还原成金属并沉积在所述空腔结构中，形成互连结构。
进一步的，所述互连结构的材料为铜、镍、锌、锡、银、金、钨、镁中的一种或多种。
进一步的，所述去掉覆盖在所述外接电极上的遮挡材料，露出所述外接电极包括：
利用等离子体去除工艺将覆盖在所述外接电极上的遮挡材料去除。
进一步的，所述利用等离子体去除工艺将覆盖在所述外接电极上的遮挡材料去除包括：
将所述器件晶圆放置在真空炉中，填充低气压含氮气体，并施加直流电压，形成高速运动的氮阳离子轰击去除所述外接电极上的遮挡材料。
进一步的，所述粘合层的材料为粘片膜。
本发明还提出了一种LED封装器件，所述LED封装器件包括：
器件晶圆，所述器件晶圆上承载有IC芯片；
IC芯片，所述IC芯片设置在所述器件晶圆的正面，所述IC芯片设置有外接电极和若干个互连电极，所述外接电极和若干个互连电极的表面低于所述IC芯片的表面；
键合层，所述键合层设置在所述IC芯片上若干个互连电极中任意两个相邻的互连电极之间；
LED芯片，所述LED芯片基于所述键合层与所述IC芯片连接，所述LED芯片上设置有若干个芯片电极，所述若干个芯片电极的表面均低于所述LED芯片的表面；
互连结构，所述互连结构设置在所述LED芯片的芯片电极和所述IC芯片对应的互连电极之间；
粘合层，所述粘合层设置在所述器件晶圆的底面；
基板，所述基板承载所述器件晶圆；
焊盘，所述焊盘设置在所述基板上；
焊线，所述焊线电连接所述焊盘和所述外接电极；
封装层，所述封装层将所述器件晶圆、IC芯片、键合层、LED芯片、互连结构、粘合层、焊线、焊盘封装在所述基板上。
进一步的，所述键合层的厚度为20μm-50μm。
进一步的，所述IC芯片和所述LED芯片的表面设置有相对应的光学对准标记。
进一步的，所述封装层的材料为介电材料或塑封材料。
进一步的，所述焊线的最高处不高于所述LED芯片的上表面。
本发明还提出了一种LED显示面板，所述LED显示面板包括上述的LED封装器件。
本发明通过在IC芯片和LED芯片上形成凹槽，在凹槽中刻蚀电极，并在器件制作过程中，在IC芯片的外接电极上沉积遮挡材料，可对外接电极进行有效保护，使其不易受损，提高了器件的可靠性；遮挡材料采用聚酰亚胺或非晶碳，在后续去除中对电极的损伤较小，降低了生产损耗；通过光刻工艺制作键合层将LED芯片粘结在器件晶圆上，可有效保证粘结强度，且在粘结后，在IC芯片和LED芯片之间形成的空腔结构填充金属形成互连结构，提高了器件整体的连接强度，且能实现图形化，提高了器件的可靠性；利用光学对准工艺将LED芯片与IC芯片对准，保证了器件的制作精度；利用化学镀的工艺形成互连结构，工艺简洁，制作效率高；采用等离子体去除工艺去除遮挡材料，能最大程度保持外接电极的表面平坦度，保证后续焊线粘结可靠性；焊线的最高处不高于所述LED芯片的上表面，并采用注塑工艺形成封装层，能有效地保证气密性，同时有利于减小模块封装厚度；进行切割处理，在保证器件质量的同时，最大程度实现微型化，制作成本更低，制作效率更高，具有一定的应用价值。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例中的LED封装器件结构示意图；
图2是本发明实施例中的LED封装器件制作方法流程图；
图3是本发明实施例中的第一半成品结构示意图；
图4是本发明实施例中的在器件晶圆的正面沉积遮挡材料流程图；
图5是本发明实施例中的第二半成品结构示意图；
图6是本发明实施例中的第三半成品结构示意图；
图7是本发明实施例中的LED芯片结构示意图；
图8是本发明实施例中的第四半成品结构示意图；
图9是本发明实施例中的第五半成品结构示意图；
图10是本发明实施例中的第六半成品结构示意图；
图11是本发明实施例中的第七半成品结构示意图；
图12是本发明实施例中的完成品结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
实施例一
本发明实施例所涉及的一种LED封装器件，如图1所示，图1示出了本发明实施例中的一种LED封装器件的结构示意图，所述LED封装器件包括器件晶圆1、IC芯片2、键合层3、互连结构、LED芯片5、粘合层6、基板7、焊盘、封装层8、焊线9，其中，所述IC芯片2设置在所述器件晶圆1的正面，所述键合层3设置在所述IC芯片2上，所述LED芯片5设置在所述键合层3上，所述互连结构设置在所述LED芯片5和所述IC芯片2之间，所述粘合层6设置在所述器件晶圆1的底面，所述基板7承载所述器件晶圆1，所述焊盘设置在所述基板7中，所述封装层8设置在所述基板7上，所述焊线9设置在所述封装层8中。
在本实施例的一个可选实现方式中，所述器件晶圆1通过集成电路制作技术制成，其形状根据实际设计需求制作，可为矩形形态或圆形形态或其它异性形态。
在本实施例的一个可选实现方式中，所述IC芯片2设置在所述器件晶圆1上，所述IC芯片2的表面设置有三个凹槽，三个凹槽中依次设置有第一外接电极21、第一互连电极22、第二互连电极23，所述第一外接电极21、第一互连电极22、第二互连电极23的表面均低于所述IC芯片2的表面。
在本实施例的一个可选实现方式中，所述IC芯片2上的三个凹槽中每一个凹槽的深度为0.3μm-0.6μm，所述第一外接电极21、第一互连电极22、第二互连电极23的高度均不超过对应设置的每一个凹槽的深度。
这里设计凹槽，使所述第一外接电极21、第一互连电极22、第二互连电极23的表面均低于所述IC芯片2的表面，可在制作过程中对电极形成有效保护。
需要说明的是，所述IC芯片2可根据实际设计需求选择正装芯片或倒装芯片，在本实施例中采用的是正装芯片。
这里采用正装芯片的优点是，采用焊线连接足以满足IC芯片外接性能，更能优化打线结构，若采用倒装芯片则会增加制程工艺难度，降低制作效率。
在本实施例的一个可选实现方式中，所述键合层3设置在所述IC芯片2上第一互连电极22和第二互连电极23之间，所述键合层3用于实现所述IC芯片2和所述LED芯片5的黏着键合。
在本实施例的一个可选实现方式中，所述键合层3的材料为光敏材料。
优选的，所述键合层3的材料为干膜或粘片膜。
这里键合层采用光敏材料，能够通过光刻工艺实现图形化，降低对周围电极的损伤。
在本实施例的一个可选实现方式中，所述键合层3的厚度为20μm-50μm。
这里设置的键合层的厚度不宜过大或过小，若厚度过小，即小于20μm，则容易导致键合层粘结力不足，从而降低LED芯片与IC芯片的键合强度，同时会影响后续互连结构的厚度和制作难度；若厚度过大，即大于50μm，则会导致后续制成的封装器件结构厚度过大，不利于器件向微型化方向发展，同时会增加一定的成本。
在本实施例的一个可选实现方式中，所述LED芯片5通过所述键合层3与所述IC芯片2键合在一起，所述LED芯片5与所述IC芯片2的正面相对的一面设置有两个凹槽，两个凹槽中依次设置有第一芯片电极51、第二芯片电极52，其中，所述第一芯片电极51的位置与所述第一互连电极22对应，所述第二芯片电极52的位置与所述第二互连电极23对应，所述第一芯片电极51、第二芯片电极52的表面均低于所述LED芯片5的表面。
在本实施例的一个可选实现方式中，所述LED芯片5上的两个凹槽中每一个凹槽的深度为0.3μm-0.6μm，所述第一芯片电极51、第二芯片电极52的高度均不超过对应设置的每一个凹槽的深度。
这里设计凹槽，使所述第一芯片电极51、第二芯片电极52的表面均低于所述LED芯片5的表面，可在制作过程中对电极形成有效保护。
在本实施例的一个可选实现方式中，所述第一芯片电极51为正极，所述第二芯片电极52为负极；或所述第一芯片电极51为负极，所述第二芯片电极52为正极。
在本实施例的一个可选实现方式中，所述IC芯片2和所述LED芯片5上均设置有相对应的光学对准标记。
这里设置光学对准标记，可保证所述IC芯片2和所述LED芯片5的电极对应对准，提高对准精度。
在本实施例的一个可选实现方式中，所述LED芯片5和所述IC芯片2之间设置有互连结构，所述互连结构设置在所述LED芯片的芯片电极和所述IC芯片对应的互连电极之间，其中，所述第一互连电极22和所述第一芯片电极51之间设置有第一互连结构41，所述第二互连电极23和所述第二芯片电极52之间设置有第二互连结构42。
需要说明的是，由于所述IC芯片2的尺寸比所述LED芯片5的尺寸大，因此设置在所述IC芯片2上的第一互连电极22的宽度比设置在所述LED芯片5上的第一芯片电极51大，设置在所述IC芯片2上的第二互连电极23的宽度比设置在所述LED芯片5上的第二芯片电极52大。
更多的，所述第一互连结构41的宽度比所述第一互连电极22大，所述第二互连结构42的宽度比所述第二互连电极23大。这里互连结构的宽度比互连电极和芯片电极都大，能保证互连电极和芯片电极之间连接的稳定。
在本实施例的一个可选实现方式中，所述第一互连结构41和所述第二互连结构42的材料为铜、镍、锌、锡、银、金、钨、镁中的一种或多种组成的合金。
在本实施例的一个可选实现方式中，所述粘合层6设置在所述器件晶圆1的底面，所述粘合层6的面积为所述器件晶圆1的底面面积的1-1.3倍。
在本实施例的一个可选实现方式中，所述粘合层6的材料为粘片膜。
这里设置粘合层的材料为粘片膜，且面积大于器件晶圆的底面面积，可保证器件晶圆和基板之间的粘结强度，保证器件晶圆能稳固地粘结在基板上。
在本实施例的一个可选实现方式中，所述基板7设置在所述粘合层6的下面，所述基板7用于承载所述器件晶圆1及其他部件。
在本实施例的一个可选实现方式中，所述基板7根据实际设计需求制作，可为矩形形态或者非矩形的异性形态。
在本实施例的一个可选实现方式中，所述基板7的材质为玻璃或聚酰亚胺或聚对苯二甲酸乙二醇酯。
这里采用玻璃或聚酰亚胺或聚对苯二甲酸乙二醇酯作为基板的材料，能保证基板的承载质量，在节约成本的同时保证封装器件的结构稳定性。
在本实施例的一个可选实现方式中，所述基板7中设置有第一焊盘71、第一电路连接线72、第二焊盘73，其中，所述第一焊盘71设置在所述基板7的上表面，所述第二焊盘73设置在所述基板7的下表面，所述第一电路连接线72贯穿所述基板7，连接着所述第一焊盘71和第二焊盘73。
在本实施例的一个可选实现方式中，所述第一电路连接线72的材质为纳米铜或者纳米银。
在本实施例的一个可选实现方式中，所述焊线9为导线，连接着所述第一外接电极21和所述第一焊盘71，所述焊线9的最高处低于所述LED芯片5的上表面或与所述LED芯片的上表面齐平，如此有利于封装器件厚度减小。
在本实施例的一个可选实现方式中，所述焊线9为金属导线，可为金线或铜线或铝线或钯铜线。
在本实施例的一个可选实现方式中，所述封装层8把所述LED芯片5、所述IC芯片2、所述器件晶圆1、键合层3、第一互连结构41、第二互连结构42、粘合层6、第一焊盘71以及所述焊线9完全封装在内。
这里封装层8将LED芯片5、IC芯片2、器件晶圆1、键合层3、互连结构、粘合层6、焊盘、焊线9完全封装在内，有利于封装可靠性，保证封装器件的气密性。
在本实施例的一个可选实现方式中，所述封装层8的材料为绝缘材料，包括介电材料或塑封材料，其中，介电材料可为氮化硅、氧化硅，塑封材料可为环氧树脂、云母、橡胶或聚苯乙烯。
综上，本发明实施例提供了一种LED封装器件，在器件晶圆上设置IC芯片，在节约成本的同时可根据需要设计器件晶圆的形状，满足设计需求；在IC芯片与LED芯片上设置凹槽，并将电极设置在凹槽内，可在制作过程中对电极形成有效保护，避免电极受到损伤；采用正装IC芯片，可提高制作效率，降低制程工艺难度，优化打线结构；设置键合层，并采用合理材质和高度，在实现键合的同时，保证键合强度，且适当减小封装器件结构厚度，利于封装器件向微型化方向发展，合理降低成本；在IC芯片和LED芯片上设置光学对准标记，有利于提高IC芯片和LED芯片的对准精度；设置粘合层，将器件晶圆粘结在基板上，保证封装器件的结构稳定性；采用焊线连接外接电极和第一焊盘，并使用绝缘材料形成封装层，在节约成本的同时降低制作难度，且能保证封装器件的气密性，有利于提高封装器件的可靠性，具有一定的应用价值。
实施例二
本发明实施例所涉及的一种LED封装器件的制作方法，包括：在器件晶圆的正面设置若干个IC芯片，任意一个所述IC芯片裸露的表面上设置有外接电极和若干个互连电极；在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料；制作若干个LED芯片，将所述若干个LED芯片通过键合材料与所述器件晶圆键合，键合后所述若干个LED芯片的芯片电极和所述器件晶圆上若干个IC芯片的互连电极一一对应，并形成若干个空腔结构；在所述若干个空腔结构中填充金属材料，形成若干个互连结构；对所述器件晶圆进行切割处理，得到若干个独立的LED器件；在每一个所述LED器件的器件晶圆的底面形成粘合层，并粘结到基板上，利用打线工艺形成焊线，所述焊线将所述LED器件上的外接电极和所述基板上的焊盘电连接；对所述LED器件进行封装保护，制成LED封装器件。
在本实施例的一个可选实现方式中，如图2所示，图2示出了本发明实施例中的LED封装器件制作方法流程图，包括以下步骤：
S201、在器件晶圆的正面设置若干个IC芯片；
在本实施例的一个可选实现方式中，所述器件晶圆通过集成电路制作技术制成，其形状根据实际设计需求制作，可为矩形形态或圆形形态或其它异性形态。
在本实施例的一个可选实现方式中，在任意一个IC芯片的表面上形成若干个凹槽，在所述IC芯片的若干个凹槽中刻蚀外接电极和若干个互连电极。
具体的，在本实施例中，如图3所示，图3示出了本发明实施例中的第一半成品结构示意图，在IC芯片2的表面上形成三个深度在0.3μm-0.6μm的凹槽，在第一个凹槽中刻蚀第一外接电极21，在第二个凹槽中刻蚀第一互连电极22，在第三个凹槽中刻蚀第二互连电极23，所述第一外接电极21、第一互连电极22、第二互连电极23的表面均低于所述IC芯片2的正面表面。
更多的，以做三个IC芯片结构为例，共制作三个上述IC芯片，并依次排列设置在所述器件晶圆1上。
需要说明的是，图3中仅对一个IC芯片的结构进行标识，其余两个IC芯片的结构可参照已标识的IC芯片结构，其结构完全相同，此处不一一标识。
这里设计凹槽，使所述第一外接电极21、第一互连电极22、第二互连电极23的表面均低于所述IC芯片2的正面表面，可在制作过程中对电极形成有效保护。
S202、在所述器件晶圆的正面沉积遮挡材料；
在本实施例的一个可选实现方式中，在所述器件晶圆的正面沉积遮挡材料，使得遮挡材料覆盖在所述外接电极上。
具体的，如图4所示，图4示出了本发明实施例中的在器件晶圆的正面沉积遮挡材料流程图，包括以下步骤：
S401、在所述器件晶圆的正面沉积遮挡材料；
在本实施例的一个可选实现方式中，在所述器件晶圆的正面沉积遮挡材料，当该步骤完成后，遮挡材料完全覆盖所述器件晶圆的正面。
在本实施例的一个可选实现方式中，所述遮挡材料为聚酰亚胺和/或非晶碳。
S402、去除所述器件晶圆正面除所述外接电极外其他区域沉积的遮挡材料，使得遮挡材料仅覆盖在所述外接电极上。
在本实施例的一个可选实现方式中，这里通过刻蚀工艺去除所述器件晶圆的正面除第一外接电极外其他区域沉积的遮挡材料，使得遮挡材料仅覆盖在所述第一外接电极上。
在本实施例的一个可选实现方式中，这里采用传统刻蚀工艺去除所述器件晶圆的正面除第一外接电极外其他区域沉积的遮挡材料。
这里采用聚酰亚胺和/或非晶碳作为遮挡材料，聚酰亚胺为有机材料，而非晶碳为含碳介质，采用传统刻蚀的办法去除对电极的损伤较小，且采用传统刻蚀工艺能选择性去除指定区域的遮挡材料，保留覆盖在所述第一外接电极上的遮挡材料。
在完成步骤S202后，即可得到如图5所示的本发明实施例中的第二半成品结构示意图，在所述第一外接电极21上形成遮挡层24，所述遮挡层24的厚度为0.5μm-1μm，所述遮挡层24的宽度略大于所述第一外接电极21的宽度。
这里在第一外接电极上沉积遮挡材料形成遮挡层，可在制作过程中对第一外接电极进行有效保护，使其不易受损，提高了器件的可靠性。
需要说明的是，所述遮挡层24的厚度不宜过大或过小，若厚度过小，在后续形成互连结构的工艺中，金属离子容易透过遮挡层与第一外接电极进行接触，从而在第一外接电极的表面形成随机分布的电镀层，进而导致第一外接电极表面平坦度下降，影响后续焊线粘结的可靠性；若厚度过大，则在刻蚀多余的遮挡材料以及后续去除遮挡层所需的工艺时间较长，不利于提高制作效率，且在去除遮挡层时，其他的电极，即第一互连电极和第二互连电极较长时间暴露在去除遮挡层的工艺环境中，易造成第一互连电极和第二互连电极的损坏，同样不利于提高制作效率。
S203、在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料；
在本实施例的一个可选实现方式中，基于光刻工艺在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料，形成键合层。
具体的，基于光刻工艺在所述第一互连电极和第二互连电极之间刻蚀键合材料，形成键合层。
在本实施例的一个可选实现方式中，所述键合层的材料为光敏材料。
优选的，所述键合层的材料为干膜或粘片膜。
这里键合层采用光敏材料，能够通过光刻工艺实现图形化，降低对周围电极的损伤，同时实现IC芯片和LED芯片的黏着键合。
在本实施例的一个可选实现方式中，所述键合层的厚度为20μm-50μm。
这里设置的键合层的厚度不宜过大或过小，若厚度过小，即小于20μm，则容易导致键合层粘结力不足，从而降低LED芯片与IC芯片的键合强度，同时会影响后续互连结构的厚度和制作难度；若厚度过大，即大于50μm，则会导致后续制成的封装器件结构厚度过大，不利于器件向微型化方向发展，同时会增加一定的成本。
在完成步骤S203后，即可得到如图6所示的本发明实施例中的第三半成品结构示意图，所述键合层3设置在所述第一互连电极22和第二互连电极23之间。
S204、制作若干个LED芯片，将所述若干个LED芯片通过键合材料与所述器件晶圆键合，键合后所述若干个LED芯片的芯片电极和所述器件晶圆上若干个IC芯片的若干个互连电极一一对应，并形成若干个空腔结构；
在本实施例的一个可选实现方式中，提供若干个倒装的LED芯片，在任意一个所述若干个LED芯片的底面上形成若干个凹槽，在所述LED芯片的若干个凹槽中刻蚀所述LED芯片的芯片电极。
具体的，如图7所示，图7示出了本发明实施例中的LED芯片结构示意图，提供三个倒装的mini或micro LED芯片，通过芯片半导体制程工艺，在LED芯片的底面形成两个深度在0.3μm-0.6μm的凹槽，在第一个凹槽中刻蚀第一芯片电极51，在第二个凹槽中刻蚀第二芯片电极52，所述第一芯片电极51和所述第二芯片电极52的表面均低于所述LED芯片的表面。
更多的，制作三个上述LED芯片。
在本实施例的一个可选实现方式中，所述第一芯片电极51为正极，所述第二芯片电极52为负极；或所述第一芯片电极51为负极，所述第二芯片电极52为正极。
在本实施例的一个可选实现方式中，利用光学对准工艺将所述若干个LED芯片的芯片电极与所述器件晶圆上的若干个IC芯片的若干个互连电极一一对应对准后，将所述LED芯片与所述器件晶圆键合在一起，并形成若干个空腔结构。
具体的，在所述IC芯片和所述LED芯片表面均设置有相对应的光学对准标记，利用光学对准工艺，通过采用红外光源，基于光学对准标记将所述IC芯片和所述LED芯片进行键合。
这里基于光学对准工艺和光学对准标记，可保证所述IC芯片2和所述LED芯片5的电极对应对准，提高对准精度，实现精确键合。
在本实施例的一个可选实现方式中，若所述光学对准标记未形成或损坏，还可以采用机械对准方式进行键合。
在本实施例的一个可选实现方式中，在对准完成后，利用AOI检测所述LED芯片的边缘与左右外接电极的距离以判断是否实现精确对准。
具体的，AOI(Automated Optical Inspection)即自动光学检测，是一种基于光学原理来对焊接生产中遇到的常见缺陷进行检测的设备，设备通过摄像头自动扫描PCB采集图像，并与合格的参数进行比较，经过图像处理，检查缺陷，并标识出来。
这里通过AOI进行检测，可检查出键合缺陷，减少制作成本，实现良好的制作过程控制，提供了制作的效率。
在完成步骤S204后，即可得到如图8所示的本发明实施例中的第四半成品结构示意图，当所述IC芯片2和所述LED芯片5完成键合后，形成两个空腔结构，其中，所述第一互连电极22和第一芯片电极51之间形成第一空腔结构43，所述第二互连电极23和第二芯片电极52之间形成第二空腔结构44，上述的键合层3的厚度不易过大或过小在此处亦有体现，若过小容易导致空腔结构高度过小，若过大容易导致空腔结构高度过大，均增加后续填充空腔结构的难度。
S205、在所述若干个空腔结构中填充金属材料，形成若干个互连结构；
在本实施例的一个可选实现方式中，将所述LED芯片和所述器件晶圆放置在含有金属离子的溶液中，加入强还原剂，使溶液中的金属离子还原成金属并沉积在所述空腔结构中，形成互连结构。
具体的，采用化学镀工艺，将键合后的LED芯片和器件晶圆一同放置在含有金属离子的溶液中，如镀银、镀镍、镀铜等溶液中，不需要进行通电，加入强还原剂，根据氧化还原反应原理，强还原剂使溶液中的金属离子还原成金属沉积在第一互连电极、第二互连电极、第一芯片电极以及第二芯片电极的表面，形成致密金属镀层，经过一段反应时间后，金属镀层会将第一空腔结构和第二空腔结构填满，进而形成第一互连结构和第二互连结构。
在本实施例的一个可选实现方式中，所述互连结构的材料为铜、镍、锌、锡、银、金、钨、镁中的一种或多种。
这里采用化学镀工艺形成互连结构，无需通电，降低成本以及制作难度，工艺简洁且制作效率高。
在完成步骤S205后，即可得到如图9所示的本发明实施例中的第五半成品结构示意图，在所述第一互连电极22和所述第一芯片电极51之间形成第一互连结构41，所述第二互连电极23和所述第二芯片电极52之间形成第二互连结构42。
需要说明的是，由于所述IC芯片2的尺寸比所述LED芯片5的尺寸大，因此设置在所述IC芯片2上的第一互连电极22的宽度比设置在所述LED芯片5上的第一芯片电极51大，设置在所述IC芯片2上的第二互连电极23的宽度比设置在所述LED芯片5上的第二芯片电极52大。
更多的，所述第一互连结构41的宽度比所述第一互连电极22大，所述第二互连结构42的宽度比所述第二互连电极23大。这里互连结构的宽度比互连电极和芯片电极都大，能保证填充的金属材料能填充满空腔结构，保证互连电极和芯片电极之间连接的稳定。
S206、去掉覆盖在所述外接电极上的遮挡材料，露出所述外接电极；
在本实施例的一个可选实现方式中，利用等离子体去除工艺将覆盖在所述外接电极上的遮挡材料去除。
具体的，当遮挡材料为聚酰亚胺时，采用等离子体氮化工艺去除；当遮挡材料为非晶碳或其它含碳介质时，采用等离子体氧化工艺去除。
在本实施例的一个可选实现方式中，将所述器件晶圆放置在真空炉中，填充低气压含氮气体，并施加直流电压，形成高速运动的氮阳离子轰击去除所述外接电极上的遮挡材料。
具体的，以遮挡材料为聚酰亚胺，采用等离子体氮化工艺去除为例，将待去除遮挡层的器件晶圆放在真空炉中，填充133Pa-1330Pa的低气压含氮气体，将器件晶圆作为阴极，真空炉作为阳极，在阴阳极之间加上数百伏的直流电压，此时含氮气体被电离放电形成氮阳离子和氢阳离子，在电场力作用下氮阳离子和氢阳离子高速轰击遮挡层，进而将遮挡材料去除。
这里采用等离子体去除工艺，与传统刻蚀工艺相比，通过在含氧气体(如氧气)和含氮气体(如氮气)条件下的气化方式去除遮挡层，不容易损伤外接电极，保持外接电极的表面平坦度，保证后续焊线粘结可靠性。
在完成步骤S206后，即可得到如图10所示的本发明实施例中的第六半成品结构示意图，覆盖在所述第一外接电极21上的遮挡层已被去除，露出所述第一外接电极21的表面。
S207、对所述器件晶圆进行切割处理，得到若干个独立的LED器件；
在本实施例的一个可选实现方式中，对所述器件晶圆进行切割处理，得到更轻薄、体积更小、独立的芯片模块。
在本实施例的一个可选实现方式中，对所述器件晶圆进行减薄或增厚处理。
具体的，若所述器件晶圆的厚度可适当减小，则进行减薄处理，实现更轻薄、体积更小、独立的芯片模块；若所述器件晶圆的厚度不足以满足承载设置其上的部件，则需要进行合理地增厚处理。
在完成步骤S207后，即可得到如图11所示的本发明实施例中的第七半成品结构示意图，在第六半成品的基础上分割成三个相同的芯片模块，得到第七半成品。
S208、在每一个所述LED器件的器件晶圆的底面形成粘合层，并粘结到基板上，利用打线工艺形成焊线，所述焊线将所述LED器件上的外接电极和所述基板上的焊盘电连接；
在本实施例的一个可选实现方式中，在所述每一个所述LED器件的器件晶圆的底面形成粘合层，所述粘合层的材料为粘片膜，利用粘片膜的粘结特性将器件晶圆粘结到基板上，所述粘合层的面积为所述器件晶圆的底面面积的1-1.3倍。
这里设置粘合层的材料为粘片膜，且面积大于器件晶圆的底面面积，可保证器件晶圆和基板之间的粘结强度，保证器件晶圆能稳固地粘结在基板上。
在本实施例的一个可选实现方式中，所述基板根据实际设计需求制作，可为矩形形态或者非矩形的异性形态，基板材质为玻璃或聚酰亚胺或聚对苯二甲酸乙二醇酯。
这里采用玻璃或聚酰亚胺或聚对苯二甲酸乙二醇酯作为基板的材料，能保证基板的承载质量，在节约成本的同时保证封装器件的结构稳定性。
更多的，在所述基板上设置第一焊盘71、第二焊盘73、第一电路连接线72，所述第一焊盘71设置在所述基板的上表面，所述第二焊盘73设置在所述基板的下表面，所述第一电路连接线72贯穿所述基板7，连接着所述第一焊盘71和第二焊盘73。
在本实施例的一个可选实现方式中，利用打线工艺形成焊线，焊线9的一头接在所述第一外接电极21上，另一头接在所述第一焊盘71上，所述焊线9的最高处低于所述LED芯片的上表面。
在本实施例的一个可选实现方式中，所述焊线为金属导线，如金线或铜线或铝线或钯铜线。
S209、对所述LED器件进行封装保护，制成LED封装器件。
在本实施例的一个可选实现方式中，形成封装层对所述LED器件进行封装保护，所述封装层将所述器件晶圆、IC芯片、键合层、LED芯片、互连结构、粘合层、焊线、焊盘完全封装在内。
在本实施例的一个可选实现方式中，所述封装层材料为绝缘材料，包括介电材料或塑封材料的一种或多种，其中，介电材料可为氮化硅、氧化硅，塑封材料可为环氧树脂、云母、橡胶或聚苯乙烯。
更多的，当采用介电材料时，可采用喷墨打印或3D打印的方式形成封装层；当采用塑封材料时，采用注塑工艺形成封装层。
在完成步骤S209后，即可得到如图12所示的本发明实施例中的完成品结构示意图，所述封装层8将所述LED芯片5、所述IC芯片2、所述器件晶圆1、键合层3、第一互连结构41、第二互连结构42、粘合层6、第一焊盘71以及所述焊线9完全掩埋在内，所述焊线9连接所述第一外接电极21和第一焊盘71。
这里形成封装层，能有效地保证气密性，同时有利于减小模块封装厚度。
综上，本发明实施例提供了一种LED封装器件的制作方法，通过在IC芯片和LED芯片上形成凹槽，在凹槽中刻蚀电极，并在器件制作过程中，在IC芯片的外接电极上沉积遮挡材料，可对外接电极进行有效保护，使其不易受损，提高了器件的可靠性；遮挡材料采用聚酰亚胺和/或非晶碳，在后续去除中对电极的损伤较小，降低了生产损耗；通过光刻工艺制作键合层将LED芯片粘结在器件晶圆上，可有效保证粘结强度，且在粘结后，在IC芯片和LED芯片之间形成的空腔结构填充金属形成互连结构，提高了器件整体的连接强度，且能实现图形化，提高了器件的可靠性；利用光学对准工艺将LED芯片与IC芯片对准，保证了器件的制作精度；利用化学镀的工艺形成互连结构，工艺简洁，制作效率高；采用等离子体去除工艺去除遮挡材料，能最大程度保持外接电极的表面平坦度，保证后续焊线粘结可靠性；焊线的最高处不高于所述LED芯片的上表面，并采用注塑工艺形成封装层，能有效地保证气密性，同时有利于减小模块封装厚度；进行切割处理，在保证器件质量的同时，最大程度实现微型化，制作成本更低，制作效率更高，具有一定的应用价值。
实施三
本发明实施例还涉及的一种LED显示面板，所述LED显示面板包括上述的LED封装器件。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或光盘等。
另外，以上对本发明实施例进行了详细介绍，本文中应采用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (21)

1.一种LED封装器件的制作方法，其特征在于，包括：
在器件晶圆的正面设置若干个IC芯片，任意一个所述IC芯片裸露的表面上设置有外接电极和若干个互连电极；
在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料；
制作若干个LED芯片，将所述若干个LED芯片通过键合材料与所述器件晶圆键合，键合后所述若干个LED芯片的芯片电极和所述器件晶圆上若干个IC芯片的互连电极一一对应，并形成若干个空腔结构；
在所述若干个空腔结构中填充金属材料，形成若干个互连结构；
对所述器件晶圆进行切割处理，得到若干个独立的LED器件；
在每一个所述LED器件的器件晶圆的底面形成粘合层，并粘结到基板上，利用打线工艺形成焊线，所述焊线将所述LED器件上的外接电极和所述基板上的焊盘电连接；
对所述LED器件进行封装保护，制成LED封装器件。
2.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述在器件晶圆的正面设置若干个IC芯片之前包括：
在任意一个IC芯片的表面上形成若干个凹槽，在所述IC芯片的若干个凹槽中刻蚀外接电极和若干个互连电极。
3.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料之前还包括：
在所述器件晶圆的正面沉积遮挡材料，使得遮挡材料覆盖在所述外接电极上；
所述对所述器件晶圆进行切割处理之前还包括：
去掉覆盖在所述外接电极上的遮挡材料，露出所述外接电极。
4.如权利要求3所述的LED封装器件的制作方法，其特征在于，所述在所述器件晶圆的正面沉积遮挡材料，使得遮挡材料覆盖在所述外接电极上包括：
在所述器件晶圆的正面沉积遮挡材料；
去除所述器件晶圆正面除所述外接电极外其他区域沉积的遮挡材料，使得遮挡材料仅覆盖在所述外接电极上。
5.如权利要求4所述的LED封装器件的制作方法，其特征在于，所述遮挡材料为聚酰亚胺和/或非晶碳。
6.如权利要求5所述的LED封装器件的制作方法，其特征在于，所述遮挡材料的厚度为0.5μm-1μm。
7.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料包括：
基于光刻工艺在所述若干个互连电极中任意两个相邻的互连电极之间刻蚀键合材料，形成键合层。
8.如权利要求7所述的LED封装器件的制作方法，其特征在于，所述键合材料为干膜或粘片膜。
9.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述制作若干个LED芯片包括：
提供若干个倒装的LED芯片，在任意一个所述若干个LED芯片的底面上形成若干个凹槽，在所述LED芯片的若干个凹槽中刻蚀所述LED芯片的芯片电极。
10.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述将所述若干个LED芯片通过键合材料与所述器件晶圆键合，键合后所述若干个LED芯片的芯片电极和所述器件晶圆上若干个IC芯片的互连电极一一对应，并形成若干个空腔结构包括：
利用光学对准工艺将所述若干个LED芯片的芯片电极与所述器件晶圆上的若干个IC芯片的互连电极一一对应对准后，将所述LED芯片与所述器件晶圆键合在一起，并形成若干个空腔结构。
11.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述在所述若干个空腔结构中填充金属材料，形成若干个互连结构包括：
将所述LED芯片和所述器件晶圆放置在含有金属离子的溶液中，加入强还原剂，使溶液中的金属离子还原成金属并沉积在所述空腔结构中，形成互连结构。
12.如权利要求11所述的LED封装器件的制作方法，其特征在于，所述互连结构的材料为铜、镍、锌、锡、银、金、钨、镁中的一种或多种。
13.如权利要求3所述的LED封装器件的制作方法，其特征在于，所述去掉覆盖在所述外接电极上的遮挡材料，露出所述外接电极包括：
利用等离子体去除工艺将覆盖在所述外接电极上的遮挡材料去除。
14.如权利要求13所述的LED封装器件的制作方法，其特征在于，所述利用等离子体去除工艺将覆盖在所述外接电极上的遮挡材料去除包括：
将所述器件晶圆放置在真空炉中，填充低气压含氮气体，并施加直流电压，形成高速运动的氮阳离子轰击去除所述外接电极上的遮挡材料。
15.如权利要求1所述的LED封装器件的制作方法，其特征在于，所述粘合层的材料为粘片膜。
16.一种LED封装器件，其特征在于，所述LED封装器件包括：
器件晶圆，所述器件晶圆上承载有IC芯片；
IC芯片，所述IC芯片设置在所述器件晶圆的正面，所述IC芯片设置有外接电极和若干个互连电极，所述外接电极和若干个互连电极的表面低于所述IC芯片的表面；
键合层，所述键合层设置在所述IC芯片上若干个互连电极中任意两个相邻的互连电极之间；
LED芯片，所述LED芯片基于所述键合层与所述IC芯片连接，所述LED芯片上设置有若干个芯片电极，所述若干个芯片电极的表面均低于所述LED芯片的表面；
互连结构，所述互连结构设置在所述LED芯片的芯片电极和所述IC芯片对应的互连电极之间；
粘合层，所述粘合层设置在所述器件晶圆的底面；
基板，所述基板承载所述器件晶圆；
焊盘，所述焊盘设置在所述基板上；
焊线，所述焊线电连接所述焊盘和所述外接电极；
封装层，所述封装层将所述器件晶圆、IC芯片、键合层、LED芯片、互连结构、粘合层、焊线、焊盘封装在所述基板上。
17.如权利要求16所述的LED封装器件，其特征在于，所述键合层的厚度为20μm-50μm。
18.如权利要求16所述的LED封装器件，其特征在于，所述IC芯片和所述LED芯片的表面设置有相对应的光学对准标记。
19.如权利要求16所述的LED封装器件，其特征在于，所述封装层的材料为介电材料或塑封材料。
20.如权利要求16所述的LED封装器件，其特征在于，所述焊线的最高处不高于所述LED芯片的上表面。
21.一种LED显示面板，其特征在于，所述LED显示面板包括如权利要求16至20任一项所述的LED封装器件。
CN202310469696.1A 2023-04-26 2023-04-26 Led封装器件的制作方法、led封装器件及led显示面板 Pending CN116581116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310469696.1A CN116581116A (zh) 2023-04-26 2023-04-26 Led封装器件的制作方法、led封装器件及led显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310469696.1A CN116581116A (zh) 2023-04-26 2023-04-26 Led封装器件的制作方法、led封装器件及led显示面板

Publications (1)

Publication Number Publication Date
CN116581116A true CN116581116A (zh) 2023-08-11

Family

ID=87536915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310469696.1A Pending CN116581116A (zh) 2023-04-26 2023-04-26 Led封装器件的制作方法、led封装器件及led显示面板

Country Status (1)

Country Link
CN (1) CN116581116A (zh)

Similar Documents

Publication Publication Date Title
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US8053880B2 (en) Stacked, interconnected semiconductor package
US8053276B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
CN104465418B (zh) 一种扇出晶圆级封装方法
US8759685B2 (en) Wiring substrate and method of manufacturing the wiring substrate
US20190006195A1 (en) Chip encapsulating method and chip encapsulating structure
CN1288255A (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US8294251B2 (en) Stacked semiconductor package with localized cavities for wire bonding
US10903169B2 (en) Conductive structure and wiring structure including the same
CN102738131B (zh) 半导体模组、封装结构及其封装方法
US8470640B2 (en) Method of fabricating stacked semiconductor package with localized cavities for wire bonding
US20090072414A1 (en) Bonding method of semiconductor and laminated structure fabricated thereby
US20120164828A1 (en) Hidden plating traces
US10790225B1 (en) Chip package structure and chip package method including bare chips with capacitor polar plate
WO2019007082A1 (zh) 一种芯片封装方法
US20110291301A1 (en) Method for Producing Semiconductor Components, and Corresponding Semiconductor Component
CN102543782B (zh) 转接封装结构及其形成方法
CN114188316A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN105023931A (zh) 一种背照式影像芯片模组结构及其制作方法
JP7106753B2 (ja) ウェハレベルパッケージング方法及びパッケージング構造
CN116581116A (zh) Led封装器件的制作方法、led封装器件及led显示面板
CN103489790A (zh) 芯片扇出封装结构的封装方法
KR101118719B1 (ko) 와이어 접합을 위한 국소 공동을 구비한 적층 반도체 패키지 및 그 제조 방법
KR101116781B1 (ko) 박막 반도체 패키지 제조 방법
CN113937017A (zh) 晶圆级封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination