CN116547416A - 半导体基板及其制造方法 - Google Patents

半导体基板及其制造方法 Download PDF

Info

Publication number
CN116547416A
CN116547416A CN202180082058.3A CN202180082058A CN116547416A CN 116547416 A CN116547416 A CN 116547416A CN 202180082058 A CN202180082058 A CN 202180082058A CN 116547416 A CN116547416 A CN 116547416A
Authority
CN
China
Prior art keywords
sic
layer
epitaxial growth
semiconductor substrate
growth layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180082058.3A
Other languages
English (en)
Inventor
真砂纪之
前川拓滋
森本满
冈孝保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116547416A publication Critical patent/CN116547416A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的半导体基板(1)具备SiC单晶基板(10SB)、配置于SiC单晶基板(10SB)的Si面上的第一石墨烯层(11GR1)、隔着第一石墨烯层形成于SiC单晶基板的上方的SiC外延生长层(12RE)、以及配置于SiC外延生长层的Si面上的第二石墨烯层(11GR2)。还具备经由第二石墨烯层临时接合在SiC外延生长层上的SiC多晶基板(16P)。SiC单晶基板能够通过从SiC外延生长层剥离而再利用。还具备在SiC外延生长层的C面CVD生长而成的SiC多晶生长层(18PC)，SiC外延生长层被转印到SiC多晶生长层。本发明提供一种能够提高生产率、可靠性、以及量产度的半导体基板。

Description

半导体基板及其制造方法
技术领域
本发明涉及一种半导体基板及其制造方法。
背景技术
近年来，与Si半导体、GaAs半导体相比带隙能量宽，具有高电场耐压性能，因此能够实现高耐压化、大电流化、低导通电阻化、高效率化、低功耗化、高速开关等的碳化硅(SiC：Silicon Carbide：碳化硅)半导体受到关注。
作为形成SiC晶圆的方法，例如有：在利用升华法的SiC单晶基板上利用化学气相沉积(CVD：Chemical Vapor Deposition)法形成SiC外延生长层的方法；对SiC的CVD多晶基板粘贴利用升华法的SiC单晶基板，进而在SiC单晶基板上利用CVD法形成SiC外延生长层的方法等。
以往，在电力控制的用途中，提供了肖特基势垒二极管(Schottky BarrierDiode：SBD)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)这样的SiC制的器件。
现有技术文献
专利文献
专利文献1：日本专利第6206786号公报
专利文献2：日本特开2019-210161号公报
专利文献3：美国专利第8916451号说明书
专利文献4：国际公开第2017/044577号
发明内容
发明所要解决的课题
为了降低制造成本或提供所需的物性，形成有这样的SiC系器件的SiC半导体基板有时通过在多晶的SiC半导体基板上贴合单晶的SiC半导体基板而制作。
在将单晶的SiC半导体基板贴合于多晶的SiC半导体基板的技术中，为了使外延层在贴附于多晶的SiC半导体基板的单晶的SiC半导体基板上生长，需要将高品质的单晶的SiC半导体基板无缺陷地贴附于多晶的SiC半导体基板。然而，确保为了将单晶的SiC半导体基板通过常温接合、扩散接合而粘贴于多晶的SiC半导体基板所需的表面粗糙度的研磨加工成为高成本，有时由于在接合界面产生的缺陷而成品率降低。
有效利用上述技术的前提是SiC器件形成于SiC的Si面，无法避免临时接合、剥离、搬送、转印这样的工序，这些工序分别成为课题。另外，由于将单晶贴附于多晶，因此在界面产生空洞、界面电阻增大成为课题。另外，需要转印数μm的薄膜，临时接合材料的选定、薄膜转印技术、薄膜与基板的接合技术成为课题。
本实施方式提供一种能够提高生产率、可靠性、量产度的半导体基板及其制造方法。
用于解决课题的方案
根据本公开的一个方案，提供一种半导体基板，其具备：SiC单晶基板；第一石墨烯层，其配置在所述SiC单晶基板的Si面上；外延生长层，其隔着所述第一石墨烯层配置在所述SiC单晶基板的上方；以及第二石墨烯层，其配置在所述外延生长层的Si面上。
根据本公开的另一方案，提供一种半导体基板的制造方法，其包括：在成为基体的单晶基板的Si面形成第一石墨烯层的工序；使隔着所述第一石墨烯层由单晶的SiC半导体形成的第一层外延生长的工序；在所述第一层的Si面上形成第二石墨烯层的工序；隔着所述第二石墨烯层形成多晶SiC半导体基板的工序；将所述成为基体的单晶基板从所述第一石墨烯层剥离的工序；除去所述第一石墨烯层，并露出所述第一层的C面的工序；在所述第一层的C面上通过CVD生长形成第二层的工序；剥离所述多晶SiC半导体基板的工序；以及除去所述第二石墨烯层的工序。
发明效果
根据本实施方式，能够提供一种能够提高生产率、可靠性、量产度的半导体基板及其制造方法。
附图说明
图1的(a)是实施方式的半导体基板的第一剖视图，(b)是实施方式的半导体基板的第二剖视图。
图2是实施方式的半导体基板的第三剖视图。
图3的(a)是实施方式的半导体基板的第四剖视图，(b)是实施方式的半导体基板的第五剖视图。
图4的(a)是实施方式的半导体基板的第五剖视图，(b)是实施方式的半导体基板的第六剖视图。
图5是实施方式的半导体基板的第七剖视图。
图6的(a)是实施方式的半导体基板的第八剖视图，(b)是实施方式的半导体基板的第九剖视图。
图7的(a)是比较例的半导体基板的第一剖视图，(b)是比较例的半导体基板的第二剖视图。
图8的(a)是比较例的半导体基板的第三剖视图，(b)是比较例的半导体基板的第四剖视图，(c)是比较例的半导体基板的第五剖视图。
图9是能够应用于实施方式的半导体基板的制造方法的烧结SiC基板的制造装置的示意图。
图10是能够应用于实施方式的半导体基板的制造方法的石墨烯层，是具备多层层叠化的结构的例子的鸟瞰图。
图11是使用实施方式的半导体基板制作的肖特基势垒二极管的剖视图。
图12是使用实施方式的半导体基板制作的沟槽栅型MOSFET的剖视图。
图13是使用实施方式的半导体基板制作的平面栅型MOSFET的剖视图。
图14的(a)是说明SiC的结晶面的俯视图，(b)是说明SiC的结晶面的侧视图。
图15是实施方式的半导体基板(晶圆)的鸟瞰图。
图16的(a)是可适用于实施方式的半导体基板的SiC外延基板的4H-SiC晶体的单位晶胞的鸟瞰图，(b)是4H-SiC晶体的两层部分的结构图，(c)是4H-SiC晶体的四层部分的结构图。
图17是从(0001)面的正上方观察图16的(a)所示的4H-SiC晶体的单位晶胞的结构图。
具体实施方式
接着，参照附图对实施方式进行说明。在以下说明的附图的记载中，对相同或类似的部分标注相同或类似的附图标记。附图是示意性的。另外，以下所示的实施方式例示了用于将技术思想具体化的装置、方法，并不特定部件的材质、形状、构造、配置等。实施方式能够施加各种变更。
在以下的实施方式的说明中，[C]表示SiC的C面，[S]表示SiC的Si面。
(半导体基板)
如图1的(b)所示，本实施方式的半导体基板具备SiC单晶基板(SiCSB)10SB、配置在SiC单晶基板10SB的Si面上的第一石墨烯层(GR1)11GR1、隔着第一石墨烯层11GR1配置在SiC单晶基板10SB的上方的外延生长层(SiC-epi)12RE、和形成在外延生长层12RE的Si面上的第二石墨烯层(GR2)11GR2。
如图2所示，本实施方式的半导体基板还具备经由第二石墨烯层11GR2临时接合于外延生长层上的SiC多晶基板(SiC-polySB)16P。
外延生长层12RE通过远程外延生长经由第一石墨烯层11GR1形成在SiC单晶基板10SB上。
另外，SiC多晶基板16P具备烧结SiC基板或CVD基板。
SiC单晶基板10SB能够通过从外延生长层12RE剥离而再利用。
如图4的(b)所示，本实施方式的半导体基板还具备在外延生长层12RE的C面CVD生长而成的SiC多晶生长层(SiC-polyCVD)18PC，外延生长层12RE被转印到SiC多晶生长层18PC。
(半导体基板的制造方法)
对本实施方式的半导体基板的制造方法进行说明。
(A)首先，如图1的(a)所示，在SiC单晶基板(SiCSB)10SB的Si面上形成第一石墨烯层(GR1)11GR1后，形成SiC外延生长层(SiC-epi)12RE。在此，SiC外延生长层12RE在SiC单晶基板10SB的Si面上隔着第一石墨烯层11GR1使用远程外延生长技术形成。通过远程外延生长技术，SiC外延生长层12RE的与第一石墨烯层11GR1接触的面成为C面，SiC外延生长层12RE的表面成为Si面。另外，第一石墨烯层11GR1可以由一层形成，也可以层叠两层至三层程度的数层而形成。例如，通过在约1300℃至1700℃程度的温度下对SiC单晶基板10SB进行退火处理，可以通过热分解在SiC单晶基板10SB的Si表面上形成第一石墨烯层11GR1。另外，第一石墨烯层11GR1也可以通过CVD层叠在SiC单晶基板10SB上而形成。SiC单晶基板10SB例如为4H-SiC基板，其厚度例如为约300μm～600μm程度。
(B)接着，如图1的(b)所示，在SiC外延生长层12RE的Si面上形成第二石墨烯层(GR2)11GR2。第二石墨烯层11GR2与第一石墨烯层11GR1同样地，通过在例如约1300℃～1700℃程度对SiC外延生长层12RE进行退火处理，而能够在SiC外延生长层12RE上通过热分解而形成。另外，第二石墨烯层11GR2也可以通过CVD层叠在SiC外延生长层12RE上而形成。
(C)接着，如图2所示，通过在第二石墨烯层11GR2上粘贴廉价的SiC多晶基板(SiC-polySB)16P而形成。如果第二石墨烯层11GR2的表面的平均粗糙度Ra为1nm以下，则第二石墨烯层11GR2与SiC多晶基板(SiC-polySB)16P的连接能够容易地接合。另外，在第二石墨烯层11GR2的表面具有粗糙度的情况下，也可以在第二石墨烯层11GR2与SiC多晶基板(SiC-polySB)16P之间施加压力。另外，SiC多晶基板16P能够由烧结SiC基板形成。另外，SiC多晶基板16P也可以应用CVDSiC基板。SiC多晶基板16P的厚度例如约为300μm至600μm程度。另外，SiC多晶基板16P成为器件的基底层，因此在纵型构造的器件中，与导通电阻相关。通过减小SiC多晶基板16P的厚度，可以减小串联电阻并减小导通电阻。因此，SiC多晶基板16P的厚度可以约为100μm程度。
(D)接着，如图3的(a)所示，剥离SiC单晶基板10SB。具体地，通过固定SiC多晶基板16P/第二石墨烯层11GR2/SiC外延生长层12RE/第一石墨烯层11GR1侧并在剪切方向上施加力，可以剥离SiC单晶基板10SB。第一石墨烯层11GR1通过范德华力与SiC单晶基板10SB的表面结合，因此通过在剪切方向上施加力，能够容易地剥离。图3的(b)是剥离后的SiC单晶基板10SB的剖视图。剥离后的SiC单晶基板10SB的表面具备Si面，背面具备C面。SiC单晶基板10SB能够容易地与第一石墨烯层11GR1剥离。剥离后的SiC单晶基板10SB的表面具备清洁的Si面。因此，剥离后的SiC单晶基板10SB能够作为图1的(a)所示的SiC单晶基板(SiCSB)10SB而再利用。
(E)接着，如图4的(a)所示，通过蚀刻除去第一石墨烯层11GR1。在第一石墨烯层11GR1的蚀刻工序中，例如，可以使用利用氧等离子体的等离子体灰化。通过氧等离子体蚀刻了第一石墨烯层11GR1的SiC外延生长层12RE的C面的表面被氧化，产生凹凸，因此实施基于HF的湿式蚀刻。在此，SiC外延生长层12RE的C面通过上述的湿式蚀刻工序，表面的平均粗糙度Ra例如为约1nm以下。
(F)接着，如图4的(b)所示，对SiC外延生长层12RE的C面形成SiC多晶生长层(SiC-polyCVD)18PC。SiC多晶生长层18PC例如能够通过CVD技术形成。SiC多晶生长层18PC具有3C(立方晶)结构。在此，SiC多晶生长层18PC的厚度例如为约200μm～约500μm，SiC外延生长层12RE的厚度例如为约4μm～约100μm。通过在SiC外延生长层12RE的C面形成SiC多晶生长层18PC，形成器件晶圆结构的基底层。SiC外延生长层12RE的C面成为器件晶圆结构的背面，因此几乎不要求表面的平坦性。因此，能够通过简单的研磨处理形成SiC多晶生长层18PC。
(G)另外，如图5所示，也可以对SiC外延生长层12RE的C面形成高浓度掺杂层12REN。通过高浓度掺杂层12REN，能够抑制在SiC外延生长层12RE中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12RE的C面形成的SiC多晶生长层(CVD)18PC的欧姆接触。
高浓度掺杂层12REN例如能够使用高剂量的离子注入技术来形成。高浓度掺杂层12REN例如在n型半导体的情况下，通过以高剂量进行磷(P)的离子注入而形成。在通过P离子注入形成的情况下，存在对SiC外延生长层12RE的被P离子注入的C面的结晶性的影响，但成为器件面的Si面已经形成，Si面的结晶性被保留。
另一方面，高浓度掺杂层12REN也可以通过在图1的(a)所示的SiC外延生长层(SiC-epi)12RE的形成时，在初始阶段形成高浓度氮(N)掺杂的外延生长层来形成。在掺杂高浓度氮(N)的外延生长层中，由于晶格常数的不匹配而存在对结晶性的影响，但由于在外延生长的初期阶段通过自动掺杂而形成，因此工序容易。
(H)接着，如图6的(a)所示，在图4的(b)所示的结构中，固定第二石墨烯层11GR2/SiC外延生长层12RE/SiC多晶生长层18PC侧，剥离SiC多晶基板16P。SiC多晶基板16P经由第二石墨烯层11GR2与SiC外延生长层12RE结合，因此能够容易地剥离。第二石墨烯层11GR2通过范德华力与SiC多晶基板16P的表面结合，因此通过在剪切方向上施加力，能够容易地剥离。
(I)接着，如图6的(b)所示，通过蚀刻除去形成于SiC外延生长层12RE的S面的第二石墨烯层11GR2。在第二石墨烯层11GR2的蚀刻工序中，也可以应用例如氧等离子体。被氧等离子体蚀刻后的SiC外延生长层12RE的S面的表面被氧化，产生凹凸，因此实施基于HF的湿式蚀刻。在此，SiC外延生长层12RE的S面通过上述的湿式蚀刻工序，表面粗糙度Ra例如为约1nm以下。
通过以上的工序，能够形成本实施方式的半导体基板1。
如图6的(b)所示，本实施方式的半导体基板1具备SiC外延生长层12RE和形成于SiC外延生长层12RE的C面的SiC多晶生长层18PC。
根据本实施方式，即使对SiC系器件所需的Si面的形成应用远程外延生长技术，也能够削减剥离、转印、接合这样的工序。
根据本实施方式的半导体基板的制造方法，不需要薄膜转印技术，不需要薄膜传送用的临时接合材料，能够实现低成本化。
根据本实施方式，由于不应用基板接合技术，因此能够实现基于无空洞的界面可靠性的改善。
根据本实施方式的半导体基板的制造方法，能够提供一种对种基板的再利用也有效且再利用时的基板品质高的半导体基板及其制造方法。
根据本实施方式的半导体基板的制造方法，能够增加种基板的再利用次数，能够实现低成本化。
(比较例)
对比较例的半导体基板及其制造方法进行说明。
(A)首先，如图7的(a)所示，在SiC单晶基板(SiCSB)10SB的Si面上形成石墨烯层(GR)11GR。
(B)接着，如图7的(b)所示，在石墨烯层11GR上形成SiC外延生长层(SiC-epi)12。在此，SiC外延生长层12在SiC单晶基板10SB的Si面上隔着石墨烯层11GR使用远程外延生长技术形成。通过远程外延生长技术，SiC外延生长层12的与石墨烯层11GR接触的面成为C面，SiC外延生长层12的表面成为Si面。
(C)接着，如图8的(a)所示，在SiC外延生长层12上形成处理层(HL)13后，剥离SiC外延生长层12。
(D)如图8的(b)所示，剥离的基板包括SiC单晶基板10SB和设置在SiC单晶基板10SB上的石墨烯层(GR)11GR。因此，如图7的(a)所示，剥离后的基板能够作为初始基板进行再利用。
(E)接着，搬送SiC外延生长层12和处理层(HL)13，如图8的(c)所示，将处理层(HL)转印到廉价的主晶圆(HW)15。具体而言，在图8的(a)所示的SiC外延生长层12的C面粘贴了主晶圆(HW)15之后，将处理层(HL)13从SiC外延生长层12剥离。结果，比较例的半导体基板1A具备主晶圆15和配置在主晶圆(HW)15上的SiC外延生长层12。SiC外延生长层12的与主晶圆(HW)15接触的面为C面，SiC外延生长层12的表面成为Si面。
在比较例的半导体基板的制造方法中，需要在临时接合、剥离、搬送、转印这样的工序中处理SiC外延生长层12RE，在生产率、可靠性、量产度上存在课题。特别是SiC器件通常形成于Si面，因此无法避免这些工序。
另一方面，在本实施方式的半导体基板的制造方法中，在SiC外延生长层12RE的Si面上形成第二石墨烯层11GR2后，形成临时的SiC多晶基板16P，然后，剥离SiC单晶基板10SB，能够再利用SiC单晶基板10SB。另外，在SiC外延生长层12RE的C面形成SiC多晶生长层18PC，外延生长层12RE被转印到SiC多晶生长层18PC。
(SiC烧结体的制造装置)
在实施方式的半导体基板的制造方法中，SiC多晶基板16P能够由烧结SiC基板形成。
可适用于实施方式的半导体基板的制造方法的烧结SiC基板的制造装置500示意性地如图9所示那样表示。制造装置500的内部500A被几Pa左右的真空气氛或Ar/N2气体置换。
制造装置500采用基于热压烧结(HP：Hot Press)的固体压缩烧结法。对填充有粉体或固体的SiC多晶材料的石墨(graphite)制烧结型的石墨模具900一边加压一边进行加热。在石墨模具900中收纳有热电偶或辐射温度计920。
石墨模具900经由石墨冲头800A、800B和石墨垫片700A、700B与加压轴600A、600B连接。通过在加压轴600A和600B之间进行加压，对SiC多晶材料进行加压和加热。加热温度例如最大约为1500℃左右，加压压力P例如最大约为280MPa左右。需要说明的是，除了热压烧结(HP)以外，例如也可以应用放电等离子体烧结(SPS：Spark Plasma Sintering)。
根据制造装置500，由于加热范围被限定，因此与电炉等的气氛加热相比能够进行急速升温、冷却(数分钟～数小时)。通过加压以及急速升温，能够制作抑制了晶粒生长的致密的SiC烧结体。另外，不仅能够应用于烧结，还能够应用于烧结接合、多孔质体烧结等。
可适用于实施方式的半导体基板1的制造方法的石墨烯层11GR1、11GR2等可以为单层结构，也可以具备多层层叠化的构成。图10所示是能够应用于实施方式的半导体基板的制造方法的石墨烯层，且是具备多层层叠化的结构的例子的鸟瞰图。
如图10所示，具备多层层叠化的结构的石墨烯层11GF具备石墨片GS1、GS2、GS3……GSn的层叠结构。由n层构成的各面的石墨片GS1、GS2、GS3……GSn在一个层叠晶体结构中具有多个六方晶系的碳(C)的共价键，各面的石墨片GS1、GS2、GS3……GSn间通过范德华力结合。
实施方式的半导体基板1例如能够用于各种SiC半导体元件的制造。以下，作为它们的一例，说明SiC-SBD、SiC沟槽栅(T：Trench)型MOSFET、以及SiC平面栅型MOSFET的例子。
(SiC-SBD)
作为使用实施方式的半导体基板制作的半导体装置，SiC-SBD21如图11所示，具备由SiC多晶生长层(CVD)18PC和SiC外延生长层12RE构成的半导体基板1。另外，也可以使高浓度掺杂层12REN介于SiC多晶生长层18PC与SiC外延生长层12RE之间。在此，通过高浓度掺杂层12REN，能够抑制在SiC外延生长层12RE中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12RE的C面形成的SiC多晶生长层18PC的欧姆接触。SiC外延生长层12RE成为漂移层，高浓度掺杂层12REN成为缓冲层，SiC多晶生长层18PC成为基底层。
SiC多晶生长层18PC被掺杂成n+型(杂质密度例如为约1×1018cm-3至约1×1021cm-3)，SiC外延生长层12RE被掺杂成n-型(杂质密度例如为约5×1014cm-3至约5×1016cm-3)。高浓度掺杂层12REN以比SiC外延生长层12RE高的浓度掺杂。
另外，SiC外延生长层12RE也可以具备4H-SiC、6H-SiC或2H-SiC中的任一种的晶体结构。
作为n型掺杂杂质，例如能够应用N(氮)、P(磷)、As(砷)等。
作为p型掺杂杂质，例如能够应用B(硼)、Al(铝)、TMA等。
SiC多晶生长层18PC的背面((000-1)C面)以覆盖其整个区域的方式具备阴极电极22，阴极电极22与阴极端子K连接。
另外，SiC外延生长层12的表面100(例如，(0001)Si面)具备使SiC外延生长层12RE的一部分作为活性区域23而露出的接触孔24，在包围活性区域23的场区域25形成有场绝缘膜26。
场绝缘膜26由SiO2(氧化硅)构成，但也可以由氮化硅(SiN)等其他绝缘物构成。在该场绝缘膜26上形成有阳极电极27，阳极电极27与阳极端子A连接。
在SiC外延生长层12的表面100附近(表层部)，以与阳极电极27相接的方式形成有p型的JTE(Junction Termination Extension：结终端扩展)结构28。JTE结构28以跨越场绝缘膜26的接触孔24的内外的方式沿着接触孔24的轮廓形成。
(SiC-TMOSFET)
作为使用实施方式的半导体基板制作的半导体装置，如图12所示，沟槽栅型MOSFET31具备由SiC多晶生长层18PC和SiC外延生长层12RE构成的半导体基板1。另外，也可以使高浓度掺杂层12REN介于SiC多晶生长层18PC与SiC外延生长层12RE之间。在此，通过高浓度掺杂层12REN，能够抑制在SiC外延生长层12RE中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12RE的C面形成的SiC多晶生长层18PC的欧姆接触。SiC外延生长层12RE成为漂移层，高浓度掺杂层12REN成为缓冲层，SiC多晶生长层18PC成为基底层。
SiC多晶生长层18PC被掺杂成n+型(杂质密度例如为约1×1018cm-3至约1×1021cm-3)，SiC外延生长层12RE被掺杂成n-型(杂质密度例如为约5×1014cm-3至约5×1016cm-3)。高浓度掺杂层12REN以比SiC外延生长层12RE高的浓度掺杂。
另外，SiC外延生长层12RE也可以具备4H-SiC、6H-SiC或2H-SiC中的任一种的晶体结构。
作为n型掺杂杂质，例如能够应用N(氮)、P(磷)、As(砷)等。
作为p型掺杂杂质，例如能够应用B(硼)、Al(铝)、TMA等。
SiC多晶生长层18PC的背面((000-1)C面)以覆盖其整个区域的方式具备漏极电极32，漏极电极32与漏极端子D连接。
在SiC外延生长层12RE的表面100((0001)Si面)附近(表层部)形成有p型(杂质密度例如为约1×1016cm-3～约1×1019cm-3)的体区域33。在SiC外延生长层12RE中，相对于体区域33，SiC多晶生长层18PC侧的部分是维持SiC外延生长层RE的状态的n-型的漏极区域34(12RE)。
在SiC外延生长层12RE形成有栅极沟槽35。栅极沟槽35从SiC外延生长层12RE的表面100贯通体区域33，其最深部到达漏极区域34(12RE)。
在栅极沟槽35的内表面以及SiC外延生长层12RE的表面100，以覆盖栅极沟槽35的内表面整个区域的方式形成有栅极绝缘膜36。而且，通过用例如多晶硅填充栅极绝缘膜36的内侧，从而在栅极沟槽35内埋设有栅极电极37。栅极电极37与栅极端子G连接。
在体区域33的表层部形成有形成栅极沟槽35的侧面的一部分的n+型的源极区域38。
另外，在SiC外延生长层12形成有从其表面100贯通源极区域38并与体区域33连接的p+型(杂质密度例如为约1×1018cm-3至约1×1021cm-3)的体接触区域39。
在SiC外延生长层12RE上形成有由SiO2构成的层间绝缘膜40。源极电极42经由形成于层间绝缘膜40的接触孔41与源极区域38以及体接触区域39连接。源极电极42与源极端子S连接。
在源极电极42与漏极电极32之间(源极-漏极间)产生预定的电位差的状态下，通过对栅极电极37施加预定的电压(栅极阈值电压以上的电压)，能够利用来自栅极电极37的电场在体区域33中的与栅极绝缘膜36的界面附近形成沟道。由此，能够在源极电极42与漏极电极32之间流过电流，能够使SiC-TMOSFET31成为导通状态。
(SiC平面栅型MOSFET)
作为使用实施方式的半导体基板1制作的半导体装置，如图13所示，平面栅型MOSFET51具备由SiC多晶生长层18PC和SiC外延生长层12RE构成的半导体基板1。另外，也可以使高浓度掺杂层12REN介于SiC多晶生长层18PC与SiC外延生长层12RE之间。在此，通过高浓度掺杂层12REN，能够抑制在SiC外延生长层12RE中扩展的耗尽层的扩展，并且能够容易地形成与在SiC外延生长层12RE的C面形成的SiC多晶生长层18PC的欧姆接触。SiC外延生长层12RE成为漂移层，高浓度掺杂层12REN成为缓冲层，SiC多晶生长层18PC成为基底层。
SiC多晶生长层18PC被掺杂成n+型(杂质密度例如为约1×1018cm-3至约1×1021cm-3)，SiC外延生长层12被掺杂成n-型(杂质密度例如为约5×1014cm-3至约5×1016cm-3)。
另外，SiC外延生长层12也可以具备4H-SiC、6H-SiC或2H-SiC中的任一种晶体结构。
作为n型掺杂杂质，例如能够应用N(氮)、P(磷)、As(砷)等。
作为p型掺杂杂质，例如能够应用B(硼)、Al(铝)、TMA等。
在SiC单晶基板10SB的背面((000-1)C面)，以覆盖整个区域的方式形成漏极电极52，在漏极电极52连接有漏极端子D。
在SiC外延生长层12RE的表面100((0001)Si面)附近(表层部)，p型(杂质密度例如为约1×1016cm-3～约1×1019cm-3)的体区域53形成为阱状。在SiC外延生长层12RE中，相对于体区域53位于SiC单晶基板10SB侧的部分是维持外延生长后的状态的n-型的漏极区域54(12RE)。
在体区域53的表层部，与体区域53的周缘隔开间隔地形成有n+型的源极区域55。
在源极区域55的内侧形成有p+型(杂质密度例如为约1×1018cm-3至约1×1021cm-3)的体接触区域56。体接触区域56在深度方向上贯穿源极区域55，并与体区域53连接。
在SiC外延生长层12RE的表面100形成有栅极绝缘膜57。栅极绝缘膜57覆盖体区域53中的包围源极区域55的部分(体区域53的周缘部)及源极区域55的外周缘。
在栅极绝缘膜57上形成有例如由多晶硅构成的栅极电极58。栅极电极58隔着栅极绝缘膜57而与体区域53的周缘部对置。栅极电极58与栅极端子G连接。
在SiC外延生长层12RE上形成有由SiO2构成的层间绝缘膜59。源极电极61经由形成于层间绝缘膜59的接触孔60与源极区域55以及体接触区域56连接。源极端子S与源极电极61连接。
在源极电极61与漏极电极52之间(源极-漏极间)产生预定的电位差的状态下，通过对栅极电极58施加预定的电压(栅极阈值电压以上的电压)，能够利用来自栅极电极58的电场在体区域53中的与栅极绝缘膜57的界面附近形成沟道。由此，能够在源极电极61与漏极电极52之间流过电流，能够使平面栅型MOSFET51成为导通状态。
以上是本实施方式的说明，但是本发明也能够以其他方式实施。
另外，例如，虽然省略了图示，但也能够使用实施方式的半导体基板1来制造MOS电容器。在MOS电容器中，能够提高成品率及可靠性。
另外，虽然省略了图示，但也能够使用实施方式所涉及的半导体基板1来制造双极晶体管。此外，实施方式的半导体基板1也能够用于SiC-pn二极管、SiCIGBT、SiC互补型MOSFET等的制造。另外，本实施方式的半导体基板1也能够应用于例如LED(light emittingdiode：发光二极管)、半导体光放大器(Semiconductor Optical Amplifier：SOA)那样的其他种类的器件。
(晶面)
图14是说明SiC的晶面的图。在图14的(a)的俯视图中示出形成有一次定向平面(orientation flat)201及二次定向平面202的SiC晶圆200的Si面211。在从图14的(b)的[-1100]的方位观察的侧视图中，在上表面形成有[0001]的方位的Si面211，在下表面形成有[000-1]的方位的C面212。
如图15所示，实施方式的半导体基板(晶圆)1的示意性的鸟瞰结构具备SiC多晶生长层18PC和SiC外延生长层12RE。
SiC多晶生长层18PC的厚度例如为约200μm～约500μm，SiC外延生长层12RE的厚度例如为约4μm～约100μm。
(晶体结构例)
可应用于SiC外延生长层12RE的4H-SiC晶体的单位晶胞的示意性鸟瞰结构如图16的(a)所示，4H-SiC晶体的两层部分的示意性构成如图16的(b)所示，4H-SiC晶体的四层部分的示意性构成如图16的(c)所示。
另外，从(0001)面的正上方观察图16的(a)所示的4H-SiC的晶体结构的单位晶胞的示意性结构如图17所示那样表示。
如图16的(a)～图16的(c)所示，4H-SiC的晶体结构可以以六方晶系近似，在一个Si原子上键合有四个C原子。四个C原子位于将Si原子配置于中央的正四面体的四个顶点。这四个C原子中，一个Si原子相对于C原子位于[0001]轴方向，另三个C原子相对于Si原子位于[000-1]轴侧。在图16的(a)中，偏离角θ例如为约4度以下。
轴和[000-1]轴沿着六棱柱的轴向，以该[0001]轴为法线的面(六棱柱的顶面)为(0001)面(Si面)。另一方面，以[000-1]轴为法线的面(六棱柱的下表面)为(000-1)面(C面)。
另外，与[0001]轴垂直且在从(0001)面的正上方观察的情况下通过六棱柱的彼此不相邻的顶点的方向分别为a1轴[2-1-10]、a2轴[-12-10]以及a3轴[-1-120]。
如图17所示，通过a1轴与a2轴之间的顶点的方向为[11-20]轴，通过a2轴与a3轴之间的顶点的方向为[-2110]轴，通过a3轴与a1轴之间的顶点的方向为[1-210]轴。
在通过六棱柱的各顶点的上述六根轴的各轴之间，相对于其两侧的各轴倾斜30°的角度，成为六棱柱的各侧面的法线的轴分别从a1轴与[11-20]轴之间沿顺时针依次为[10-10]轴、[1-100]轴、[0-110]轴、[-1010]轴、[-1100]轴以及[01-10]轴。以这些轴为法线的各面(六棱柱的侧面)是相对于(0001)面和(000-1)面成直角的晶面。
SiC外延生长层12RE可以具备选自IV族元素半导体、III-V族化合物半导体和II-VI族化合物半导体中的至少一种或多种。
另外，SiC单晶基板10SB以及SiC外延生长层12RE也可以由4H-SiC、6H-SiC、和2H-SiC中的任一种材料构成。
另外，SiC单晶基板10SB以及SiC外延生长层12RE作为SiC以外的其他材料系，也可以具备从GaN、BN、AlN、Al2O3、Ga2O3、金刚石、碳以及石墨的组中选择的至少一种。
具备实施方式的半导体基板的半导体装置除了SiC系以外，也可以具备GaN系、AlN系、氧化镓系的IGBT、二极管、MOSFET、晶闸管中的任一种。
具备实施方式的半导体基板的半导体装置可以具备一体式模块、二合一模块、四合一模块、六合一模块、七合一模块、八合一模块、十二合一模块、或十四合一模块中的任一种结构。
根据实施方式的半导体基板，能够利用例如低成本的SiC多晶生长层作为基板材料，以代替高成本的SiC单晶基板。
[其他实施方式]
如上所述，记载了几个实施方式，但构成公开的一部分的论述和附图是例示性的，不应该理解为限定。根据该公开，本领域技术人员能够明确各种代替实施方式、实施例以及运用技术。
这样，本实施方式包含在此未记载的各种实施方式等。
产业上的可利用性
本实施方式的半导体基板以及具备该半导体基板的半导体装置能够利用于广泛的应用领域，如IGBT模块、二极管模块、MOS模块(SiC、GaN、AlN、氧化镓)等各种半导体模块技术，能够应用于驱动作为电动汽车(包括混合动力车)、电车、工业用机器人等的动力源而利用的电动马达的逆变器电路用功率模块、以及将太阳能电池、风力发电机及其他发电装置(特别是家用发电装置)产生的电力转换为商用电源的电力的逆变器电路用功率模块等。
符号说明
1—半导体基板；10SB—SiC单晶基板；11GR1、11GR2、11GF—石墨烯层；12RE—SiC外延生长层(第一层)；12REN—高浓度掺杂层；16P—SiC多晶基板；18PC—SiC多晶生长层(CVD)(第二层)；21—半导体装置(SiC-SBD)；31—半导体装置(SiC-TMOSFET)；51—半导体装置(SiC-MOSFET)；200—SiC晶圆；201—一次定向平面；202—二次定向平面；211、[S]—Si面；212、[C]—C面；500—制造装置；GS1、GS2、GS3、…、GSn—石墨片；S—源极端子；D—漏极端子；G—栅极端子；A—阳极端子；K—阴极端子。

Claims (14)

1.一种半导体基板，其特征在于，具备：
SiC单晶基板；
第一石墨烯层，其配置在所述SiC单晶基板的Si面上；
外延生长层，其隔着所述第一石墨烯层配置在所述SiC单晶基板的上方；以及
第二石墨烯层，其配置在所述外延生长层的Si面上。
2.根据权利要求1所述的半导体基板，其特征在于，
还具备SiC多晶基板，该SiC多晶基板经由所述第二石墨烯层临时接合在所述外延生长层上。
3.根据权利要求1或2所述的半导体基板，其特征在于，
所述第一石墨烯层具备石墨烯的单层结构或多层层叠的结构。
4.根据权利要求2所述的半导体基板，其特征在于，
所述SiC多晶基板具备烧结SiC基板或CVD基板。
5.根据权利要求1至4中任一项所述的半导体基板，其特征在于，
所述SiC单晶基板能够通过从所述外延生长层剥离而再利用。
6.根据权利要求1至5中的任一项所述的半导体基板，其特征在于，
在所述外延生长层的C面具备CVD生长而成的SiC多晶生长层，
所述外延生长层被转印到所述SiC多晶生长层。
7.根据权利要求1至6中任一项所述的半导体基板，其特征在于，
所述SiC单晶基板具备4H-SiC、6H-SiC和2H-SiC中的任一种晶体结构。
8.根据权利要求6所述的半导体基板，其特征在于，
所述外延生长层在与所述SiC多晶生长层相接的C面具备杂质浓度比所述外延生长层高的层。
9.一种半导体基板的制造方法，其特征在于，具有：
在成为基体的单晶基板的Si面形成第一石墨烯层的工序；
使隔着所述第一石墨烯层由单晶的SiC半导体形成的第一层外延生长的工序；
在所述第一层的Si面上形成第二石墨烯层的工序；
隔着所述第二石墨烯层形成多晶SiC半导体基板的工序；
将所述成为基体的单晶基板从所述第一石墨烯层剥离的工序；
除去所述第一石墨烯层，并露出所述第一层的C面的工序；
在所述第一层的C面上通过CVD生长形成第二层的工序；
剥离所述多晶SiC半导体基板的工序；以及
除去所述第二石墨烯层的工序。
10.根据权利要求9所述的半导体基板的制造方法，其特征在于，
使所述第一层外延生长的工序具有利用远程外延使所述第一层在成为所述基体的单晶基板上生长的工序。
11.根据权利要求9或10所述的半导体基板的制造方法，其特征在于，
所述第一层的表面为4H-SiC的[0001]方位的Si面，所述第一层的C面为4H-SiC的[000-1]方位的面。
12.根据权利要求9至11中任一项所述的半导体基板的制造方法，其特征在于，
通过CVD使所述第二层生长的工序具有形成由多晶的SiC半导体形成的第二层的工序。
13.根据权利要求9至12中任一项所述的半导体基板的制造方法，其特征在于，
在露出所述第一层的C面的工序之后，具有在所述第一层的C面形成杂质浓度比所述第一层高的层的工序。
14.根据权利要求9至12中任一项所述的半导体基板的制造方法，其特征在于，
使隔着所述第一石墨烯层由单晶的SiC半导体形成的第一层外延生长的工序具有在外延生长的初始阶段形成杂质浓度比所述第一层高的层的工序。
CN202180082058.3A 2020-12-10 2021-10-01 半导体基板及其制造方法 Pending CN116547416A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-205046 2020-12-10
JP2020205046 2020-12-10
PCT/JP2021/036388 WO2022123872A1 (ja) 2020-12-10 2021-10-01 半導体基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN116547416A true CN116547416A (zh) 2023-08-04

Family

ID=81973539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180082058.3A Pending CN116547416A (zh) 2020-12-10 2021-10-01 半导体基板及其制造方法

Country Status (5)

Country Link
US (1) US20230317450A1 (zh)
JP (1) JPWO2022123872A1 (zh)
CN (1) CN116547416A (zh)
DE (1) DE112021006001T5 (zh)
WO (1) WO2022123872A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP5726110B2 (ja) * 2004-03-10 2015-05-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置及びその製造方法並びに電子機器
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
US8916451B2 (en) * 2013-02-05 2014-12-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
US9337274B2 (en) * 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
KR20180051602A (ko) * 2015-09-08 2018-05-16 메사추세츠 인스티튜트 오브 테크놀로지 그래핀-기반 층 전달 시스템 및 방법
JP2019210161A (ja) 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法

Also Published As

Publication number Publication date
US20230317450A1 (en) 2023-10-05
WO2022123872A1 (ja) 2022-06-16
DE112021006001T5 (de) 2023-11-09
JPWO2022123872A1 (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US10535547B2 (en) Methods of forming a vertical semiconductor diode using an engineered substrate
US11107893B2 (en) Method for forming a semiconductor device and a semiconductor device
CN110177905B (zh) 用于功率器件的氮化镓外延结构
US20220157943A1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods of the same
CN110648977B (zh) 半导体基板结构体和功率半导体装置
EP2428996A2 (en) Gallium Nitride Based Semiconductor Devices and Methods of Manufacturing the Same
TWI796432B (zh) 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統
WO2017144852A1 (en) Layered vertical field effect transistor and methods of fabrication
JP2022177017A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
JP2022177018A (ja) 半導体基板構造体の製造方法及び半導体基板構造体
JP2020115525A (ja) 電界効果トランジスタの作製方法
CN115976650A (zh) 半导体基板、半导体元件以及半导体基板的制造方法
WO2019194042A1 (ja) トランジスタの製造方法
US20230374698A1 (en) Fabricating apparatus of sic epitaxial wafer and fabrication method of the sic epitaxial wafer
US20230317450A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230360911A1 (en) Semiconductor multilayer structure and manufacturing method therefor, and manufacturing method for semiconductor device
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
US20230369400A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate, and semiconductor device
WO2007116238A1 (en) METHOD OF MANUFACTURING A GaN MOSFET
CN116646247A (zh) 一种氮化镓高电子迁移率晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination