CN116525663A - 具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法 - Google Patents
具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN116525663A CN116525663A CN202310816523.2A CN202310816523A CN116525663A CN 116525663 A CN116525663 A CN 116525663A CN 202310816523 A CN202310816523 A CN 202310816523A CN 116525663 A CN116525663 A CN 116525663A
- Authority
- CN
- China
- Prior art keywords
- gate
- polysilicon
- well region
- layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 118
- 229920005591 polysilicon Polymers 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 19
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- -1 arsenic ions Chemical class 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000005611 electricity Effects 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于电子元器件、半导体、集成电路领域，公开了具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法、MOSFET器件的外延层的沟槽中形成有闸源端夹止结构，其中，闸源端夹止结构包括：底部氧化层、源极多晶硅、非掺杂闸极多晶硅、闸极氧化层、N型闸极多晶硅和两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅。本发明将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免在结构中产生尖端多晶硅，进而消除了闸极与源极之间的弱点，并对表面上的闸极多晶硅进行设计使其具有静电释放功能，从而避免组件因产生静电而造成损坏。
Description
技术领域
本发明属于电子元器件、半导体、集成电路领域，特别涉及具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法。
背景技术
为了提高电源的效率，达到现代电子追求的绿化科技，如何降低导通阻抗，进一步降低传导损失，并抑制使用时温度的上升，已成为亟待解决的关键问题。对与传统功率金属氧化物半导体(MOSFET)的结构来说，其能力已经不足以应付目前所需。因此，近年来开发出了一种屏蔽闸沟槽式功率金属氧化物半导体(Shielding gate)结构，如图1所示。该结构利用了电荷平衡概念，只需更薄且阻值更低的外延即可达到更高的耐压效果，大大降低了导通阻抗，减少了许多传导损失。但是，随着成本考虑，电路板上组件间的距离都被压缩，使得组件间的相互干扰更多，更容易发生静电效应，因此如何设计保护组件的能力也愈发重要。
屏蔽闸沟槽式功率金属氧化物半导体的制作过程中，在生成多晶硅间隔离氧化层（IPO，Inter Poly Oxide)层后，进一步氧化生成侧边的闸极氧化层时，会在IPO 层及栅极氧化层间的角落处发生氧化不均的现象，在闸极多晶硅(Gate Poly)沉积后会产生尖端。该尖端容易在闸极与源极间产生一个弱点，导致闸极氧化层崩溃。而若其它的设计或工艺制程的生产水平有限，则汲极与源极间的耐压(BVDSS)也容易因尖端处的高电场而导致出现不稳定的现象。
发明内容
为了控制成本并提高保护组件的能力，本发明提供一种具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法，将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免在结构中产生尖端多晶硅，进而消除了闸极与源极之间的弱点，并对表面上的闸极多晶硅进行设计使其具有静电释放功能，从而避免组件因产生静电而造成损坏。
本发明中主要采用的技术方案为：
一种具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，MOSFET器件的外延层的沟槽中形成有闸源端夹止结构，其中，所述闸源端夹止结构包括：
底部氧化层，所述底部氧化层生长在外延层的沟槽内表面；
源极多晶硅，所述源极多晶硅沉积填充在沟槽中；
非掺杂闸极多晶硅，所述非掺杂闸极多晶硅沉积填充在沟槽中的源极多晶硅上表面；
闸极氧化层，所述闸极氧化层生长在外延层和底部氧化层上表面，且分布在未掺杂闸极多晶硅最上方两侧；
N型闸极多晶硅，所述N型闸极多晶硅位于闸极氧化层和非掺杂闸极多晶硅的上表面；
两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅。
优选地，所述MOSFET器件还包括P阱区和N+阱区，所述P阱区位于所述外延层两侧的上表面下方，且局部P阱区上表面与闸极氧化层接触，所述N+阱区设置在P阱区内，且位于所述外延层两侧的上表面下方，局部N+阱区上表面与闸极氧化层接触，所述N+阱区上表面与P阱区上表面齐平，记P阱区与N+阱区的间距为d，N型闸极多晶硅最外侧与P型闸极多晶硅组最外侧的间距为c，则c大于d，且最外侧N型闸极多晶硅覆盖P阱区。
优选地，所述MOSFET器件还包括介电层和金属层，所述介电层覆盖在器件表面，所述金属层沉积在所述介电层上方，且所述金属层底部延伸端穿过介电层上的金属接触孔延伸至P阱区。
优选地，所述底部氧化层在沟槽内表面的厚度为0.3-0.6um。
优选地，所述介电层的厚度为0.8-1.2um。
优选地，所述源极多晶硅为原位掺杂源极多晶硅，所述源极多晶硅的掺杂离子为砷离子，且砷离子的整体浓度为1e19-5e19cm-3。
优选地，所述P型闸极多晶硅以及P阱区内注入的离子为硼离子，且硼离子注入浓度为2e13-8e13 cm-2。
优选地，所述N型闸极多晶硅和N+阱区内注入的离子均为砷离子，且砷离子注入浓度为5e14-5e15cm-2。
优选地，每组P型闸极多晶硅组中的P型闸极多晶硅相互间隔分布，且分布间隔为0.3-1.0um。
S1:在外延层表面沉积氮化硅阻挡层，接着利用光刻工艺在外延层刻蚀出沟槽，并在沟槽内表面以高温900-1100℃生长底部氧化层；
S2:将外延层表面的氮化硅阻挡层去除，随后在高温900-1000℃下利用干氧工艺在外延层表面生成闸极氧化层；
S3:以先沉积再刻蚀的方式在沟槽内形成原位掺杂的源极多晶硅，随后在原位掺杂的源极多晶硅以及闸极氧化层上表面沉积形成非掺杂闸极多晶硅，并采用光刻工艺对部分非掺杂闸极多晶硅与部分闸极氧化层进行蚀刻；
S4:采用硼离子注入将闸极氧化层表面上的非掺杂闸极多晶硅转变成P型闸极多晶硅，同时在外延层的表面下形成P阱区；
S5:采用光刻工艺在P型闸极多晶硅内定义出砷离子注入区域,随后利用砷离子注入将砷离子注入区域转变成N型闸极多晶硅，同时在外延层的表面下形成N+阱区；
S6:随后在器件表面沉积介电层，并采用光刻工艺蚀刻出金属接触孔，露出局部P阱区；
S7:随后沉积金属层，由金属层底部延伸端穿过介电层上的金属接触孔延伸至P阱区，即得到具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件。
有益效果：本发明提供一种具有闸源端夹止结构的沟槽式功率MOSFET器件及其制备方法，具有如下优点：
（1）本发明中，将闸极氧化层做在外延层表面上，使得MOSFET器件中不存在多晶硅间隔离氧化层，从而避免出现氧化不均的现象，进一步避免在结构中产生尖端多晶硅，进而消除了闸极与源极之间的弱点，防止闸极氧化层崩溃。
（2）本发明中，在闸极氧化层表面上的闸极多晶硅内设计PNPN结，从而形成静电保护结构，使其具有静电释放功能，避免组件因产生静电而造成损坏。
（3）本发明中，闸极多晶硅与沟槽内的源极多晶硅连接，因此可以通过对部分沟槽内的闸极多晶硅的高度a及连接面b进行设计，从而控制闸极阻值，使其能够平衡静电保护能力及开关速度。
附图说明
图1为现有金属氧化物半导体的结构图；
图2为本发明的整体结构图；
图3为本发明的S1的结构图；
图4为本发明的S2的结构图；
图5为本发明的S3的结构图；
图6为本发明的S4的结构图；
图7为本发明的S5的结构图；
图8为本发明的S6的结构图；
图9为本发明的S7的结构图；
图中：外延层000、氮化硅阻挡层100、底部氧化层101、源极多晶硅102、闸极氧化层103、非掺杂闸极多晶硅104、P型闸极多晶硅104a、N型闸极多晶硅104b、P阱区105、N+阱区106、介电层107、金属层108。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
实施例1
如图2所示，一种具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其中，MOSFET器件的外延层000的沟槽中形成有闸源端夹止结构，其中，闸源端夹止结构包括：
底部氧化层101，底部氧化层101生长在外延层000的沟槽内表面；本实施例1中，底部氧化层101在沟槽内表面的厚度为0.3-0.6um。
源极多晶硅102，源极多晶硅102沉积填充在沟槽中；本实施例1中，源极多晶硅102为原位掺杂源极多晶硅，且砷离子整体浓度为1e19-5e19cm-3。
非掺杂闸极多晶硅104，非掺杂闸极多晶硅104沉积填充在沟槽中的源极多晶硅102上表面；
闸极氧化层103，闸极氧化层103生长在外延层000和底部氧化层101上表面，且位于非掺杂闸极多晶硅104最上方两侧，如图2所示。
N型闸极多晶硅104b，所述N型闸极多晶硅104b位于闸极氧化层103和非掺杂闸极多晶硅104的上表面；
两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅104b内，每组P型闸极多晶硅组包括至少两个P型闸极多晶硅104a。本实施例1中，每组P型闸极多晶硅组中的P型闸极多晶硅104a相互间隔分布，且分布间隔为0.3-1.0um。本实施例1中，P型闸极多晶硅104a注入的离子为硼离子，且硼离子注入浓度为2e13-8e13 cm-2。
本实施例1的MOSFET器件还包括：
P阱区105，P阱区105位于外延层000两侧的上表面下方，且局部P阱区105与外延层000表面的闸极氧化层103接触，N+阱区106设置在P阱区105内，且位于外延层000两侧的上表面下方，局部N+阱区106上表面与闸极氧化层103接触，N+阱区上表面与P阱区上表面齐平。如图2所示，记P阱区与N+阱区的间距为d（即为闸极氧化层103接触的P阱区宽度），N型闸极多晶硅104b最外侧与P型闸极多晶硅组最外侧的间距为c，则c大于d，且最外侧N型闸极多晶硅104b覆盖P阱区105，即如图2所示，c需覆盖d。本实施例1中，P阱区105内注入的离子为硼离子，且硼离子注入浓度为2e13-8e13 cm-2；N+阱区106内注入的离子为砷离子，且砷离子注入浓度为5e14-5e15cm-2。
介电层107，介电层107覆盖在器件表面，
和金属层108，金属层108沉积在介电层107上方，且金属层108底部延伸端穿过介电层107上的金属接触孔延伸至P阱区105。
本实施例1中，介电层的厚度为0.8-1.2um。
金属层108，金属层108沉积在介电层107上方，且金属层108底部延伸端穿过介电层107上金属接触孔延伸至P阱区105。
本实施例1中的MOSFET器件的具体制备方法如下：
S1:如图3所示，在外延层000表面沉积氮化硅阻挡层100，接着利用光刻工艺在外延层000刻蚀出沟槽，并在沟槽内表面以高温900-1100℃生长底部氧化层101；本实施例1中，阻挡层的厚度为0.05-0.1μm。
S2:如图4所示，将外延层000表面的氮化硅阻挡层100去除，随后在高温900-1000℃下利用干氧工艺在外延层000表面生成闸极氧化层103。
S3:如图5所示，以先沉积再刻蚀的方式在沟槽内形成原位掺杂的源极多晶硅102，随后在原位掺杂的源极多晶硅102以及闸极氧化层103上表面沉积形成非掺杂闸极多晶硅104，并采用光刻工艺对部分非掺杂闸极多晶硅与部分闸极氧化层进行蚀刻；
S4: 如图6所示，采用硼离子注入将闸极氧化层103表面上的非掺杂闸极多晶硅104转变成P型闸极多晶硅104a，同时在外延层000的表面下形成P阱区105；本实施例1中，P型闸极多晶硅104a和P阱区105中的硼离子注入浓度为2e13-8e13cm-2。
S5: 如图7所示，采用光刻工艺在P型闸极多晶硅104a内定义出砷离子注入区域,当砷离子浓度大于硼离子浓度砷离子注入区域转变成N型闸极多晶硅，因此利用砷离子注入将砷离子注入区域转变成N型闸极多晶硅104b；同时在外延层000的表面下形成N+阱区106；本实施例1中，砷离子注入浓度为5e14-5e15cm-2。
S6: 如图8所示，随后在器件表面沉积介电层107，并采用光刻工艺蚀刻出金属接触孔，露出局部P阱区105；
S7: 随后沉积金属层108，由金属层108底部延伸端穿过介电层上的金属接触孔延伸至P阱区，即得到具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，即得到如图9所示，具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件。
本发明可以通过对沟槽内闸极多晶硅的高度a及闸极多晶硅与源极多晶硅间的连接面b的尺寸进行设计，从而控制闸极阻值。当闸极阻值较大时可得到较好的静电保护能力，但同时导致组件的开关速度变慢慢。因此，本发明中沟槽内闸极多晶硅的高度a及连接面b可视产品应用面需求进行设计来平衡产品静电保护能力及开关速度功能。
本发明中，制作流程中的湿蚀刻、干蚀刻、干氧工艺以及光刻工艺的工艺参数属于常规技术，本领域技术人员可根据实际需求进行条件选择。
本发明中的外延层000可以但不仅局限于纯硅外延层，本发明的器件结构亦可适用在碳化硅外延，因碳化硅对离子注入的扩散较小，更容易将组件尺寸做小。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，MOSFET器件的外延层（000）的沟槽中形成有闸源端夹止结构，其中，所述闸源端夹止结构包括：
底部氧化层（101），所述底部氧化层（101）生长在外延层（000）的沟槽内表面；
源极多晶硅（102），所述源极多晶硅（102）沉积填充在沟槽中；
非掺杂闸极多晶硅（104），所述非掺杂闸极多晶硅（104）沉积填充在沟槽中的源极多晶硅（102）上表面；
闸极氧化层（103），所述闸极氧化层（103）生长在外延层（000）和底部氧化层（101）上表面，且分布在未掺杂闸极多晶硅最上方两侧；
N型闸极多晶硅（104b），所述N型闸极多晶硅（104b）位于闸极氧化层（103）和非掺杂闸极多晶硅（104）的上表面；
两组P型闸极多晶硅组，两组P型闸极多晶硅组分布在沟槽两侧的N型闸极多晶硅（104b）内，且每组P型闸极多晶硅组包括至少两个P型闸极多晶硅（104a）。
2.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述MOSFET器件还包括P阱区（105）和N+阱区（106），所述P阱区（105）位于所述外延层（000）两侧的上表面下方，且局部P阱区（105）上表面与闸极氧化层（103）接触，所述N+阱区（106）设置在P阱区（105）内，且位于所述外延层（000）两侧的上表面下方，局部N+阱区（106）上表面与闸极氧化层（103）接触，所述N+阱区（106）上表面与P阱区（105）上表面齐平，记P阱区（105）与N+阱区（106）的间距为d，N型闸极多晶硅（104b）最外侧与P型闸极多晶硅组最外侧的间距为c，则c大于d，且最外侧N型闸极多晶硅（104b）覆盖P阱区（105）。
3.根据权利要求1-2任一所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述MOSFET器件还包括介电层（107）和金属层（108），所述介电层（107）覆盖在器件表面，所述金属层（108）沉积在所述介电层（107）上方，且所述金属层（108）底部延伸端穿过介电层（107）上的金属接触孔延伸至P阱区（105）。
4.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述底部氧化层（101）在沟槽内表面的厚度为0.3-0.6um。
5.根据权利要求3所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述介电层（107）的厚度为0.8-1.2um。
6.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述源极多晶硅（102）为原位掺杂源极多晶硅，所述源极多晶硅（102）的掺杂离子为砷离子，且砷离子的整体浓度为1e19-5e19cm-3。
7.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述P型闸极多晶硅（104a）以及P阱区（105）内注入的离子为硼离子，且硼离子注入浓度为2e13-8e13cm-2。
8.根据权利要求2所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，所述N型闸极多晶硅（104b）和N+阱区（106）内注入的离子均为砷离子，且砷离子注入浓度为5e14-5e15cm-2。
9.根据权利要求1所述的具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件，其特征在于，每组P型闸极多晶硅组中的P型闸极多晶硅（104a）相互间隔分布，且分布间隔为0.3-1.0um。
10.一种具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件的制备方法，其特征在于，具体步骤如下：
S1:在外延层（000）表面沉积氮化硅阻挡层（100），接着利用光刻工艺在外延层（000）刻蚀出沟槽，并在沟槽内表面以高温900-1100℃生长底部氧化层（101）；
S2:将外延层（000）表面的氮化硅阻挡层（100）去除，随后在高温900-1000℃下利用干氧工艺在外延层（000）表面生成闸极氧化层（103）；
S3:以先沉积再刻蚀的方式在沟槽内形成原位掺杂的源极多晶硅（102），随后在原位掺杂的源极多晶硅（102）以及闸极氧化层（103）上表面沉积形成非掺杂闸极多晶硅（104），并采用光刻工艺对部分非掺杂闸极多晶硅（104）与部分闸极氧化层（103）进行蚀刻；
S4:采用硼离子注入将闸极氧化层（103）表面上的非掺杂闸极多晶硅（104）转变成P型闸极多晶硅（104a），同时在外延层（000）的表面下形成P阱区（105）；
S5:采用光刻工艺在P型闸极多晶硅（104a）内定义出砷离子注入区域,随后利用砷离子注入将砷离子注入区域转变成N型闸极多晶硅（104b），同时在外延层（000）的表面下形成N+阱区（106）；
S6:随后在器件表面沉积介电层（107），并采用光刻工艺蚀刻出金属接触孔，露出局部P阱区（105）；
S7:随后沉积金属层（108），由金属层（108）底部延伸端穿过介电层（107）上的金属接触孔延伸至P阱区（105），即得到具有闸源端夹止结构的屏蔽闸沟槽式功率MOSFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310816523.2A CN116525663B (zh) | 2023-07-05 | 2023-07-05 | 具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310816523.2A CN116525663B (zh) | 2023-07-05 | 2023-07-05 | 具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525663A true CN116525663A (zh) | 2023-08-01 |
| CN116525663B CN116525663B (zh) | 2023-09-12 |
Family
ID=87390734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310816523.2A Active CN116525663B (zh) | 2023-07-05 | 2023-07-05 | 具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525663B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034747A (ja) * | 2006-07-31 | 2008-02-14 | Sharp Corp | トレンチ型パワーｍｏｓｆｅｔ及びその製造方法 |
| US7494876B1 (en) * | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| JP2009071097A (ja) * | 2007-09-14 | 2009-04-02 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20130092976A1 (en) * | 2011-10-17 | 2013-04-18 | Force Mos Technology Co., Ltd. | A semiconductor power device integratred with improved gate source esd clamp diodes |
| CN108389858A (zh) * | 2018-02-05 | 2018-08-10 | 华润微电子（重庆）有限公司 | 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法 |
| CN109273534A (zh) * | 2018-10-30 | 2019-01-25 | 贵州恒芯微电子科技有限公司 | 一种新型屏蔽栅功率mos的器件 |
| CN109390333A (zh) * | 2017-08-04 | 2019-02-26 | 艾普凌科有限公司 | 半导体装置 |
| CN113809162A (zh) * | 2020-06-12 | 2021-12-17 | 新唐科技股份有限公司 | 功率元件 |
| CN116314341A (zh) * | 2023-05-25 | 2023-06-23 | 江苏应能微电子股份有限公司 | 内置esd保护二极管的sgt器件及其制作方法 |
-
2023
- 2023-07-05 CN CN202310816523.2A patent/CN116525663B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7494876B1 (en) * | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
| JP2008034747A (ja) * | 2006-07-31 | 2008-02-14 | Sharp Corp | トレンチ型パワーｍｏｓｆｅｔ及びその製造方法 |
| JP2009071097A (ja) * | 2007-09-14 | 2009-04-02 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20130092976A1 (en) * | 2011-10-17 | 2013-04-18 | Force Mos Technology Co., Ltd. | A semiconductor power device integratred with improved gate source esd clamp diodes |
| CN109390333A (zh) * | 2017-08-04 | 2019-02-26 | 艾普凌科有限公司 | 半导体装置 |
| CN108389858A (zh) * | 2018-02-05 | 2018-08-10 | 华润微电子（重庆）有限公司 | 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法 |
| CN109273534A (zh) * | 2018-10-30 | 2019-01-25 | 贵州恒芯微电子科技有限公司 | 一种新型屏蔽栅功率mos的器件 |
| CN113809162A (zh) * | 2020-06-12 | 2021-12-17 | 新唐科技股份有限公司 | 功率元件 |
| CN116314341A (zh) * | 2023-05-25 | 2023-06-23 | 江苏应能微电子股份有限公司 | 内置esd保护二极管的sgt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525663B (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723277B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| US6281558B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111081759B (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| CN101542738A (zh) | 可应用于高频的功率金氧半场效晶体管组件结构 | |
| TW202027141A (zh) | 溝渠式功率電晶體及其製作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN110416284B (zh) | 一种沟槽型半导体功率器件终端保护结构及功率器件 | |
| JP2644515B2 (ja) | 半導体装置 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN114093934B (zh) | 一种igbt器件及其制造方法 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| CN113497140A (zh) | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN116525663B (zh) | 具有闸源端夹止结构的沟槽式功率mosfet器件及其制备方法 | |
| CN116759454A (zh) | 一种碳化硅沟槽mosfet及其制备方法、芯片 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN116033747A (zh) | 半导体结构及其形成方法 | |
| CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN213150783U (zh) | 沟槽功率半导体器件 | |
| CN114335154A (zh) | 一种半导体器件、终端结构及其制造方法 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| CN219842992U (zh) | 半导体功率器件的元胞结构及半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |