CN116525532A - 集成器件制造方法 - Google Patents

集成器件制造方法 Download PDF

Info

Publication number
CN116525532A
CN116525532A CN202310495809.5A CN202310495809A CN116525532A CN 116525532 A CN116525532 A CN 116525532A CN 202310495809 A CN202310495809 A CN 202310495809A CN 116525532 A CN116525532 A CN 116525532A
Authority
CN
China
Prior art keywords
substrate
micro
layer
thin film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310495809.5A
Other languages
English (en)
Inventor
格拉姆雷扎·查济
埃桑诺拉·法蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA2879465A external-priority patent/CA2879465A1/en
Priority claimed from CA2879627A external-priority patent/CA2879627A1/en
Priority claimed from CA2880718A external-priority patent/CA2880718A1/en
Priority claimed from CA2883914A external-priority patent/CA2883914A1/en
Priority claimed from CA2890398A external-priority patent/CA2890398A1/en
Priority claimed from CA2887186A external-priority patent/CA2887186A1/en
Priority claimed from CA2898735A external-priority patent/CA2898735A1/en
Priority claimed from US15/060,942 external-priority patent/US10134803B2/en
Application filed by Vuereal Inc filed Critical Vuereal Inc
Priority claimed from PCT/IB2017/051297 external-priority patent/WO2017149521A1/en
Publication of CN116525532A publication Critical patent/CN116525532A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876Particular processes or apparatus for batch treatment of the devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种集成器件制造方法。后处理步骤用于将微型器件集成到系统(接收器)衬底中或者在转印之后改善微型器件的性能。用于诸如反射层、填充物、黑色矩阵或其它层的附加结构的后处理步骤可用于改善所产生的LED光的输出耦合和限制。介电层和金属层可用于将电光薄膜器件集成到具有经转印的微型器件的系统衬底中。颜色转换层可集成到系统衬底中以产生来自微型器件的不同的输出。

Description

集成器件制造方法
分案申请
本申请是申请日为2017年3月6日、申请号为201780013977.9、发明名称为“集成器件制造方法”的发明专利申请案的分案申请。
相关申请的交叉引用
本申请要求于2016年3月4日提交的美国专利申请第15/060,942号的优先权,上述美国专利申请通过引用以其整体地并入本文。
技术领域
本公开涉及接收器衬底上的转印微型器件系统集成。更具体地,本公开涉及用于在转印到接收器衬底中之后增强微型器件的性能的后处理步骤,其中,该后处理步骤包括光学结构的发展、电光薄膜器件的集成、颜色转换层的添加以及在施主衬底上对器件的适当的图案化。
发明内容
本描述的一些实施例涉及用于改善微型器件性能的后处理步骤。例如,在一些实施例中,微型器件阵列可包括微型发光二极管(LED)、有机LED、传感器、固态器件、集成电路、MEMS(微机电系统)和/或其它电子部件。接收衬底可为印刷电路板(PCB)、薄膜晶体管背板、集成电路衬底,或者在如LED的光学微型器件的一种情况下,可为显示器的部件、例如驱动电路背板,但不限于此。在这些实施例中,除了互连微型器件之外,可使用用于诸如反射层、填充物、黑色矩阵或其它层的附加结构的后处理步骤来改善所产生的LED光的输出耦合。在另一实例中,介电层和金属层可用于将电光薄膜器件集成到具有经转印的微型器件的系统衬底中。
在一个实施例中,像素(或子像素)的有源区域通过使用填充物(例如,电介质)而延伸得大于微型器件。此处,填充物被图案化以限定像素有源区域。在本文中,像素(或子像素)有源区域被限定为从像素(或子像素)发出由发光微型器件(或多个器件)产生的光的区域,或者在在传感器的情况下其为用于将所接收的光聚集并引导到像素(或子像素)的光感测微型器件的区域。在另一实施例中,反射层用于将光限制在有源区域内。
根据一个方面,提供了集成器件制造方法,其中,集成器件包括多个像素,多个像素中的每个包括至少一个子像素,至少一个子像素包括集成在衬底上的微型器件,该方法包括:通过在第一子像素的第一微型器件周围以及在第一微型器件与至少一个第二微型器件之间图案化填充物层,使第一子像素的有源区域延伸成比第一子像素的第一微型器件的面积大的面积。
一个实施例包括:制造覆盖经图案化的填充物层的一侧的至少一部分的至少一个反射层,其中,反射层用于将入射光或出射光的至少一部分限制在子像素的有源区域内。
在一种情况中,反射层被制造为微型器件的电极。
在一种情况中,填充物层的图案化还在另外的子像素周围图案化填充物层。
在另一实施例中,填充物层的图案化还用介电填充物材料进行。
根据另一方面,提供了集成器件,该集成器件包括多个像素和图案化填充物层,其中,多个像素中的每个包括至少一个子像素,至少一个子像素包括集成在衬底上的微型器件,图案化填充物层形成在第一子像素的第一微型器件周围以及在第一微型器件与至少一个第二微型器件之间,图案化填充物层使第一子像素的有源区域延伸成比第一微型器件的面积大的面积。
在一种情况中,集成器件还包括至少一个反射层,至少一个反射层覆盖图案化填充物层的一侧的至少一部分,反射层用于将入射光或出射光的至少一部分限制到第一子像素的有源区域。
在一种情况中,反射层为微型器件的电极。
在一个实施例中,图案化填充物层形成在另外的子像素周围。
根据另外一方面,提供了集成器件制造方法,其中,集成器件包括多个像素,多个像素中的每个包括至少一个子像素,至少一个子像素包括集成在衬底上的微型器件,该方法包括:将至少一个微型器件集成到接收器衬底中;以及在至少一个微型器件的集成之后,将至少一个薄膜电光器件集成到接收器衬底中。
在一些实施例中,至少一个薄膜电光器件的集成包括:形成通过至少一个电光器件的全部或一些层的微型器件的光路。
在一些实施例中,将至少一个薄膜电光器件集成为使得微型器件的光路通过集成器件的表面或区域,而不是电光器件的表面或区域。
一些实施例还包括:制造薄膜电光器件的电极,其中,薄膜电光器件的电极限定像素和子像素中的至少一个的有源区域。
一些实施例还包括:制造用作薄膜电光器件和发光微型器件这两者的公共电极的电极。
在一个实施例中,微型器件电极中的一个可用作反射层。
在另一实施例中,有源区域可由几个子像素或像素构成。
有源区域可比像素(或子像素)区域大、比其小或相同。
在本说明书中,像素有源区域和子像素有源区域可互换地使用。然而,本领域技术人员应明确,像素和/或子像素可用于此处所描述的所有实施例中。
在另一实施例中,在微型器件集成到接收器衬底中之后,薄膜电光器件被沉积到接收器衬底上。
在一个实施例中,为微型器件开发光路以通过电光器件的全部或一些层发出(或吸收)光。
在另一实施例中,微型器件的光路不通过电光器件的全部或一些层。
在一个实施例中,电光器件为薄膜器件。
在另一实施例中,电光器件的电极用于限定像素(或子像素)的有源区域。
在另一实施例中,电光器件电极中的至少一个与微型器件电极共享。
在一个实施例中,颜色转换材料覆盖表面并部分地(或完全地)围绕微型器件的本体。
在一个实施例中,堤结构分离颜色转换材料。
在另一实施例中,颜色转换材料覆盖有源区域的表面(和/或部分地或完全地覆盖其本体)。
在一个实施例中,施主衬底上的微型器件被图案化以与接收器(系统)衬底中的阵列结构匹配。在这种情况下,部分(或全部)供体衬底中的所有器件都被转印到接收器衬底。
在另一实施例中,在施主衬底中产生通孔以使施主衬底上的微型器件与接收器衬底耦合。
在另一实施例中,施主衬底具有多于一种的微型器件类型,并且至少在一个方向上,施主衬底上的微型器件类型的图案部分地或完全地与系统衬底上的相应区域(或焊点)的图案匹配。
在另一实施例中,施主衬底具有多于一种的微型器件类型,并且至少在一个方向上,施主衬底中的不同的微型器件之间的间距为系统衬底上的相应区域(或焊点)的间距的倍数。
在另一实施例中,供体基底具有多于一种的微型器件类型。至少在一个方向上,两个不同的微型器件之间的间距与接收器(或系统)衬底上的相应区域(或焊点)的间距匹配。
在一个实施例中,施主衬底上的不同的微型器件类型的图案产生每种类型的二维阵列,其中不同类型的每个阵列之间的间距与系统衬底上的相应区域的间距匹配。
在另一实施例中,施主衬底上的不同的微型器件类型的图案产生一维阵列,其中阵列的间距与系统衬底上的相应区域(或焊点)的间距匹配。
鉴于参照附图进行的各种实施例和/或方面的详细描述,本公开的前述和另外的方面和实施例对于本领域普通技术人员将是显而易见的,而下面提供了附图的简要描述。
附图说明
在阅读下面的详细描述以及参照附图之后,本公开的前述和其它优点将变得显而易见。
图1示出了具有接触点的接收器衬底以及附接到接收器衬底的经转印的微型器件阵列。
图2A示出了具有接触点的接收器衬底、附接到接收器衬底的经转印的微型器件阵列以及顶部上的保形介电层和反射层。
图2B示出了具有接触点的接收器衬底、附接到接收器衬底的经转印的微型器件阵列以及经图案化的保形介电层和反射层。
图2C示出了具有接触点的接收器衬底、附接到接收器衬底的经转印的微型器件阵列、经图案化的保形介电层和反射层以及形成在相邻的微型器件之间的黑色矩阵层。
图3A示出了具有接触点的接收器衬底、附接到接收器衬底的经转印的微型器件阵列、经图案化的保形介电层和反射层、黑色矩阵层以及沉积在衬底上的透明导电层。
图3B示出了具有附接到接收器衬底的经转印的微型器件的集成阵列的接收器衬底以及用于光输出耦合增强的光学反射部件。
图3C示出了具有附接到接收器衬底的经转印的微型器件的集成阵列的接收器衬底以及用于光输出耦合增强的凹形接触点。
图3D示出了处于底部发射配置中的具有附接到接收器衬底的经转印的微型器件的集成阵列的接收器衬底。
图3E示出了具有附接到接收器衬底的经转印的微型器件的集成阵列的接收器衬底。
图4A示出了具有经转印的微型器件的接收器衬底、保形介电层和经连接的反射层。
图4B示出了具有经转印的微型器件的接收器衬底、保形介电层、经连接的反射层和沉积在衬底上的透明导电层。
图5示出了具有经转印的微型器件的接收器衬底以及限定像素(或子像素)的经图案化的填充物。
图6A示出了覆盖至少一个像素中的所有子像素(例如,覆盖由两个子像素构成的像素的两个子像素)的像素化填充物结构。
图6B示出了由两个子像素制成的像素、图案化以限定像素的填充物层以及围绕像素的图案化的保形介电层和反射层。
图6C示出了由两个子像素制成的像素、图案化以限定像素的填充物层、围绕像素的图案化的保形介电层和反射层以及缠绕像素的黑色矩阵。
图6D示出了由两个子像素制成的像素、图案化以限定像素的填充物层、围绕像素的图案化的保形介电层和反射层、缠绕像素的黑色矩阵以及沉积在衬底上的透明导电层。
图6E示出了由两个子像素制成的像素,其在接收器衬底上具有反射光学部件以用于更好的光输出耦合。
图6F示出了由两个子像素制成的像素,其在接收器衬底上具有凹形接触点。
图6G示出了由两个子像素制成的像素,其具有底部发射配置。
图6H示出了由两个子像素制成的像素,其具有底部发射配置、共同顶部电极和侧反射器。
图7示出了具有两个接触点的接收器衬底。
图8示出了具有结合到接触点中的一个的经转印的微型器件的接收器衬底。
图9示出了处于混合结构中的经转印的微型器件与电光薄膜器件的集成。
图10示出了处于混合结构中的经转印的微型器件与电光薄膜器件的集成的另一实例。
图11示出了处于具有公共顶部电极的混合结构中的经转印的微型器件与电光薄膜器件的集成的实例。
图12示出了处于具有顶部透明电极和底部透明电极的双表面混合结构中的经转印的微型器件与电光薄膜器件的集成的实施例。
图13A示出了系统衬底和具有薄膜电光器件的集成微型器件的另一实施例。
图13B示出了系统衬底和具有薄膜电光器件的集成微型器件的另一实施例。
图14A示出了系统衬底和具有两个薄膜电光器件的集成微型器件的修改的实施例。
图14B示出了系统衬底和具有两个薄膜电光器件和位于接收器衬底上的反射层的集成微型器件的实例。
图15示出了系统衬底和微型器件衬底的剖视图。
图16示出了转印工艺中用于系统衬底与微型器件衬底的对齐步骤。
图17示出了转印工艺中用于系统衬底与微型器件衬底的结合步骤。
图18示出了转印工艺中用于系统衬底与微型器件衬底的微型器件衬底去除步骤。
图19示出了转印工艺中用于系统衬底与微型器件衬底的牺牲层去除步骤。
图20示出了转印工艺中用于系统衬底与微型器件衬底的公共电极形成步骤。
图21为具有填充物层的微型器件衬底的剖视图。
图22为覆盖有支承层的微型器件衬底的剖视图。
图23示出了转印工艺中用于微型器件衬底的微型器件衬底去除步骤。
图24A示出了转印工艺中用于微型器件衬底的牺牲层/缓冲层去除步骤。也示出了具有接触点的系统衬底。
图24B示出了在牺牲层/缓冲层的去除之后暴露的微型器件。
图25示出了转印工艺中用于系统衬底与微型器件衬底的结合步骤。
图26A示出了转印工艺中用于微型器件衬底的支承层去除步骤。也示出了具有接触点的系统衬底以及经转印的微型器件。
图26B示出了在支承层和填充物层的去除之后暴露的微型器件。
图27为覆盖有填充物层的微型器件衬底的剖视图。
图28A为具有位于衬底和牺牲层中的通孔的微型器件衬底的剖视图。
图28B为在缓冲层的去除之后的图28A中所示的剖视图。
图29为具有由绝缘层覆盖的位于衬底和牺牲层中的通孔的微型器件衬底的剖视图。
图30为具有填充位于衬底和牺牲层中的通孔的导电层的微型器件衬底的剖视图。
图31为具有公共顶部电极的微型器件衬底的剖视图。
图32为经集成的系统衬底与公共顶部电极的剖视图。
图33A示出了供体衬底中的微型器件的二维布置。
图33B为系统衬底和微型器件衬底的剖视图。
图34为经结合的系统衬底和微型器件衬底的剖视图。
图35示出了转印工艺中用于微型器件衬底的激光剥离步骤。
图36为在选择性转印工艺之后的系统衬底和微型器件衬底的剖视图。
图37示出了经集成的系统衬底与公共顶部电极。
图38A为具有不同高度的微型器件的微型器件衬底的剖视图。
图38B为在缓冲层已图案化之后的图38A中所示的剖视图。
图39为具有填充物层的微型器件衬底的剖视图。
图40示出了转印工艺中用于具有夹持机构的系统衬底与微型器件衬底的对齐步骤。
图41A示出了供体衬底中的微型器件的二维布置。
图41B为系统衬底和具有不同间距的微型器件衬底的剖视图。
图42示出了用于系统衬底和具有不同间距的微型器件衬底的选择性微型器件转印工艺。
图43为系统衬底和具有不同间距的微型器件衬底的剖视图。
图44示出了用于系统衬底和具有不同间距的微型器件衬底的选择性微型器件转印工艺。
图45示出了经集成的微型器件衬底。
图46A示出了微型器件至具有平坦化层、公共顶部电极、堤结构和颜色转换元件的系统衬底的转印工艺。
图46B示出了其中添加了形成在平坦化层上的公共电极的图46A的结构。
图47示出了具有用于限定像素的颜色的颜色转换的结构。
图48示出了具有由堤层分离的保形公共电极和颜色转换的结构。
图49示出了具有由堤层分离的保形颜色转换的结构。
图50示出了在公共电极上具有颜色转换元件、而没有堤层的结构。
图51示出了具有保形公共电极和颜色转换的结构。
图52示出了具有直接形成在微型器件上的保形颜色转换元件的结构。
图53A示出了具有用于限定像素颜色的颜色转换、平坦化层和公共透明电极的结构。
图53B示出了在形成封装层之后的图53A的结构。
图54A示出了具有用于限定像素颜色的颜色转换和用于封装的单独衬底的结构。
图54B示出了在将涂覆有封装层的衬底结合到经集成的系统衬底之后的图54A的结构。
图55A示出了包括有具有接触点的系统衬底和具有微型器件的单独供体衬底的结构。
图55B示出了在将微型器件转印到系统衬底之后的图55A的结构。
图55C示出了在后处理以沉积公共电极和颜色转换层之后的图55B的结构。
尽管本公开易于进行各种修改和替代形式,但是具体实施例或实现方式已以举例的方式示出在附图中并且将被详细地描述在本文中。然而,应理解,本公开不旨在限于所公开的特定形式。相反,本公开将覆盖落入由所附权利要求书限定的本发明的精神和范围内的所有修改、等同物和替代物。
具体实施方式
开发基于微型器件的系统的工艺包括:对供体衬底(或临时衬底)上的器件进行预处理;将微型器件从施主衬底转印到接收器衬底;以及进行后处理以实现器件功能。预处理步骤可包括对结合元件进行图案化和添加。转印工艺可涉及将预先选择的微型器件阵列结合到接收器衬底,然后去除施主衬底。用于微型器件的几种不同的选择性转印工艺已被开发。在将微型器件集成到接收器衬底中之后,可执行附加的后处理以进行所需的功能连接。
在本公开中,“发光器件”用于描述不同的集成和后处理方法。然而,对于本领域技术人员显而易见的是,在这些实施例中可使用如传感器的其它装置。例如,在传感器微型器件的情况下,光路将与发光微型器件相似,但是反向的。
本公开的一些实施例涉及用于改善微型器件性能的后处理步骤。例如,在一些实施例中,微型器件阵列可包括微型发光二极管(LED)、有机LED、传感器、固态器件、集成电路、MEMS(微机电系统)和/或其它电子部件。接收衬底可为印刷电路板(PCB)、薄膜晶体管背板、集成电路衬底,或者在如LED的光学微型器件的一种情况下,可为显示器的部件、例如驱动电路背板,但不限于此。在这些实施例中,除了互连微型器件之外,可使用用于诸如反射层、填充物、黑色矩阵或其它层的附加结构的后处理步骤来改善所产生的LED光的输出耦合。在另一实例中,介电层和金属层可用于将电光薄膜器件集成到具有经转印的微型器件的系统衬底中。
在一个实施例中,像素(或子像素)的有源区域通过使用填充物(或电介质)而延伸得大于微型器件。此处,填充物被图案化以限定像素的有源区域(有源区域为发光或吸收输入光的区域)。在另一实施例中,反射层用于将光限制在有源区域内。
在一个实施例中,反射层可为微型器件电极中的一个。
在另一实施例中,有源区域可由几个子像素或像素构成。
有源区域可比像素(子像素)区域大、比其小或相同。
在另一实施例中,在微型器件集成到接收器衬底中之后,薄膜电光器件被沉积到接收器衬底中。
在一个实施例中,为微型器件开发光路以通过电光器件的全部或一些层发出(或吸收)光。
在另一实施例中,微型器件的光路不通过光电器件的全部或一些层。
在一个实施例中,光电器件为薄膜器件。
在另一实施例中,电光器件的电极用于限定像素(或子像素)的有源区域。
在另一实施例中,电光器件电极中的至少一个与微型器件电极共享。
在一个实施例中,颜色转换材料覆盖表面并部分地(或完全地)围绕微型器件的本体。
在一个实施例中,堤结构分离颜色转换材料。
在另一实施例中,颜色转换材料覆盖有源区域的表面(和/或部分地或完全地覆盖其本体)。
在一个实施例中,施主衬底上的微型器件被图案化以与接收器(系统)衬底中的阵列结构匹配。在这种情况下,部分(或全部)供体衬底中的所有器件都被转印到接收器衬底。
在另一实施例中,在施主衬底中产生通孔以使施主衬底上的微型器件与接收器衬底耦合。
在另一实施例中,施主衬底具有多于一种的微型器件类型,并且至少在一个方向上,施主衬底上的微型器件类型的图案部分地或完全地与系统衬底上的相应区域(或焊点)的图案匹配。
在另一实施例中,施主衬底具有多于一种的微型器件类型,并且至少在一个方向上,施主衬底中的不同的微型器件之间的间距为系统衬底上的相应区域(或焊点)的间距的倍数。
在另一实施例中,供体基底具有多于一种的微型器件类型。至少在一个方向上,两个不同的微型器件之间的间距与接收器(或系统)衬底上的相应区域(或焊点)的间距匹配。
在一个实施例中,施主衬底上的不同的微型器件类型的图案产生每种类型的二维阵列,其中不同类型的每个阵列之间的间距与系统衬底上的相应区域的间距匹配。
在另一实施例中,施主衬底上的不同的微型器件类型的图案产生一维阵列,其中阵列的间距与系统衬底上的相应区域(或焊点)的间距匹配。
图1示出了接收器衬底100、位于附接到接收器衬底100的阵列中的接触点101a和101b以及微型器件102a和102b。转印有微型器件102的接触点101位于接收器衬底100上的阵列中。微型器件102从施主衬底转印并结合到接触点101。微型器件102可为通常可以平面批次制造的任何微型器件,包括但不限于LED、OLED、传感器、固态器件、集成电路、MEMS和/或其它电子部件。
如图2A所示,在微型器件102为微型LED的一个实施例中,保形介电层201和反射层202可形成在经结合的微型LED上方。在一些实施例中,保形介电层201的厚度为约0.1至1μm,并且其可通过许多不同的薄膜沉积技术中的任一种技术来沉积。保形介电层201将微型LED侧壁与反射层202隔离。此外,介电层201钝化并保护微型LED侧壁。保形介电层201还可覆盖相邻的微型LED器件102a和102b之间的接收器衬底100的顶表面。保形反射层202可沉积在介电层201上方。反射层202可为单层或由多层制成。各种导电材料可用作反射层202。在一些实施例中,保形反射层202可为具有达0.5μm的总厚度的金属双层。
参照图2B,介电层201和反射层202然后可通过使用例如光刻图案化和蚀刻来图案化,以部分地暴露微型LED 102的顶表面。在微型LED被集成到显示系统的背板中的一个实施例中,也参照图2C,黑色矩阵203可形成在相邻的微型LED 102之间以及反射层202上,以减少环境光的反射。在一个实例中,黑色矩阵203可为分散有如炭黑的黑色颜料颗粒的树脂(诸如聚酰亚胺或聚丙烯酸)层。在一些实施例中,黑色矩阵203的厚度可为0.01至2μm。如图2C所示,该层可被图案化和蚀刻,以暴露微型LED 102的顶表面。选择性地,黑色矩阵203的厚度可被设计以平坦化经集成的衬底100。在另一实施例中,可由有机绝缘材料制成的平坦化层被形成并图案化,以平坦化背板衬底。
参照图3A,透明导电层301可保形地沉积在衬底上,从而覆盖黑色矩阵203和微型LED 102的顶表面。在一些实施例中,透明电极301可为0.1至1μm厚的氧化物层,包括但不限于氧化铟锡(ITO)和掺铝的氧化锌。在集成组件为显示结构的情况下,透明电极301可为微型LED器件102的公共电极。
选择性地,反射层202可用作透明电极301的导电增强剂。在这种情况下,反射层的一部分可不被黑色矩阵203或其它平坦化层覆盖,由此使得透明电极层301可连接到反射层202。
在图3B中所示的另一实施例中,反射或其它类型的光学部件302可形成在衬底100上,以增强由微型器件102a和102b产生的光的输出耦合。公共触点301为透明的,以允许光通过该层输出。这些结构可被称为顶部发射结构。
参照图3C,接触点101可形成为具有凹形或其它形状的结构,以增强由微型器件102产生的光的输出耦合。接触点的形式不限于凹形,并且可具有取决于微型器件发光特性的其它形式。
在实施例中,参照图3D,该结构被设计为输出来自衬底的光。在这些底部发射结构中,衬底100可为透明的,并且公共电极303被设计为反射性的以便更好地提取光。
在图3E中所示的另一实施例中,反射层202可被延伸以覆盖微型器件并且也用作公共顶部电极。
参照图4A,在另一实施例中,介电层201可在形成反射层202之前沉积并图案化。如图4中所示,这可允许微型LED 102与反射层202之间的直接接触,而这可用作微型器件102的公共顶部接触。黑色矩阵203或者可选地平坦化层可被使用。
参照图4B,在其它实施例中,公共透明电极301或/和其它光学层可沉积在衬底100的顶部上,以增强导电性和/或光输出耦合。
微型光电器件的主要挑战之一为相邻的微型器件之间的空的空间。具有这种结构特性的显示系统可产生称为“纱窗效应”的图像伪像。在一个实施例中,微型器件的尺寸可被光学扩展到与微型器件的尺寸相同或更大。在图5中所示的一个实施例中,在将微型器件102的阵列从施主衬底转印到接收器衬底100之后,透明填充物501被沉积并图案化以限定像素(或子像素)。在一个实例中,填充物尺寸可为像素(或子像素)区域中可能的较小或最大尺寸。在另一实例中,填充物尺寸可大于像素或超像素区域。填充物可具有与系统衬底上的像素区域不同或相似的形状。图3和图4中所示的工艺然后可被应用以改善来自微型器件的光提取。
参照图6A,在像素601由两个子像素601a和601b制成的实施例中,填充物501被图案化以限定像素601的有源区域(有源区域被限定为显示器发出光的区域)。此处,有源区域可比像素(子像素)区域小、比其大或与之相同。如图6B、图6C和图6D中所示,图2和图3中提及的工艺可被应用。该配置对边缘处因子像素之间的分离而导致的变色进行管理。
参照图6B,介电层201和反射层202可形成在像素601周围和上方。
还参照图6C,黑色矩阵203可形成在相邻的像素之间并且围绕每个像素以减少环境光的反射。
参照图6D,透明导电层301可沉积在衬底上,从而覆盖黑色矩阵203和微型LED601a和601b的顶表面。
在图6E中所示的另一实施例中,反射或其它光学部件602可形成在衬底100上,以增强由微型器件601a和601b产生的光的输出耦合。公共触点301对光为透明的,以通过该层输出。这些结构可被称为顶部发射结构。
参照图6F,接触点101可形成为具有凹形结构,以增强由微型器件601产生的光的输出耦合。接触点的形式不限于凹形,并且可具有取决于微型器件发光特性的其它形式。
参照图6G,在另一实施例中,该结构被设计成从衬底输出光。在这些底部发射结构中,衬底100可为透明的,并且公共电极303被设计为反射性的以便更好地提取光。
在图6H中所示的另一实施例中,反射层202可被延伸以覆盖微型器件并且也用作公共顶部电极。
在其它实施例中,上述的像素限定结构可覆盖多于一个像素(或子像素)。
在另一种情况下,接收衬底上的反射层或接触点可用于覆盖接收衬底并在转印微型器件之前产生反射区域,以用于更好的光输出耦合。
在所有上述的实施例中,反射层也可为不透明的。另外,反射层可用作微型器件电极中的一个或用作系统衬底连接件中的一个(电极、信号或电源线)。在另一实施例中,反射层可用作触摸电极。反射层可被图案化以用作触摸屏电极。在一种情况下,它们可在竖直方向和水平方向上被图案化以形成触摸屏交叉电极。在这种情况下,可在竖直迹线与水平迹线之间使用电介质。
混合结构
在另一实施例中,在微型器件转印到接收器衬底之后,薄膜电光器件被集成到接收器衬底中。
图7示出了接收器衬底100和接触点702,其中在多个混合结构实施例中,微型器件阵列被转印到接触点702上并且薄膜电光器件集成在接触点702中。
参照图8,微型器件801可被转印并结合到接收器衬底100的结合焊点702a。在一种情况下,如图9中所示,介电层901形成在衬底100上,以覆盖暴露的电极和导电层。光刻和蚀刻可用于图案化介电层901。导电层902然后被沉积并图案化以形成薄膜电光器件904的底部电极。如果在接收器衬底中不存在底部电极902与其它导电层之间的不期望的耦合的风险,则介电层901可被消除。然而,该介电层也可用作平坦化层以提供电光器件904的更好的制造。
仍然参照图9,堤层903沉积在衬底100上以覆盖电极902和微型器件801的边缘。薄膜电光器件904然后形成在该结构上方。有机LED(OLED)器件为这种薄膜电光器件的实例,其可使用不同的技术(例如但不限于阴影掩模、光刻和印刷图案化)来形成。最后,如果需要,电光薄膜器件904的顶部电极905被沉积并图案化。
在微型器件801厚度非常高的实施例中,在底部电极902内可能发生裂纹或其它结构问题。在这些实施例中,平坦化层可与介电层901结合地使用或者在没有介电层901的情况下使用,以解决这种问题。
在图10中所示的另一实施例中,微型器件801可具有器件电极1001。该电极可在系统衬底中的其它微型器件之间共用。在这种情况下,平坦化层(如果存在)和/或堤层903覆盖电极1001,以避免电光器件904与器件电极1001之间的任何短路。
参照图11,在一个实施例中,薄膜电光器件904的顶部电极905可通过平坦化层中的开口连接到微型器件801。在这种情况下,电光器件904可被选择性地形成,以使得其不覆盖该开口。
在另一种情况下,微型器件的底部电极可在薄膜电光器件与经转印的微型器件之间共享。
参照图12,在另一实例中,薄膜电光器件904的底部电极902可在微型器件801上方扩展。在微型器件801需要具有通过其顶部电极到外部的透明路径的情况下,底部电极902(如果不为透明的)需要具有位于微型器件上的开口(例如,如伴随另一实施例的图13A中所示)。在这种情况下,开口也可被堤层903覆盖。开口不限于图12中所示的特定结构,并且可用不同的方法开发。
仍然参照图12,如果电极702为透明的,则微型器件801可具有通过衬底100的透明路径。在透明路径要求通过其顶部电极的情况下,底部电极902和微型器件顶部电极需要为透明的或者需要在底部电极902中存在开口。图13A示出了布局结构,其中底部电极902具有开口以允许透明路径通过顶部电极905。在堤层903中可存在用于公共顶部电极905的开口1301。如果没有公共顶部电极905并且如果堤层903为透明的,则不需要堤层903中的开口。在一些实施例中,如果顶部电极905也为不透明的,则顶部电极905中的开口也需要用于顶部发射。
参照图13B,在另一实施例中,为了为微型器件801提供透明路径,底部电极902不覆盖微型器件801。在堤层903中可存在用于公共顶部电极的开口1301。如果没有公共电极并且如果堤层903为透明的,则不需要堤层903中的开口。
在另一种情况下,薄膜电光器件的触点可延伸以用作反射层。如图14A中可见,两个并排的像素可用于将微型器件801产生的光限制在像素中。在图14B中所示的另一实施例中,衬底100的表面上的反射层1401可朝向顶部电极905反射更多的光。其结果,增强了由微型器件801产生的光的输出耦合。在这种情况下,最佳实践是使薄膜电光器件的顶部和底部电极均为透明的,或者如果这些电极为不透明的,则制作开口。
在另一实施例中,薄膜电光器件和微型器件可位于系统衬底的两个相对侧上。在这种情况下,系统衬底电路可位于系统衬底的一侧上并通过接触孔连接到另一侧,或者电路可位于系统衬底的两侧上。
在另一种情况下,微型器件可位于一个系统衬底上,而薄膜电光器件可位于另一个系统衬底上。两个衬底然后可被结合在一起。在这种情况下,电路可在系统衬底中的一个上或在两个衬底上。
集成
本文献还公开了用于将单片微型器件阵列集成到系统衬底中或将微型器件阵列选择性地转印到系统衬底的各种方法。此处,提出的工艺分为两类。在第一类中,系统衬底上的结合焊点的间距与微型器件的结合焊点的间距相同。在第二类中,与微型器件的结合焊点相比,系统衬底上的结合焊点具有更大的间距。对于第一类,提出了三种不同的集成或转印方案
1.正面结合
2.背面结合
3.过衬底通孔结合。
在本实施例中,微型器件在功能方面可为相同类型或不同类型。在一个实施例中,微型器件为相同颜色或多种不同颜色(例如,红色,绿色和蓝色)的微型LED,并且系统衬底为背板,控制各个微型LED。这种多色LED阵列直接制造在衬底上或从生长衬底转印到临时衬底。在图15中所示的一个实例中,RGB微型LED器件1503、1504和1505在牺牲/缓冲层1502和衬底1501上生长。在一种情况下,如图17所示,具有接触点1507的系统衬底1506可被对齐(图16)并结合到微型器件衬底1501。在去除微型器件衬底1501(图18)和牺牲/缓冲层1502(图19)之后,填充物电介质涂层2001(例如,聚酰亚胺抗蚀剂)可旋涂/沉积在集成样品(图20)上。该步骤之后可进行蚀刻处理以露出微型LED器件的顶部。在微型LED器件的情况下,公共透明电极2002可沉积在样品上。在另一实施例中,顶部电极可沉积并图案化以隔离微型器件以用于后续处理。
在另一实施例中,如图21中所示,微型器件1503、1504和1505在缓冲/牺牲层1502上生长。电介质填充物层2101沉积/旋涂在衬底上以完全覆盖微型器件。在图21中所示的一个实例中,该步骤之后进行蚀刻处理以露出微型器件1503、1504和1505的顶部,以形成顶部公共接触和籽晶层以用于后续处理(例如电镀)。参照图22,厚机械支承层2102然后被沉积、生长或结合在样品的顶部上。此处,填充物层2101可为黑色矩阵层或反射材料。而且,在沉积机械支承物之前,可沉积电极(作为图案化层或公共层)。然后沉积机械支承层。在如LED的光电器件的情况下,机械支承层需要为透明的。如图23和图24中所示,微型器件衬底1501或牺牲/缓冲层然后使用诸如激光剥离或蚀刻的各种处理来去除。在一种情况下,衬底的厚度最初通过例如但不限于深反应离子蚀刻(DRIE)的处理来减小到几微米。剩余的衬底然后通过例如但不限于湿法化学蚀刻工艺的工艺来去除。在这种情况下,缓冲/牺牲层1502可用作蚀刻停止层以确保均匀的蚀刻子表面并且避免对微型器件的任何损坏。在如图24所示去除缓冲层1502之后,执行另一个蚀刻(例如,RIE)以暴露微型器件。如果微型器件的上接触和结合焊点在微型器件制造期间尚未形成,则可沉积并图案化金属层以用作微型器件的上接触和结合焊点。然后,如图25中所示,具有接触点1507的系统衬底1506可被对齐并结合到微型器件阵列。如图26A和图26B中所示,根据微型器件的类型和功能,机械支承层2102和填充物层2101然后可被去除。
在另一实施例中,过衬底通孔被实施为与微型器件的背面接触。
参照图27,在一个实施例中,微型器件1503、1504和1505可为在绝缘缓冲层1502上生长的多色微型LED。该缓冲层也可用作蚀刻停止层。介电层2701被沉积作为填充物层。
参照图28A和图28B,使用例如但不限于光刻的工艺,在衬底1501的背面上形成图案。在一个实施例中,如DRIE的方法用于在衬底1501中制造过衬底通孔。如图28B中所示,可用作蚀刻停止层的缓冲层1502可使用例如湿法蚀刻工艺来去除。
参照图29,绝缘膜2901沉积在衬底1501的背面上。该绝缘层2901可从微型器件1503、1504和1505的后侧部分地去除,以允许形成与这些微型器件的电接触。
参照图30,通孔使用例如但不限于电镀的工艺用导电材料3001填充。此处,通孔可用作微型器件触点和结合焊点。
如图31中所示,微型器件1503、1504和1505的公共前触点3101通过以下形成,即,通过执行蚀刻工艺(例如,使用RIE)来露出微型器件的顶部,然后沉积透明导电层以形成前触点3101。
参照图32,微型器件衬底1501然后被对齐并结合到具有接触点1507的系统衬底1506,而在本实例中其可为控制各个器件的背板。
在另一实施例中,微型器件已被制造在具有任意间距长度的衬底上以最大化产量。例如,微型器件可为多色微型LED(例如,RGB)。用于本实例的系统衬底可为具有接触点的显示器背板,其中,接触点具有与微型LED的间距长度不同的间距长度。
参照图33A,在一个实施例中,施主衬底1501具有微型器件类型3301、3302和3303,并且它们以每个微型器件3301、3302或3303来自一种类型的一维阵列3304的形式被图案化,至少存在着其间距3305与接收器(或系统)衬底上的相应区域(或焊点)的间距匹配的来自另一种类型的微型器件。
作为实例,如图33中所示,在图33B中所示的一个实施例中,接触点1507的间距3404为微型器件3401的间距3402的两倍。
参照图34,系统衬底1506和微型器件衬底1501被放在一起、对齐并接触。
如图35和图36中所示,如激光剥离(LLO)的方法可用于选择性地将微型器件3401转印到系统衬底1506上的接触点3403。如图37中所示,转印之后可在系统衬底的顶部上沉积填充物层3701和保形导电层3702作为公共电极。
在图38所示的另一实施例中,需要缓冲层3801作为用于制造微型器件1503、1504和1505的材料模板。
仍然参照图38A和图38B,缓冲层3801沉积在牺牲层1502上并被图案化以隔离微型器件1503、1504和1505。在一些情况下,牺牲层1502也可被图案化。
在一个实施例中,代替隔离个别微型器件,微型器件组可彼此隔离(如图38中所示)以促进转印工艺。
参照图39,例如但不限于聚酰亚胺的填充材料3901可被旋涂在衬底上,以填充个别微型器件之间的间隙。该填充步骤在转印工艺期间确保了机械强度。当使用如激光剥离的工艺将微型器件从载体衬底分离时,这是尤其重要的。
参照图40,微型器件可不具有相同的高度,而这使得难以将它们结合到系统衬底。在这些情况下,可在系统衬底中实现静电夹持机构4001或其它夹持机构,以将微型器件临时保持在系统衬底上以进行最终的结合步骤。如在对整个晶片的相同间距转印的情况,夹持机构可对于微型器件为局部的,或者对于一组微型器件可为全局夹持。夹持机构可位于接触电极上方的层上。在这种情况下,平坦化层可被使用。
在一个实施例中,参照图41A,供体衬底上的不同微型器件类型3301、3302和3303的图案产生每种类型的二维阵列(例如,阵列4100),其中(限定为相邻的阵列之间的中心-中心距离的)阵列4101之间的间距与系统衬底上的相应区域的间距匹配。
在图41B和图42中所示的一个实施例中,当子器件间距4101大于其衬底上制造的个别微型器件之间的正常距离时(例如,在大型显示器中),微型器件衬底1501布置为二维单色阵列的形式。此处,接触点间距4102和微型器件阵列间距4103为相同的。与上述的相比,使用这种技术可缓解微型器件制造要求并减少选择性转印工艺。
图43和图44示出了可选的图案,其中微型器件不形成为二维组,并且如图43中所示,不同的微型器件横跨衬底均匀地放置以用于三个不同的微型器件。
参照图45,在另一实施例中,首先将微型器件转印到导电半透明公共衬底4501,然后将它们结合到系统衬底4502。
颜色转换结构
在微型器件为如LED的光学器件的一些实施例中,可使用颜色转换或滤色器来限定不同的功能(在像素的情况下为不同的颜色)。在本实施例中,系统衬底上的两个或更多个接触点用相同类型的光学器件填充。一旦就位,则系统衬底上的器件通过不同的颜色转换层来区分。
参照图46A和图46B,在一个实施例中,在将微型器件1503转印到系统衬底1506之后,由平坦化层4601覆盖整个结构。然后在平坦化层4601上形成公共电极4602。平坦化层可具有与堆叠器件相同的高度、更高的高度或更低的高度。如果平坦化层较短(或者没有平坦化层),则器件的壁可由钝化材料保形地覆盖。
参照图47,开发了堤结构4701(特别是如果使用印刷工艺来沉积颜色转换层)。堤可分离每个像素或仅分离不同的颜色转换材料4702。
图48示出了集成结构,其中颜色转换层4702完全覆盖经转印的微型器件的顶部并部分地覆盖它们的侧面。堤4701分离颜色转换层4702,并且电极4602为用于所有经转印的微型器件的公共触点。
图49示出了集成结构,其中颜色转换层4702完全覆盖经转印的微型器件的顶部并部分地覆盖它们的侧面。堤4701分离颜色转换层,并且仅通过系统衬底1506制成与微型器件的触点。
图50示出了集成结构,其中颜色转换层直接形成在公共电极4602上。在这种情况下,堤层不被使用。
图51示出了集成结构,其中颜色转换层4702完全覆盖经转印的微型器件的顶部并部分地覆盖它们的侧面。电极4602为用于所有经转印的微型器件的公共触点。在这种情况下,堤层不被使用。
图52示出了集成结构,其中颜色转换层4702完全覆盖经转印的微型器件的顶部并部分地覆盖它们的侧面。与微型器件的触点仅通过系统衬底制成。在这种情况下,堤层不被使用。
在一个实施例中,如图53A和图53B中所示,在集成系统衬底1506上形成颜色转换材料4702之后,在该结构上沉积平坦化层5301。在需要保护颜色转换材料和/或集成衬底的其它部件免受环境条件影响的一些情况下,在整个结构上方形成封装层5302。应注意,封装层5302可由不同层的堆叠形成,以有效地保护集成衬底免受环境条件的影响。
参照图54A和图54B,在另一实施例中,涂覆有封装层5302的单独的衬底5401可结合到集成系统衬底。
图53和图54中描绘的实施例可被组合,其中在结构和单独的衬底上形成封装层5302以进行更有效的封装。
公共电极为以毯子形式沉积在衬底上的透明导电层。在一个实施例中,该层可用作平坦化层。在一些实施例中,该层的厚度被选择以满足光学和电学两种要求。
光学器件之间的距离可被选择得足够大以便减少光学器件之间的串扰,或者将阻挡层沉积在光学器件之间以实现这一点。在一种情况下,平坦化层也用作阻挡层。
在沉积颜色转换层之后,如偏振器的不同的层可被沉积。
在另一方面,滤色器沉积在颜色转换层上。在这种情况下,可实现更宽的色域和更高的效率。可在沉积滤色器层之前在颜色转换层之后使用平坦化层和/或堤层。
滤色器可以大于颜色转换层以阻挡任何漏光。此外,可在颜色转换岛或滤色器之间形成黑色矩阵。
图55A、图55B和图55C示出了在几个像素(或子像素)之间共享器件的结构。此处,微型器件1503没有完全被图案化,但是水平条件被设计成使得触点1507限定分配给每个像素的区域。图55A示出了具有接触点1507的系统衬底1506和具有微型器件1503的供体衬底1501。在将微型器件1503转印到系统衬底(图55B中所示)之后,可进行后处理(图55C),诸如沉积公共电极4602、颜色转换层4702、滤色器等。图55C示出了在微型器件1503的顶部上沉积颜色转换层4702的一个实例。然而,本公开中所描述的方法和其它可能的方法可被使用。
在形成有源区域之后,能够将所描述的颜色转换层添加到像素(或子像素)的有源区域中。如果像素(或子像素)的有源区域被反射层覆盖,则这可提供更高的填充因子和更高的性能并且还可避免从侧面像素(或子像素)泄漏颜色。
虽然已示出并描述了本公开的特定实现方式和应用,但是应理解,本公开不限于本文中所公开的精确配置和部件,并且在不背离所附权利要求书中限定的本发明的精神和范围的情况下可显而易见地从上述的描述中进行各种修改、改变和变化。

Claims (9)

1.一种集成器件制造方法,所述器件包括多个像素,每个像素包括集成在接收器衬底上的至少一个发光微型器件和至少一个薄膜电光器件,所述方法包括:
将第一接触垫和第二接触垫安装在所述接收器衬底上分别用于每一发光微型器件和每一薄膜电光器件;
将所述至少一个发光微型器件集成在所述接收器衬底上;
形成围绕每一发光微型器件且覆盖所述第一接触垫和所述第二接触垫的介电层;
在集成所述至少一个发光微型器件之后,将所述至少一个薄膜电光器件集成在所述接收器衬底之上,其包含为每一薄膜电光器件形成底部电极,所述底部电极从所述第二接触垫延伸穿过所述介电层且沿着所述介电层的顶部延伸;以及
集成至少一个反射器,所述反射器能够将来自每一发光微型器件和每一薄膜电光器件的光导向同一方向。
2.根据权利要求1所述的方法,其中集成所述至少一个薄膜电光器件包括:
在所述薄膜电光器件上方形成顶部电极;以及
形成开口用于光从所述发光微型器件穿过所述底部电极和所述顶部电极中的至少一个。
3.根据权利要求1所述的方法,其中所述第一接触垫中的每一者是透明的;由此所述发光微型器件的光路穿过所述接收器衬底。
4.根据权利要求1所述的方法,其进一步包括:
用平坦化层覆盖每一发光微型器件;以及
制造作为所述薄膜电光器件中的一者和所述发光微型器件中的一者的共享电极的顶部电极,
其中所述顶部电极的一部分延伸穿过所述平坦化层中的开口与所述发光微型器件接触;并且其中所述薄膜电光器件形成为不覆盖所述开口。
5.根据权利要求1所述的方法,其中每一第二接触垫经延伸以形成所述至少一个反射器,以用于反射来自所述发光微型器件和所述薄膜电光器件的光。
6.根据权利要求1所述的方法,其中所述至少一个反射器包括在所述接收器衬底上的反射层。
7.一种集成器件制造方法,所述器件包括多个像素,每个像素包括集成在接收器衬底上的至少一个发光微型器件和薄膜电光器件,所述方法包括:
将至少一个发光微型器件集成到所述接收器衬底上;
在集成所述至少一个发光微型器件之后,将至少一个薄膜电光器件集成到包含顶部电极和底部电极的所述接收器衬底上;以及
集成至少一个反射器,所述反射器能够引导来自每一发光微型器件和每一薄膜电光器件的光导向相同方向;
其中集成所述至少一个薄膜电光器件包括:形成用于通过所述顶部电极和所述底部电极中的至少一个的来自所述发光微型器件的光的开口。
8.根据权利要求7所述的方法,其中每一第二接触垫经延伸以形成所述至少一个反射器,以用于反射来自所述发光微型器件和所述薄膜电光器件的光。
9.根据权利要求7所述的方法,其中所述至少一个反射器包括在所述接收器衬底上的反射层。
CN202310495809.5A 2015-01-23 2017-03-06 集成器件制造方法 Pending CN116525532A (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
CA2879465A CA2879465A1 (en) 2015-01-23 2015-01-23 Integration of semiconductor devices into system substrate
CA2879627A CA2879627A1 (en) 2015-01-23 2015-01-23 Selective semiconductor device integration into system substrate
CA2880718A CA2880718A1 (en) 2015-01-28 2015-01-28 Selective transfer of semiconductor device to a system substrate
CA2883914A CA2883914A1 (en) 2015-03-04 2015-03-04 Selective transferring of micro-devices
CA2890398A CA2890398A1 (en) 2015-05-04 2015-05-04 Selective and non-selective micro-device transferring
CA2891027 2015-05-12
CA2887186A CA2887186A1 (en) 2015-05-12 2015-05-12 Selective transferring and bonding of pre-fabricated micro-devices
CA2891007 2015-05-12
CA2898735A CA2898735A1 (en) 2015-07-29 2015-07-29 Hybrid calibration of bias current
US15/060,942 2016-03-04
US15/060,942 US10134803B2 (en) 2015-01-23 2016-03-04 Micro device integration into system substrate
CN201780013977.9A CN109075119B (zh) 2015-01-23 2017-03-06 集成器件制造方法
PCT/IB2017/051297 WO2017149521A1 (en) 2016-03-04 2017-03-06 Micro device integration into system substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780013977.9A Division CN109075119B (zh) 2015-01-23 2017-03-06 集成器件制造方法

Publications (1)

Publication Number Publication Date
CN116525532A true CN116525532A (zh) 2023-08-01

Family

ID=87393767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310495809.5A Pending CN116525532A (zh) 2015-01-23 2017-03-06 集成器件制造方法

Country Status (1)

Country Link
CN (1) CN116525532A (zh)

Similar Documents

Publication Publication Date Title
CN109075119B (zh) 集成器件制造方法
CN110892530B (zh) 集成光学系统
US10847571B2 (en) Micro device integration into system substrate
WO2017149521A1 (en) Micro device integration into system substrate
US20230170338A1 (en) Circuit and system integration onto a microdevice substrate
US11985883B2 (en) Method of integrating functional tuning materials with micro devices and structures thereof
CA2880718A1 (en) Selective transfer of semiconductor device to a system substrate
CN109065758B (zh) 柔性显示装置及其制造方法
CN110462565B (zh) 内置触摸传感器的显示装置
US10381400B2 (en) Method of manufacturing light emitting device
TW202105674A (zh) 交錯及拼塊堆疊的微裝置整合及驅動
KR102619978B1 (ko) 플렉서블 표시 장치
TWI820033B (zh) 整合於系統基板中之微裝置
CA2936473A1 (en) Integrated micro-devices and method of assembly
US20230207611A1 (en) Micro device integration into system substrate
CN116525532A (zh) 集成器件制造方法
CN113826227B (zh) 集成功能调谐材料与微型装置的方法及其结构
CN114975531A (zh) 显示装置
CN113243047A (zh) 电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination