CN116525293A - 陶瓷电子组件 - Google Patents

Abstract

本公开提供一种陶瓷电子组件。所述陶瓷电子组件包括：主体，包括介电层和内电极；以及外电极，设置在所述主体上并且连接到所述内电极，其中，所述介电层包括多个介电晶粒，所述介电层的每单位厚度的介电晶粒的数量大于等于6，并且td小于等于2.0μm，td是所述介电层的平均厚度，所述单位厚度为1μm。

Description

陶瓷电子组件

本申请要求于2022年1月20日在韩国知识产权局提交的第10-2022-0008650号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。

技术领域

本公开涉及一种陶瓷电子组件。

背景技术

多层陶瓷电容器(MLCC，一种陶瓷电子组件)是安装在各种电子产品(诸如，例如液晶显示器(LCD)或等离子体显示面板(PDP)的图像装置、计算机、智能电话、移动电话等)的印刷电路板上的片式电容器，以用于将电充入到其中或从其放电。

这样的多层陶瓷电容器可由于其具有小尺寸、实现高电容并可易于安装而用作各种电子设备的组件。近来，根据各种电子设备(诸如，计算机和移动装置)的小型化和输出增大，对于多层陶瓷电容器的小型化和电容增大的需求已经增大。

此外，近来，根据行业中对于车用电子组件的兴趣增大，还要求多层陶瓷电容器具有高可靠性特性，以用于车辆或信息娱乐系统中。

为了实现多层陶瓷电容器的电容增大，需要通过减小介电层的厚度来增加堆叠的介电层的数量。然而，随着介电层的厚度减小，在相同的工作电压下施加到介电层的电场增大。因此，有必要确保介电层的可靠性。

发明内容

本公开的一方面可提供一种具有优异的可靠性的陶瓷电子组件。

本公开的另一方面可提供一种具有增加的每单位体积的电容的陶瓷电子组件。

根据本公开的一方面，一种陶瓷电子组件可包括：主体，包括介电层和内电极；以及外电极，设置在所述主体上并且连接到所述内电极，其中，所述介电层包括多个介电晶粒，所述介电层的每单位厚度的介电晶粒的数量大于等于6，并且td小于等于2.0μm，td是所述介电层的平均厚度，所述单位厚度为1μm。

根据本公开的另一方面，陶瓷电子组件可包括：主体，包括介电层和内电极；以及外电极，设置在所述主体上并且连接到所述内电极，其中，所述介电层包括多个介电晶粒，所述多个介电晶粒的平均粒径小于等于166nm，并且td小于等于2.0μm，td是所述介电层的平均厚度。

附图说明

通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：

图1是示出根据本公开中的示例性实施例的陶瓷电子组件的示意性立体图；

图2是沿着图1的线I-I'截取的示意性截面图；

图3是沿着图1的线II-II'截取的示意性截面图；

图4是示出根据本公开中的示例性实施例的陶瓷电子组件的主体的示意性分解立体图；以及

图5是图2的区域P的放大示图。

具体实施方式

在下文中，将参照附图详细地描述本公开中的示例性实施例。

在附图中，第一方向可指堆叠方向或厚度(T)方向，第二方向可指长度(L)方向，并且第三方向可指宽度(W)方向。

陶瓷电子组件

图1是示出根据本公开中的示例性实施例的陶瓷电子组件的示意性立体图。

图2是沿着图1的线I-I'截取的示意性截面图。

图3是沿着图1的线II-II'截取的示意性截面图。

图4是示出根据本公开中的示例性实施例的陶瓷电子组件的主体的示意性分解立体图。

图5是图2的区域P的放大示图。

在下文中，将参照图1至图5详细地描述根据本公开中的示例性实施例的陶瓷电子组件100。另外，多层陶瓷电容器(在下文中，被称为“MLCC”)将被描述为陶瓷电子组件的示例，但是本公开不限于此，而是还可应用于使用陶瓷材料的各种陶瓷电子组件(诸如，电感器、压电组件、变阻器或热敏电阻器)。

根据本公开中的示例性实施例的陶瓷电子组件100可包括：主体110，包括介电层111以及内电极121和122；以及外电极131和132，设置在主体上并且连接到内电极，其中，介电层111包括多个介电晶粒G，介电层111的每单位厚度(1μm)的介电晶粒的数量大于等于6，并且td小于等于2.0μm，td是介电层的平均厚度。

主体110可包括交替堆叠在其中的内电极121和122以及介电层111。

主体110的形状不受特别限制，并且如图1所示可以是六面体形状或者与六面体形状类似的形状。尽管主体110由于包括在主体110中的陶瓷粉末在烧结时收缩而不具有完美的直线的六面体形状，但是主体110可具有大致的六面体形状。

主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并在第三方向上彼此相对的第五表面5和第六表面6。

形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得在不使用扫描电子显微镜(SEM)的情况下它们之间的边界不容易区分。堆叠的介电层的数量不需要受到特别限制，并且可考虑陶瓷电子组件的尺寸来确定。例如，主体可通过堆叠300个或更多个介电层来形成。

介电层111可包括多个介电晶粒G，介电层111的每单位厚度(1μm)的介电晶粒的数量可大于等于6，并且td可小于等于2.0μm，td是介电层的平均厚度。

多层陶瓷电容器(MLCC，陶瓷电子组件中的一种)倾向于具有高电容和减小的厚度。然而，随着介电层的厚度减小，在相同工作电压下施加到介电层的电场(V/μm)增大。因此，有必要确保介电层的可靠性。另外，由于在车用电子组件中使用的多层电容器需要更高水平的可靠性，因此可能难以通过简单地减小介电层的厚度来确保高可靠性。

为了增大相同额定电压下的电容，在每个介电层的介电晶粒的数量相同的情况下，介电层的厚度应该减小。因此，介电层的每单位厚度的介电晶粒的数量应该增加。根据本公开，介电层111的平均厚度可减小到小于等于2.0μm，并且介电层111的每单位厚度(1μm)的介电晶粒的数量可控制为大于等于6，从而增大每单位体积的电容。结果，可实现高的每单位体积的电容，并且可确保优异的可靠性。

在介电层111的平均厚度超过2.0μm或者介电层111的每单位厚度(1μm)的介电晶粒的数量小于6的情况下，存在可靠性劣化的可能性或每单位体积的电容降低的可能性。

介电层111的平均厚度td可指设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。

介电层111的平均厚度td可从通过用10000倍放大率的扫描电子显微镜(SEM)扫描主体110的在长度方向-厚度方向(L-T)上的截面而获得的图像来测量。更具体地，平均值可通过如下方式获得：在获得的图像中测量一个介电层在长度方向上等间隔定位的30个点处的厚度，然后求平均。等间隔定位的30个点可在电容形成部Ac(将在下文中进行描述)中指定。另外，当测量多个介电层(例如，10个介电层)的平均厚度时，可进一步一般化介电层的平均厚度。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其他测量方法和/或工具来测量介电层111的平均厚度td。

介电层111的每单位厚度(1μm)的介电晶粒G的数量指设置在介电层的每1μm厚的介电晶粒G的数量。也就是说，介电层111的每单位厚度(1μm)的介电晶粒G的数量可指通过将1μm除以介电晶粒G的平均粒径而获得的值。因此，根据本公开的介电晶粒G的平均粒径可小于等于166nm。在介电晶粒G的平均粒径小于等于166nm的情况下，介电层111的每单位厚度(1μm)的介电晶粒的数量可大于等于6。

当从介电晶粒的晶界的一点到其它点绘制直线时，具有最大长度值的线是长轴，并且在与长轴正交的直线中的具有最大长度值的线是短轴，介电晶粒G的粒径可以是长轴和短轴的平均值。通过对500个或更多个介电晶粒的粒径求平均而获得的值可以是介电晶粒的平均粒径。

介电晶粒G的粒径可从通过用SEM扫描主体110的在长度方向-厚度方向(L-T)上的截面的中央部P而获得的图像来测量。在这种情况下，可根据介电层的厚度和介电晶粒的粒径来改变放大率，并且可调节放大率以能够测量500个或更多个介电晶粒的粒径。然而，通过调节放大率使得500个或更多个介电晶粒被包括在一个图像中来执行测量是没有必要的，并且可通过调节放大率使得被包括在多个图像中的介电晶粒的总数为500个或更多个来使用多个图像进行测量。对于介电晶粒的平均粒径，即使在本公开中没有描述，也可使用本领域普通技术人员理解的其他测量方法和/或工具。

陶瓷电子组件100的尺寸不需要受到特别限制。

然而，根据本公开中的示例性实施例，主体110可包括在第一方向上交替设置的介电层和内电极，并且具有在第一方向上彼此相对的第一表面和第二表面、连接到第一表面和第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到第一表面、第二表面、第三表面和第四表面并在第三方向上彼此相对的第五表面和第六表面。外电极可分别设置在第三表面和第四表面上，陶瓷电子组件在第二方向上的最大尺寸可大于等于1.80mm，并且陶瓷电子组件在第三方向上的最大尺寸可大于等于1.08mm。

根据本公开，可在保持高可靠性的同时实现高电容，并且在具有通常可实现这样的高可靠性的大于等于2012(长度×宽度，2.0mm×1.2mm)的尺寸的陶瓷电子组件100中，根据本公开的改善可靠性的效果和增大每单位体积的电容的效果可变得更显著。具体地，在根据现有技术的具有大于等于2012(长度×宽度，2.0mm×1.2mm)的常规尺寸的陶瓷电子组件中(其中，介电层的每单位厚度的介电晶粒的数量不受控制)，通过将每单位体积的电容乘以额定电压获得的值难以达到大于等于100μF·V/mm³。然而，在根据本公开的介电层111的平均厚度减小至小于等于2.0μm，并且介电层111的每单位厚度(1μm)的介电晶粒的数量被控制为大于等于6的情况下，即使在具有大于等于2012(长度×宽度，2.0mm×1.2mm)的尺寸的陶瓷电子组件100中，通过将每单位体积的电容乘以额定电压获得的值也可达到大于等于100μF·V/mm³，并可确保高可靠性。在此，额定电压可指陶瓷电子组件可操作大于等于1000小时而可靠性不劣化的电压。

考虑到制造误差、外电极的尺寸等，在陶瓷电子组件100具有大于等于1.80mm的长度和大于等于1.08mm的宽度的情况下，根据本公开的改善可靠性的效果和增大每单位体积的电容的效果可变得更显著。在此，陶瓷电子组件100的长度可指陶瓷电子组件100在第二方向上的最大尺寸，并且陶瓷电子组件100的宽度可指多层电子组件100在第三方向上的最大尺寸。

在示例性实施例中，td/te≤3.0，te是内电极121和122中的每个的平均厚度。在td/te超过3.0的情况下，每单位体积的电容可能减小或者可靠性可能劣化。

td/te的下限不需要特别限制，但是为了确保高可靠性，td/te可超过1.0。

因此，优选的是td/te≤3.0，并且在确保高可靠性方面可更优选的是1.0＜td/te≤3.0。

在示例性实施例中，内电极121和122中的每个的平均厚度te不需要特别限制。例如，内电极121和122中的每个的平均厚度te可大于等于0.6μm且小于等于2.0μm。

内电极121和122中的每个的平均厚度te可从通过用10000倍放大率的SEM扫描主体110的在长度方向-厚度方向(L-T)上的截面而获得的图像来测量。更具体地，平均值可通过如下方式获得：在获得的图像中测量一个内电极在长度方向上等间隔定位的30个点处的厚度，然后求平均。等间隔定位的30个点可在电容形成部Ac(将在下文中进行描述)中指定。另外，当测量多个内电极(例如，10个内电极)的平均厚度时，可进一步一般化内电极的平均厚度。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其他测量方法和/或工具来测量内电极121和122中的每个的平均厚度te。

在示例性实施例中，在陶瓷电子组件100中，通过将每单位体积的电容乘以额定电压获得的值可大于等于100μF·V/mm³。在根据本公开的将介电层111的平均厚度减小到小于等于2.0μm并将介电层111的每单位厚度(1μm)的介电晶粒的数量控制为大于等于6的情况下，通过将每单位体积的电容乘以额定电压获得的值可大于等于100μF·V/mm³，并且可确保高可靠性。

在示例性实施例中，在多个介电晶粒的粒径的累积分布中，2≤D99/D50≤3且2≤D50/D1≤3，其中，D1是累计粒径分布百分数达到1％时对应的粒径，D50是累计粒径分布百分数达到50％时对应的粒径，并且D99是累计粒径分布百分数达到99％时对应的粒径。通过将介电晶粒的粒径调节为满足关系2≤D99/D50≤3且2≤D50/D1≤3，可防止介电常数的降低以实现高电容，并且可减小介电层的粗糙度以改善耐压特性。

在D99/D50或D50/D1的值小于2的情况下，可能发生诸如分层缺陷和难以实现高电容的问题，并且在D99/D50或D50/D1的值超过3的情况下，介电层的粗糙度可能增大，这导致耐压特性劣化。

在示例性实施例中，介电层111可使用多个介电粉末颗粒形成，并且在多个介电粉末颗粒的粒径累积分布中，2<D90a/D50a<3且2<D50a/D10a<3，其中，D10a是累计粒径分布百分数达到10％时对应的粒径，D50a是累计粒径分布百分数达到50％时对应的粒径，并且D90a是累计粒径分布百分数达到90％时对应的粒径。

在D90a/D50a或D50a/D10a的值小于等于2或大于等于3的情况下，可能由于粒径分布不均匀而难以均匀地确保介电晶粒的粒径。

主体110可包括电容形成部Ac以及在第一方向上分别形成在电容形成部Ac的上表面和下表面上的覆盖部112和113，电容形成部Ac设置在主体110中，并且包括被设置为彼此面对的第一内电极121和第二内电极122且介电层111介于第一内电极121和第二内电极122之间，以形成电容。

另外，对于电容器的电容形成做出贡献的电容形成部Ac可通过重复堆叠多个第一内电极121和多个第二内电极122且使介电层111介于多个第一内电极121和多个第二内电极122之间来形成。

覆盖部112和113可包括在第一方向上设置在电容形成部Ac的上表面上的上覆盖部112以及在第一方向上设置在电容形成部Ac的下表面上的下覆盖部113。

上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可主要用于防止由于物理应力或化学应力而对内电极造成损坏。

上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。

也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料，例如钛酸钡(BaTiO₃)基陶瓷材料。

此外，覆盖部112和113中的每个的厚度不需要特别限制。然而，在具有大于等于2012(长度×宽度，2.0mm×1.2mm)尺寸的陶瓷电子组件中，通常，覆盖部112和113中的每个的厚度tc可大于等于200μm。

覆盖部112和113中的每个的平均厚度tc可指覆盖部112和113中的每个在第一方向上的尺寸，可以是在电容形成部Ac的上表面或下表面上等间隔定位的五个点处测量的覆盖部112或113在第一方向上的尺寸的平均值。

另外，边缘部114和115可设置在电容形成部Ac的侧表面上。

边缘部114和115可包括设置在主体110的第五表面5处的第一边缘部114以及设置在第六表面6处的第二边缘部115。也就是说，边缘部114和115可分别设置在主体110的在宽度方向上的相对端表面处。

如图3所示，边缘部114和115可指：在主体110的在宽度方向-厚度方向(W-T)上的截面中，第一内电极121和第二内电极122的相对端与主体110的边界表面之间的区域。

边缘部114和115可主要用于防止由于物理应力或化学应力而对内电极造成损坏。

边缘部114和115可通过在陶瓷生片的除了要形成边缘部的位置之外的位置上涂敷导电膏来形成内电极而形成。

可选地，为了抑制由内电极121和122引起的台阶，边缘部114和115可通过如下方式形成：堆叠内电极，切割堆叠的内电极使得内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对侧表面，然后在电容形成部Ac的在第三方向(宽度方向)上的相对侧表面上堆叠单个介电层或者两个或更多个介电层。

此外，边缘部114和115中的每个的宽度不需要特别限制。然而，在具有大于等于2012(长度×宽度，2.0mm×1.2mm)尺寸的陶瓷电子组件中，通常，边缘部114和115中的每个的平均宽度(厚度)可大于等于200μm。

边缘部114和115的平均宽度可指内电极和第五表面在第三方向上间隔开的区域的平均尺寸MW1以及内电极和第六表面在第三方向上间隔开的区域的平均尺寸MW2，并且可以是通过对在电容形成部Ac的侧表面上等间隔定位的五个点处测量的边缘部114和115的在第三方向上的尺寸求平均而获得的值。

内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此面对，且包括在主体110中的介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。

参照图1至图3，第一内电极121可与第四表面4间隔开并且通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上并连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上并连接到第二内电极122。

也就是说，第一内电极121不与第二外电极132连接而可与第一外电极131连接，第二内电极122不与第一外电极131连接而可与第二外电极132连接。因此，第一内电极121可与第四表面4间隔开预定距离，并且第二内电极122可与第三表面3间隔开预定距离。另外，第一内电极121和第二内电极122可设置为与主体110的第五表面和第六表面间隔开。

在这种情况下，第一内电极121和第二内电极122可通过设置在第一内电极121和第二内电极122之间的介电层111而彼此电分离。

主体110可通过如下方式形成：交替堆叠其上印刷有第一内电极121的陶瓷生片和其上印刷有第二内电极122的陶瓷生片，然后烧结堆叠的陶瓷生片。

内电极121和122中的每个的材料不特别限制，并且可以是具有优异导电性的材料。例如，内电极121和122可包含镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。

此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包含镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等，但不限于此。

第一内电极121和主体110的第四表面在第二方向上间隔开的区域的平均尺寸ML2以及第二内电极122和主体110的第三表面在第二方向上间隔开的区域的平均尺寸ML1不需要特别限制。然而，在具有大于等于2012(长度×宽度，2.0mm×1.2mm)尺寸的陶瓷电子组件中，ML1和ML2通常可大于等于200μm。

在主体110的在第三方向上的中央处沿着第一方向和第二方向截取的截面中，ML1可以是通过对沿着第一方向位于主体110的中央的任意五个第二内电极122和第三表面在第二方向上间隔开的区域的尺寸求平均而获得的值，并且ML2可以是通过对沿着第一方向位于主体110的中央的任意五个第一内电极121和第四表面在第二方向上间隔开的区域的尺寸求平均而获得的值。

此外，ML1和ML2可在主体110的在第三方向上等间隔定位的五个点处沿着第一方向和第二方向截取的截面(L-T截面)中获得，并且通过对其求平均而获得的值可用作ML1和ML2以用于进一步一般化。

外电极131和132可分别设置在主体110的第三表面3和第四表面4上。

外电极131和132可包括设置在主体110的第三表面3上并连接到第一内电极121的第一外电极131以及设置在主体110的第四表面4上并连接到第二内电极122的第二外电极132。

参照图1，外电极131和132可被设置为在第二方向上分别覆盖边缘部114和115的相对端表面。

在本示例性实施例中已经描述了陶瓷电子组件100包括两个外电极131和132的结构，但是外电极131和132的数量、形状等可根据内电极121和122的形状或其他用途而改变。

此外，外电极131和132可使用具有导电性的任何材料(诸如，金属)形成，外电极131和132中的每个的具体材料可考虑电特性、结构稳定性等来确定，并且外电极131和132可具有多层结构。

例如，第一外电极131可包括设置在主体110上的电极层131a和131b以及形成在电极层131a和131b上的镀层131c，并且第二外电极132可包括设置在主体110上的电极层132a和132b以及形成在电极层132a和132b上的镀层132c。

电极层131a、132a、131b和132b的更具体的示例可包括包含导电金属和玻璃的烧结电极或者包含导电金属和树脂的树脂基电极。

另外，电极层131a和132a可按照将包含导电金属的片转印到主体上的方式形成，并且电极层131b和132b可按照将包含导电金属的片转印到烧结电极上的方式形成。

包含在电极层131a、132a、131b和132b中的导电金属可以是具有优异导电性的材料，但不特别局限于此。例如，导电金属可包括选自由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金组成的组中的一种或更多种。

在示例性实施例中，电极层131a和131b可具有包括第一电极层131a和第二电极层131b的两层结构，电极层132a和132b可具有包括第一电极层132a和第二电极层132b的两层结构，因此，第一外电极131可包括包含导电金属和玻璃的第一电极层131a以及设置在第一电极层上并包含导电金属和树脂的第二电极层131b，并且第二外电极132可包括包含导电金属和玻璃的第一电极层132a以及设置在第一电极层上并包含导电金属和树脂的第二电极层132b。

第一电极层131a和132a可包含玻璃，因此用于改善相对于主体的结合强度，并且第二电极层131b和132b可包含树脂，因此用于改善翘曲强度。

用于电极层131a和132a的导电金属不特别限制，只要它可电连接到内电极以形成电容即可，并且可包括例如选自由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金组成的组中的一种或更多种。第一电极层131a和132a可通过涂覆然后烧结通过将玻璃料添加到导电金属粉末而制备的导电膏来形成。

包含在第二电极层131b和132b中的导电金属可用于能够与第一电极层131a和132a进行电连接。

用于第二电极层131b和132b的导电金属不特别限制，只要它可电连接到电极层131a和132a即可，并且可包括选自由镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金组成的组中的一种或更多种。

包含在第二电极层131b和132b中的导电金属可包括球形粉末和薄片状粉末中的一种或两种。也就是说，导电金属可仅包括薄片状粉末，可仅包括球形粉末，或者可具有薄片状粉末和球形粉末彼此混合的形式。在此，球形粉末可具有不完全球形的形式，例如，长轴与短轴的长度比(长轴/短轴)小于等于1.45的形式。薄片状粉末是指具有扁平形状和细长形状的粉末，并且不特别限制，并且例如，长轴与短轴的长度比(长轴/短轴)可大于等于1.95。球形粉末和薄片状粉末的长轴和短轴的长度可从通过用SEM扫描陶瓷电子组件的在第三方向上的中央处截取的陶瓷电子组件的在第一方向和第三方向上的截面(L-T截面)而获得的图像来测量。

包含在第二电极层131b和132b中的树脂可用于确保结合特性和吸收冲击。包含在第二电极层131b和132b中的树脂可具有结合特性和冲击吸收特性，可以是可以与导电金属粉末混合以形成膏的任何树脂，并且可包括例如环氧基树脂。

另外，第二电极层131b和132b可包含多个金属颗粒、金属间化合物和树脂。当包含金属间化合物时，可进一步改善与第一电极层131a和132a的电连接性。金属间化合物可用于将多个金属颗粒彼此连接以改善电连接性，并且还可用于围绕多个金属颗粒以将多个金属颗粒彼此连接。

在这种情况下，金属间化合物可包括具有熔点低于树脂的硬化温度的金属。也就是说，由于金属间化合物包括熔点低于树脂的硬化温度的金属，因此熔点低于树脂的硬化温度的金属可能在干燥和固化期间熔化，并且可能与金属颗粒中的一些形成金属间化合物以包围金属颗粒。在此，金属间化合物可优选地包括熔点小于等于300℃的低熔点金属。

例如，低熔点金属可包括熔点为213℃至220℃的Sn。Sn可在干燥和固化期间熔化，并且熔化的Sn可通过毛细现象润湿具有高熔点的金属颗粒(诸如，Ag、Ni或Cu)，并且与Ag、Ni或Cu金属颗粒中的一些反应以形成金属间化合物，诸如Ag₃Sn、Ni₃Sn₄、Cu₆Sn₅或Cu₃Sn。未参与反应的Ag、Ni或Cu可保持金属颗粒的形式。

因此，多个金属颗粒可包括Ag、Ni和Cu颗粒中的一种或更多种，并且金属间化合物可包括Ag₃Sn、Ni₃Sn₄、Cu₆Sn₅和Cu₃Sn中的一种或更多种。

镀层131c和132c可用于改善安装特性。镀层131c和132c的类型不特别限制。也就是说，镀层131c和132c中的每个可以是包含Ni、Sn、Pd以及它们的合金中的一种更或多种的镀层，并且可形成为多个层。

镀层131c和132c的更具体的示例可包括Ni镀层或Sn镀层，可具有分别在第二电极层131b和132b上依次形成Ni镀层和Sn镀层的形式，或者可具有在第二电极层131b和132b上依次形成Sn镀层、Ni镀层和Sn镀层的形式。可选地，镀层131c和132c可包括多个Ni镀层和/或多个Sn镀层。

实验示例

通过控制介电粉末的粒径、陶瓷生片的厚度以及用于内电极的导电膏的涂覆厚度，制备介电晶粒的平均尺寸、介电层的平均厚度和内电极的平均厚度不同的样品片。在此，调整堆叠层的数量，使得电容形成部Ac具有相同的体积，样品片的尺寸为2012(长度×宽度，2.0mm×1.2mm)，并且样品片的厚度为1.2mm。

测量和评估每个样品片的介电层的平均厚度td、内电极的平均厚度te、介电晶粒的平均粒径、每个介电层的介电晶粒数量、每单位厚度(1μm)的介电晶粒数量、td/te、每单位体积的电容以及可靠性，并示于下面的表1中。

通过使用LCR计测量每个测试编号的样品片的电容，并将测量的电容除以样品片的体积(2.88mm³)来计算每单位体积的电容。此外，所有样品片具有相同的额定电压50V，并且通过将每个测试编号的样品片的每单位体积的电容乘以额定电压获得的值示于下面的表1中。

通过高加速寿命(HALT)测试评估可靠性。为每个测试编号制备40个样品片，在150℃下施加75V的电压48小时，然后将绝缘电阻降低至小于等于初始值的1/10的样品片确定为有缺陷的。记录40个样品片中被确定为有缺陷的片的数量，在被确定为有缺陷的片的数量为0的情况下，可靠性被分类为OK，并且在被确定为有缺陷的片的数量大于1的情况下，可靠性被分类为NG。

[表1]

在测试编号1、测试编号3、测试编号6和测试编号8中，介电层的平均厚度小于等于2.0μm，并且每单位厚度的介电晶粒的数量大于等于6。可理解的是，通过将每单位体积的电容乘以额定电压而获得的值大于等于100μF·V/mm³，并且可靠性也优异。

另一方面，在介电层的平均厚度超过2.0μm或者每单位厚度的介电晶粒的数量小于6的测试编号2、测试编号4、测试编号5和测试编号7中，可理解的是，通过将每单位体积的电容乘以额定电压获得的值小于100μF·V/mm³，或者不能确保可靠性。

在介电层的平均厚度超过2.0μm的测试编号4和测试编号5中，通过将每单位体积的电容乘以额定电压获得的值小于100μF·V/mm³，或者不能确保可靠性。

此外，在每单位厚度的介电晶粒的数量小于6的测试编号2和测试编号7中，即使介电层的平均厚度小于2.0μm，也不能确保可靠性。

因此，可确认的是，需要满足介电层的平均厚度小于等于2.0μm的条件和每单位厚度的介电晶粒的数量大于等于6的条件，以确保通过将每单位体积的电容乘以额定电压获得的高的值并且确保可靠性。

如上所述，根据本公开中的示例性实施例，控制介电层的平均厚度和介电层111的每单位厚度(1μm)的介电晶粒的数量，从而改善陶瓷电子组件的可靠性。

控制介电层的平均厚度和介电层的每单位厚度(1μm)的介电晶粒的数量，从而增大陶瓷电子组件的每单位体积的电容。

虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (20)

1.一种陶瓷电子组件，包括：

主体，包括介电层和内电极；以及

外电极，设置在所述主体上并且连接到所述内电极，

其中，所述介电层包括多个介电晶粒，所述介电层的每单位厚度的介电晶粒的数量大于等于6，并且td小于等于2.0μm，td是所述介电层的平均厚度，所述单位厚度为1μm。

2.如权利要求1所述的陶瓷电子组件，其中，td/te≤3.0，te是所述内电极的平均厚度。

3.如权利要求2所述的陶瓷电子组件，其中，所述介电层和所述内电极在第一方向上交替设置，并且所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面，

所述外电极分别设置在所述第三表面和所述第四表面上，

所述陶瓷电子组件在所述第二方向上的最大尺寸大于等于1.80mm，并且

所述陶瓷电子组件在所述第三方向上的最大尺寸大于等于1.08mm。

4.如权利要求3所述的陶瓷电子组件，其中，所述外电极中的每个外电极包括第一电极层和第二电极层，所述第一电极层设置在所述主体上并且包含导电金属和玻璃，所述第二电极层设置在所述第一电极层上并且包含导电金属和树脂。

5.如权利要求4所述的陶瓷电子组件，其中，通过将每单位体积的电容乘以额定电压而获得的值大于等于100μF·V/mm³。

6.如权利要求5所述的陶瓷电子组件，其中，1.0＜td/te≤3.0。

7.如权利要求1所述的陶瓷电子组件，其中，所述介电晶粒的平均粒径小于等于166nm。

8.如权利要求1所述的陶瓷电子组件，其中，所述外电极中的每个外电极包括第一电极层和第二电极层，所述第一电极层设置在所述主体上并且包含导电金属和玻璃，所述第二电极层设置在所述第一电极层上并且包含导电金属和树脂。

9.如权利要求1所述的陶瓷电子组件，其中，1.0＜td/te≤3.0，te是所述内电极的平均厚度。

10.如权利要求1所述的陶瓷电子组件，其中，在所述多个介电晶粒的粒径累积分布中，2≤D99/D50≤3并且2≤D50/D1≤3，其中，D1是累计粒径分布百分数达到1％时对应的粒径，D50是累计粒径分布百分数达到50％时对应的粒径，并且D99是累计粒径分布百分数达到99％时对应的粒径。

11.如权利要求1所述的陶瓷电子组件，其中，所述介电层使用多个介电粉末颗粒形成，并且

在所述多个介电粉末颗粒的粒径累积分布中，2<D90a/D50a<3且2<D50a/D10a<3，其中，D10a是累计粒径分布百分数达到10％时对应的粒径，D50a是累计粒径分布百分数达到50％时对应的粒径，并且D90a是累计粒径分布百分数达到90％时对应的粒径。

12.如权利要求1所述的陶瓷电子组件，其中，所述介电层和所述内电极在第一方向上交替设置，并且所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面，

所述外电极分别设置在所述第三表面和所述第四表面上，

所述陶瓷电子组件在所述第二方向上的最大尺寸大于等于1.80mm，并且

所述陶瓷电子组件在所述第三方向上的最大尺寸大于等于1.08mm。

13.如权利要求1所述的陶瓷电子组件，其中，所述介电层和所述内电极在第一方向上交替设置，并且所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面，

所述内电极包括与所述第四表面、所述第五表面和所述第六表面间隔开并连接到所述第三表面的第一内电极以及与所述第三表面、所述第五表面和所述第六表面间隔开并连接到所述第四表面的第二内电极，并且

所述外电极包括设置在所述第三表面上并连接到所述第一内电极的第一外电极以及设置在所述第四表面上并连接到所述第二内电极的第二外电极。

14.一种陶瓷电子组件，包括：

主体，包括介电层和内电极；以及

外电极，设置在所述主体上并且连接到所述内电极，

其中，所述介电层包括多个介电晶粒，所述多个介电晶粒的平均粒径小于等于166nm，并且td小于等于2.0μm，td是所述介电层的平均厚度。

15.如权利要求14所述的陶瓷电子组件，其中，td/te≤3.0，te是所述内电极的平均厚度。

16.如权利要求15所述的陶瓷电子组件，其中，所述介电层和所述内电极在第一方向上交替设置，并且所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面，

所述外电极分别设置在所述第三表面和所述第四表面上，

所述陶瓷电子组件在所述第二方向上的最大尺寸大于等于1.80mm，并且

所述陶瓷电子组件在所述第三方向上的最大尺寸大于等于1.08mm。

17.如权利要求16所述的陶瓷电子组件，其中，通过将每单位体积的电容乘以额定电压获得的值大于等于100μF·V/mm³。

18.如权利要求17所述的陶瓷电子组件，其中，1.0＜td/te≤3.0。

19.如权利要求14所述的陶瓷电子组件，其中，所述外电极中的每个外电极包括第一电极层和第二电极层，所述第一电极层设置在所述主体上并且包含导电金属和玻璃，所述第二电极层设置在所述第一电极层上并且包含导电金属和树脂。

20.如权利要求14所述的陶瓷电子组件，其中，在所述多个介电晶粒的粒径累积分布中，2≤D99/D50≤3并且2≤D50/D1≤3，其中，D1是累计粒径分布百分数达到1％时对应的粒径，D50是累计粒径分布百分数达到50％时对应的粒径，并且D99是累计粒径分布百分数达到99％时对应的粒径。