CN116504779A - 半导体装置封装及形成方法 - Google Patents

半导体装置封装及形成方法 Download PDF

Info

Publication number
CN116504779A
CN116504779A CN202310061243.5A CN202310061243A CN116504779A CN 116504779 A CN116504779 A CN 116504779A CN 202310061243 A CN202310061243 A CN 202310061243A CN 116504779 A CN116504779 A CN 116504779A
Authority
CN
China
Prior art keywords
semiconductor device
gate resistor
gate
dielectric layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310061243.5A
Other languages
English (en)
Inventor
A·V·高达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Aviation Systems LLC
Original Assignee
GE Aviation Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Aviation Systems LLC filed Critical GE Aviation Systems LLC
Publication of CN116504779A publication Critical patent/CN116504779A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)

Abstract

一种半导体装置封装包括具有主体的半导体开关装置，该主体包括第一侧和耦合到衬底的相对的第二侧。栅极端子被限定在半导体开关装置主体第一侧上，栅极端子具有第一侧和面向半导体开关装置主体的相对的第二侧。第一栅极电阻器被设置在栅极端子第一侧上，并且与栅极端子串联电耦合。

Description

半导体装置封装及形成方法
技术领域
本公开涉及半导体装置，并且更具体而言，涉及半导体装置封装和形成半导体装置封装的方法。
背景技术
功率转换装置，诸如碳化硅(SiC)功率装置，被广泛用于常规电气系统，以将电功率从一种形式转换为另一种形式，以供负载消耗。许多功率电子系统利用各种半导体装置和组件，诸如晶闸管、二极管和各种类型的晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)和其它合适的晶体管)。
通过栅极电容再充电进行控制常规功率半导体开关装置(例如，MOSFET)的开关行为。经常经由与开关装置的栅极端子串联布置的栅极电阻器来控制栅极电容再充电。可以基于栅极电阻器的值来调整半导体开关装置的动态开关性能(例如，开关速度)。栅极电阻器能影响半导体开关装置的许多其它动态性能特性，包括开关损耗、反向偏置安全操作区域和短路安全操作区域。
附图说明
在附图中：
图1为根据本文所述各个方面的半导体装置封装的横截面视图。
图2为根据本文所述各个方面的另一个半导体装置封装的横截面视图。
图3为根据本文所述各个方面制造半导体装置封装的方法的方法的示例流程图。
具体实施方式
本公开的各方面可以在用于半导体装置封装的任何环境、设备或方法中实现，与半导体装置执行的功能无关。
如本文所使用，术语元件的“集”或“集合”可以为任何数量的元件，包括仅一个。当介绍本公开各种实施例的元件时，冠词“一”、“一个”和“该”意在意味着存在其中元件中的一个或多个。术语“包括”、“包含”和“具有”意在是包含性的，并且意味着除了所列出的元件之外，还可以存在附加元件。附加地，应当理解，对本公开的“一个方面”或“一方面”的提及并不意在被解释为排除也结合了所阐述特征的附加方面的存在。可以领会，为了简单起见，目前公开的特征的形状、位置和对齐被图示和描述为相对理想的(例如，正方形、长方形和六边形被描绘为具有完全直的和对齐的特征)。然而，如本领域技术人员可以领会的，工艺变化和技术限制可能导致具有不太理想的形状或不规则特征的设计可能仍然按照本公开。
附加地，虽然本文能使用诸如“电压”、“电流”和“功率”之类的术语，但是对于本领域技术人员来说，显然这些术语在描述电路或电路操作的方面时能被相互关联。
所有方向参考(例如，径向、轴向、上、下、向上、向下、左、右、侧向、前、后、顶部、底部、上方、下方、垂直、水平、顺时针、逆时针)仅用于标识目的，以帮助读者理解本公开，并不构成限制，特别是对其位置、取向或使用。除非另外指示，否则连接参考(例如，附接、耦合、连接和接合)要被广义地解释，并且能包括元件集合之间的中间构件和元件之间的相对移动。因此，连接参考不一定推断两个元件被直接连接并且彼此成固定关系。在非限制性示例中，连接或断开能被选择性地配置成提供、启用、禁用等相应元件之间的电连接。附加地，如本文所使用的，“电连接”或“电耦合”能包括有线或无线连接。示例性附图仅用于图示的目的，并且此处所附的附图中反映的尺寸、位置、顺序和相对大小能变化。
如本文所使用的，可控开关元件或“开关”是能被可控制成在第一操作模式和第二操作模式之间切换的电装置，在第一操作模式中，开关被“闭合”，意图将电流从开关输入传送至开关输出，在第二操作模式中，开关被“打开”，意图防止电流在开关输入和开关输出之间传送。在非限制性示例中，连接或断开(诸如由可控制开关元件启用或禁用的连接)能被选择性地配置成提供、启用、禁用等相应元件之间的电连接。
常规半导体装置封装，诸如功率叠加模块(POL)，例如通常包括在两个相对侧(例如，分别为顶侧和底侧)具有导电触点的半导体装置(例如，MOSFET)集合。半导体装置的底侧被焊接到金属绝缘衬底层(例如，直接键合铜(DBC)衬底)的一侧(例如，顶侧)。电介质层被设置在半导体装置的顶侧上，并且可以使用粘合剂耦合到装置。金属化层或导电层通常被沉积在电介质层的顶上，并穿过电介质层中限定的通孔或孔，从而使得金属化层能够穿过电介质层电连接到半导体装置的顶侧。
例如，半导体装置通常可包括MOSFET，其源极端子和栅极端子形成在半导体装置顶侧上。常规的半导体装置可以被制造成具有布置在半导体装置芯片内的“芯片中”内部栅极电阻，并且经由布置在半导体装置芯片内的导线耦合到栅极端子。然而，在许多情况下，可能期望不同的栅极电阻值，这取决于半导体装置的特定应用或最终用途。这通常由半导体芯片制造商通过限定多个MOSFET芯片来解决，每个MOSFET芯片具有相应不同的栅极电阻值，并且各具有相应不同的零件号。然而，这种方法需要对每个芯片的不同掩模处理，并且增加了与携带附加零件号、库存等关联的成本。在某些情况下，半导体装置制造商已经通过在功率衬底上的每个管芯上或者对于多个管芯，在栅极驱动级添加分立的“芯片外”栅极电阻器来解决这一挑战。例如，常规POL模块通常可以包括分立的栅极电阻器，其被布置在“芯片外”或者以其它方式与MOSFET隔开。典型地，金属化层可以被布置成将分立栅极电阻器电耦合到MOSFET的栅极端子。在一些常规的布置中，分立的栅极电阻器可以经由引线键合或者与金属化层分离的其它导体耦合到MOSFET的栅极端子。
参考图1，示出了半导体装置封装10的非限制性方面。半导体装置封装10可以包括具有第一侧12a(例如顶侧)和相对的第二侧12b(例如底侧)的半导体装置12集合。半导体装置第二侧12b可以耦合到衬底结构14(例如，在衬底结构14的顶侧上)。每个半导体装置12可以包括具有第一侧13a(例如，顶侧)和相对的第二侧13b(例如，底侧)的主体13。每个半导体装置12可以进一步包括设置在半导体装置第一侧12a上的(一个或多个)第一接触焊盘31集合，以及设置在半导体装置第二侧12b上的(一个或多个)第二接触焊盘32集合。第一栅极电阻器15可以耦合到至少一个半导体装置12。例如，第一栅极电阻器15可以耦合到至少一个半导体装置12的对应的第一接触焊盘31。
在图1描绘的非限制性方面，衬底结构14可包括绝缘板16(例如，设置在第一导电层18(例如，顶层)和第二导电层20(例如，底层)之间)。电介质层24可以包括第一侧24a(例如，顶侧)和相对的第二侧24b(例如，底侧)。电介质层第二侧24b可以被设置在半导体装置12的第一侧12a上。电介质层24可以限定穿过其中的孔25集合，从电介质层第一侧24a延伸到电介质层第二侧24b。金属互连层22(例如，铜迹线)可以包括第一侧22a(例如，顶侧)和相对的第二侧22b(例如，底侧)，并且可以在电介质层顶侧24a上形成和图案化。金属互连层22可以进一步延伸穿过孔25集合，以限定通孔27集合。
半导体装置12可以为管芯、二极管、其它功率电子装置或诸如电容器或电阻器等无源装置的形式。除了半导体装置12集合之外，半导体装置封装10的各方面还能包括任何数量的附加电路组件，诸如例如栅极驱动器(未示出)。虽然图1描绘了半导体装置封装10中的三个半导体装置12，但是其它方面不限于此，并且半导体装置封装10中可以包括更多或更少数量的半导体装置12。半导体装置12可以被附着到衬底结构14，诸如通过焊接工艺、或粘合剂附着、或烧结银附着。
在非限制性方面，主体13可由包括碳化硅的管芯限定。半导体装置12可以包括所谓的“垂直导电”型半导体装置12，其允许经由布置在半导体装置第一侧13a上的第一接触焊盘31以及经由布置在相对的第二侧13b上的第二接触焊盘32进行电I/O互连。取决于应用，第一接触焊盘31集合和第二接触焊盘32集合可以分别经由金属互连层22和第一导电层18将半导体装置12可操作地耦合到外部电路(未示出)，并且可以电耦合到半导体装置12内的内部元件。
例如，在非限制性方面，半导体装置12可包括MOSFET半导体装置12，并且第一接触焊盘31集合可包括源极端子34和栅极端子35。栅极端子35可以限定面向外(即，相对于半导体装置主体13)的第一侧35a，以及与第一侧35a相对的面向内(即，相对于半导体装置主体13)的第二侧35b。源极端子34可以限定面向外的第一侧34a(即，相对于半导体装置主体13)，以及与第一侧34a相对的面向内的第二侧34b。
附加地，在半导体装置12集合之间限定的空间或间隙能可选择地被填充有电介质填充材料33。在各个方面，电介质填充材料33可包括聚合材料，诸如例如底部填充(例如，毛细底部填充或无流动底部填充)、密封、硅树脂、模制化合物等。
第一栅极电阻器15能被直接设置在第一接触焊盘31之一上。例如，在非限制性方面，第一栅极电阻器15能被限定在栅极端子35的第一侧35a上。在这个意义上，第一栅极电阻器15能被设置成与栅极端子35直接接触，并且在半导体装置主体13的外部。在一些方面，第一栅极电阻器15可以与栅极端子35的第一侧35a直接接触。在非限制性方面，第一栅极电阻器15可以由栅极端子35物理支撑。在一些方面，栅极端子35可以与第一栅极电阻器15串联电耦合。在非限制性方面，第一栅极电阻器15可以具有与栅极端子35串联的范围从0.1欧姆到100欧姆的电阻值。
第一栅极电阻器15能通过“直接写入”型应用至少部分形成或应用于第一接触焊盘31之一上，以在第一接触焊盘31上形成、限定或以其它方式在结构上设置第一栅极电阻器15，而不增加或修改第一接触焊盘31本身的电阻。例如，第一栅极电阻器15能使用喷墨或气溶胶喷射印刷机类型应用装置被应用到第一接触焊盘31之一上，其中电阻材料(例如，碳基材料)被准确地沉积或印刷在第一接触焊盘31之一上方、之上、周围或其组合。然而，要认识到，在这种直接写入应用中，可以采用喷射、分配、激光写入或印刷的任何组合。
在其它非限制性方面，在不脱离本公开范围的情况下，也可使用任何其它合适的添加方法，应用电阻材料以在栅极端子35上限定第一栅极电阻器。
电介质层24可以被设置在半导体装置12集合的第一侧13a(例如，顶侧)上。例如，在非限制性方面，粘合剂(未示出)可以用于将电介质层24附着到半导体装置12集合。在非限制性方面，电介质层24可以包括叠层或薄膜。在一些非限制性方面，电介质层24可由各种电介质材料(诸如聚四氟乙烯(PTFE)、聚砜材料、另一种聚合物膜，诸如液晶聚合物(LCP)或聚酰亚胺材料等)中的任何形成。电介质层24可以通过“直接写入”类型应用至少部分地应用到半导体装置12上。例如，可以使用喷墨印刷机类型应用装置将电介质层24应用到半导体装置12上，其中电介质材料(例如，聚合物、环氧树脂或聚酰亚胺)被准确地沉积/印刷在半导体装置12上方、之上和周围以及装置之间的空间中。然而，要认识到，在这种直接写入应用中，可以采用喷射、分配、激光写入或印刷的任何组合。在采用直接写入应用技术时，半导体装置12上要进行电连接的区域保持开放或暴露，以限定孔25集合。根据要求，使用激光、干法或湿法工艺的清洁工艺能被用于进一步清洁金属化的通孔开口。
可以在电介质层顶侧24a上形成或图案化金属互连层22。金属互连层22可以通过通孔27集合直接耦合到半导体装置12。例如，通孔27集合可以通过金属互连层22实现与半导体装置12的第一接触焊盘31的电连接。通孔27可以被形成或限定在对应于形成在半导体装置12上的第一接触焊盘31的位置，通过其可以与半导体装置12进行电连接。
在采用直接写入应用技术的方面，半导体装置12上要在其上形成电阻器的区域能被进一步保持开放，即，经由对应于第一栅极电阻器15(例如，在其上方)限定或形成的电介质层中的孔25。根据要求，使用激光、干法或湿法工艺的清洁工艺能被用于进一步清洁用于金属化的通孔开口25，以使金属互连层22能够延伸穿过该孔，以限定与第一栅极电阻器15直接耦合的通孔27。
将领会到，在采用可选粘合剂将半导体装置12集合附着到电介质层24的方面，孔25集合同样也将延伸穿过粘合剂(未示出)。孔25集合能被布置成具有任何期望的尺寸和间隔，延伸穿过电介质层24或粘合剂或两者，以实现从金属互连层22到半导体装置12中至少一个的第一接触焊盘31中一个或多个的电连接。在非限制性方面，金属互连层22可以包括沉积(例如电镀)到电介质层24上并穿过孔25集合的铜，以实现穿过其中的电连接，即，从金属互连层22到半导体装置12的第一接触焊盘31的电连接。金属互连层22可以具有低轮廓(例如，小于1000微米厚)的平面互连结构，该结构提供了来往于半导体装置12的I/O连接(未示出)的形成。
根据一个非限制性方面，金属互连层22的形成可通过施加金属层或材料，诸如使用溅射和电镀工艺，并且然后随后将所施加的金属材料图案化为具有期望形状的金属互连层22。也就是，金属互连层22的形成可以经由溅射和/或蒸发工艺施加钛或其它合适的粘附层和铜种子层，随后在其上电镀附加的铜以增加金属互连层22的厚度并形成铜迹线。根据另一方面，金属互连层22可以通过直接写入工艺形成，其中金属材料被直接写入或印刷以形成互连。在非限制性方面，可以使用通孔填充材料来填充通孔27，所述通孔填充材料诸如导电油墨、粘合剂或糊剂，其随后被固化以增强金属互连层22的电、热或机械特性。也可以使用施加金属互连的其它附加方法。在另一个实施例中，当使用金属油墨印刷金属薄层并将其用作电镀铜的种子时，可以使用印刷和电镀工艺，例如使用电解或无电工艺来电镀铜。
在非限制性方面，衬底结构14能以绝缘金属衬底(IMS)、直接键合铜(DBC)衬底、活性金属钎焊(AMB)衬底或印刷电路板(PCB)的形式。根据图1所描绘的非限制性方面，衬底结构14可以包括绝缘板16。在非限制性方面，绝缘板16可由导热、电绝缘材料(诸如氧化铝、氮化铝、陶瓷或其组合)形成。在非限制性方面，第一导电层18和第二导电层20可以包括金属片(例如，铜片)。第一导电层18和第二导电层20可以被键合到绝缘板16的相对侧，例如通过高温接合工艺。在各个方面，基于例如用于形成绝缘板16的材料(例如，氧化铝或氮化铝和氮化硅等)，可以采用不同的钎焊和直接键合技术来形成衬底结构14。第二导电层20可以被完全或部分暴露，以提供从半导体装置封装10的有效热传出。虽然图1所描绘的方面图示了DBC衬底形式的衬底结构14，但是要认识到，可以使用铝或任何其它合适的金属材料代替铜作为第一导电层18或第二导电层20，或者两者。进一步设想，在不脱离本公开的范围的情况下，可以使用瓷砖或其它合适的绝缘体来代替氧化铝来形成绝缘板16。
现在参考图2，根据非限制性方面，示出了另一半导体装置封装100的横截面。半导体装置封装200包括与图1的半导体装置封装100中所示的组件类似的若干组件，为了清楚起见省略了一些部分，因此从而用于指示图1中的组件的数字也将用于指示图2中的类似组件。
描绘了半导体装置封装200具有耦合到衬底结构14(例如，在衬底结构14的顶侧上)的半导体装置12。第一栅极电阻器15被耦合到半导体装置12。电介质层24被设置在半导体装置12上(例如，在半导体装置第一侧12a上)。电介质层24可以限定穿过其中的孔25集合。金属互连层22(例如，铜迹线)被形成并设置在电介质层第一侧24a上，并穿过孔25以限定穿过其中的通孔27集合。
附加地，在非限制性方面，半导体装置封装200可包括第二栅极电阻器150。例如，在非限制性方面，半导体装置封装200可以包括半导体装置12，半导体装置12包括与第一栅极电阻器15和第二栅极电阻器150串联电耦合的栅极端子35。第一栅极电阻器可以被限定在栅极端子35上，并且第二栅极电阻器150可以与栅极端子35隔开。在一些方面，第一导线151可以将第一栅极电阻器15和第二栅极电阻器150串联电耦合。在一些方面，金属互连层22可以限定第一导线151。以这种方式，第二栅极电阻器150可以与栅极端子35和第一栅极电阻器15串联电耦合。在非限制性方面，第一栅极电阻器15和第二栅极电阻器150可以增加与栅极端子35串联的0.1欧姆至100欧姆范围内的总电阻。
在一些非限制性方面，如图2所图示，半导体装置可进一步包括第三栅极电阻器152。第三栅极电阻器可以被形成在半导体装置主体13内。使用常规技术，第三栅极电阻器152可以进一步与第一栅极端子35串联电耦合。例如，在非限制性方面，第三栅极电阻器152可以经由限定在半导体装置主体13内的导电元件154耦合到栅极端子第二侧。在一些方面，第三栅极电阻器152可以限定导电元件154的一段。
第二栅极电阻器150可通过“直接写入”类型应用至少部分应用或设置到电介质层24(例如，电介质层24的顶侧)。例如，可以使用喷墨印刷机类型应用装置将第二栅极电阻器150应用到电介质层24，其中电阻材料(例如，碳基材料)被准确地沉积或印刷在电介质层24的一部分上方、之上、周围或其组合。然而，要认识到，在这种直接写入应用中，可以采用喷射、分配、激光写入或印刷的任何组合。
在其它非限制性方面，也可使用其它添加方法，在电介质层24上施加电阻材料以限定第二栅极电阻器150。在另一方面，当使用碳基油墨印刷薄层电阻材料(例如，(例如碳基材料))时，可以使用印刷和电镀工艺。
金属互连层22然后可以在电介质层24上形成或图案化，以进一步限定耦合至第二栅极电阻器150的第一导线151。在其它非限制性方面，第二栅极电阻器150可以通过引线或其它导线(未示出)电耦合到第一栅极电阻器。在一些非限制性方面，第二栅极电阻器可以被布置成限定第一导线151的一段。
图3描绘了根据各个方面形成半导体装置封装100、200的非限制性方法300。在非限制性方面，半导体开关装置12包括主体13。主体13可由包括碳化硅的管芯限定。方法300包括，在310，将第一栅极电阻器15设置在半导体装置12的栅极端子35上。在非限制性方面，第一栅极电阻器15可以使用直接写入工艺就地形成(即，在第一栅极端子第一侧35a上)。在一些非限制性方面，栅极端子35可以机械地支撑第一栅极电阻器15。在非限制性方面，第一栅极电阻器15从而可以被设置成与栅极端子35直接接触，并且在半导体装置主体13的外部。方法300可以包括，在320，通过电介质层24将半导体装置12的栅极端子35与源极端子34电绝缘。方法300可以进一步包括，在330，限定与栅极端子35隔开的第二栅极电阻器150。例如，在非限制性方面，可以通过直接写入应用来形成第二栅极电阻器150。在非限制性方面，第二栅极电阻器150可以被设置在电介质层第一侧24a上。方法300可以包括，在340，经由第一导线151将第二栅极电阻器150与第一栅极电阻器15串联电耦合。在非限制性方面，金属互连层22可以被沉积在电介质层24上以限定第一导线151。在一些非限制性方面，第二栅极电阻器150可以限定第一导线的一段。
在非限制性方面，半导体开关装置12可进一步包括第三栅极电阻器152，该第三栅极电阻器152被限定在半导体主体13内，并与栅极端子35串联电耦合。虽然本方法在本文可以在SiC MOSFET装置的上下文进行讨论，但是应当领会，本方法可以应用于其它类型的材料系统(例如，硅(Si)、锗(Ge)、氮化铝(AlN)、氮化镓(GaN)、砷化镓(GaAs)、金刚石(C)或任何其它合适的半导体)以及利用n沟道或p沟道设计的其它类型的装置结构(例如，UMOSFET、VMOSFET、绝缘栅双极晶体管(IGBT)、绝缘基极MOS控制晶闸管(IBMCT)或任何其它合适的FET和/或MOS装置)。
在尚未描述的程度上，各个方面的不同特征和结构可根据需要相互组合使用。一个特征不能在所有方面中图示并不意味着被解释为它不能，而是为了描述的简洁起见。因此，不同方面的各种特征可根据需要被混合和匹配以形成新的方面，不管新的方面是否被明确描述。本文描述的特征的组合或置换被本公开所覆盖。
本书面描述使用包括最佳模式的示例来公开本公开，并且还使本领域的技术人员能够实践本公开，包括制作和使用任何装置或系统，以及执行任何结合方法。本公开的可取得专利范围由权利要求书来限定，并且可包括本领域的技术人员想到的其它示例。如果这类其它示例包括与权利要求书的文字语言完全相同的结构元件，或者如果它们包括具有与权利要求书的文字语言的非实质差异的等效结构元件，则它们意在处于权利要求书的范围之内。本发明的另外方面由以下条款的主题提供：
1.一种半导体装置封装，包括：半导体开关装置，其具有主体，所述主体包括第一侧和耦合到衬底的相对的第二侧；栅极端子，其被限定在所述半导体开关装置主体第一侧上，所述栅极端子具有第一侧和面向所述主体的相对的第二侧；以及第一栅极电阻器，被设置在所述栅极端子第一侧上，所述栅极电阻器与所述栅极端子串联电耦合。
2.前述条款所述的半导体装置封装，进一步包括电介质层，所述电介质层具有第一侧和面向所述半导体开关装置主体第一侧的相对的第二侧，所述电介质层限定穿过其的孔。
3.任一前述条款所述的半导体装置封装，进一步包括金属互连层，其被设置在所述电介质层第一侧上，并通过所述孔电耦合到所述第一栅极电阻器。
4.任一前述条款所述的半导体装置封装，其中，通过在栅极端子第一侧上的直接写入应用来限定第一栅极电阻器。
5.任一前述条款所述的半导体装置封装，进一步包括设置在所述电介质层第一侧上，并且与所述半导体开关装置隔开的第二栅极电阻器。
6.任一前述条款所述的半导体装置封装，进一步包括串联电耦合所述第一栅极电阻器和所述第二栅极电阻器的第一导线。
7.任一前述条款所述的半导体装置封装，其中，所述第二栅极电阻器限定所述第一导线的一段。
8.任一前述条款所述的半导体装置封装，其中，通过直接写入应用来形成所述第二栅极电阻器。
9.任一前述条款所述的半导体装置封装，其中，所述半导体开关装置主体包括碳化硅。
10.任一前述条款所述的半导体装置封装，进一步包括限定在所述半导体开关装置主体内并且与所述栅极端子串联电耦合的第三栅极电阻器。
11.一种形成半导体装置封装的方法，包括：将第一栅极电阻器设置在限定在半导体开关装置第一侧上的栅极端子上，所述第一栅极电阻器与所述栅极端子串联电耦合。
12.任一前述条款所述的方法，进一步包括设置电介质层，所述电介质层具有第一侧和面向所述半导体开关装置的相对的第二侧，所述电介质层限定穿过其的孔。
13.任一前述条款所述的方法，进一步包括将金属互连层设置在所述电介质层第一侧上，并通过所述孔电耦合到所述第一栅极电阻器。
14.任一前述条款所述的方法，其中，通过直接写入应用将第一栅极电阻器设置在栅极端子上。
15.任一前述条款所述的方法，进一步包括：将第二栅极电阻器设置在所述电介质层第一侧上，并且与所述半导体开关装置主体隔开。
16.任一前述条款所述的方法，其中，所述金属互连层限定串联电耦合到所述第一栅极电阻器和所述第二栅极电阻器的第一导线。
17.任一前述条款所述的方法，其中，所述第二栅极电阻器限定所述第一导线的一段。
18.任一前述条款所述的方法，其中，通过直接写入应用来设置第二栅极电阻器。
19.任一前述条款所述的方法，其中，半导体开关装置主体包括碳化硅。
20.任一前述条款所述的方法，其中，所述半导体开关装置主体进一步包括第三栅极电阻器，所述第三栅极电阻器被限定在所述半导体开关装置主体内，并且与所述栅极端子串联电耦合。

Claims (10)

1.一种半导体装置封装，包括：
半导体开关装置，其具有主体，所述主体包括第一侧和耦合到衬底的相对的第二侧；
栅极端子，其被限定在所述半导体开关装置主体第一侧上，所述栅极端子具有第一侧和面向所述半导体开关装置主体的相对的第二侧；以及
第一栅极电阻器，被设置在所述栅极端子第一侧上，所述栅极电阻器与所述栅极端子串联电耦合。
2.如权利要求1所述的半导体装置封装，进一步包括电介质层，所述电介质层具有第一侧和面向所述半导体开关装置主体第一侧的相对的第二侧，所述电介质层限定穿过其的孔；以及
金属互连层，其被设置在所述电介质层第一侧上，并通过所述孔电耦合到所述第一栅极电阻器。
3.如权利要求2所述的半导体装置封装，进一步包括设置在所述电介质层第一侧上，并且与所述半导体开关装置隔开的第二栅极电阻器。
4.如权利要求3所述的半导体装置封装，进一步包括串联电耦合所述第一栅极电阻器和所述第二栅极电阻器的第一导线。
5.如权利要求4所述的半导体装置封装，其中，所述第二栅极电阻器限定所述第一导线的一段。
6.如权利要求3所述的半导体装置封装，进一步包括限定在所述半导体装置主体内并且与所述栅极端子串联电耦合的第三栅极电阻器。
7.一种形成半导体装置封装的方法，包括：
将第一栅极电阻器设置在限定在半导体开关装置主体第一侧上的栅极端子上，所述第一栅极电阻器与所述栅极端子串联电耦合。
8.如权利要求7所述的方法，进一步包括设置电介质层，所述电介质层具有第一侧和面向所述半导体开关装置的相对的第二侧，所述电介质层限定穿过其的孔；以及
将金属互连层设置在所述电介质层第一侧上，并通过所述孔电耦合到所述第一栅极电阻器。
9.如权利要求8所述的方法，进一步包括：将第二栅极电阻器设置在所述电介质层第一侧上，并且与所述半导体开关装置主体隔开，其中，所述金属互连层限定串联电耦合到所述第一栅极电阻器和所述第二栅极电阻器的第一导线。
10.如权利要求10所述的方法，其中，所述半导体开关装置主体进一步包括第三栅极电阻器，所述第三栅极电阻器被限定在所述半导体开关装置主体内，并且与所述栅极端子串联电耦合。
CN202310061243.5A 2022-01-25 2023-01-18 半导体装置封装及形成方法 Pending CN116504779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/583,682 US12034033B2 (en) 2022-01-25 2022-01-25 Semiconductor device package and method of forming
US17/583682 2022-01-25

Publications (1)

Publication Number Publication Date
CN116504779A true CN116504779A (zh) 2023-07-28

Family

ID=84981839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310061243.5A Pending CN116504779A (zh) 2022-01-25 2023-01-18 半导体装置封装及形成方法

Country Status (6)

Country Link
US (1) US12034033B2 (zh)
EP (1) EP4216265A3 (zh)
JP (1) JP2023108621A (zh)
KR (1) KR20230114724A (zh)
CN (1) CN116504779A (zh)
CA (1) CA3186156A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920388A (en) 1987-02-17 1990-04-24 Siliconix Incorporated Power transistor with integrated gate resistor
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JP4032622B2 (ja) 2000-09-06 2008-01-16 株式会社日立製作所 半導体素子及びこれを用いた半導体装置と変換器
DE10203397B4 (de) 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
DE10335153B4 (de) 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
DE10355925B4 (de) 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP2006140193A (ja) 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法
DE102004061908B4 (de) 2004-12-22 2009-07-30 Siemens Ag Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
US7444934B2 (en) 2005-05-24 2008-11-04 Micron Technology, Inc. Supercritical fluid-assisted direct write for printing integrated circuits
JP5098214B2 (ja) 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法
US9059083B2 (en) 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
US8324686B2 (en) 2009-01-16 2012-12-04 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
US8796745B2 (en) * 2011-07-05 2014-08-05 Texas Instruments Incorporated Monolithically integrated active snubber
CN105359262B (zh) 2013-07-04 2019-02-19 三菱电机株式会社 半导体装置的制造方法、半导体装置
JP6361447B2 (ja) 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6514338B2 (ja) * 2015-08-20 2019-05-15 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
DE102017105548A1 (de) 2017-03-15 2018-09-20 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine gatekontaktstruktur enthält
US10566324B2 (en) 2017-05-18 2020-02-18 General Electric Company Integrated gate resistors for semiconductor power conversion devices
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10784213B2 (en) * 2018-01-26 2020-09-22 Hong Kong Applied Science and Technology Research Institute Company Limited Power device package

Also Published As

Publication number Publication date
US20230238423A1 (en) 2023-07-27
US12034033B2 (en) 2024-07-09
TW202345316A (zh) 2023-11-16
KR20230114724A (ko) 2023-08-01
EP4216265A2 (en) 2023-07-26
EP4216265A3 (en) 2023-09-06
JP2023108621A (ja) 2023-08-04
CA3186156A1 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
US9496245B2 (en) Semiconductor package with integrated semiconductor devices and passive component
US7274105B2 (en) Thermal conductive electronics substrate and assembly
US8836112B2 (en) Semiconductor package for high power devices
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
KR101519062B1 (ko) 반도체 소자 패키지
US9536803B2 (en) Integrated power module with improved isolation and thermal conductivity
US10945333B1 (en) Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
US20230326913A1 (en) Package for power semiconductor devices
US20240128197A1 (en) Assemblies with embedded semiconductor device modules and related methods
US10848074B2 (en) High voltage bridge rectifier
US10957618B2 (en) Thermally conductive electronic packaging
US20230052830A1 (en) Power circuit module
CN108323211B (zh) 功率器件封装
US12034033B2 (en) Semiconductor device package and method of forming
CN112823416A (zh) 表面安装式热缓冲器
TWI854446B (zh) 半導體裝置封裝及形成方法
CN117043936A (zh) 具有一体式散热器的电子封装
US11355419B2 (en) Power semiconductor module
US20230207420A1 (en) Integrated circuit having an improved thermal integrated circuit having an improved thermal performance
US20220278017A1 (en) Power Electronics Carrier
KR20220003804A (ko) 파워모듈
Aschenbrenner Chip embedding–The key for efficient power electronic solutions
CN111919296A (zh) 功率模块以及制造功率模块的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination