CN116487376A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN116487376A CN116487376A CN202310440867.8A CN202310440867A CN116487376A CN 116487376 A CN116487376 A CN 116487376A CN 202310440867 A CN202310440867 A CN 202310440867A CN 116487376 A CN116487376 A CN 116487376A
- Authority
- CN
- China
- Prior art keywords
- substrate
- light emitting
- pad
- pads
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000010409 thin film Substances 0.000 claims description 13
- 230000001154 acute effect Effects 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 74
- 238000000034 method Methods 0.000 description 44
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 17
- 238000005538 encapsulation Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- -1 amine compound Chemical class 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种显示装置，包括发光二极管封装结构。发光二极管封装结构包括基板、多个第一接垫、第二接垫以及多个发光二极管。基板包括多个第一通孔以及第二通孔。第一接垫以及第二接垫分别填入第一通孔以及第二通孔中。第一接垫自基板的顶面沿着第一通孔的侧壁连续地延伸至基板的底面。第二接垫自基板的顶面沿着第二通孔的侧壁连续地延伸至基板的底面。发光二极管设置于基板的顶面上。各发光二极管电性连接至第二接垫以及对应的第一接垫。
Description
技术领域
本发明涉及一种显示装置。
背景技术
发光二极管是一种电致发光的半导体元件，具有效率高、寿命长、不易破损、反应速度快、可靠性高等优点。随着大量的时间与金钱的投入，发光二极管的尺寸逐年缩小，然而，要将发光二极管使用于发光装置的像素结构中仍有困难，尤其是在单个像素就具有红色子像素、绿色子像素及蓝色子像素的发光装置中，单个子像素的尺寸很小，不论是在制造符合小尺寸子像素的发光二极管或是在转移所述发光二极管时都有工艺良率低的问题。
发明内容
本发明提供一种显示装置，能改善发光二极管封装结构容易在工艺中受损的问题。本发明的至少一实施例提供一种显示装置。显示装置包括发光二极管封装结构。发光二极管封装结构包括基板、多个第一接垫、第二接垫以及多个发光二极管。基板包括多个第一通孔以及第二通孔。第一接垫填入第一通孔中。第一接垫自基板的顶面沿着第一通孔的侧壁连续地延伸至基板的底面。第一通孔的侧壁上的第一接垫与基板的底面之间的夹角为锐角。第二接垫填入第二通孔中。第二接垫自基板的顶面沿着第二通孔的侧壁连续地延伸至基板的底面。在第二通孔的侧壁上的第二接垫与基板的底面之间的夹角为锐角。发光二极管设置于基板的顶面上。各发光二极管电性连接至第二接垫以及对应的第一接垫。
本发明的至少一实施例提供一种显示装置。显示装置包括发光二极管封装结构以及薄膜电晶体基板。发光二极管封装结构包括基板、多个接垫以及多个发光二极管。基板包括多个通孔。接垫填入通孔中。接垫的至少一个自基板的顶面沿着通孔的至少一个的侧壁连续地延伸至基板的底面。在通孔的至少一个的侧壁上的接垫的至少一个与基板的底面之间的夹角为锐角。发光二极管设置于基板的顶面上。各发光二极管电性连接至对应的接垫。发光二极管封装结构的接垫电性连接至薄膜电晶体基板。
附图说明
图1A至图4A是依照本发明的一对照组的一种发光二极管封装结构的制造方法的剖面示意图。
图1B至图4B分别是图1A至图4A的发光二极管封装结构的制造方法的俯视示意图。
图5至图7是依照本发明的一对照组的一种显示装置的制造方法的剖面示意图。
图8A至图11A是依照本发明的一实施例的一种发光二极管封装结构的制造方法的剖面示意图。
图8B至图11B分别是图8A至图11A的发光二极管封装结构的制造方法的俯视示意图。
图12至图13是依照本发明的一对照组的一种显示装置的制造方法的剖面示意图。
图14A至图16A是依照本发明的一实施例的一种发光二极管封装结构的制造方法的剖面示意图。
图14B至图16B分别是图14A至图16A的发光二极管封装结构的制造方法的俯视示意图。
图17至图18是依照本发明的一对照组的一种显示装置的制造方法的剖面示意图。
其中附图标记说明如下：
1,2,3:显示装置
10,20,30:发光二极管封装结构
100:载板
110:剥离层
120:保护层
212:第一接垫
212s,222s,224s:侧壁
214:第二接垫
220:基板
220b:底面
220t:顶面
222:第一通孔
224:第二通孔
232:第一连接线
234:第二连接线
240,240V:发光二极管
242:第一电极
244:第二电极
246:半导体堆叠层上
250:遮光层
252:开口
300:导电连接结构
400:薄膜电晶体基板
410:接垫
D1:第一方向
DT:距离
L1,L2:长度
ND:法线方向
SW,W1,W2:宽度
SZ:尺寸
θ1,θ2:夹角
具体实施方式
图1A至图4A是依照本发明的一对照组的一种发光二极管封装结构的制造方法的剖面示意图。图1B至图4B分别是图1A至图4A的发光二极管封装结构的制造方法的俯视示意图，其中图1A至图4A对应了图1B至图4B中线A-A’的位置。请参考图1A与图1B，提供载板100，并于载板100上形成剥离层110。
可选择地形成保护层120于剥离层110上。形成多个第一接垫212以及第二接垫214于保护层120上。第一接垫212以及第二接垫214彼此分离。形成第一接垫212以及第二接垫214的方法包括：首先，整面地沉积第一导电层于保护层120上。接着，通过光刻工艺以及蚀刻工艺而图案化上述第一导电层，以形成第一接垫212以及第二接垫214。在对照组中，第一接垫212的长度L1与宽度W1以及第二接垫214的长度L2与宽度W2皆为45微米。
请参考图2A与图2B，形成基板220于保护层120上。基板220具有多个第一通孔222以及第二通孔224。第一通孔222分别重叠于对应的一个第一接垫212，且第二通孔224重叠于对应的一个第二接垫214。在对照组中，第一通孔222的尺寸SZ以及第二通孔224的尺寸SZ皆为20微米。
在对照组中，第一接垫212以及第二接垫214各自的底面的宽度略大于顶面的宽度，换句话说第一接垫212以及第二接垫214皆具有下宽上窄的结构。第一接垫212的侧壁212s与基板220的底面220b之间的夹角θ1为钝角，且第二接垫214的侧壁(图2A未示出)与基板220的底面220b之间的夹角为钝角。
在对照组中，第一接垫212与第二接垫214分别位于第一通孔222以及第二通孔224的底部，且第一接垫212与第二接垫214并未覆盖第一通孔222的侧壁以及第二通孔224的侧壁。
在对照组中，为了使多个第一通孔222之间及第一通孔222与第二通孔224之间有足够的布线空间，多个第一通孔222之间的距离DT以及第一通孔222与第二通孔224之间的距离DT大于或等于70微米。在对照组中，为了提供足够的布线空间，基板220的宽度SW为175微米。
请参考图3A与图3B，形成多个第一连接线232以及第二连接线234于基板220的顶面220t上。第一连接线232填入第一通孔222并连接至第一接垫212，且第二连接线234填入第二通孔224并连接至第二接垫212。
形成第一连接线232以及第二连接线234的方法包括：首先，整面地沉积第二导电层于基板220的顶面220t上，上述第二导电层填入第一通孔222中与第二通孔224中，并接触第一接垫212与第二接垫214。接着，通过光刻工艺以及蚀刻工艺而图案化上述第二导电层，以形成第一连接线232以及第二连接线234。
在对照组中，在沉积上述第二导电层时，第二导电层直接沉积于第一接垫212与第二接垫214上，因此容易在不同导电层之间产生应力。上述应力容易导致第二导电层剥离，并导致第二导电层部分分离于第一通孔222的侧壁及/或第二通孔224的侧壁。当第二导电层与第一通孔222的侧壁及/或第二通孔224的侧壁之间具有间隙或裂缝(未示出)时，图案化第二导电层时所使用的蚀刻液容易渗入上述间隙或裂缝，进而导致后续所形成的第一连接线232及/或第二连接线234出现剥离的问题。
请参考图4A与图4B，将多个发光二极管240设置于基板220的顶面220t上。在对照组中，发光二极管240包括半导体堆叠层246以及形成于半导体堆叠层246上的第一电极242与第二电极244。半导体堆叠层246例如包括N型半导体以及P型半导体的堆叠层。N型半导体以及P型半导体之间例如还包括发光层。第一电极242与第二电极244位于发光二极管240的同一侧，且每个发光二极管240以倒装芯片的方式接合至对应的第一连接线232以及第二连接线234，并通过对应的第一连接线232以及第二连接线234而电性连接至对应的第一接垫212以及第二接垫214。
在对照组中，每个发光二极管封装结构10中可以包括多个不同颜色的发光二极管240。
形成遮光层250于基板220的顶面220t上。遮光层250可以填入第一通孔222与第二通孔224中。遮光层250具有多个开口252，每个开口252重叠于对应的发光二极管240。
在一些实施例中，在形成遮光层250之后，于遮光层250以及发光二极管240上形成封装材料(未示出)。封装材料包覆发光二极管240。
图5至图7是依照本发明的一对照组的一种显示装置的制造方法的剖面示意图。请参考图5，接续图4A与图4B的步骤，通过湿蚀刻工艺移除剥离层110，借此将载板100取下。保护层120可以在上述湿蚀刻工艺中保护第一接垫212与第二接垫214，借此避免第一接垫212与第二接垫214在上述湿蚀刻工艺中受损。
在一些实施例中，在将载板100取下前，将支撑膜(未示出)贴于发光二极管封装结构10背对载板100的一侧。举例来说，将支撑膜贴于包覆发光二极管240的封装材料上。
请参考图6，利用湿蚀刻工艺或干蚀刻工艺移除保护层120。在一些实施例中，同时于载板100(请参考图1A至图4A)上形成多个发光二极管封装结构10，并通过切割工艺分割多个发光二极管封装结构10。
请参考图7，将发光二极管封装结构10的第一接垫212与第二接垫214通过导电连接结构300而接合至薄膜电晶体基板400的接垫410。至此，大致完成显示装置1。
在对照组中，第一通孔212以及第二通孔214具有上宽下窄的结构。第一接垫212与导电连接结构300之间的接触面积大于第一通孔222的底面面积，且第二接垫214与导电连接结构300之间的接触面积大于第二通孔224的底面面积。
图8A至图11A是依照本发明的一实施例的一种发光二极管封装结构的制造方法的剖面示意图。图8B至图11B分别是图8A至图11A的发光二极管封装结构的制造方法的俯视示意图，其中图8A至图11A对应了图8B至图11B中线A-A’的位置。
请参考图8A与图8B，提供载板100，并于载板100上形成剥离层110。在一些实施例中，载板100为硬质载板，其材料例如为玻璃、半导体、金属或其他合适的材料。在一些实施例中，剥离层110的材料例如包括聚酰亚胺树脂或其他合适的材料。
形成基板220于剥离层110上。基板220具有多个第一通孔222以及第二通孔224。在一些实施例中，基板220的材料例如包括聚酰亚胺(polyimide，PI)、氮化硅(SiNx)、氧化硅(SiOx)或其他绝缘材料。在一些实施例中，基板220包括固化的光阻材料，且形成第一通孔222以及第二通孔224的方法包括光刻工艺。在一些实施例中，第一通孔222的尺寸SZ以及第二通孔224的尺寸SZ皆为20微米至30微米。在一些实施例中，基板220与剥离层110包括不同类型的聚酰亚胺。
在一些实施例中，可选择地形成保护层(未示出)于剥离层110上，且基板220形成保护层上。
请参考图9A与图9B，形成多个第一接垫212以及第二接垫214于基板220上。第一接垫212以及第二接垫214彼此分离。第一接垫212填入第一通孔222中，第二接垫214填入第二通孔224中。
在一些实施例中，形成第一接垫212以及第二接垫214的方法包括：首先，整面地沉积第一导电层于基板220上，且第一导电层填入第一通孔222中以及第二通孔224中。接着，通过光刻工艺以及蚀刻工艺而图案化上述第一导电层，以形成第一接垫212以及第二接垫214。
在本实施例中，第一接垫212的下方以及第二接垫214的下方没有其他导电层，第一接垫212自基板220的顶面220t沿着第一通孔222的侧壁222s连续地延伸至基板220的底面220b，且第二接垫214自基板220的顶面220t沿着第二通孔224的侧壁224s连续地延伸至基板220的底面220b。基于此，不会出现如图3A的对照组中的两层导电层互相接触而产生应力的问题，借此避免第一接垫212以及第二接垫214出现剥离的问题。
在本实施例中，在第一通孔222的侧壁222s上的第一接垫212与基板220的底面220b之间的夹角θ1为锐角，且在第二通孔224的侧壁224s上的第二接垫214与基板220的底面220b之间的夹角θ2为锐角。在一些实施例中，夹角θ1与夹角θ2为0度至90度。在本实施例中，第一接垫212的最底面以及第二接垫214的最底面对齐基板220的底面220b。
在本实施例中，三个第一接垫212排成一列，因此，可以节省第一接垫212与第二接垫214之间所需的布线空间，进而缩小发光二极管封装结构的尺寸。在一些实施例中，多个第一通孔222之间的距离DT以及第一通孔222与第二通孔224之间的距离DT为30微米至35微米。
在一些实施例中，第一接垫212的长度L1与宽度W1皆为40微米至45微米。第二接垫214的长度L2大于宽度W2。在一些实施例中，第二接垫214的长度L2为100微米至120微米，且宽度W2为40微米至45微米。在一些实施例中，基板220的宽度SW为140微米至145微米。
请参考图10A与图10B，将多个发光二极管240设置于基板220的顶面220t上。在本实施例中，发光二极管240包括半导体堆叠层246以及形成于半导体堆叠层246上的第一电极242与第二电极244。半导体堆叠层246例如包括N型半导体以及P型半导体的堆叠层。N型半导体以及P型半导体之间例如还包括发光层。第一电极242与第二电极244位于发光二极管240的同一侧。第一电极242与第二电极244中的其中一个连接至N型半导体，且另一个连接至P型半导体。每个发光二极管240以倒装芯片的方式接合至对应的第一接垫212以及第二接垫214，其中第一电极242电性连接至对应的第一接垫212，且第二电极214电性连接至第二接垫244。在本实施例中，发光二极管240为水平式发光二极管。
在本实施例中，每个发光二极管封装结构中可以包括多个不同颜色的发光二极管240。
请参考图11A与图11B，形成遮光层250于基板220的顶面220t上。遮光层250可以填入第一通孔222与第二通孔224中。遮光层250具有多个开口252，每个开口252重叠于对应的发光二极管240。至此，发光二极管封装结构20大致完成。
在一些实施例中，在形成遮光层250之后，于遮光层250以及发光二极管240上形成封装材料(未示出)。封装材料包覆发光二极管240。
图12至图13是依照本发明的一对照组的一种显示装置的制造方法的剖面示意图。请参考图12，接续图11A与图11B的步骤，通过湿蚀刻工艺移除剥离层110，借此将载板100取下。在一些实施例中，剥离层110的材料为聚酰亚胺树脂，且利用胺类化合物(aminecompound)来除剥离层110。由于胺类化合物不容易对金属造成损伤，因此不需要在剥离层110与第一接垫212之间以及剥离层110与第二接垫214之间形成保护层。
在一些实施例中，在将载板100取下前，将支撑膜(未示出)贴于发光二极管封装结构20背对载板100的一侧。举例来说，将支撑膜贴于包覆发光二极管240的封装材料上。在一些实施例中，同时于载板100(请参考图8A至图11A)上形成多个发光二极管封装结构20，并通过切割工艺分割多个发光二极管封装结构20。
请参考图13，将发光二极管封装结构20的第一接垫212与第二接垫214通过导电连接结构300而接合至薄膜电晶体基板400的接垫410。第一接垫212与第二接垫214电性连接至薄膜电晶体基板400。至此，大致完成显示装置2。
在一些实施例中，导电连接结构300为锡球、其他焊接材料、导电胶或其他可用于导电以及接合的材料。
在一些实施例中，薄膜电晶体基板400中包括多个薄膜电晶体(未示出)以及共用信号线。每个第一接垫212电性连接至不同的薄膜电晶体，而第二接垫214则电性连接至共用信号线。在一些实施例中，将多个发光二极管封装结构20接合至薄膜电晶体基板400，发光二极管封装结构20的数量可以依照实际需求而进行调整。
在本实施例中，第一通孔212以及第二通孔214具有上宽下窄的结构。第一接垫212与导电连接结构300之间的接触面积等于第一通孔222的底面面积，且第二接垫214与导电连接结构300之间的接触面积等于第二通孔224的底面面积。
图14A至图16A是依照本发明的一实施例的一种发光二极管封装结构的制造方法的剖面示意图。图14B至图16B分别是图14A至图16A的发光二极管封装结构的制造方法的俯视示意图，其中图14A至图16A对应了图14B至图16B中线A-A’的位置。
在此必须说明的是，图14A至图16B的实施例沿用图8A至图11B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考上述实施例，在此不赘述。
请参考图14A与图14B，将多个发光二极管240V设置于基板220的顶面220t上。在本实施例中，发光二极管240V横躺在基板220的顶面220t上。在本实施例中，第一电极242、半导体堆叠层246与第二电极244沿着第一方向D1依序排列，第一方向D1垂直于基板220的顶面220t的法线方向ND。在一些实施例中，发光二极管240V通过黏着层(未示出)而连接至基板220的顶面220t。
在本实施例中，发光二极管240V包括半导体堆叠层246以及形成于半导体堆叠层246上的第一电极242与第二电极244。半导体堆叠层246例如包括N型半导体以及P型半导体的堆叠层。N型半导体以及P型半导体之间例如还包括发光层。第一电极242与第二电极244分别位于发光二极管240V的相反两侧。第一电极242与第二电极244中的一个连接至N型半导体，且另一个连接至P型半导体。在本实施例中，发光二极管240V为垂直式发光二极管。在本实施例中，每个发光二极管封装结构中可以包括多个不同颜色的发光二极管240V。
请参考图15A与图15B，形成多个第一接垫212以及第二接垫214于基板220以及发光二极管240V上。第一接垫212以及第二接垫214彼此分离。第一接垫212填入第一通孔222中，第二接垫214填入第二通孔224中。
在本实施例中，第一接垫212从第一电极242延伸至基板220上，且第一接垫212覆盖第一电极242。在一些实施例中，部分第一接垫212还进一步延伸至半导体堆叠层246上。在图15A中，第一电极242的上表面与侧面(第一电极242在图15A中右边的侧面)，皆被第一接垫212包覆。此外，虽然图15A并未示出，但第一电极242的前表面与后表面(平行于图15A的纸面的两个表面)也会被第一接垫212所包覆。
在本实施例中，第二接垫214从第二电极244延伸至基板220上，且第二接垫214覆盖第二电极244。在一些实施例中，部分第二接垫214还进一步延伸至半导体堆叠层246上。在图15A中，第二电极244的上表面与侧面(第二电极244在图15A中左边的侧面)，皆被第二接垫214包覆。此外，虽然图15A并未示出，但第二电极244的前表面与后表面(平行于图15A的纸面的两个表面)也会被第二接垫214所包覆。
在一些实施例中，形成第一接垫212以及第二接垫214的方法包括：首先，整面地沉积第一导电层于基板220以及发光二极管240V上，且第一导电层填入第一通孔222中以及第二通孔224中。接着，通过光刻工艺以及蚀刻工艺而图案化上述第一导电层，以形成第一接垫212以及第二接垫214。
请参考图16A与图16B，形成遮光层250于基板220的顶面220t上。遮光层250可以填入第一通孔222与第二通孔224中。遮光层250具有多个开口252，每个开口252重叠于对应的发光二极管240。至此，发光二极管封装结构30大致完成。
在一些实施例中，在形成遮光层250之后，于遮光层250以及发光二极管240上形成封装材料(未示出)。封装材料包覆发光二极管240。
图17至图18是依照本发明的一对照组的一种显示装置的制造方法的剖面示意图。请参考图17，接续图16A与图16B的步骤，通过湿蚀刻工艺移除剥离层110，借此将载板100取下。
在一些实施例中，在将载板100取下前，将支撑膜(未示出)贴于发光二极管封装结构30背对载板100的一侧。举例来说，将支撑膜贴于包覆发光二极管240的封装材料上。在一些实施例中，同时于载板100(请参考图14A至图16A)上形成多个发光二极管封装结构30，并通过切割工艺分割多个发光二极管封装结构30。
请参考图18，将发光二极管封装结构30的第一接垫212与第二接垫214通过导电连接结构300而接合至薄膜电晶体基板400的接垫410。第一接垫212与第二接垫214电性连接至薄膜电晶体基板400。至此，大致完成显示装置3。
综上所述，在本发明的发光二极管封装结构中，接垫自基板的顶面沿着通孔的侧壁连续地延伸至基板的底面，借此能改善发光二极管封装结构容易在工艺中受损的问题。
Claims (15)
1.一种显示装置，包括：
一发光二极管封装结构，包括：
一基板，包括多个第一通孔以及一第二通孔；
多个第一接垫，填入所述多个第一通孔中，其中所述多个第一接垫自该基板的顶面沿着所述多个第一通孔的侧壁连续地延伸至该基板的底面，其中在所述多个第一通孔的侧壁上的所述多个第一接垫与该基板的底面之间的夹角为锐角；
一第二接垫，填入该第二通孔中，其中该第二接垫自该基板的顶面沿着该第二通孔的侧壁连续地延伸至该基板的底面，其中在该第二通孔的侧壁上的该第二接垫与该基板的底面之间的夹角为锐角；以及
多个发光二极管，设置于该基板的顶面上，其中各该发光二极管电性连接至该第二接垫以及对应的该第一接垫。
2.如权利要求1所述的显示装置，还包括：
一薄膜电晶体基板，其中该发光二极管封装结构的所述多个第一接垫以及该第二接垫电性连接至该薄膜电晶体基板。
3.如权利要求2所述的显示装置，其中所述多个第一接垫通过多个导电连接结构而电性连接至该薄膜电晶体基板，且其中所述多个第一通孔具有上宽下窄的结构，且所述多个第一接垫与所述多个导电连接结构之间的接触面积等于所述多个第一通孔的底面面积。
4.如权利要求1所述的显示装置，其中该发光二极管封装结构包括三个第一接垫，且所述多个第一接垫排成一列。
5.如权利要求1所述的显示装置，还包括：
一遮光层，填入所述多个第一通孔以及该第二通孔。
6.如权利要求1所述的显示装置，其中相邻的所述多个第一通孔之间的距离为30微米至35微米。
7.如权利要求1所述的显示装置，其中所述多个第一接垫的最底面以及该第二接垫的最底面对齐该基板的底面。
8.如权利要求1所述的显示装置，其中各该发光二极管包括一半导体堆叠层以及位于该半导体堆叠层上的一第一电极与一第二电极，该第一电极以及该第二电极位于该发光二极管的同一侧，且其中该第一电极电性连接至对应的该第一接垫，且该第二电极电性连接至该第二接垫。
9.如权利要求1所述的显示装置，其中各该发光二极管包括一半导体堆叠层以及位于该半导体堆叠层上的一第一电极与一第二电极，该第一电极以及该第二电极分别位于该发光二极管的相反两侧，且其中该第一电极电性连接至对应的该第一接垫，且该第二电极电性连接至该第二接垫。
10.如权利要求9所述的显示装置，其中该第一电极形成于该半导体堆叠层上且被对应的该第一接垫覆盖，且该第二电极形成于该半导体堆叠层上且被该第二接垫覆盖。
11.如权利要求9所述的显示装置，其中该第一电极、该半导体堆叠层与该第二电极沿着一第一方向依序排列，该第一方向垂直于该基板的顶面的法线方向。
12.一种显示装置，包括：
一发光二极管封装结构，包括：
一基板，包括多个通孔；
多个接垫，填入所述多个通孔中，其中所述多个接垫的至少一个自该基板的顶面沿着所述多个通孔的至少一个的侧壁连续地延伸至该基板的底面，其中在所述多个通孔的该至少一个的侧壁上的所述多个接垫的该至少一个与该基板的底面之间的夹角为锐角；以及
多个发光二极管，设置于该基板的顶面上，其中各该发光二极管电性连接至对应的所述多个接垫；以及
一薄膜电晶体基板，其中该发光二极管封装结构的所述多个接垫电性连接至该薄膜电晶体基板。
13.如权利要求12所述的显示装置，其中各该发光二极管包括一半导体堆叠层以及位于该半导体堆叠层上的两个电极，该两个电极位于该发光二极管的相反两侧，且其中该两个电极电性连接至对应的所述多个接垫。
14.如权利要求13所述的显示装置，其中该两个电极形成于该半导体堆叠层上且被对应的所述多个接垫覆盖。
15.如权利要求13所述的显示装置，其中该半导体堆叠层在一第一方向上位于该两个电极之间，且该第一方向垂直于该基板的顶面的法线方向。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111146902A TWI837993B (zh) | 2022-12-07 | 顯示裝置 | |
| TW111146902 | 2022-12-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116487376A true CN116487376A (zh) | 2023-07-25 |
Family
ID=87217271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310440867.8A Pending CN116487376A (zh) | 2022-12-07 | 2023-04-23 | 显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487376A (zh) |
-
2023
- 2023-04-23 CN CN202310440867.8A patent/CN116487376A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101576221B1 (ko) | 내장된 구동 칩을 가지는 ｏｌｅｄ 디바이스 | |
| US20180145236A1 (en) | Package structure for light emitting device | |
| US10790267B2 (en) | Light emitting element for pixel and LED display module | |
| US20080277793A1 (en) | Semiconductor Device and Manufacturing Method Thereof | |
| KR101233691B1 (ko) | 칩렛을 사용하는 전자 디바이스의 제어 | |
| US11289633B2 (en) | LED array package and manufacturing method thereof | |
| CN213845268U (zh) | 显示器用发光元件 | |
| CN101477955B (zh) | 小片重新配置的封装结构及封装方法 | |
| US11569201B2 (en) | Semiconductor package and method of fabricating the same | |
| US10658423B2 (en) | Method of manufacturing light emitting device | |
| US10381400B2 (en) | Method of manufacturing light emitting device | |
| CN213071131U (zh) | 显示器用发光元件及发光封装件 | |
| WO2021219069A1 (zh) | 一种堆叠结构、显示屏及显示装置 | |
| US8786093B2 (en) | Chip package and method for forming the same | |
| CN101477956A (zh) | 小片重新配置的封装结构及封装方法 | |
| CN112768471B (zh) | 显示面板及其制作方法 | |
| CN212517197U (zh) | 发光二极管显示面板以及具有其的显示装置 | |
| CN116487376A (zh) | 显示装置 | |
| TWI837993B (zh) | 顯示裝置 | |
| TWI765617B (zh) | 顯示裝置 | |
| TWI835452B (zh) | 發光裝置及其製造方法 | |
| TWI841405B (zh) | 顯示裝置及其製造方法 | |
| CN213071133U (zh) | 显示器用发光元件及显示装置 | |
| CN211654819U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| CN116259697A (zh) | 发光装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |