CN116435332A - 3d架构垂直沟道纳米硅环栅存储器的制备方法 - Google Patents

3d架构垂直沟道纳米硅环栅存储器的制备方法 Download PDF

Info

Publication number
CN116435332A
CN116435332A CN202111635960.1A CN202111635960A CN116435332A CN 116435332 A CN116435332 A CN 116435332A CN 202111635960 A CN202111635960 A CN 202111635960A CN 116435332 A CN116435332 A CN 116435332A
Authority
CN
China
Prior art keywords
silicon
photoresist
layer
nano
adopting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111635960.1A
Other languages
English (en)
Inventor
马忠元
陈坤基
徐骏
徐岭
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202111635960.1A priority Critical patent/CN116435332A/zh
Publication of CN116435332A publication Critical patent/CN116435332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种3D环栅量子点存储器，属于非挥发性存储器技术领域。该存储器的特征在于：其特征在于：以非晶硅作为存储器件沟道，所述非晶硅纳米柱的上下两端作为浮栅存储器沟道的源漏电极，以及环绕在非晶硅柱侧壁的纳米硅浮栅层，所述纳米硅浮栅由隧穿层、纳米硅层和高K介质控制层组成；在控制层表面沉积金属层，形成栅电极；本发明与当前的微电子工艺技术相兼容，纳米硅浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，另外纳米硅浮栅存储器的隧穿层较薄，可以在较小的工作电压下完成写入和擦除的工作，实现低功耗。

Description

3D架构垂直沟道纳米硅环栅存储器的制备方法
技术领域
本发明涉及一种3D环栅量子点存储器阵列及其制备方法，属于非挥发性存储器技术领域。
背景技术
随着大数据和云计算时代的到来，新一代低功耗、高密度闪存器件的需求已经成为当前信息社会重要的硬件基础，虽然通过缩小半导体存储器工艺尺寸可以提高其集成密度，但是当前的CMOS工艺技术已经接近其物理极限，进一步的缩小将面临很多技术难题。而3D架构的存储技术打破传统存储器的平面二维概念，从平面向三维方向发展，可以采用大工艺尺寸获得高密度的集成，特别是纳米硅浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，避免了市场上的多晶硅浮栅存储器面临的问题“一处漏电，全体漏光”。另外纳米硅浮栅存储器的隧穿层较薄，可以在较小的工作电压下完成写入和擦除的工作，实现低功耗，截止目前为止，关于基于3D架构垂直非晶硅沟道的纳米硅浮栅存储器的设计和制备还未见报道。近年来南京大学在纳米硅浮栅存储器方面取得较快的研究进展，针对平面架构的纳米硅浮栅存储器进行了深入研究(1-2)，当前计算机的存储器密度和计算速度还有待进一步提高，如何把非晶硅沟道应用于3D架构高密度纳米硅浮栅存储器具有重要的研究意义。
发明内容
本发明的目的在于：提出一种3D环栅量子点存储器阵列，从而满足微电子科学技术发展对降低非挥发性存储器件功耗的需求。同时给出其制备方法，该方法与当前的微电子工艺相兼容，从而可以切实应用于未来的硅基纳米电子学器件。为了达到以上目的，本发明的技术方案特征在于：以氧化硅纳米柱侧壁的非晶硅沟道作为存储器单元的沟道，隧穿氧化层、纳米硅层和铪铝氧控制层组成的三明治结构环绕在单晶硅纳米柱的表面，形成纳米硅环栅结构，采用大氢稀释的方法获得三层纳米硅，并以碳化硅作为中间隧穿层来进行隔离。本发明的纳米硅尺寸和密度可通过硅烷和氢气的流量比进行调控，中间隧穿层的势垒可以调控硅烷和甲烷的流量比，从而控制工作电压的大小从而实现超低功耗。与现有非挥发性存储器件中的浮栅存储器相比，本发明的优点在于纳米硅的分立电荷存储能力可以有效的防止漏电，铪铝氧控制层可以较好的实现存储层的隔离，使电荷存储在纳米硅层中，防止向顶部金属电极方向传递，另外，传统的多晶硅浮栅存储器中一般电流较大，因此如何降低功耗是目前急需解决的问题。而本发明的存储器则可以实现工作电压的控制，从而解决了降低其功耗的关键性问题。
本发明设计的超低功耗3D环栅量子点储器的制备方法包括以下步骤：
第一步、构筑非晶硅柱沟道
1.1在单晶硅表面旋涂光刻胶，曝光显影后在单晶硅表面获得圆形光刻胶，以光刻胶为掩膜对单晶硅进行刻蚀，获得单晶硅柱。
1.2采用高温热氧化的方法在单晶硅柱表面获得300纳米厚的氧化硅层，采用PECVD系统在氧化硅层表面沉积100纳米的非晶硅层。
第二步、构筑纳米硅环栅存储层；
2.1在非晶硅表面沉积碳化硅和纳米硅，交替进行获得三个周期的碳化硅和纳米硅，采用原子层沉积技术在最上层纳米硅表面沉积铪铝氧控制层，最后在铪铝氧控制层表面沉积金属铝。
2.2在硅基片表面旋涂光刻胶，采用无掩膜技术进行曝光显影，获得覆盖纳米硅环栅存储器单元表面的圆形光刻胶，以光刻胶为掩膜板，采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，刻蚀深度达到隧穿层与底部氧化硅层的交界处，获得彼此独立开来的纳米硅浮栅存储器单元。
第三步、构筑纳米硅环栅存储器的源、漏、栅三个电极；
3-1、在纳米硅浮栅存储器单元表面沉积氧化硅，采用ICP刻蚀技术去除存储器单元顶部的氧化硅层和部分侧壁的氧化硅层，使顶部漏出金属栅。采用ICP刻蚀技术，氯气为气源去除存储器单元顶部的金属栅层和部分侧壁的金属栅层，露出铪铝氧层。在器件表面旋涂光刻胶，采用无掩膜技术曝光显影，获得圆形光刻胶，其尺寸等于单晶硅柱的直径，以圆形光刻胶为掩膜版，把铪铝氧控制层、纳米硅层和碳化硅隧穿层刻蚀去除，露出部分非晶硅层。在器件表面沉积氧化硅层，刻蚀去除单晶硅柱顶部的氧化层，在器件表面旋涂光刻胶，采用无掩膜曝光技术，获得尺寸等于单晶硅柱的光刻胶，以光刻胶为掩膜版刻蚀单晶硅柱侧壁的氧化硅，漏出部分非晶硅层。
3-2、在纳米硅浮栅存储器单元表面旋涂光刻反胶，采用无掩膜技术在光刻胶表面曝光，在距离侧壁金属栅的附近获得圆形光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版刻蚀氧化硅层，获得圆形孔洞，孔洞深度达到与侧壁金属栅连接的底部金属栅表面。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞作为存储器件的栅电极。
3-3、在纳米硅浮栅存储器单元表面旋涂光刻反胶，采用无掩膜技术在光刻胶表面曝光，在硅基底表面无存储器单元对应的光刻胶区域曝光显影形成光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版刻蚀氧化硅层，获得圆形孔洞，其深度达到硅基片表面。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞将作为存储器件的源电极。
3-4、在纳米硅浮栅存储器单元表面旋涂光刻反胶，光刻胶的厚度与漏出的单晶硅柱高度相等，采用无掩膜技术在器件单元表面曝光显影留下圆形光刻胶孔洞，孔洞的圆心就是单晶硅柱的中心，圆形孔洞的直径大于单晶硅柱的直径，其他区域的光刻胶保留，采用热蒸发技术在光刻胶表面沉积金属铝，去除光刻胶后，留下的金属区域将作为存储器件的漏电极。
总之，本发明以3D架构垂直非晶硅沟道纳米硅浮栅存储器作为存储信息的载体，可以通过纳米硅层进行电荷的存储，通过碳硅组分比的调节实现隧穿层势垒高低的调控，从而实现器件功率的调控，该器件的工艺与传统的半导体工艺相兼容，为高密度存储器的产业化奠定了基础。
附图说明
下面结合附图对本发明作进一步的说明。
图1-图20为本发明一个实施例的结构示意图。
图1为覆盖单晶硅柱的硅衬底，单晶硅柱的高度为15微米，直径为2微米；
图2为单晶硅柱表面和单晶硅基底上覆盖了氧化硅，氧化硅层的厚度为300纳米；
图3为氧化硅表面沉积厚度为100纳米的非晶硅层；
图4为非晶硅层表面沉积碳化硅和纳米硅层，隧穿碳化硅层的厚度为3纳米，三层碳化硅隧穿层的碳硅比依次为4∶1、3∶1和2∶1，纳米硅层的厚度为5纳米，铪铝氧控制层的厚度为30 纳米。
图5为采用原子层沉积技术在纳米硅层表面沉积30纳米厚的铪铝氧控制层，然后通过热蒸发技术在铪铝氧控制层表面沉积300纳米的金属铝层。
图6为采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，形成独立开来的纳米硅浮栅存储器单元，刻蚀深度达到隧穿层与底部氧化硅层的交界处。
图7为表面覆盖隔离氧化层的纳米硅浮栅存储器单元，氧化层总厚度为20微米。
图8为纳米硅浮栅存储器单元金属层顶部的氧化层被刻蚀后的示意图，顶部氧化层的厚度为 300纳米；
图9为纳米硅浮栅存储器单元部分金属侧壁的氧化层被刻蚀后的示意图，侧壁氧化层的厚度为200纳米；
图10为纳米硅浮栅存储器单元的顶部金属层被刻蚀后的示意图；
图11为纳米硅浮栅存储器单元的部分侧壁金属层被刻蚀后的示意图；
图12为纳米硅浮栅存储器单元的纳米硅、隧穿层和控制层被刻蚀后漏出部分单晶硅柱的示意图；
图13为纳米硅浮栅存储器单元露出的部分单晶硅柱表覆盖氧化硅层的示意图；
图14为纳米硅浮栅存储器单元露出的部分单晶硅柱顶部的氧化硅层被刻蚀后的示意图；
图15为纳米硅浮栅存储器单元露出的部分单晶硅柱侧壁氧化硅层被刻蚀后的示意图；
图16为纳米硅浮栅存储器单元的侧栅电极孔刻蚀示意图；
图17为纳米硅浮栅存储器单元的侧栅电极孔中注入金属示意图；
图18为纳米硅浮栅存储器单元的源电极孔刻蚀示意图；
图19为纳米硅浮栅存储器单元的源电极孔中注入金属示意图；
图20为纳米硅浮栅存储器单元的单晶硅柱顶部沉积金属电极作为漏电极的示意图
具体实施方式
实施例一
本发明超低功耗三明治结构纳米阻变存储器阵列的制备工艺如图1-10所示，主要包括：
(1)构筑非晶硅沟道：首先选用单晶硅作为器件的衬底；然后在衬底表面旋涂S1813光刻胶，甩胶的转速3500r/min，光刻胶的厚度约为1.5um，在光刻胶表面曝光显影之后，获得圆形光刻胶；交替通入CF4和SF6作为刻蚀气体，采用深硅刻蚀技术获得单晶硅柱，刻蚀功率为 1800W，刻蚀的深度为15um；然后热氧化单晶硅柱获得300nm的氧化硅，最后使用PECVD 系统在氧化层表面沉积100纳米的非晶硅层。
(2)构筑纳米硅环栅层和控制层：在等离子体增强化学汽相淀积系统中通入硅烷和甲烷的混合气体，通过电场分解获得富碳的a-SiCx：H薄膜，甲烷和硅烷的流量比为分别4∶1、3∶1 和2∶1，硅烷和甲烷的流量比可以用于调控隧穿层的势垒高度。接下来同时通入硅烷和氢气，然后关闭硅烷只通入氢气，这两个过程交替循环生长制得纳米硅层，平均一个周期生长的纳米硅层厚度为0.20纳米，25个周期可获得5纳米。气体SiH4/H2的流量比为0.05，重复上述纳米硅层和a-SiCx：H的生长过程，获得3层碳化硅隧穿层和3层纳米硅层。最后采用原子层沉积方法在第三层纳米硅层上沉积30纳米的铪铝氧控制层。在硅基片表面旋涂光刻胶，采用无掩膜技术进行曝光，获得覆盖存储器单元表面的圆形光刻胶，以光刻胶为掩膜板，采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，刻蚀深度达到隧穿氧化层与硅基底表面的氧化隔离层。
(3)构筑纳米硅环栅存储器的源、漏、栅三个电极：
a.在纳米硅浮栅存储器单元表面沉积500纳米的氧化硅，采用ICP刻蚀技术，以CF4和SF6 作为气源刻蚀去除存储器单元顶部的氧化硅层和部分侧壁的氧化硅层，然后再以氯气为气源刻蚀去除存储器单元顶部的金属栅层和部分侧壁的金属栅层，最后在硅片表面旋涂光刻正胶，光刻胶型号为AZ5214，通过无掩膜技术显影曝光，留下以单晶硅柱为中心，直径等于单晶硅柱的圆形光刻胶，以其为掩膜板进行刻蚀，依次采用离子刻蚀方法，以氩气为气源把铪铝氧控制层去除，然后再用ICP刻蚀方法，以CF4和SF6为气源把纳米硅层和碳化硅隧穿层刻蚀去除，露出部分单晶硅柱，在器件表面沉积氧化硅层，使氧化层覆盖厚度超过单晶硅柱的顶部，以CF4和SF6作为气源刻蚀去除单晶硅柱顶部的氧化硅层，漏出单晶硅柱顶面的非晶硅层，在器件表面旋涂AZ5214光刻胶，采用无掩膜曝光技术，获得尺寸等于单晶硅柱的光刻胶，以光刻胶为掩膜版刻蚀氧化硅，露出部分非晶硅层，为漏极的接触作准备。
b.在纳米硅浮栅存储器单元表面旋涂AZ5214光刻反胶，采用无掩膜技术在光刻胶表面曝光显影，在距离侧壁金属栅的附近获得圆形光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版，采用CF4和SF6刻蚀氧化硅层，获得圆形电极孔洞，孔洞深度达到与侧壁金属栅相连的底部金属栅表面。最后用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞将作为存储器件的栅电极。
c.在纳米硅浮栅存储器单元表面旋涂AZ5214光刻反胶，采用无掩膜技术在光刻胶表面曝光，在硅基底表面无存储器单元对应的光刻胶区域曝光显影形成光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版，以CF4和SF6作为气源刻蚀氧化硅层，获得圆形电极孔洞，其深度达到硅基片表面的非晶硅层。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞将作为存储器件的源电极。
d.在纳米硅浮栅存储器单元表面旋涂AZ5214光刻反胶，光刻胶的厚度为1微米，与露出的单晶硅柱高度相等，采用无掩膜技术在器件单元表面曝光显影留下圆形光刻胶孔洞，孔洞的圆心就是单晶硅柱的中心，圆形孔洞的直径大于单晶硅柱的直径，其他区域的光刻胶保留，采用热蒸发技术在光刻胶表面沉积金属铝，去除光刻胶后，圆形孔洞留下的金属区域将作为存储器件的漏电极。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。
1.Performance improvement of nc-Si nonvolatile memory by novel designof tunnel and control layer
Xin-Ye Qian；Kun-Ji Chen；Zhong-Yuan Ma；Xian-Gao Zhang；Zhong-Hui Fang；Guang-Yuan Liu；Xiao-Fan Jiang；Xin-Fan Huang；
2010 10th IEEE International Conference of Solid-State and IntegratedCircuit Technology(ICSICT)，944-946(2010)(EI)
2.Multipeak Negative Differential Resistance Effects inNanocrystalline Si Stacking MOS Structures
Xin-Ye Qian，Kun-Ji Chen，Jian Huang，Yue-Fei Wang，Zhong-Hui Fang，JunXu， Xin-Fan Huang
2012 11th IEEE International Conference of Solid-State and IntegratedCircuit Technology(ICSICT)，S59_03(2010)(EI)

Claims (4)

1.一种3D架构非晶硅沟道纳米环栅存储器，属于非挥发性存储器技术领域。其特征在于：还包括附着在氧化硅圆柱侧壁上的非晶Si沟道，所述非晶硅沟道的上下两端作为浮栅存储器的源漏电极，以及环绕在非晶硅侧壁的纳米硅浮栅层，所述纳米硅浮栅由多层纳米硅和高K介质控制层组成；在控制层表面沉积金属层，形成栅电极。
2.根据权利要求1所述的3D架构非晶硅沟道纳米环栅存储器，其特征在于：非晶硅沟道可通过PECVD技术沉积，无需进行离子注入就可以为纳米硅浮栅存储器提供耗尽型沟道。
3.根据权利要求2所述的3D架构非晶硅沟道纳米环栅存储器，其特征在于：非晶硅沟道的厚度为100纳米，纳米硅尺寸为3纳米，高K控制层的厚度为20-30纳米。
4.根据权利要求1所述的3D架构非晶硅沟道纳米环栅存储器的制备方法，其特征在于包括以下制备步骤：
第一步、构筑非晶硅柱沟道
1.1在氧化硅表面旋涂光刻胶，曝光显影后在单晶硅表面获得圆形光刻胶，以光刻胶为掩膜对单晶硅进行刻蚀，获得单晶硅柱。
1.2采用热氧化技术在单晶硅柱表面获得300纳米的氧化硅层，采用PECVD系统在氧化硅层表面沉积100纳米的非晶硅层作为沟道。
第二步、构筑纳米硅浮栅存储层和控制层
2.1在非晶硅层表面沉积碳化硅和纳米硅，交替进行获得三个周期的碳化硅和纳米硅，采用原子层沉积技术在最上层纳米硅表面沉积铪铝氧控制层，最后在铪铝氧控制层表面沉积金属铝。
2.2在硅基片表面旋涂光刻胶，采用无掩膜技术进行曝光显影，获得覆盖纳米硅环栅存储器单元表面的圆形光刻胶，以光刻胶为掩膜板，采用ICP刻蚀技术把彼此相连的纳米硅环栅存储层刻断，刻蚀深度达到非晶硅层下面的氧化硅层中部，获得彼此独立开来的纳米硅浮栅存储器单元。
第三步、构筑纳米硅环栅存储器的源、漏、栅三个电极；
3-1、在纳米硅浮栅存储器单元表面沉积氧化硅，采用ICP刻蚀技术去除存储器单元顶部的氧化硅层和部分侧壁的氧化硅层，使顶部漏出金属栅。采用ICP刻蚀技术，氯气为气源去除存储器单元顶部的金属栅层和部分侧壁的金属栅层，露出铪铝氧层。在器件表面旋涂光刻胶，采用无掩膜技术曝光显影，获得圆形光刻胶，其尺寸等于单晶硅柱的直径，以圆形光刻胶为掩膜版，把铪铝氧控制层、纳米硅层和碳化硅隧穿层刻蚀去除，露出部分非晶硅。在器件表面沉积氧化硅层，刻蚀去除单晶硅柱顶部的氧化层，在器件表面旋涂光刻胶，采用无掩膜曝光技术，获得尺寸等于单晶硅柱的光刻胶，以光刻胶为掩膜版刻蚀单晶硅柱侧壁的氧化硅，漏出部分非晶硅层。
3-2、在纳米硅浮栅存储器单元表面旋涂光刻反胶，采用无掩膜技术在光刻胶表面曝光，在距离侧壁金属栅的附近获得圆形光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版刻蚀氧化硅层，获得圆形孔洞，孔洞深度达到与侧壁金属栅连接的底部金属栅表面。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞作为存储器件的栅电极。
3-3、在纳米硅浮栅存储器单元表面旋涂光刻反胶，采用无掩膜技术在光刻胶表面曝光，在硅基底表面无存储器单元对应的光刻胶区域曝光显影形成光刻胶洞，其他区域的光刻胶保留，以保留的光刻胶为掩膜版刻蚀氧化硅层，获得圆形孔洞，其深度达到非晶硅层。采用热蒸发技术在器件表面沉积金属铝，去除光刻胶，填满金属的圆形孔洞将作为存储器件的源电极。
3-4、在纳米硅浮栅存储器单元表面旋涂光刻反胶，光刻胶的厚度与漏出的单晶硅柱高度相等，采用无掩膜技术在器件单元表面曝光显影留下圆形光刻胶孔洞，孔洞的圆心就是单晶硅柱的中心，圆形孔洞的直径大于单晶硅柱的直径，其他区域的光刻胶保留，采用热蒸发技术在光刻胶表面沉积金属铝，去除光刻胶后，留下的金属区域将作为存储器件的漏电极。
CN202111635960.1A 2021-12-29 2021-12-29 3d架构垂直沟道纳米硅环栅存储器的制备方法 Pending CN116435332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111635960.1A CN116435332A (zh) 2021-12-29 2021-12-29 3d架构垂直沟道纳米硅环栅存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111635960.1A CN116435332A (zh) 2021-12-29 2021-12-29 3d架构垂直沟道纳米硅环栅存储器的制备方法

Publications (1)

Publication Number Publication Date
CN116435332A true CN116435332A (zh) 2023-07-14

Family

ID=87089479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111635960.1A Pending CN116435332A (zh) 2021-12-29 2021-12-29 3d架构垂直沟道纳米硅环栅存储器的制备方法

Country Status (1)

Country Link
CN (1) CN116435332A (zh)

Similar Documents

Publication Publication Date Title
US11972790B2 (en) Semiconductor device and method for driving semiconductor device
JP7118172B2 (ja) マルチスタック３次元メモリデバイスおよびその作製方法
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
US9853043B2 (en) Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
CN103887313B (zh) 一种半浮栅器件及其制备方法
CN104124210B (zh) 半导体结构的形成方法
CN104882447B (zh) 一种漏区嵌入反型层的半浮栅器件及制造方法
CN102119446A (zh) 具有量子点纳米线阵列的太阳能电池及其制造方法
TWI244755B (en) Semiconductor memory device and manufacturing method for the same
KR20030067956A (ko) 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법
US7875920B2 (en) Semiconductor device and method of manufacturing the same
CN110148598A (zh) 一种基于二维半导体材料垂直沟道的三维闪存存储器及其制备
TWI601270B (zh) 半導體結構及其形成方法
US6500707B2 (en) Method for manufacturing a trench capacitor of a memory cell of a semiconductor memory
CN109817529A (zh) 分栅快闪存储器的形成方法及分栅快闪存储器
US7659164B1 (en) Method for fabricating capacitor of semiconductor device
JP2006013504A (ja) メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法（水平メモリ・ゲイン・セル）
CN110098323A (zh) 一种低功耗氮化硅隧穿结阻变存储器及其制备方法
CN116435332A (zh) 3d架构垂直沟道纳米硅环栅存储器的制备方法
CN102122635B (zh) 沟槽阵列的形成方法
CN116344578A (zh) 一种3d无结增强型浮栅存储器及其制备方法
TW202339263A (zh) 半導體結構及其製造方法、記憶體及其製造方法
US11482531B2 (en) Three-dimensional memory device including multi-bit charge storage elements and methods for forming the same
CN107994030A (zh) 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存
CN110061129B (zh) 一种双势垒纳米硅阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication