CN110098323A - 一种低功耗氮化硅隧穿结阻变存储器及其制备方法 - Google Patents

一种低功耗氮化硅隧穿结阻变存储器及其制备方法 Download PDF

Info

Publication number
CN110098323A
CN110098323A CN201810099307.XA CN201810099307A CN110098323A CN 110098323 A CN110098323 A CN 110098323A CN 201810099307 A CN201810099307 A CN 201810099307A CN 110098323 A CN110098323 A CN 110098323A
Authority
CN
China
Prior art keywords
silicon
layer
silicon nitride
resistance
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810099307.XA
Other languages
English (en)
Inventor
马忠元
孙杨
谭定文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201810099307.XA priority Critical patent/CN110098323A/zh
Publication of CN110098323A publication Critical patent/CN110098323A/zh
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种低功耗氮化硅隧穿结阻变存储器,属于非挥发性存储器技术领域。该存储器的特征在于:氮化硅隧穿结阻变层由富氮的氮化硅阻变层作为中间层,上下两层为相同化学配比的富硅氮化硅薄膜,阻变层上表面的条形电极和下表面的条形电极互相垂直;本发明与当前的微电子工艺技术相兼容,通过含氢富氮氮化硅薄膜的化学配比调控,从而调节构成隧穿结阻变存储器的隧穿层势垒高度,控制穿过隧穿层的电流,进而达到调控工作电流,实现超低功率,使氮化硅隧穿结阻变存储器可切实应用于未来的硅基纳米存储器件中。

Description

一种低功耗氮化硅隧穿结阻变存储器及其制备方法
技术领域
本发明涉及一种兼具低工作电压和电流的氮化硅隧穿结阻变存储器的制备方法,属于非挥发性存储器技术领域。
背景技术
新一代闪存器件的迅猛发展为信息社会提供了重要的硬件基础,随着存储密度的不断提高和器件尺寸的不断缩小,传统的半导体存储器DRAM和Flash都已经接近其物理极限,进一步的缩小将面临很多技术难题。而阻变存储技术作为一种基于物理状态改变的全新存储技术,不会遇到电荷泄漏等问题。其次,其存储单元结构简单,特征尺寸小,因此具有非常好的可缩小性和高集成度,成为目前最有希望替代传统存储器的候选者之一。虽然阻变存储技术有着众多优势,但可以实用化的阻变存储器产品却迟迟没有面市。目前限制阻变存储器进一步发展的一个主要问题是:阻变存储器的阻变通道在电场作用下通常是随机分布的,因此阻变在擦除和写入时,当器件缩小到10纳米以下时,金属连线的电阻将增加到几个千欧,此时如果器件的电阻不够高,则操作电压将会有很大一部分落在金属连线上,从而使得器件的操作失效。因此无论是从节约能量、减小发热的角度考虑,还是从器件缩小后操作的有效性考虑,研究如何获得超低功耗的阻变器件都具有着极其重要的意义。
近年来国际上研究小组在氮化硅阻变存储器方面取得较快的研究进展,针对如何有效的降低氮化硅阻变存储器的功耗进行了深入研究(1-2),但是氮化硅基阻变存储器的工作电流范围在1微安和毫安量级,如何进一步降低氮硅阻变存储器的功耗成为了当前阻变存储器领域中的研究热点。
1.Sung.jun Kim,and Byung-Gook Park,Journal of Alloys and Compounds651(2015)340;
2.Sung.jun Kim,Sunghun Jung,Min-Hwi Kim,Tae-Hyeon Kim,Suhyun Bang,Seongjae Cho and Byung-Gook Park,Nanotechnology 28(2017)125207;
发明内容
本发明的目的在于:提出一种超低功耗氮化硅隧穿结阻变存储器,同时还给出其制备方法,从而满足微电子科学技术发展对降低非挥发性存储器件功耗的需求。同时给出其制备方法,该方法与当前的微电子工艺相兼容,从而可以切实应用于未来的硅基纳米电子学器件。
为了达到以上目的,本发明的技术方案特征在于:包括附着在氧化单晶硅衬底上的下电极,氮化硅隧穿结阻变层,以及分别附着在阻变层上表面的上电极;氮化硅隧穿结阻变层的中间一层为富氮的氮化硅层;上下两层为化学配比相同的富硅氮化硅薄膜,通过调节硅烷和氨气的流量来调控富氮氮化硅薄膜隧穿层化学配比,从而实现隧穿势垒的调节,实现对工作电流的大小的控制。
本发明的氮化硅隧穿结阻变层中,中间层为富氮的氮化硅层,其化学配比可通过硅烷和氨气的流量比进行调控,中间富氮的氮化硅的势垒较高;上下两层富硅氮化硅在生长的过程中通过硅烷和氨气分解获得,由于硅含量较高在电场作用下形成硅悬挂键,为电荷输运提供陷阱中心,而中间的富氮氮化硅由于其势垒较高,可以阻挡两边的电荷输运层中的电流,从而实现工作电流的控制。正是通过在电荷输运层中加入富氮的氮化硅隧穿层,形成一个隧穿结,从而可以降低器件的操作电流,从而实现超低功耗。
与现有的非挥发性存储器件中的浮栅存储器相比,本发明的氮化硅阻变存储器的优点在于器件总厚度只有12纳米,富氮氮化硅隧穿层的隧穿势垒可以有效的阻挡电荷,从而降低阻变层的电流,器件的工作电流可以降低到皮安量级。传统的阻变存储器中一般电流较大,因此如何降低功耗是目前急需解决的问题。而本发明的存储器则可以实现工作电流的控制,从而解决了降低其功耗的关键性问题。
本发明超低功耗氮化硅隧穿结阻变存储器阵列的制备方法包括以下步骤:
第一步、构筑铂金属下电极
1.1对单晶硅进行热氧化,氧化硅层的厚度为200纳米,获得表面覆盖氧化硅层的基底;
1.2在氧化硅表面涂光刻胶,采用条形阵列分布的模板在光刻胶表面曝光和显影,获得图形化的光刻胶;
1.3以光刻胶为掩膜结合ICP刻蚀,在SiO2表面形成深度为50纳米的沟槽,然后采用电子束蒸发的方法在样品表面淀积铂金属作为下电极,铂金属的厚度为5()纳米;
1.4将生长好后的样品放入丙酮中,使用超声仪清除光刻胶和光刻胶上残余的金属,获得条形铂金属阵列电极。
第二步、构筑氮化硅隧穿结阻变薄膜;
2-1、将表面覆盖条形铂电极阵列的氧化硅基底放入PECVD系统,通入硅烷和氨气的混合气体,沉积制备富硅的a-SiNx:H薄膜,硅烷和氨气的流量比范围是2-3,薄膜厚度为5纳米;2-2、通入硅烷和氨气,淀积富氮的氮化硅隧穿层,硅烷和氨气的流量比为0.1-0.4,获得隧穿势垒可调控的氮化硅层,薄膜的厚度为2纳米;
2-3、重复2-1,通入硅烷和氨气的混合气体,沉积制备a-SiNx:H薄膜,硅烷和氨气的流量比范围是2-3,薄膜厚度为5纳米;
第三步、构筑铝金属上电极
3-1、在制备好的样品上甩一层光刻胶,曝光显影之后,做出上电极的图形,用来淀积金属上电极;
3-2、采用电子束蒸发的方法在覆盖有图形化光刻胶的表面淀积铂金属作为上电极,电极厚度为50nm);
3-3、生长好后的样品放入丙酮中,使用超声波震荡去除光刻胶和光刻胶上的金属,获得铂金条形电极,其方向垂直于底电极。
以上a-SiNx:H和a-SiNy:H薄膜中
a——表示非晶态(英文amorphous的第一个字母);
x,y——表示薄膜中氮元素的原子浓度之比;
H——表示氢离子
总之,本发明超低功耗氮化硅基阻变存储器作为存储信息的载体,可以通过在富硅氮化硅层中间引入富氮氮化硅隧穿层,形成隧穿结。通过氮硅组分比的调节实现隧穿势垒高低的调控,从而达到控制阻变器件中电流的大小,实现器件功率的调控,该器件的工艺简单,与传统的半导体工艺相兼容,为阻变存储器的产业化奠定了基础。
附图说明
下面结合附图对本发明作进一步的说明。
图1-图10为本发明一个实施例的结构示意图。
图1为抛光后的单晶氧化硅衬底,二氧化硅的厚度为0.5um;
图2为甩胶,烘烤,曝光,显影之后,光刻胶的图形的示意图,用来作为器件下电极的形状;
图3为ICP刻蚀二氧化硅层之后的示意图,刻蚀二氧化硅层的深度为30纳米;
图4为淀积下电极金属之后的示意图,淀积下电极的厚度为30纳米;
图5为去胶之后衬底的示意图;
图6为生长a-SiNx:H层的示意图,该层的厚度为5纳米;
图7为生长a-SiNy:H层的示意图,该层的厚度为2纳米;
图8为生长a-SiNx:H层的示意图,该层的厚度为5纳米;
图9为甩胶,烘烤,曝光,显影之后,光刻胶图形的示意图,用来作为器件上电极的形状;
图10为淀积下电极金属,去胶之后,上电极形状的示意图,淀积上电极的厚度为10()纳米;
具体实施方式
实施例一
本发明超低功耗氮化硅隧穿结阻变存储器阵列的制备工艺如图1-10所示,主要包括:
(1)构筑金属下电极:首先选用表面氧化层厚度为300纳米的单晶硅作为器件的衬底;然后在衬底表面甩胶,光刻胶选型为AZ5214,甩胶的转速3500r/min,光刻胶的厚度约为1.5um,在光刻胶表面曝光显影之后,获得条形光刻胶;采用刻蚀气体四氟化碳(CF4)以光刻胶为掩膜结合ICP技术刻蚀衬底,刻蚀功率为50W,刻蚀的深度为30nm;然后在刻蚀完毕的样品表面淀积30nm的金属薄膜,最后使用丙酮去除光刻胶和光刻胶上的金属,刻蚀后形成的凹槽中的金属长条即为下电极。
(2)构筑氮化硅隧穿结阻变薄膜:在等离子体增强化学汽相淀积系统中通入硅烷和氨气的混合气体,通过电场分解获得富碳的a-SiNx:H薄膜,硅烷和氨气的流量比范围是2-3,硅烷和氨气的流量比由计算机控制质量流量计来实现。接下来通过改变硅烷和氨气的流量比R,流量比范围是0.1-0.4,达到改变隧穿层中硅氮的组分,从而可控制隧穿势垒的高度。采用高分辨电子显微镜确定氮化硅隧穿结各子层厚度和界面特性。
(3)构筑金属上电极:首先在氮化硅隧穿结阻变层表面甩胶,光刻胶选型为AZ5214,甩胶的转速3500r/min,光刻胶的厚度约为1.5um,在光刻胶表面曝光显影之后,获得条形光刻胶;然后在覆盖条形光刻胶的样品表面淀积100nm的金属薄膜,最后使用丙酮去除光刻胶和光刻胶上的金属,条形光刻胶之间留下的金属长条即为上电极。
除上述实施例外,本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案,均落在本发明要求的保护范围。

Claims (5)

1.本发明涉及氮化硅隧穿结阻变存储器,属于非挥发性性存储器技术领域。该存储器采用单晶硅作为衬底,其特征在于:包括附着在表面氧化的单晶硅衬底上的氮化硅基隧穿结阻变层,及分别附着在阻变层上表面和下表面的互相垂直的条形电极;
2.根据权利要求1所述的超低功耗的三明治结构纳米硅阻变存储器,其特征在于:所述氮化硅隧穿结的中间层为气相化学制备的富氮氮化硅层。
3.根据权利要求2所述的超低功耗的氮化硅隧穿结阻变存储器阵列,其特征在于:所述相邻的上下两层势垒层为化学配比相同的富硅氮化硅薄膜。
4.根据权利要求3所述的功率可调的碳化硅阻变存储器阵列,其特征在于所述的中间纳米硅层的厚度4纳米,上下两层富碳碳化硅薄膜的厚度为3纳米。
5.根据权利要求1所述的功率可调的三明治架构双势垒纳米硅阻变存储器制备方法,其特征在于包括以下步骤:
第一步、构筑铂金属下电极
1.1对单晶硅进行热氧化,氧化硅层的厚度为200纳米,获得表面覆盖氧化硅层的基底;
1.2在氧化硅表面涂光刻胶,采用矩形阵列分布的模板在光刻胶表面曝光和显影,获得图形化的光刻胶;
1.3以光刻胶为掩膜结合ICP刻蚀,在SiO2表面形成深度为100纳米的沟槽,然后采用电子束蒸发的方法在样品表面淀积铂金属作为下电极,铂金属的厚度为100纳米;
1.4去除光刻胶和光刻胶上的金属,获得底电极分布为铂金属条形阵列的氧化硅基底。
第二步、构筑纳米硅双势垒阻变薄膜;
2-1、将表面覆盖条形铂电极阵列的氧化硅基底放入PECVD系统,通入硅烷,氨气的混合气体,设定硅烷和氨气的流量比,利用电场作用淀积得到富硅氮化硅薄膜子层;
2-2、设定硅烷和氨气的流量比,获得富氮的氮化硅隧穿层;
2-3、再重复2-1,形成含富硅氮化硅薄膜子层;
第三步、构筑铂金属上电极
1.2在氮化硅薄膜表面涂光刻胶,采用条形阵列分布的模板在光刻胶表面曝光和显影,获得图形化的光刻胶;
1.3采用电子束蒸发的方法在覆盖有图形化光刻胶的表面淀积铂金属作为上电极;
1.4去除光刻胶和光刻胶上的金属,获得铂金条形电极,其方向垂直于底电极。
CN201810099307.XA 2018-01-31 2018-01-31 一种低功耗氮化硅隧穿结阻变存储器及其制备方法 Pending CN110098323A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810099307.XA CN110098323A (zh) 2018-01-31 2018-01-31 一种低功耗氮化硅隧穿结阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810099307.XA CN110098323A (zh) 2018-01-31 2018-01-31 一种低功耗氮化硅隧穿结阻变存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN110098323A true CN110098323A (zh) 2019-08-06

Family

ID=67443362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810099307.XA Pending CN110098323A (zh) 2018-01-31 2018-01-31 一种低功耗氮化硅隧穿结阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN110098323A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885869A (zh) * 2021-02-03 2021-06-01 湖北大学 一种基于金属性插层的1s1r器件及其制备方法
CN112885868A (zh) * 2021-02-03 2021-06-01 湖北大学 一种基于氧化铌选通管的1s1r器件及其制备方法
WO2021258244A1 (zh) * 2020-06-22 2021-12-30 中国科学院微电子研究所 阻变存储器及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021258244A1 (zh) * 2020-06-22 2021-12-30 中国科学院微电子研究所 阻变存储器及其制备方法
CN112885869A (zh) * 2021-02-03 2021-06-01 湖北大学 一种基于金属性插层的1s1r器件及其制备方法
CN112885868A (zh) * 2021-02-03 2021-06-01 湖北大学 一种基于氧化铌选通管的1s1r器件及其制备方法

Similar Documents

Publication Publication Date Title
Ostraat et al. Synthesis and characterization of aerosol silicon nanocrystal nonvolatile floating-gate memory devices
Lee et al. Metal nanocrystal memory with high-/spl kappa/tunneling barrier for improved data retention
TW396598B (en) Semiconductor storage device
CN103887313B (zh) 一种半浮栅器件及其制备方法
Dufourcq et al. High density platinum nanocrystals for non-volatile memory applications
TWI244755B (en) Semiconductor memory device and manufacturing method for the same
CN110098323A (zh) 一种低功耗氮化硅隧穿结阻变存储器及其制备方法
KR20030067956A (ko) 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법
CN101692463B (zh) 一种混合纳米晶存储器的电容结构及其制备方法
CN101312213A (zh) 一种纳米晶浮栅结构的非挥发性存储单元及其制作方法
CN101452963A (zh) 一种金属纳米晶浮栅非挥发性存储器及其制作方法
Choi et al. Highly thermally stable TiN nanocrystals as charge trapping sites for nonvolatile memory device applications
Gupta et al. Formation of SiGe nanocrystals in HfO 2 using in situ chemical vapor deposition for memory applications
CN101383379A (zh) 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法
CN104882490B (zh) 一种基于金属异质量子点的浮栅存储器的制备方法
Wang et al. Formation of iridium nanocrystals with highly thermal stability for the applications of nonvolatile memory device with excellent trapping ability
CN101388397A (zh) 一种低压可擦写的纳米晶存储电容结构及其制备方法
CN101312212A (zh) 利用高k介质和纳米晶浮栅的非易失存储器及其制作方法
JPH1187544A (ja) 量子構造体を用いた半導体記憶装置
CN110165047A (zh) 一种高密度纳米硅阻变存储器及其制备方法
Hong et al. Cr metal thin film memory
Yun et al. Sub-2 nm size-tunable high-density Pt nanoparticle embedded nonvolatile memory
CN101399289A (zh) 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法
Chan et al. Ge nanocrystals in lanthanide-based Lu2O3 high-k dielectric for nonvolatile memory applications
CN110061129A (zh) 一种超低功耗双势垒纳米硅阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190806