CN112885868A - 一种基于氧化铌选通管的1s1r器件及其制备方法 - Google Patents

一种基于氧化铌选通管的1s1r器件及其制备方法 Download PDF

Info

Publication number
CN112885868A
CN112885868A CN202110149898.9A CN202110149898A CN112885868A CN 112885868 A CN112885868 A CN 112885868A CN 202110149898 A CN202110149898 A CN 202110149898A CN 112885868 A CN112885868 A CN 112885868A
Authority
CN
China
Prior art keywords
oxide
gate tube
resistance change
niobium oxide
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110149898.9A
Other languages
English (en)
Inventor
马国坤
余志颖
檀秋阳
王聪
季杰
万厚钊
桃李
饶毅恒
段金霞
彭小牛
张军
沈谅平
王浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University
Original Assignee
Hubei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University filed Critical Hubei University
Priority to CN202110149898.9A priority Critical patent/CN112885868A/zh
Publication of CN112885868A publication Critical patent/CN112885868A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • H10N70/026Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Abstract

本发明提供了一种基于氧化铌选通管的1S1R器件及其制备方法,该器件包括底电极、转换层、阻变层和顶电极;其中,阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。本申请的基于氧化铌选通管的1S1R器件,阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种,采用的这些材料的电学性质非常稳定,将基于这两类材料的功能层直接堆叠集成制备得到的1S1R器件性能稳定,拥有稳定的SET电压和RESET电压,以及明显的存储窗口,基于这些材料制得的1S1R器件具有1S1R的电学性能,在一定次数的直流耐受性测试中,有稳定的操作电压,也有明显的存储窗口。

Description

一种基于氧化铌选通管的1S1R器件及其制备方法
技术领域
本发明涉及信息存储技术领域,尤其涉及一种基于氧化铌选通管的1S1R器件及其制备方法。
背景技术
随着信息技术的高速发展,人们对大数据时代下的信息存储要求越来越高。目前主流硅基浮栅存储技术(Flash)面临理论和技术瓶颈,尺寸难以持续缩小,同时平面集成架构难以进一步提高存储密度来满足大数据时代对存储器的需求。寻求基于新材料、新结构、新原理和新集成架构的新型存储技术成为未来高密度存储发展的趋势。阻变存储器(RRAM)是可以解决传统多晶硅浮栅技术瓶颈的代表性候选技术之一。
阻变存储器(RRAM)因其结构简单、功耗低、单元尺寸小、器件密度高、编程/擦写速度快、且与CMOS工艺兼容等特点,与传统闪存相比具有明显优势,被认为是最适合三维集成的新型存储器之一,于是,RRAM成为重要的下一代存储技术之一,具有取代现有主流Flash存储器的潜力,受到工业界和学术界的高度重视。在RRAM的存储阵列架构中,由于RRAM单元置于低阻态时的欧姆导电特性,使得在读取某一阻变单元阻值时,其相邻交叉单元若也处于低阻态便会有电流流过,使得读取到的阻值不准确,这个过程称为串扰效应(Cross-Talk),相邻低阻单元上的电流称为漏电流。当存储阵列变大或多层阵列堆叠时,更多的漏电流将使串扰效应更加严重,使得读取到的信息不准确。为解决串扰问题引起的误读现象,目前主要的解决方法有:一、集成一个具有整流特性的二极管,构成1D1R(D是二极管,R是RRAM单元)结构,但这种结构只适用于单极性的RRAM;二、设计自整流RRAM器件,使器件在低阻态时具有整流特性,但该类器件的性能还不够稳定;三、采用互补型阻变存储器(CRS)结构,但CRS结构复杂制备困难;四、集成一个场效应晶体管构成1T1R结构、但该结构单元面积大,占用硅衬底面积,不利于三维集成;五、集成一个选通管构成1Selector-1RRAM(1S1R)结构。其中1S1R结构,结构简单、不依赖CMOS工艺的前段制程,可以实现最小的存储单元面积4F2(F为特征尺寸)等自身优势,以及其优异的抑制漏电流的效果,成为研究的主流方向。
要使RRAM实现超高密度存储的必然选择,1S1R结构单元成为了关键。因此,只有得到性能稳定、抑制漏电流效果优异的1S1R单元,解决阵列中存在的串扰问题之后,才能将1S1R应用到RRAM的三维存储阵列当中。
当前RRAM的三维存储阵列主要有两种:一种是交叉阵列多层堆叠结构(X-point交叉阵列),首先得到二维交叉阵列结构(Cross-bar结构),即将其重复制备,依次堆积多层即形成X-point交叉阵列;另一种方法是垂直交叉阵列结构(V-point垂直阵列),即把传统的水平交叉阵列结构旋转90度并在水平方向重复延伸形成垂直交叉结构三维阵列。在当前已有技术中,只有当RRAM和选通器件集成形成1S1R器件时保留中间电极才有稳定性能,但是,V-point三维垂直结构不能接受RRAM器件和选通器件集成时存在中间电极,因为其特殊结构导致在有中间电极时同一垂直支柱上的单元之间存在短路连通的风险,因此,V-point三维垂直结构中的器件单元需要是一个没有中间电极的1S1R器件。
因此,如何提高善1S1R器件的稳定性、减小1S1R器件的漏电流以及没有中间电极的1S1R器件,成为本领域技术人员急需解决的问题。
发明内容
有鉴于此,本发明提出了一种基于氧化铌选通管的1S1R器件及其制备方法,解决或至少部分解决现有技术中存在的技术缺陷。
第一方面,本发明提供了一种基于氧化铌选通管的1S1R器件,包括:
底电极;
转换层,位于所述底电极一侧表面;
阻变层,位于所述转换层远离所述底电极一侧表面;
顶电极,位于所述阻变层远离所述底电极一侧表面;
其中,所述阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。
可选的,所述的基于氧化铌选通管的1S1R器件,所述转换层的材料为氧化铌。
可选的,所述的基于氧化铌选通管的1S1R器件,所述底电极的材料为Ti、Pt、W或TiN中的一种;所述顶电极的材料为Pt或Ti中的一种。
可选的,所述的基于氧化铌选通管的1S1R器件,所述底电极的厚度为150~200nm,所述转换层的厚度为40~60nm,所述阻变层的厚度为40~70nm,所述顶电极的厚度为80~110nm。
可选的,所述的基于氧化铌选通管的1S1R器件,所述顶电极的形状为矩形或圆形,所述矩形的边长为50~1000μm,所述圆形的直径为50~1000μm。
第二方面,本发明还提供了一种基于氧化铌选通管的1S1R器件的制备方法,包括以下步骤:
提供底电极;
在所述底电极表面制备转换层;
在所述转换层远离所述底电极一侧的表面制备阻变层;
在所述阻变层远离所述底电极一侧的表面制备顶电极;
其中,所述阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。
可选的,所述的基于氧化铌选通管的1S1R器件的制备方法,在所述转换层远离所述底电极一侧的表面制备阻变层具体包括:以氮化硅、氧化硅、氧化镍、氧化铪和氧化钛中的一种为靶材,利用磁控溅射法在所述转换层表面沉积得到氮化硅、氧化硅、氧化镍、氧化铪或氧化钛薄膜即为阻变层。
可选的,所述的基于氧化铌选通管的1S1R器件的制备方法,所述转换层的材料为氧化铌,所述转换层的制备方法具体为:
以五氧化二铌为靶材,利用磁控溅射法在所述底电极表面制备得到氧化铌即为转换层。
可选的,所述的基于氧化铌选通管的1S1R器件的制备方法,所述顶电极的材料为Ti,所述顶电极的制备方法具体为:
以钛为靶材,利用磁控溅射法在所述阻变层表面制备得到钛即为顶电极。
可选的,所述的基于氧化铌选通管的1S1R器件的制备方法,磁控溅射控制的功率为40~60W。
本发明的一种基于氧化铌选通管的1S1R器件及其制备方法相对于现有技术具有以下有益效果:
(1)本申请的基于氧化铌选通管的1S1R器件,阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种,采用的这些材料的电学性质非常稳定,基于这些材料制备得到的1S1R器件性能稳定,拥有稳定的SET电压和RESET电压,以及明显的存储窗口,基于这些材料制得的1S1R器件具有1S1R的电学性能,在一定次数的直流耐受性测试中,有稳定的操作电压,也有明显的存储窗口;
(2)本申请的基于氧化铌选通管的1S1R器件,转换层的材料为氧化铌,用氧化铌作为转换层材料,该材料性能稳定,氧化铌转换层作为选通管,基于该材料制得的选通管具有稳定的阈值电压和保持电压、较大的选通比,引入该材料使本发明制得的1S1R器件具有较大的选通比、较快的开关速度以及较稳定的阈值电压和保持电压;
(3)本申请的基于氧化铌选通管的1S1R器件的制备方法,采用磁控溅射制备氮化硅、氧化硅、氧化镍等薄膜,工艺简单、安全可靠与CMOS工艺兼容;本发明制备得到的1S1R器件没有集成中间电极,可同时应用于X-point交叉阵列和V-point垂直阵列中,为RRAM实现超高密度三维存储阵列提供了技术支撑,在工业和学术上都有很高的价值,应用前景十分广阔。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的基于氧化铌选通管的1S1R器件的结构示意图;
图2为本发明实施例1制备得到的基于氧化铌选通管的1S1R器件的FIB-SEM示意图;
图3为本发明的实施例1制备得到的基于氧化铌选通管的1S1R器件的Forming过程的I-V曲线图;
图4为本发明的实施例1制备得到的基于氧化铌选通管的1S1R器件的I-V曲线图;
图5为本发明的实施例2制备得到的基于氧化铌选通管的1S1R器件的I-V曲线图;
图6为本发明的实施例3制备得到的基于氧化铌选通管的1S1R器件的I-V曲线图;
图7为对比例1制备得到的选通管器件的I-V曲线图;
图8为对比例2制备得到的RRAM器件的I-V曲线图;
图9为对比例3制备得到的RRAM器件的I-V曲线图;
图10为对比例4制备得到的RRAM器件的I-V曲线图。
具体实施方式
下面将结合本发明实施方式,对本发明实施方式中的技术方案进行清楚、完整的描述,显然,所描述的实施方式仅仅是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
如图1所示,本发明提供了一种基于氧化铌选通管的1S1R器件,包括:
底电极1;
转换层2,位于底电极2一侧表面;
阻变层3,位于转换层2远离底电极1一侧表面;
顶电极4,位于阻变层3远离底电极1一侧表面;
其中,阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。
需要说明的是,本申请实施例中,基于氧化铌选通管的1S1R器件包括底电极1、转换层2、阻变层3和顶电极4,其中,阻变层的材料为氮化硅(SiNOx)、氧化硅(SiOx)、氧化镍(NiOx)、氧化铪(HfOx)和氧化钛(TiOx)薄膜材料中的一种,采用的这些材料的电学性质非常稳定,基于这些材料制备得到的1S1R器件性能稳定,拥有稳定的SET电压和RESET电压,以及明显的存储窗口,基于这些材料制得的1S1R器件具有1S1R的电学性能,在一定次数的直流耐受性测试中,有稳定的操作电压,也有明显的存储窗口。
具体的,本申请实施例中,转换层2的材料为氧化铌(NbOx),用氧化铌作为转换层材料,该材料性能稳定,氧化铌转换层作为选通管,基于该材料制得的选通管具有稳定的阈值电压和保持电压、明显的选通比,引入该材料使本发明制得的1S1R器件具有较明显的选通比、较快的开关速度以及较稳定的阈值电压和保持电压。
具体的,本申请实施例中,底电极1的材料为Ti、Pt、W或TiN中的一种;顶电极4的材料为Pt或Ti中的一种;底电极1的厚度为150~200nm,转换层2的厚度为40~60nm,阻变层3的厚度为40~70nm,顶电极4的厚度为80~110nm。
具体的,本申请实施例中,顶电极4的形状为矩形或圆形,矩形的边长为50~1000μm,圆形的直径为50~1000μm;实际中顶电极可阵列排布在阻变层3上。
基于同一发明构思,本发明还提供了上述基于氧化铌选通管的1S1R器件的制备方法,包括以下步骤:
S1、提供底电极;
S2、在底电极表面制备转换层;
S3、在转换层远离底电极一侧的表面制备阻变层;
S4、在阻变层远离底电极一侧的表面制备顶电极;
其中,阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。
S2具体为:转换层的材料为氧化铌,转换层的制备方法为:在磁控溅射设备上安装五氧化二铌靶,在室温下控制磁控溅射设备室温下控制真空室内的系统压强在通入氩气后为4.1×10-1Pa,在五氧化二铌靶功率为40~60W的条件下,在底电极表面溅射沉积氧化铌作转换层。显然实际中,除了磁控溅射法,还可以采用化学气相沉积和物理气相沉积。
S3具体为:在磁控溅射设备上安装氮化硅、氧化硅、氧化镍、氧化铪、氧化钛靶中的一种,在室温下控制磁控溅射设备室温下控制真空室内的系统压强在通入氩气后为4.1×10-1Pa,控制溅射功率为40~60W,在转换层表面溅射沉积制备得到氮化硅、氧化硅、氧化镍、氧化铪或氧化钛薄膜即得阻变层。显然实际中,除了磁控溅射法,还可以采用化学气相沉积和物理气相沉积。
S4具体为:顶电极的材料为Ti,顶电极的制备方法为:在磁控溅射设备上安装金属钛靶,在室温下控制磁控溅射设备室温下控制真空室内的系统压强在通入氩气后为4.1×10-1Pa,控制溅射功率为40~60W,在阻变层表面溅射沉积钛薄膜即制备得到顶电极。显然实际中,除了磁控溅射法,还可以采用化学气相沉积和物理气相沉积。
本发明采用磁控溅射制备氮化硅、氧化硅、氧化镍等薄膜,工艺简单、安全可靠与CMOS工艺兼容;本发明制备得到的1S1R器件没有集成中间电极,可同时应用于X-point交叉阵列和V-point垂直阵列中,为RRAM实现超高密度三维存储阵列提供了技术支撑,在工业和学术上都有很高的价值,应用前景十分广阔。
以下进一步以具体实施例说明书本申请的1S1R器件及其制备方法。
实施例1
本实施例提供了一种基于氧化铌选通管的1S1R器件,由下至上包括底电极1、转换层2、阻变层3和顶电极4,底电极1的材料为Pt,厚度约为200nm;转换层2的材料为氧化铌(NbOx)薄膜,厚度约为45nm;阻变层的材料为氮化硅(SiNOx)薄膜,厚度约为65nm;顶电极4的材料为Ti薄膜,厚度约为90nm,顶电极的形状为圆形,直径为300μm。
上述基于氧化铌选通管的1S1R器件的制备方法为:
S1、对带有Pt底电极的载膜基材表面进行预处理,预处理方法为:依次使用丙酮、乙醇、去离子水在超声仪中超声清洗30min,之后取出并利用高压气体使其干燥;本申请中带有Pt底电极的载膜基材购买自合肥科晶公司,具体的,在Si片上依次沉积500nm厚的SiO2、50nm厚的Ti和200nm厚的Pt;实际中载膜基材还可采用TiN基底(在Si片上依次沉积500nm厚的SiO2、50nm厚的Ti和200nm厚的TiN)、W基底(在Si片上依次沉积500nm厚的SiO2、100nm厚的W)和Ti基底(在Si片上依次沉积500nm厚的SiO2、100nm厚的Ti)等;
S2、在磁控溅射设备上安装五氧化二铌靶,在室温下控制磁控溅射设备室温下控制真空室内的系统压强在通入氩气后为4.1×10-1Pa,在五氧化二铌靶功率为40W的条件下,在底电极表面溅射沉积得到氧化铌即为转换层,溅射沉积时间为1800s;
S3、在磁控溅射设备上安装氮化硅靶,在室温下控制磁控溅射设备室温下控制真空室内的系统压强在通入氩气后为4.1×10-1Pa,控制溅射功率为40W,在转换层表面溅射沉积制备得到氮化硅即为阻变层,溅射沉积时间为2400s;
S4、在磁控溅射设备上安装金属钛靶,在室温下控制磁控溅射设备室温下控制真空室内的系统压强在通入氩气后为4.1×10-1Pa,控制溅射功率为40W,在阻变层表面溅射沉积得到钛薄膜即制备得到顶电极,溅射沉积时间为1800s。
实施例2
本实施例的1S1R器件结构和制备方法均同实施例1,区别仅在于,本实施例中的制备阻变层的步骤当中,在磁控溅射设备上安装的是二氧化硅靶材,其他参数均与实施例1相同。
实施例3
本实施例的1S1R器件结构和制备方法均同实施例1,区别仅在于,本实施例中的制备阻变层的步骤当中,在磁控溅射设备上安装的是氧化镍靶材,其他参数均与实施例1相同
对比例1
本对比例的选通管器件结构和制备方法均同实施例1,区别仅在于,本对比例的选通管器件结构中不含氮化硅阻变层,即,本对比例的选通管器件从下至上依次仅包括底电极层、转换层和顶电极层,其他参数均与实施例1相同。
对比例2
本对比例的RRAM器件结构和制备方法均同实施例1,区别仅在于,本对比例的RRAM器件结构中不含氧化铌转换层,即,本对比例的RRAM器件从下至上依次仅包括底电极层、阻变层和顶电极层,其他参数均与实施例1相同。
对比例3
本对比例的RRAM器件结构和制备方法均同对比例2,区别仅在于,本对比例的RRAM器件结构中阻变层采用氧化硅材料。
对比例4
本对比例的RRAM器件结构和制备方法均同对比例2,区别仅在于,本对比例的RRAM器件结构中阻变层采用氧化镍材料。
性能测试
使用蔡司crossbeam 540聚焦离子束双束系统拍摄实施例1中制备得到的1S1R器件的FIB-SEM截面图像,结果如图2所示。
分别将实施例1~3中制得的1S1R器件和对比例1、2中制得的1S1R器件进行I-V测试,测试是在安捷伦B1500A半导体参数分析仪测试平台上进行的,这里主要对实施例1中1S1R器件进行详细地说明。
利用两根探针分别接触实施例1中1S1R器件的顶电极和底电极,其中接触顶电极的一端为正电压;首先是Forming过程,利用安捷伦B1500A测试软件设置一个较大的正向扫描电压(8V,1mA限流)激活器件,使其软击穿形成导电通道,如图3所示;随后负向用一个小电压(-2V,100mA限流),使导电通道断裂回到高阻态;然后利用安捷伦B1500A测试软件设定-2V~+2V的扫描电压,扫描电压工作一个循环分为四部分,先从0V扫描到+2V,再从+2V扫描到0V,这两个部分设置限流为5mA;然后从0V扫描到-2V,最后从-2V扫描到0V,这两个部分不限流即限流为100mA。即完成一个循环,每一部分扫描步数为101,即电压从0V扫描到+2V时电流取101个读取点,其I-V循环测试图如图4所示。测试结果表明,对于正向扫描,当扫描电压大于选通管器件的阈值电压时,选通管器件打开,但整个器件要当电压达到阻变单元的转变电压才会转变到低阻态。在电压降至保持电压之前选通管器件始终保持为开启状态,当电压小于保持电压选通管关闭,整个器件又转变到高阻态,起到抑制漏电流的效果;对于负向扫描,当电压达到阈值电压选通管开启,器件转变到低阻态,当电压进一步增大到阻变单元的RESET电压,阻变单元转变高阻态,在回扫过程中选通管也关闭,器件转变保持高阻态。本申请的1S1R器件的核心是具有稳定阻变性能的氮化硅(SiNOx)薄膜材料和具有优异选通性能的氧化铌(NbOx)薄膜材料。由图4可知,该1S1R器件具有较大的窗口比和较好的选通比,有效地减小了漏电流,获得了具有抗串扰能力的忆阻器基本性能。此外,该1S1R没有集成中间电极,可同时运用于X-point三维存储阵列和V-point垂直型三维存储阵列中,为RRAM实现超高密度三维存储阵列提供了技术支撑。综上所述,本申请的1S1R器件具有优异且稳定的性能,具有很高的应用价值。
图5为基于实施例2制得的1S1R器件的I-V循环测试结果图;图6为基于实施例3制得的1S1R器件的I-V循环测试结果图;图7为基于对比例1制得的选通管器件的的I-V循环测试结果图;图8为基于对比例2制得的RRAM器件的I-V循环测试结果图;图9为基于对比例3制得的RRAM器件的I-V循环测试结果图;图10为基于对比例4制得的RRAM器件的I-V循环测试图。
通过对比图7~10的I-V曲线可以看出,在RRAM集成氧化铌选通管后(如图7),选通管起到了明显的开关作用,从图5~7中的I-V曲线,可以看出当电压小于保持电压选通管关闭,整个器件又转变到高阻态,起到抑制漏电流的效果。
以上所述仅为本发明的较佳实施方式而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于氧化铌选通管的1S1R器件,其特征在于,包括:
底电极;
转换层,位于所述底电极一侧表面;
阻变层,位于所述转换层远离所述底电极一侧表面;
顶电极,位于所述阻变层远离所述底电极一侧表面;
其中,所述阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。
2.如权利要求1所述的基于氧化铌选通管的1S1R器件,其特征在于,所述转换层的材料为氧化铌。
3.如权利要求1所述的基于氧化铌选通管的1S1R器件,其特征在于,所述底电极的材料为Ti、Pt、W或TiN中的一种;所述顶电极的材料为Pt或Ti中的一种。
4.如权利要求1所述的基于氧化铌选通管的1S1R器件,其特征在于,所述底电极的厚度为150~200nm,所述转换层的厚度为40~60nm,所述阻变层的厚度为40~70nm,所述顶电极的厚度为80~110nm。
5.如权利要求1所述的基于氧化铌选通管的1S1R器件,其特征在于,所述顶电极的形状为矩形或圆形,所述矩形的边长为50~1000μm,所述圆形的直径为50~1000μm。
6.一种基于氧化铌选通管的1S1R器件的制备方法,其特征在于,包括以下步骤:
提供底电极;
在所述底电极表面制备转换层;
在所述转换层远离所述底电极一侧的表面制备阻变层;
在所述阻变层远离所述底电极一侧的表面制备顶电极;
其中,所述阻变层的材料为氮化硅、氧化硅、氧化镍、氧化铪和氧化钛薄膜材料中的一种。
7.如权利要求6所述的基于氧化铌选通管的1S1R器件的制备方法,其特征在于,在所述转换层远离所述底电极一侧的表面制备阻变层具体包括:以氮化硅、氧化硅、氧化镍、氧化铪和氧化钛中的一种为靶材,利用磁控溅射法在所述转换层表面沉积得到氮化硅、氧化硅、氧化镍、氧化铪或氧化钛薄膜即为阻变层。
8.如权利要求6所述的基于氧化铌选通管的1S1R器件的制备方法,其特征在于,所述转换层的材料为氧化铌,所述转换层的制备方法具体为:
以五氧化二铌为靶材,利用磁控溅射法在所述底电极表面制备得到氧化铌即为转换层。
9.如权利要求6所述的基于氧化铌选通管的1S1R器件的制备方法,其特征在于,所述顶电极的材料为Ti,所述顶电极的制备方法具体为:
以钛为靶材,利用磁控溅射法在所述阻变层表面制备得到钛即为顶电极。
10.如权利要求7所述的基于氧化铌选通管的1S1R器件的制备方法,其特征在于,磁控溅射控制的功率为40~60W。
CN202110149898.9A 2021-02-03 2021-02-03 一种基于氧化铌选通管的1s1r器件及其制备方法 Pending CN112885868A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110149898.9A CN112885868A (zh) 2021-02-03 2021-02-03 一种基于氧化铌选通管的1s1r器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110149898.9A CN112885868A (zh) 2021-02-03 2021-02-03 一种基于氧化铌选通管的1s1r器件及其制备方法

Publications (1)

Publication Number Publication Date
CN112885868A true CN112885868A (zh) 2021-06-01

Family

ID=76056987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110149898.9A Pending CN112885868A (zh) 2021-02-03 2021-02-03 一种基于氧化铌选通管的1s1r器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112885868A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555499A (zh) * 2021-06-11 2021-10-26 河北大学 固态电解质阈值开关器件及其制备方法和1s1r集成结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281953A (zh) * 2008-04-29 2008-10-08 北京大学 一种具有稳定阻变特性的材料及阻变存储器
CN102148328A (zh) * 2011-01-21 2011-08-10 北京大学 一种氧化物电阻存储器件及其制备方法
CN102593349A (zh) * 2011-01-12 2012-07-18 中国科学院微电子研究所 一种SixNy基电阻型存储器及其制备方法和应用
CN107634140A (zh) * 2017-09-12 2018-01-26 电子科技大学 基于SiNx的光读取神经突触器件结构及其制备方法
CN108110137A (zh) * 2017-12-14 2018-06-01 电子科技大学 基于SiOxNy的光读取神经突触器件及其制备方法
CN108231823A (zh) * 2018-03-16 2018-06-29 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法
CN108258115A (zh) * 2018-03-16 2018-07-06 湖北大学 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
CN110098323A (zh) * 2018-01-31 2019-08-06 南京大学 一种低功耗氮化硅隧穿结阻变存储器及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281953A (zh) * 2008-04-29 2008-10-08 北京大学 一种具有稳定阻变特性的材料及阻变存储器
CN102593349A (zh) * 2011-01-12 2012-07-18 中国科学院微电子研究所 一种SixNy基电阻型存储器及其制备方法和应用
CN102148328A (zh) * 2011-01-21 2011-08-10 北京大学 一种氧化物电阻存储器件及其制备方法
CN107634140A (zh) * 2017-09-12 2018-01-26 电子科技大学 基于SiNx的光读取神经突触器件结构及其制备方法
CN108110137A (zh) * 2017-12-14 2018-06-01 电子科技大学 基于SiOxNy的光读取神经突触器件及其制备方法
CN110098323A (zh) * 2018-01-31 2019-08-06 南京大学 一种低功耗氮化硅隧穿结阻变存储器及其制备方法
CN108231823A (zh) * 2018-03-16 2018-06-29 湖北大学 一种基于氧化锆隧穿层的氧化铌选通器件及其制造方法
CN108258115A (zh) * 2018-03-16 2018-07-06 湖北大学 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555499A (zh) * 2021-06-11 2021-10-26 河北大学 固态电解质阈值开关器件及其制备方法和1s1r集成结构

Similar Documents

Publication Publication Date Title
US7498600B2 (en) Variable resistance random access memory device and a method of fabricating the same
US8222713B2 (en) Storage element and storage apparatus
CN108258115B (zh) 一种基于氧化铌选通管和氧化锆阻变层的1s1r器件及其制造方法
US20070090444A1 (en) Nonvolatile memory device including nano dot and method of fabricating the same
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
CN101068038A (zh) 在下电极上具有缓冲层的可变电阻存储器件
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
US8716059B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
CN109638153A (zh) 一种选通管材料、选通管器件及其制备方法
US10720578B2 (en) Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes
JP2007158325A (ja) 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
CN105932035A (zh) 一种用于阻变存储器交叉阵列的选通器件及其制备方法
Walczyk et al. Resistive switching behavior in TiN/HfO 2/Ti/TiN devices
CN112885868A (zh) 一种基于氧化铌选通管的1s1r器件及其制备方法
Chen et al. Analog synaptic behaviors in carbon-based self-selective RRAM for in-memory supervised learning
CN113066927B (zh) 一种基于掺钛氧化铌的1s1r器件及其制备方法
CN110783453B (zh) 一种双模阻变存储器件及其制备方法
CN112885869A (zh) 一种基于金属性插层的1s1r器件及其制备方法
CN101577311A (zh) 一次编程存储器及其制造方法
CN107204397A (zh) 用于双极性阻变存储器的选择器件及其制备方法
CN113113538B (zh) 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
US10297748B2 (en) Three-terminal atomic switching device and method of manufacturing the same
CN110752293A (zh) 一种双向阈值开关选择器件及其制备方法
US11825756B2 (en) Preparation method of bipolar gating memristor and bipolar gating memristor
WO2018152697A1 (zh) 基于过渡金属氧化物的选择器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210601

RJ01 Rejection of invention patent application after publication