CN116417247A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116417247A
CN116417247A CN202210729155.3A CN202210729155A CN116417247A CN 116417247 A CN116417247 A CN 116417247A CN 202210729155 A CN202210729155 A CN 202210729155A CN 116417247 A CN116417247 A CN 116417247A
Authority
CN
China
Prior art keywords
electrode layer
multilayer electronic
electronic assembly
electrode
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210729155.3A
Other languages
English (en)
Inventor
郑瑞元
吴源根
延圭浩
李瑞浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116417247A publication Critical patent/CN116417247A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电子组件。所述多层电子组件包括：主体，包括介电层和交替设置的多个内电极，且所述介电层介于所述多个内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面；以及外电极，设置在所述主体上。每个内电极的一端连接到所述第三表面或所述第四表面。所述外电极包括：第一电极层，设置在所述第三表面和所述第四表面上并包括导电金属；第二电极层，设置在所述第一电极层上，包括银(Ag)和玻璃，并且还包括钯(Pd)、铂(Pt)和金(Au)中的一种或更多种，并且所述第一电极层设置为覆盖每个内电极的连接到所述第三表面或所述第四表面的一端，并且不延伸到其它表面。

Description

多层电子组件
本申请要求于2021年12月30日在韩国知识产权局提交的第10-2021-0192726号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)，由于具有小尺寸和保证高电容的优点，是在诸如通信、计算机、家用电器和汽车的行业中使用的重要片式组件，特别地，是在诸如移动电话、计算机和数字电视的各种电气、电子和信息通信装置中使用的关键无源元件。
通常，为了将多层陶瓷电容器安装在基板上，多层陶瓷电容器的外电极包括形成在电极层上的镀层。然而，由于高温环境，在安装期间，基板会弯曲并且包含在镀层中的锡(Sn)被氧化，这会导致焊料开裂或接触电阻增大。
为了解决这个问题，已经使用了以下外电极结构：包括含有铜(Cu)的第一电极层和利用含有银(Ag)和钯(Pd)的电极形成的第二电极层。在使用这种外电极的情况下，可使用银环氧树脂作为导电粘合剂代替锡焊接将多层陶瓷电容器安装在基板上。
通常，在外电极结构中，包括铜的第一电极层设置在多层电子组件的端表面上，并且第一电极层从端表面延伸到主体的上表面和下表面的一部分以形成带部，从而增强与主体的粘合性。然而，当烧制第一电极层时，第一电极层收缩而向主体施加压应力，在这种情况下，由于随着带部收缩而施加到主体的上表面和下表面的压应力，会在主体上形成不均匀的应力分布。因此，在多层电子组件的主体中会产生裂纹，并且在安装期间粘合强度会降低。
发明内容
本公开的一方面在于当烧结第一电极层时减小施加到主体的压应力。
本公开的一方面还在于解决由于带部的压应力而产生的裂纹导致在安装期间粘合强度降低的问题。
本公开的另一方面在于解决当第一电极层仅形成在端表面上以抑制在主体上形成不均匀的应力分布时由于外电极和主体的弱结合强度而导致的粘合强度降低的问题。
根据本公开的一方面，一种多层电子组件可包括：主体，包括介电层和交替设置的多个内电极，且所述介电层介于所述多个内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；以及外电极，设置在所述主体上，其中，所述多个内电极中的每个内电极的一端连接到所述第三表面或所述第四表面，所述外电极包括第一电极层和第二电极层，所述第一电极层设置在所述第三表面和所述第四表面上并且包括导电金属，所述第二电极层设置在所述第一电极层上，所述第二电极层包括银(Ag)和玻璃，并且还包括钯(Pd)、铂(Pt)和金(Au)中的一种或更多种，并且所述第一电极层设置为覆盖所述多个内电极中的每个内电极的连接到所述第三表面或所述第四表面的一端，并且不延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面。
附图说明
通过结合附图以及以下具体实施方式，将更清楚地理解本公开的以上和其他方面、特征和其他优点，在附图中：
图1是示意性地示出根据本公开中的示例性实施例的多层电子组件的立体图；
图2是沿图1的线I-I'截取的截面图；
图3是沿图1的线II-II'截取的截面图；
图4是示出根据本公开中的示例性实施例的多层电子组件的主体的分解立体图；
图5是对应于图2的根据本公开中的示例性实施例的多层电子组件的截面图；
图6是对应于图2的根据本公开中的示例性实施例的多层电子组件的截面图；以及
图7是示意性地示出在对应于图6的根据本公开中的示例性实施例的多层电子组件中测量应力的区域的截面图。
具体实施方式
将参考附图详细描述本公开的示例性实施例。
在附图中，第一方向可被定义为堆叠方向或厚度(T)方向，第二方向可被定义为长度(L)方向，并且第三方向可被定义为宽度(W)方向。
图1是示意性地示出根据本公开中的示例性实施例的多层电子组件的立体图。
图2是沿图1的线I-I'截取的截面图。
图3是沿图1的线II-II'截取的截面图。
图4是示出根据本公开中的示例性实施例的多层电子组件的主体的分解立体图。
在下文中，将参照图1至图4描述根据本公开中的示例性实施例的多层电子组件100。
根据本公开中的示例性实施例的多层电子组件100包括：主体110，包括介电层111以及交替设置的多个内电极121和122，且介电层介于多个内电极121和122之间，主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面并在第二方向上彼此相对的第三表面3和第四表面4，以及连接到第一表面至第四表面并且在第三方向上彼此相对的第五表面5和第六表面6；外电极130和140，设置在第三表面和第四表面上，其中，多个内电极中的每个内电极的一端连接到第三表面或第四表面，外电极包括第一电极层131和141以及第二电极层132和142，第一电极层131和141设置在主体上并包括导电金属，第二电极层132和142设置在第一电极层上，第二电极层132和142包括银(Ag)和玻璃，并且还包括钯(Pd)、铂(Pt)和金(Au)中的一种或更多种，第一电极层设置为覆盖多个内电极中的每个内电极的连接到第三表面或第四表面的一端，并且不延伸到第一表面、第二表面、第五表面和第六表面。
在主体110中，介电层111与内电极121和122交替堆叠。
对主体110的具体形状没有具体限制，但是如图1所示，主体110可具有六面体形状或与其类似的形状。由于在烧制过程期间包括在主体110中的陶瓷粉末颗粒的收缩(或缩小)，主体110可具有基本上六面体形状，但是不具有带有完美直线的六面体形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111处于烧结状态，并且相邻的介电层111可被一体化，使得在不使用扫描电子显微镜(SEM)的情况下可能不容易区分相邻的介电层111之间的边界。
根据本公开中的示例性实施例，用于形成介电层111的原材料不受限制，只要可获得足够的静电电容即可。例如，也可使用钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括BaTiO3基陶瓷粉末颗粒，并且陶瓷粉末颗粒可包括(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
作为用于形成介电层111的材料，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末颗粒中。
另外，介电层111的平均厚度不需要具体限制。例如，介电层111的平均厚度可大于等于0.2μm且小于等于2μm。
然而，通常，当形成厚度小于0.6μm的薄的介电层时，特别是当介电层的厚度小于等于0.35μm时，由于外电极烧制期间的压应力而在多层电子组件100中产生裂纹的可能性会增大。
根据本公开中的示例性实施例，第一电极层131和141设置为覆盖多个内电极的连接到第三表面和第四表面的所有端部，但不延伸到第一表面、第二表面以及第五表面和第六表面，即使当介电层111的平均厚度小于等于0.35μm时，也可抑制由于外电极的压应力导致产生裂纹。因此，当介电层111的平均厚度小于等于0.35μm时，根据本公开的可靠性改善效果可更显著。
介电层111的平均厚度可指设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可通过以下方式测量：用放大倍数为10,000的扫描电子显微镜(SEM)扫描主体110在长度-厚度(L-T)方向上的截面的图像。更具体地，可通过在该扫描图像中测量一个介电层在长度方向上等间隔的30个点处的厚度来测量平均值。另外，如果通过将平均值的测量扩展到10个介电层来测量平均值，则可使介电层的平均厚度更一般化。
主体110可包括：电容形成部Ac，通过包括设置成彼此面对的第一内电极121和第二内电极122且使介电层111介于第一内电极121和第二内电极122之间来形成电容；覆盖部112和113，形成在电容形成部Ac的在第一方向上的上表面和下表面上。
另外，电容形成部Ac是有助于电容器的电容形成的部分，并且可通过重复堆叠多个第一内电极121和多个第二内电极122且使介电层111介于多个第一内电极121和多个第二内电极122之间而形成。
覆盖部112和113包括在第一方向上设置在电容形成部Ac上方的上覆盖部112和在第一方向上设置在电容形成部Ac下方的下覆盖部113。
上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可用于防止由于物理应力或化学应力而损坏内电极。
上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
另外，覆盖部112和113的平均厚度可不受限制。然而，覆盖部112和113的平均厚度可小于等于15μm，以更容易实现多层电子组件的小型化和高电容。另外，根据本公开中的示例性实施例，第一电极层131和141可设置为覆盖多个内电极的连接到第三表面和第四表面的所有端部，并且不延伸到第一表面、第二表面、第五表面和第六表面，即使当覆盖部的平均厚度小于等于15μm时，也可抑制多层电子组件中产生裂纹。
覆盖部112和113的平均厚度可指第一方向上的尺寸，并且可以是通过以下方式获得的值：对在电容形成部Ac的上方或下方在等间隔的五个点处测量的覆盖部112和113在第一方向上的尺寸求平均值。
另外，边缘部114和115可设置在电容形成部Ac的侧表面上。
边缘部114和115可包括设置在电容形成部Ac的在第三方向(宽度方向)上的一个侧表面上的边缘部114和设置在电容形成部Ac的在第三方向(宽度方向)上的另一侧表面上的边缘部115。也就是说，边缘部114和115可设置在电容形成部Ac的在宽度方向上的两个侧表面上。
如图3所示，边缘部114和115可指在沿主体110的宽度-厚度(W-T)方向截取的截面中第一内电极121和第二内电极122的两端与主体110的边界表面之间的区域。
边缘部114和115可基本上用于防止由于物理应力或化学应力而损坏内电极。
边缘部114和115可在通过将导电膏涂敷在除了要形成边缘部的区域之外的陶瓷生片上形成内电极时形成。
另外，为了抑制由于内电极121和122引起的台阶差，可通过以下方式来形成边缘部114和115：在堆叠内电极之后切割内电极以使内电极暴露于电容形成部Ac在第三方向(宽度方向)上的两个侧表面，并且随后在电容形成部Ac在第三方向(宽度方向)上的两个侧表面上堆叠单个介电层或者两个或更多个介电层。
另外，边缘部114和115的宽度不需要具体限制。然而，边缘部114和115的平均宽度可小于等于15μm，以更容易地实现多层电子组件的小型化和高电容。另外，根据本公开中的示例性实施例，第一电极层131和141设置成覆盖多个内电极的连接到第三表面和第四表面的所有端部，并且不延伸到第一表面、第二表面、第五表面和第六表面，即使当边缘部114和115的平均宽度小于等于15μm时，也可抑制由于外电极烧制期间的压应力而在多层电子组件100中产生裂纹。
边缘部114和115的平均宽度可指边缘部114和115在第三方向上的平均尺寸，并且可以是通过以下方式获得的值：对在电容形成部Ac的侧表面上在等间隔的五个点处测量的边缘部114和115在第三方向上的尺寸求平均值。
多个内电极121和122可交替地设置，且介电层111介于多个内电极121和122之间。
多个内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122交替地设置成彼此面对，且构成主体110的介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别连接到主体110的第三表面3和第四表面4。
具体地，第一内电极121的一端可连接到第三表面，并且第二内电极122的一端可连接到第四表面。
第一内电极121可与第四表面4间隔开并且通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且通过第四表面4暴露。第一外电极130可设置在主体的第三表面3上以连接到第一内电极121，并且第二外电极140可设置在主体的第四表面4上以连接到第二内电极122。
也就是说，第一内电极121不与第二外电极140连接，而是与第一外电极130连接，第二内电极122不与第一外电极130连接，而是与第二外电极140连接。因此，第一内电极121可形成为与第四表面4间隔开预定距离，并且第二内电极122可形成为与第三表面3间隔开预定距离。
在这种情况下，第一内电极121和第二内电极122可通过设置在其间的介电层111彼此电分离。
主体110可通过以下方式形成：交替堆叠其上印刷有第一内电极121的陶瓷生片和其上印刷有第二内电极122的陶瓷生片，并随后烧制陶瓷生片。
用于形成内电极121和122的材料没有具有限制，并且可使用具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。
此外，内电极121和122可通过以下方式形成：在陶瓷生片上印刷用于内电极的导电膏，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。作为用于内电极的导电膏的印刷方法，可使用丝网印刷法或凹版印刷法，但本公开不限于此。
在示例性实施例中，内电极121和122可包括镍(Ni)。在这种情况下，镍(Ni)可与包含在本公开的第一电极层131a和132a中的铜(Cu)形成合金(这将在后面描述)，或者可通过金属键合来改善电连接性。
此外，内电极121和122的平均厚度不需要具体限制。例如，内电极121和122的平均厚度可大于等于0.2μm且小于等于2μm。
然而，通常，当内电极形成为更薄以具有小于0.6μm的厚度时，特别地，当内电极的厚度小于等于0.35μm时，由于外电极烧制期间的压应力而在多层电子组件100中产生裂纹的可能性可能进一步增大。
根据本公开中的示例性实施例，第一电极层131和141可设置为覆盖多个内电极的连接到第三表面和第四表面的所有端部，并且不延伸到第一表面、第二表面、第五表面和第六表面，即使当内电极121和122的平均厚度小于等于0.35μm时，也可抑制由于外电极烧制期间的压应力而在多层电子组件100中产生裂纹。
因此，当内电极121和122具有小于等于0.35μm的平均厚度时，根据本公开的效果可更显著，并且可更容易地实现多层电子组件的小型化和高电容。
内电极121和122的平均厚度可指内电极121和122的平均厚度。
内电极121和122的平均厚度可通过以下方式测量：用放大倍数为10,000的扫描电子显微镜(SEM)扫描主体110在长度-厚度(L-T)方向上的截面的图像。更具体地，可通过在扫描图像中测量一个内电极在长度方向上等间隔的30个点处的厚度来测量平均值。可在电容形成部Ac中指定等间隔的30个点。此外，如果通过将平均值的测量扩展到10个内电极来测量平均值，则可使内电极的平均厚度更一般化。
外电极130和140可分别设置在主体110的第三表面3和第四表面4上。外电极130和140可包括分别设置在主体110的第三表面3和第四表面4上且分别连接到第一内电极121和第二内电极122的第一外电极130和第二外电极140。
在本示例性实施例中，描述了多层电子组件100具有两个外电极130和140的结构，但外电极130和140的数量或形状可根据内电极121和122的形状或其他目的来修改。
外电极130和140可包括分别设置在主体上并且包括导电金属的第一电极层131和141。
第一电极层131和141可设置在主体的第三表面和第四表面上，并且可用于确保与包括导电金属的内电极的电连接。也就是说，第一电极层131和141分别与交替地连接到主体110的第三表面和第四表面的第一内电极121和第二内电极122接触并直接连接，以确保第一外电极130和第二外电极140与第一内电极和第二内电极之间的导电。
包括在第一电极层131和141中的导电金属的类型没有具体限制。导电金属可包括与包括在第一内电极121和第二内电极122中的金属相同的金属以改善电连接性，并且可包括与包括在第一内电极121和第二内电极122中的金属形成合金的金属。
第一电极层可通过以下方式形成：在主体上施加包括导电金属粉末和玻璃的膏然后烧制膏。将膏施加在主体上的方法没有具体限制。例如，可将第一内电极和第二内电极暴露在其上的表面浸入膏中，或者可将电极片材转印到相应表面。
因此，在示例性实施例中，除了导电金属之外，第一电极层131和141还可包括玻璃。因此，可提高第一电极层131和141与主体110之间的结合强度。
在示例性实施例中，包括在第一电极层131和141中的导电金属可包括铜(Cu)。因此，当第一内电极121和第二内电极122包括镍(Ni)时，可形成镍(Ni)-铜(Cu)合金以进一步改善电连接性。
通常，已经尝试将第一电极层设置在第三表面和第四表面上，并且第一电极层包括设置为延伸到主体的第一表面、第二表面、第五表面和第六表面中的至少一个的带部，以便改善与主体的结合强度和弯曲强度。
然而，当通过烧制形成第一电极层时，由于带部的收缩引起的压应力会传递到主体，从而在主体中形成不均匀的应力分布。
特别地，由于应力集中在主体的被第一电极层覆盖的区域上，因此可能发生与未被第一电极层覆盖的部分的应力的大的差异。当应力以这种方式不均匀地集中在主体上时，多层电子组件会经受弯曲应力并且会产生裂纹，当多层电子组件通过包含树脂和银(Ag)的导电粘合剂安装在基板上时，粘合强度可能降低。
因此，在本公开中，通过调节第一电极层设置在主体上的位置来抑制应力集中在主体的局部区域上的现象。
根据本公开中的示例性实施例的多层电子组件的第一电极层131和141设置为覆盖多个内电极的连接到第三表面3和第四表面4的所有端部，并且不延伸到第一表面、第二表面、第五表面和第六表面。也就是说，第一电极层131和141设置在第三表面和第四表面上以确保与多个内电极121和122的电连接，并且第一电极层不形成在第一表面、第二表面、第五表面和第六表面上，从而抑制由于烧制期间的收缩而向主体传递压应力。因此，改善应力集中在主体的局部区域上的现象，从而抑制裂纹的发生并提高粘合强度。
第一电极层131可具有朝向第一电极层131的至少一端渐缩的厚度，第一电极层141可具有朝向第一电极层141的至少一端渐缩的厚度。第一电极层的厚度可例如沿着第二方向测量并且在主体110的沿着第一方向和第二方向的截面中用放大倍数为10,000的扫描电子显微镜(SEM)测量。
参照图2，在示例性实施例中，第一电极层131和141可设置为不覆盖覆盖部112和113。具体地，第一电极层131和141可设置在从多个内电极121和122在第一方向上的最上端在第二方向上绘制的直线延长线E1与从多个内电极121和122在第一方向上的最下端在第二方向上绘制的直线延长线E2之间。
因此，在烧制第一电极层时施加到主体110的上覆盖部112和下覆盖部113的应力可最小化，从而抑制在主体110中产生裂纹并提高粘合强度。另外，由于第一电极层131和141不覆盖覆盖部，因此可通过使外电极130和140的比例最小化来使多层电子组件100的每单位体积的电容最大化。
图5是对应于图2的根据本公开中的示例性实施例的多层电子组件100'的截面图。
参照图5，在根据示例性实施例的多层电子组件100'的主体110中，第一表面1、第二表面2、第三表面3、第四表面4、第五表面5和第六表面6的端部可收缩，并且这样的端部可被限定为角部。
因此，主体110可包括将第三表面3连接到第一表面1、第二表面2、第五表面5和第六表面6的第一角部C1，以及将第四表面4连接到第一表面1、第二表面2、第五表面5和第六表面6的第二角部C2。当第一表面至第六表面的端部在烧制过程期间或通过抛光过程收缩时，第一角部和第二角部可具有圆角形状。
根据示例性实施例的多层电子组件100'可包括设置在主体110的第三表面3和第四表面4上的外电极130'和140'，并且外电极130'和140'包括设置在主体110上并包括导电金属的第一电极层131'和141'。第一电极层131'和141'可设置为覆盖多个内电极的连接到第三表面和第四表面的所有端部，不延伸到第一表面、第二表面、第五表面和第六表面，并且可设置为不覆盖主体110的第一角部C1和第二角部C2。
因此，可减少外电极130'和140'的比例，以提高多层电子组件100'的每单位体积的电容，同时，可减轻主体的角部上的应力集中现象，以减少在多层电子组件100'中产生裂纹。
图6是对应于图2的根据本公开中的示例性实施例的多层电子组件100”截面图。
参照图6，在根据示例性实施例的多层电子组件100”中，外电极130”和140”设置在主体110的第三表面3和第四表面4上，并且外电极130”和140”包括设置在主体110上并包括导电金属的第一电极层131”和141”。第一电极层131”和141”设置为覆盖多个内电极的连接到第三表面和第四表面的所有端部，但不延伸到第一表面、第二表面、第五表面和第六表面，并且可设置为覆盖主体110的第一角部C1和第二角部C2。如上所述，由于主体的角部通过抛光工艺形成，或者由于主体的第一表面至第六表面的端部在烧制过程期间收缩，因此主体的角部的介电微结构的致密性可能弱。另外，由于角部部分设置成最靠近多个内电极121和122的设置在最上端处的内电极和设置在最下端处的内电极，因此如果水分渗透通过角部，则多层电子组件的可靠性可能受到不利影响。
在根据示例性实施例的多层电子组件100”中，第一电极层131”和141”设置成覆盖主体的第一角部和第二角部，从而完全覆盖主体的易受水分渗透的角部，因此，由于第一电极层131”和141”没有设置在第一表面、第二表面、第五表面和第六表面上，因此可通过减轻局部区域上的应力集中来抑制裂纹的产生，同时提高多层电子组件100”的防潮可靠性。
第二电极层132和142可设置在第一电极层上，并且可包括银(Ag)，另外，还可包括钯(Pd)。对第二电极层132和142的描述也可应用于第二电极层132'、132”和142'、142”。
第二电极层可用于防止氧化并防止水分和氢的渗透。另外，由于第二电极层包含银(Ag)，因此可通过包含银(Ag)和树脂的导电粘合剂在基板上进行安装，而不使用包含锡(Sn)的焊料。
因此，可避免由于在高温-低温循环中外电极和焊料之间的热膨胀系数的差异导致的应力而发生焊料开裂的问题。
另外，当第二电极层仅包含银(Ag)或银(Ag)的含量增加时，可能发生离子迁移。
因此，第二电极层132和142还可包含钯(Pd)以抑制离子迁移的发生，并且钯(Pd)可用能够防止离子迁移的另一种金属(诸如铂(Pt)或金(Au)等)代替或与能够防止离子迁移的另一种金属(诸如铂(Pt)或金(Au)等)混合。
第二电极层132和142可设置在第一电极层上，并且可设置成延伸到主体110的第一表面和/或第二表面的一部分，此外，第二电极层132和142还可延伸到第五表面和第六表面的一部分。因此，可提高多层电子组件100的防潮可靠性，并且可提高弯曲强度，使得当将多层电子组件100安装在基板上时，可保护多层电子组件100免受外部弯曲应力的影响。
在一些实施例中，第二电极层132和142不是通过例如电镀形成的镀层。
在示例性实施例中，第二电极层132和142还可包括玻璃。当通过涂敷和烧制膏形成第二电极层132和142时，玻璃可控制银(Ag)和钯(Pd)的烧结速率，减小在烧结期间施加到主体110的应力，并确保与基板的粘合性。
玻璃成分可包括至少一种氧化物，并且可以是选自由氧化硅、氧化硼、氧化铝、过渡金属氧化物、碱金属氧化物和碱土金属氧化物组成的组中的一种或更多种，但不受具体限制。过渡金属可以是选自由锌(Zn)、钛(Ti)、钒(V)、锰(Mn)、铁(Fe)和镍(Ni)组成的组中的一种或更多种，碱金属可以是选自由锂(Li)、钠(Na)和钾(K)组成的组中的一种或更多种，碱土金属可以是选自由镁(Mg)、钙(Ca)、锶(Sr)和钡(Ba)组成的组中的一种或更多种。
第二电极层132和142可通过以下方式形成：将包括银(Ag)颗粒(还包括钯(Pd)颗粒、铂(Pt)颗粒和金(Au)颗粒中的一种或更多种)的导电膏(另外，还包括玻璃)涂敷到主体的一部分和第一电极层131和132，然后执行烧制。在这种情况下，第一电极层和第二电极层可同时烧制，但不限于此。
基于导电膏的总重量，形成第二电极层132和142的导电膏中包含的玻璃的含量可大于等于10wt％且小于等于30wt％。因此，可解决以下问题：当基于导电膏的总重量玻璃的含量小于10wt％时在烧制期间由于导电膏与主体的粘合性弱而导致的粘合强度弱的问题，以及当基于导电膏的总重量玻璃的含量大于30wt％时由于过量的玻璃含量而在烧制之后在第二电极层中发生玻璃珠化的问题。
另外，在烧制第二电极层132和142之后的截面(例如，沿第一方向和第二方向截取的截面)中，由包括在第二电极层中的玻璃占据的面积可大于等于由导电金属颗粒(诸如银(Ag)颗粒、钯(Pd)颗粒、铂(Pt)颗粒和金(Au)颗粒)占据的面积的1/10且小于等于由导电金属颗粒(诸如银(Ag)颗粒、钯(Pd)颗粒、铂(Pt)颗粒和金(Au)颗粒)占据的面积的3/10。因此，可解决当在第二电极层的截面中由玻璃占据的面积小于导电金属的面积的1/10时在烧制期间由于导电膏与主体的弱结合强度而导致的粘合强度弱的问题，并且可解决当由玻璃占据的面积超过导电金属的面积的3/10时由于过量的玻璃含量而在烧制之后在第二电极层中发生玻璃珠化的问题。
由于成分的差异，可通过EDS分析区分第二电极层中包括的玻璃和导电金属或导电金属颗粒。玻璃和导电金属颗粒也可通过能够比较相对对比度的扫描电子显微镜(SEM)的背散射电子(BSE)图像的EDS分析来区分。
因此，在从多层电子组件在宽度方向上的中央截取的长度-厚度截面(L-T截面)中，基于设置在主体的第三表面或第四表面上的第二电极层在厚度方向上的中央，长度×厚度＝10μm×10μm的区域的BSE图像可被转换为以像素为基础相对地比较对比度和颜色的图像，并且可通过EDS中的程序测量玻璃的面积和导电金属的面积以进行计算。
另外，第一电极层131和141以及第二电极层132和142的成分可根据使用扫描电子显微镜-能量色散X射线光谱仪(SEM-EDS)观察到的图像来计算。具体地，在将多层电子组件抛光到宽度方向(第三方向)上的中央以暴露长度-厚度方向上的截面(L-T截面)之后，对基于第一电极层和第二电极层(设置在主体的第三表面或第四表面上)在厚度方向上的中央的长度×厚度＝10μm×10μm的区域进行EDS分析，以测量第一电极层和第二电极层中包括的每种元素的成分(单位为at％或wt％)。
图7是示意性地示出在对应于图6的根据本公开中的示例性实施例的多层电子组件中测量应力的区域的截面图。
参照图7，根据示例性实施例的多层电子组件100”的主体110可包括：电容形成部Ac，包括多个内电极，多个内电极交替地设置，且介电层介于多个内电极之间以形成电容；覆盖部112和113，设置在电容形成部在第一方向上的上表面和下表面上，当在覆盖部112和113的被第二电极层覆盖的区域A中测量的平均残余应力的值为Sa并且在覆盖部112和113的没有被第二电极层覆盖的区域B中测量的平均残余应力的值为Sb时，[(Sa-Sb)/Sb]×100可小于等于0.10。
因此，可使应力集中在主体110的覆盖部112和113的一部分上的现象最小化，从而抑制在多层电子组件100”中产生裂纹的现象。
在这种情况下，被第二电极层覆盖的区域A可指在从宽度方向上的中央部分截取的长度-厚度方向上的截面(L-T截面)中，覆盖部的被第二电极层覆盖的部分的中央区域，没有被第二电极层覆盖的区域B可指在上述截面中，覆盖部的没有被第二电极层覆盖的部分的中央区域。另外，Sa和Sb可以是在区域A和区域B中的每个中的五个任意点处通过拉曼位移分析测得的平均值。
当在多层电子组件的特定区域中产生残余应力时，发生高压相变，当通过拉曼光谱分析时可观察到拉曼位移现象。此时，由于当残余应力减小时拉曼位移倾向于减小，并且当残余应力增大时拉曼位移倾向于增大，因此可根据拉曼位移的大小测量每个区域的残余应力值。
多层电子组件100的尺寸可不受具体限制。
然而，为了实现小型化和高电容，需要通过减小介电层和内电极的厚度来增加层数，因此，在具有0603尺寸(长×宽，0.6mm×0.3mm)或更小的多层电子组件中，根据本示例性实施例的改善粘合强度的效果可以是显著的。
因此，考虑到制造误差和外电极的尺寸，当多层电子组件100的长度小于等于0.66mm并且其宽度小于等于0.33mm时，根据本公开的改善粘合强度的效果可更显著。这里，多层电子组件100的长度是指多层电子组件100在第二方向上的最大尺寸，并且多层电子组件100的宽度是指多层电子组件100在第三方向上的最大尺寸。
(示例)
下面的表1示出了在将多层电子组件样品安装在基板上之后，在改变第一电极层设置的区域时，绝缘电阻的劣化、应力变化、裂纹发生率和粘合强度的测量和评估。
对于第一电极层设置的区域，对第一电极层设置成不完全覆盖而是部分覆盖多个内电极的连接到主体的第三表面和第四表面的端部的情况(试验编号1)、第一电极层设置成覆盖多个内电极的连接到主体的第三表面和第四表面的所有端部但不延伸到主体的第一表面、第二表面、第五表面和第六表面的情况(试验编号2)、以及第一电极层设置成覆盖多个内电极的连接到主体的第三表面和第四表面的所有端部并且延伸到主体的第一表面、第二表面、第五表面和第六表面的情况(试验编号3)单独进行测量和评估。
通过8585测试测量绝缘电阻(IR)的劣化。
当在85℃/湿度85％的环境中施加1-1.5V的电压15-30小时时，如果绝缘电阻下降到初始值的1/3或更小，则判断为NG。当每100个样品中多于一个的样品出现上述情况时，则认为对于IR劣化特性来说是NG。
对于应力变化，将多层电子组件抛光到宽度方向(第三方向)上的中央位置以暴露长度-厚度方向上的截面(L-T截面)，之后，在覆盖部的被第二电极层覆盖的中央区域A的五个任意点和覆盖部的没有被第二电极层覆盖的中央区域B的五个任意点处通过拉曼位移分析分别计算平均残余应力(Sa和Sb)，并计算[(Sa-Sb)/Sb]×100的值。
为了确定是否产生裂纹，将每个试验编号的100个多层电子组件样品在宽度-厚度方向上的截面(W-T截面)抛光，直到剥离外电极，然后通过扫描电子显微镜或光学显微镜观察以检查是否存在裂纹。
对于安装后的粘合强度，对于每个试验编号，对安装在基板上的100个多层电子组件样品进行-55℃至+125℃的温度循环(在最低温度和最大温度下各保持30分钟)，之后，在剪切试验中测量直到发生2mm或更大变形的最大力并取平均值。
[表1]
Figure BDA0003712214390000151
在试验编号1的情况下，可看出应力没有集中在主体的局部区域上，因此不会产生裂纹，并且安装后的粘合强度良好，但是由于在第一内电极121和第二内电极122与第一电极层131和141之间形成少量的镍(Ni)-铜(Cu)合金而导致电连接性不足，因此发生IR劣化。
在试验编号2的情况下，可看出，由于第一电极层131和141设置成不覆盖主体的第一表面、第二表面、第五表面和第六表面，因此应力不会集中在主体的局部区域上，不会产生裂纹，并且安装后的粘合强度优异。另外，由于第一内电极121和第二内电极122的镍(Ni)和第一电极层的铜(Cu)充分扩散以形成镍(Ni)-铜(Cu)合金，因此电连接性优异并且没有发生IR劣化。
在试验编号3的情况下，可看出，由于第一电极层被设置为覆盖主体的第一表面、第二表面、第五表面和第六表面中的至少一个，因此应力集中在主体的局部区域上，导致0.18％的应力变化，结果，没有抑制主体110中的裂纹的产生，从而在将多层电子组件样品安装在基板上时粘合强度降低。
因此，在根据本公开中的示例性实施例的多层电子组件中，第一电极层设置成覆盖多个内电极的连接到主体的第三表面和第四表面的所有端部，并且不延伸到主体的第一表面、第二表面、第五表面和第六表面，使得可抑制应力集中在主体的局部区域上的现象以防止产生裂纹，当将多层电子组件安装在基板上时可提高粘合强度，并且可通过确保与内电极的充分电连接来防止IR劣化。
本公开的各种效果之一是通过控制第一电极层设置的区域来抑制应力集中在主体的与烧制第一电极层之后的带部对应的区域上的现象。
本公开的各种效果之一是通过抑制在烧制第一电极层之后主体中的不均匀应力分布来减少主体中裂纹的产生，并改善安装期间的粘合强度。
本公开的各种效果之一是即使当第一电极层仅形成在主体的端表面上以抑制在主体中形成不均匀的应力分布时通过控制包括在第二电极层中的玻璃的含量来改善安装期间的粘合强度。
虽然以上已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (15)

1.一种多层电子组件，包括：
主体，包括介电层和交替设置的多个内电极，且所述介电层介于所述多个内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；以及
外电极，设置在所述主体上，
其中，所述多个内电极中的每个内电极的一端连接到所述第三表面或所述第四表面，
所述外电极包括第一电极层和第二电极层，所述第一电极层设置在所述第三表面和所述第四表面上并且包括导电金属，所述第二电极层设置在所述第一电极层上，所述第二电极层包括银和玻璃，并且还包括钯、铂和金中的一种或更多种，并且
所述第一电极层设置为覆盖所述多个内电极中的每个内电极的连接到所述第三表面或所述第四表面的一端，并且不延伸到所述第一表面、所述第二表面、所述第五表面和所述第六表面。
2.根据权利要求1所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述多个内电极且所述介电层介于所述多个内电极之间以形成电容，所述覆盖部设置在所述电容形成部在所述第一方向上的上表面和下表面上，
其中，所述第一电极层设置成不覆盖所述覆盖部。
3.根据权利要求1所述的多层电子组件，其中，所述主体包括将所述第三表面连接到所述第一表面、所述第二表面、所述第五表面和所述第六表面的第一角部以及将所述第四表面连接到所述第一表面、所述第二表面、所述第五表面和所述第六表面的第二角部。
4.根据权利要求3所述的多层电子组件，其中，所述第一电极层设置成覆盖所述第一角部和所述第二角部。
5.根据权利要求3所述的多层电子组件，其中，所述第一电极层设置成不覆盖所述第一角部和所述第二角部。
6.根据权利要求1所述的多层电子组件，其中，所述多个内电极包括镍。
7.根据权利要求6所述的多层电子组件，其中，所述第一电极层包括铜。
8.根据权利要求1所述的多层电子组件，其中，所述第一电极层包括玻璃。
9.根据权利要求1所述的多层电子组件，其中，所述第二电极层设置在所述第一电极层上并且延伸到所述第一表面和/或所述第二表面的一部分。
10.根据权利要求1所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述多个内电极且所述介电层介于所述多个内电极之间以形成电容，所述覆盖部设置在所述电容形成部在所述第一方向上的上表面和下表面上，
其中，在所述覆盖部中，[(Sa-Sb)/Sb]×100小于等于0.10，其中，Sa是在所述覆盖部的被所述第二电极层覆盖的区域中测量的平均残余应力的值，并且Sb是在所述覆盖部的没有被所述第二电极层覆盖的区域中测量的平均残余应力的值。
11.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度小于等于0.35μm。
12.根据权利要求1所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述多个内电极且所述介电层介于所述多个内电极之间以形成电容，所述覆盖部设置在所述电容形成部在所述第一方向上的上表面和下表面上，
其中，所述覆盖部的平均厚度小于等于15μm。
13.根据权利要求1所述的多层电子组件，其中，所述第一电极层具有朝向所述第一电极层的至少一端渐缩的厚度。
14.根据权利要求1所述的多层电子组件，其中，所述第二电极层不是镀层。
15.根据权利要求1所述的多层电子组件，其中，所述第二电极层中的所述玻璃占据的面积大于等于所述第二电极层中的金属占据的面积的1/10且小于等于金属占据的面积的3/10。
CN202210729155.3A 2021-12-30 2022-06-24 多层电子组件 Pending CN116417247A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210192726A KR20230102525A (ko) 2021-12-30 2021-12-30 적층형 전자 부품
KR10-2021-0192726 2021-12-30

Publications (1)

Publication Number Publication Date
CN116417247A true CN116417247A (zh) 2023-07-11

Family

ID=86992141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210729155.3A Pending CN116417247A (zh) 2021-12-30 2022-06-24 多层电子组件

Country Status (4)

Country Link
US (1) US11948744B2 (zh)
JP (1) JP2023099276A (zh)
KR (1) KR20230102525A (zh)
CN (1) CN116417247A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230087953A (ko) * 2021-12-10 2023-06-19 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307947A (ja) * 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
DE112007002865B4 (de) * 2006-12-05 2018-03-01 Murata Manufacturing Co., Ltd. Dielektrische Keramik und diese verwendender Mehrschicht-Keramikkondensator
JP4957394B2 (ja) 2007-06-04 2012-06-20 株式会社村田製作所 セラミック電子部品及びその製造方法
JP5282634B2 (ja) * 2008-06-25 2013-09-04 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5195921B2 (ja) * 2008-12-25 2013-05-15 株式会社村田製作所 セラミック体の製造方法
KR101525652B1 (ko) * 2012-05-04 2015-06-03 삼성전기주식회사 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
US10446320B2 (en) * 2016-04-15 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor having external electrode including conductive resin layer
US10734159B2 (en) * 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP2019201106A (ja) * 2018-05-16 2019-11-21 株式会社村田製作所 積層セラミックコンデンサ
JP2020053577A (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
JP6965865B2 (ja) 2018-11-08 2021-11-10 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法

Also Published As

Publication number Publication date
US20230215628A1 (en) 2023-07-06
JP2023099276A (ja) 2023-07-12
KR20230102525A (ko) 2023-07-07
US11948744B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
JP6223684B2 (ja) 積層セラミック電子部品
CN114664565A (zh) 多层陶瓷电子组件和用于安装其的板
CN114765095A (zh) 多层电子组件及其制造方法
CN116417258A (zh) 多层电子组件
CN112542320B (zh) 多层陶瓷电子组件
CN114551098A (zh) 多层电子组件
CN116417247A (zh) 多层电子组件
CN114694963A (zh) 多层电子组件
US12033804B2 (en) Multilayer electronic component
US20230215629A1 (en) Multilayer electronic component
US20240161976A1 (en) Multilayer electronic component
US20240296996A1 (en) Multilayer electronic component
US20230197349A1 (en) Multilayer electronic component
US20230207205A1 (en) Multilayer electronic component
CN118263029A (zh) 多层电子组件
CN118486545A (zh) 多层电子组件
CN116266501A (zh) 多层陶瓷电容器及其制造方法
JP2023099412A (ja) 積層型電子部品
CN118571649A (zh) 多层电子组件
CN118280721A (zh) 多层电子组件
CN115954206A (zh) 多层电子组件
CN116417243A (zh) 多层陶瓷电子组件
CN118197806A (zh) 多层电子组件
CN118471688A (zh) 多层电子组件
CN118073091A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination