CN116391260A - 以面对面布置组合的化合物半导体器件 - Google Patents

以面对面布置组合的化合物半导体器件 Download PDF

Info

Publication number
CN116391260A
CN116391260A CN202180062793.8A CN202180062793A CN116391260A CN 116391260 A CN116391260 A CN 116391260A CN 202180062793 A CN202180062793 A CN 202180062793A CN 116391260 A CN116391260 A CN 116391260A
Authority
CN
China
Prior art keywords
semiconductor device
compound semiconductor
electrical contact
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180062793.8A
Other languages
English (en)
Inventor
J·G·费奥雷恩扎
D·皮埃德拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN116391260A publication Critical patent/CN116391260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

在一个或多个实施方式中，半导体器件可以包括到以面对面布置耦合而耦合第二化合物半导体器件的第一化合物半导体器件。第一化合物半导体器件可以耦合到第二化合物半导体器件，使得形成包括第一化合物半导体器件的第一栅极电接触和第二化合物半导器件的第二栅极电接触的空腔。间隙可以存在于第一栅极电接触和第二栅极电接触之间。

Description

以面对面布置组合的化合物半导体器件
要求优先权
本申请要求于2020年9月15日提交的美国临时专利申请序列号63/078820的优先权，其全部内容通过引用并入本文。
技术领域
本文一般地(但不限于)涉及与增加化合物半导体器件的功率密度相关的设备和方法。
背景技术
与类似的硅基器件相比，由化合物半导体材料构成的电子器件可以在更高的频率和更高的功率水平下工作。这些化合物半导体器件的优点至少部分源自于与硅(Si)相比，氮化镓(GaN)等化合物半导体的更高临界击穿场。例如，氮化镓的临界击穿场为3MV/cm，而Si的临界击穿电场为0.3MV/cm。通过提高化合物半导体器件的功率密度，可以改善化合物半导体器件性能。功率密度可以指示与器件的栅极的尺寸(例如栅极的宽度)的测量相关的器件发射的功率量。
附图说明
在不一定按比例绘制的附图中，相同的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式概括地示出了本文中讨论的各种实现。
图1是描述示例半导体器件的至少一部分的截面的图，该示例半导体器件包括以面对面布置耦合到第二化合物半导体器件的第一化合物半导体器件。
图2是描述形成半导体器件的示例过程的操作的流程图，该半导体器件包括以面对面布置耦合到第二化合物半导体器件的第一化合物半导体器件。
图3是描述制造半导体器件的示例过程的图，该半导体器件包括以面对面布置耦合到第二化合物半导体器件的第一化合物半导体器件。
具体实施方式
可以使用一种或多种化合物半导体形成集成电路组件。一种或多种化合物半导体可以包括第13族元素和第15族元素的组合。这里描述的集成电路组件还可以包括一种或多种化合物半导体，其具有不同于第13族元素和第15族元素组合的一种或更多种元素组合。为了说明，本文描述的集成电路组件可以包括氧化锌(ZnO)。
这里描述的集成电路组件可以包括晶体管，例如场效应晶体管。在特定示例中，可以生产高电子迁移率晶体管(HEMT)。HEMT可以包括第一层，该第一层包括与一个或多个第二层(包括一种或多种第二化合物半导体)耦合的第一化合物半导体。一个或多个第二化合物半导体可以具有与第一化合物半导体不同的带隙和极化场。第一层和一个或多个第二层可以一起形成一个或更多个异质结构。
包括第一层的第一化合物半导体可以包括一个或多个第13族元素和一个或多个第15族元素的组合。例如，第一化合物半导体可以包括氮化镓(GaN)。此外，第一化合物半导体可以包括氮化铝(AIN)。此外，第一化合物半导体可以包括砷化镓(GaA)。第一化合物半导体还可以包括磷化铟(InP)。
包括与第一层耦合的第二层的第二化合物半导体可以包括一个或多个第13族元素和一个或多个第15族元素的组合。为了说明，第二化合物半导体可以包括氮化铝镓(AlGaN)。此外，第二化合物半导体可以包括氮化铝铟镓(AlInGaN)。此外，第二化合物半导体可以包括氮化铟铝(InAIN)。
包括第一化合物半导体和一个或多个第二化合物半导体的异质结构的示例可以包括与AlGaN层耦合的GaN层。包括第一化合物半导体和一个或多个第二化合物半导体的异质结构的另一示例可以包括与InAIN层耦合的AIN层。异质结构的其他示例可以包括AlN/GaN/AIN和InAlN/GaN。此外，第13族元素(例如，硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl))与第15族元素(如，氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi))的各种其他组合可形成可用于形成化合物半导体器件的异质结构。
包括第一化合物半导体的第一层与包括一种或多种第二化合物半导体的一个或多个第二层的耦合可以在这些层之间形成具有相对高电子迁移率的界面。界面可以是二维电子气(2DEG)。当向化合物半导体器件的栅极电接触施加电压时，可以产生电场，该电场可以导致包括2DEG的沟道区域内的电子移动。以此方式，可以控制化合物半导体器件的源极区和漏极区之间的电流。
化合物半导体器件的一个或多个示例可以包括GaN基半导体器件，其包括由GaN构成的层。GaN基半导体器件可用于功率电路，例如高功率密度集成电路和功率转换集成电路。GaN基晶体管也可用于在相对较高频率下工作的集成电路中。在各种示例中，基于GaN的晶体管可以在单片微波集成电路(MMIC)中实现，其在电磁辐射的微波范围内的频率下工作，例如在从大约300兆赫(MHz)到大约300千兆赫兹(GHz)的频率下。在一个或多个说明性示例中，高功率密度可以是至少5瓦/毫米(W/mm)的功率密度，并且高频可以是至少5GHz(GHz)的频率。典型地，基于GaN的射频晶体管可以在大约1GHz的频率下具有大约8瓦(W)每毫米(mm)栅极宽度的功率密度，在大约30GHz的频率下工作的GaN基射频晶体管可以具有大约4W/mm栅极宽度的功率密度。
本文所述的实现可以在至少约30GHz的频率下将GaN基晶体管的功率密度增加到至少8W/mm栅极宽度。在一个或多个说明性实例中，基于GaN的晶体管的一个或一个以上实施方案可在约25GHz至约35GHz的频率下具有至少约8W/mm栅极宽度至约12W/mm栅极宽的功率密度。在一个或多个示例中，通过以面对面布置将第一化合物半导体器件耦合到第二化合物半导体器件，本文描述的器件可以具有增加的功率密度。
在各种示例中，第一化合物半导体器件可以包括一个或多个第一栅极电接触、一个或多个第一源极电接触和一个或多个漏极电接触。此外，第二化合物半导体器件可以包括一个或多个第二栅极电接触和一个或多个漏极电接触。第一化合物半导体器件可以使用导电接合材料耦合到第二化合物半导体器件。例如，第一化合物半导体器件的一个或多个第一源极电接触可以使用导电接合材料耦合到第二化合物半导体器件的一个或多个第二源极电接触。此外，第一化合物半导体器件的一个或多个第一漏极电接触可以通过导电接合材料耦合到第二化合物半导体器件的一个或多个第二漏极电接触。在一个或多个示例中，可以不将接合材料施加到第一化合物半导体器件的一个或多个第一栅极电接触和第二化合物半导体器件中的一个或多个第二栅极电接触。结果，在第一化合物半导体器件的一个或多个第一栅极电接触的至少一部分与第二化合物半导体器件一个或多个第二栅极电接触之间可以存在间隙。
第一化合物半导体器件可以耦合到第二化合物半导体器件，从而产生一个或多个空腔。可以产生单个空腔，使得第一化合物半导体器件的第一栅极电接触和第二化合物半导体器件的第二栅极电接触设置在单个空腔内。在各种示例中，各个空腔可以是用于第一化合物半导体器件和第二化合物半导体器件的栅极电接触的密封容器。在一个或多个实例中，空腔可包括惰性气体，例如氮气或氩气。此外，空腔可以不含附加材料，例如介电材料。
本文描述的包括以面对面布置耦合的第一化合物半导体器件和第二化合物半导体器件的实施方式可以通过增加栅极电接触的尺寸来增加相对于现有器件的功率密度。也就是说，本文所述的器件可以具有第一组一个或多个栅极电接触，而不是具有一组一个或者多个可以通电的栅极电接触的单个组，所述第一组一个或多个栅极电接触具有添加到第二组一个或多个栅极电接触上的栅极电接触的典型尺寸。因此，第二组栅极电接触为栅极电接触提供了增加的总体尺寸，这又增加了本文描述的器件的功率密度。此外，通过将栅极电接触设置在不含介电材料的密封容器中，本文所述的实施方式可以最小化当栅极电接触封装在一种或多种介电材料中时可能存在的栅极电接触的寄生损耗。将栅极电接触件设置在密封容器中还可以最小化可能接触栅极电接触的湿气和其他污染物。结果，与具有由现有封装技术保护的栅极电接触的器件相比，包括设置在密封腔中的栅极电接触的器件的可靠性可以提高。
此外，本文描述的实施方式为通过器件的增加的电流提供了双面冷却，这导致了增加的功率密度。例如，第一化合物半导体器件和第二化合物半导体器件中的每一个都可以包括基板，例如碳化硅(SiC)基板，通过该基板可以进行冷却。因此，由于包括在器件中的散热材料的体积增加，可以增加消散由本文所述器件产生的增加的热量的能力。在各种示例中，关于本文所述的器件使用的包装量也可以最小化。为了说明，本文所述的化合物半导体器件的源极电接触和漏极电接触的接合以及栅极电接触在密封腔内的布置使得器件的电部件受到保护。因此，通常用于保护这些电接触的封装是不必要的，并且可以减少用于生产本文所述设备的实现的资源和费用。
图1是描述示例半导体器件100的至少一部分的截面的图，该示例半导体器件包括以面对面布置耦合到第二化合物半导体器件104的第一化合物半导体器件102。第一化合物半导体器件102可以包括第一基板106。在一个或多个说明性示例中，第一基板106可以是含SiC的基板。第一基板106还可以包括含Si基板。此外，第一基板106可以包括蓝宝石基板。在一个或多个示例中，第一基板106可以包括含氮化铝(AIN)的基板。第一基板106的厚度可为约75微米至约400微米、约100微米至约200微米、约200微米至约300微米、约75微米到约150微米、或约150微米至约250微米。第一基板106可以使用基板接合材料层110耦合到载体基板108。基底接合材料层110可以包括聚合物接合粘合剂。此外，基板接合材料层110可以包括一种或多种介电材料。在各种示例中，由于第一基板106的厚度不大于约400微米，因此第一基板106可以耦合到载体基板108以用于支撑。
第一化合物半导体器件102可以包括第一化合物半导体层112。第一化合物半导体层112可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括元素周期表第13族的至少一种元素和元素周期表15族的至少一种元素。例如，第一化合物半导体层112可以包括GaN。此外，第一化合物半导体层112可以包括GaAs。此外，第一化合物半导体层112可以包括AIN。第一化合物半导体层112还可以包括InP。第一化合物半导体层112可以具有约250nm至约1500nm、约400nm至约1200nm、约500nm至约1000nm、约100nm至约500nm、约100至约300nm、或约30nm至约250nm的厚度。
此外，第一化合物半导体器件102可以包括设置在第一化合物半导体层112上的第二化合物半导体层114。第二化合物半导体层114可以包括一种或多种化合物半导体。一种或多种化合物半导体可以包括元素周期表第13族的至少一种元素和元素周期表15族的至少一种元素。例如，在各种实施方式中，第二化合物半导体层114可以是AlGaN阻挡层。第二化合物半导体层114也可以是AlInGaN阻挡层。可以在第一化合物半导体层112和第二化合物半导体层114的界面处形成二维电子气(2DEG)层，其使得电子能够流过2DEG。第一化合物半导体层112和第二化合物半导体层114可包括可用于形成一个或多个半导体器件(例如晶体管)的半导体层的至少一部分。在一个或多个说明性示例中，2DEG层可以形成在由GaN构成的第一化合物半导体层112和由AlGaN构成第二化合物半导体层114的界面处。
虽然在图1的说明性示例中未示出，但是第一化合物半导体器件102可以包括设置在第一基板106和第一化合物半导体层112之间的成核层。成核层可以具有约10纳米至约200纳米、约20纳米至约100纳米、或约20纳米到约80纳米的厚度。此外，成核层可以包括含AlN的材料。成核层可用于形成第一化合物半导体层112。
第一介电层116可以设置在第二化合物半导体层114的至少一部分上。第一介电层116可以包括含SiN的材料。此外，第一栅极电接触118可以设置在第一栅极区120上。第一栅极电接触118可以包括一种或多种合适的金属材料。例如，第一栅极电接触118可以包括含金材料。在一个或多个说明性示例中，第一栅极电接触118还可以包括镍(Ni)/金(Au)材料。在一个或多个附加示例中，第一栅极电接触118可以包括含钛材料。
此外，第一源极电接触122可以设置在第一源极区124上，并且第一漏极电接触126可以设置在第一漏极区128上。第一源极电接触122和第一漏极电接触126可以包括一种或多种合适的金属材料。为了说明，第一源极电接触122和第一漏极电接触126可以包括含金材料。在一个或多个另外的说明性示例中，第一源极电接触122和第一漏极电接触126可以包括Ti/Au金属材料。
第二化合物半导体器件104可以包括第二基板130。在一个或多个说明性示例中，第二基板130可以是含SiC的基板。第二基板130还可以包括含Si基板。此外，第二基板130可以包括蓝宝石基板。在一个或多个示例中，第二基板130可以包括含氮化铝(AIN)的基板。第二基板130的厚度可为约75微米至约400微米、约100微米至约200微米、约200微米至约300微米、约75微米到约150微米、或约150微米至约250微米。第二基板130可以包括与第一基板106相同或相似的材料。在各种示例中，第二基板130可以包括相对于第一基板106的材料的一种或多种不同的材料。
第二化合物半导体器件104还可以包括第一附加化合物半导体层132，其可以包括一种或多种化合物半导体，具有至少一种元素周期表第13族元素和至少一种元素周期表第15族元素。例如，第一附加化合物半导体层132可以包括GaN。此外，第一附加化合物半导体层132可以包括GaAs。此外，第一附加化合物半导体层132可以包括AIN。第一附加化合物半导体层132还可以包括InP。第一附加化合物半导体层132可以具有约250nm至约1500nm、约400nm至约1200nm、约500nm至约1000nm、约100nm至约500nm、约100nm至约300nm、或约30nm至约250nm的厚度。
此外，第二化合物半导体器件104可以包括设置在第一附加化合物半导体层132上的第二附加化合物半导体层134。第二附加化合物半导体层134可以包括一种或多种化合物半导体，具有元素周期表第13族的至少一种元素和元素周期表的第15族的至少一种元素。例如，在各种实施方式中，第二附加化合物半导体层134可以是AlGaN阻挡层。第二附加化合物半导体层134也可以是AlInGaN阻挡层。以与关于第一化合物半导体器件102所描述的方式类似的方式，二维电子气体(2DEG)层可以形成在第一附加化合物半导体层132和第二附加化合物半导体层134的界面处，其使得电子能够流过2DEG可用于形成一个或多个半导体器件(例如晶体管)的半导体层。在一个或多个说明性示例中，2DEG层可以形成在由GaN构成的第一附加化合物半导体层132和由AlGaN构成第二附加化合物半导体层134的界面处。
尽管在图1的说明性示例中未示出，第二化合物半导体器件104可以包括设置在第二基板130和第一附加化合物半导体层132之间的成核层。成核层可以具有约10纳米至约200纳米、约20纳米至约100纳米、或约20纳米到约80纳米的厚度。此外，成核层可以包括含AlN的材料。成核层可用于形成第一附加化合物半导体层132。
第二介电层136可以设置在第二附加化合物半导体层134的至少一部分上。第二介电层136可以包括含SiN的材料。此外，第二栅极电接触138可以设置在第二栅极区140上。第二栅极电接触138可以包括一种或多种合适的金属材料。例如，第二栅极电接触138可以包括含金材料。在一个或多个说明性示例中，第二栅极电接触138还可以包括镍(Ni)/金(Au)材料。在一个或多个附加示例中，第二栅极电接触138可以包括含钛材料。
此外，第二源极电接触142可以设置在第二源极区144上，并且第二漏极电接触146可以设置在第二漏极区148上。第二源极电接触142和第二漏极电接触146可以包括一种或多种合适的金属材料。为了说明，第二源极电接触142和第二漏极电接触146可以包括含金材料。在一个或多个另外的说明性示例中，第二源极电接触142和第二漏极电接触146可以包括Ti/Au金属材料。
第一接合材料层150可以将第一源极电接触122与第二源极电接触142耦合。此外，第二接合材料层152可以将第一漏极电接触126与第二漏极电接触146耦合。第一接合材料层150和第二接合材料层152可以包括一种或多种导电材料。例如，第一接合材料层150和第二接合材料层152可以包括铜、金或铝锗中的至少一种。
第一化合物半导体器件102和第二化合物半导体器件104可以耦合，从而形成空腔154。空腔154可以填充有气体。在一个或多个示例中，空腔154可以填充惰性气体。为了说明，空腔154可以填充有氮气或氩气中的至少一种。在各种示例中，可以存在真空以降低空腔154内的压力。此外，第一化合物半导体器件102和第二化合物半导体器件104可以被耦合，使得在第一栅极电接触118和第二栅极电接触138之间存在间隙156。在一个或多个说明性示例中，间隙156可以不大于约50纳米、不大于约40纳米、不小于约30纳米、不超过约20纳米或不大于约10纳米。在一个或多个另外的说明性实例中，间隙156可为约1纳米至约50纳米、约5纳米至约40纳米、约10纳米至约30纳米、或约15纳米至约35纳米。
在图1的说明性示例中，第一化合物半导体器件102可以包括第一通孔158和第二通孔160。第一通孔158和第二通孔160可以穿过第一基板106、第一化合物半导体层112和第二化合物半导体层114。在一个或多个示例中，第一通孔158和第二通孔160可以至少部分地填充。例如，第一通孔158和第二通孔160可以至少部分地填充有Au基金属。在图1的说明性示例中，第一通孔158耦合到第一源极电接触122，并且第二通孔160耦合到第一漏极电接触126。此外，第一通孔158和第二通孔160也可以耦合到金属层162。在各种示例中，金属层162可以包括含金材料。
此外，尽管在图1的说明性示例中未示出，但第一化合物半导体器件102或第二化合物半导体器件104中的至少一个可以包括一个或多个附加组件。例如，第一化合物半导体器件102或第二化合物半导体器件104中的至少一个可以包括一个或多个电容器、一个或更多个电感器、一种或更多个阻抗器件、一个或者更多个附加电接触、一个以上连接器、一种或者更多个场板、或者它们的一个或者多个组合。
在一个或多个示例中，第一化合物半导体器件102或第二化合物半导体器件104中的至少一个可以包括一个或更多个互连。一个或多个互连可以包括一种或多种金属材料。一个或多个互连可以形成在第一基板106或第二基板130中的至少一个内。可以使用镶嵌工艺形成一个或多个互连。此外，一种或多种氧化物材料可以设置在一个或多个互连周围。为了说明，二氧化硅(SiO2)可以围绕设置在第一基板106或第二基板130中的至少一个内的一个或多个互连的至少一部分设置。在一个或多个说明性示例中，可以在第一基板106中形成一个或多个第一互连，并且可以在第二基板130中形成一个或多个第二互连。
图2是描述形成半导体器件的示例过程200的操作的流程图，该半导体器件包括以面对面布置耦合到第二化合物半导体器件的第一化合物半导体器件。过程200可以包括在202制造第一化合物半导体器件。第一化合物半导体器件可以包括具有AlGaN/GaN半导体层的第一基板。例如，设置在第一基板的表面上的GaN基沟道层。此外，可以在GaN基沟道层的至少一部分上设置AlGaN基阻挡层。在说明性实例中，可将第一基板从初始厚度修整为修改的厚度。初始厚度可为约250微米至约500微米，改性厚度可为大约100微米至约200微米、大约50微米至约150微米、或大约150微米至约250微米。此外，第一基板可以包括含硅基板、含碳化硅基板或含蓝宝石基板。
第一化合物半导体器件还可以包括一个或多个栅极区、一个或多个源极区和一个或多个漏极区。在各种示例中，第一化合物半导体器件可以包括由化合物材料半导体层形成的一个或多个晶体管。在一个或多个说明性实例中，第一化合物半导体器件可包括单片微波集成电路的一个或多个晶体管。一个或多个栅极区、一个或多个源极区和一个或多个漏极区可以包括在AlGaN阻挡层中。可以通过将一个或多个金属层沉积到AlGaN阻挡层的对应于一个或多个栅极区域、一个或多个源极区和一个或多个漏极区的部分上来形成电接触。可以根据与一个或多个栅极区、一个或多个漏极区和一个或多个源极区的位置相对应的图案来沉积一个或多个金属层。可以使用一个或多个掩模层形成图案。此外，可以使用一个或多个光刻工艺和一个或多个蚀刻工艺来产生一个或多个图案化金属层，所述图案化的金属层包括用于单片微波集成电路的一个或多个晶体管的一个或多个栅极区、一个或多个漏极区和一个或多个源极区的电接触。用于一个或多个栅极区的电接触可以由一种或多种金属形成并包括一种或多种金属。例如，一个或多个栅极电接触、一个或多个源极电接触或一个或多个漏极电接触中的至少一个可以由含金金属材料形成并包括含金金属材料。
在各种示例中，第一化合物半导体器件还可以包括耦合到第一基板的载体基板。此外，第一化合物半导体器件可以包括一个或多个通孔。一个或多个通孔可以在一个或更个源极电接触或一个或多个漏极电接触中的至少一个与耦合到第一基板的导电层之间提供电接触。此外，还可以形成一个或多个互连，以在第一化合物半导体器件的电特征和第一化合物半导体设备所在的电子设备的附加电特征之间提供电连接，例如单片微波集成电路的附加电特征。
在一个或多个说明性实例中，一个或一个以上互连可位于第一基板内。
在204，过程200可以包括制造第二化合物半导体器件。第二化合物半导体器件可以类似于第一化合物半导体器件。例如，第二化合物半导体器件可以包括第二基板，该第二基板具有AlGaN/GaN半导体层，其中GaN基沟道层设置在第二基板的表面上，并且AlGaN基阻挡层设置在GaN基沟道层的至少一部分上。在一个或多个说明性实例中，第二基板可从约250微米至约500微米的初始厚度修整至约100微米至约200微米、约50微米至约150微米、或约150微米至约250微米的改性厚度。此外，第二化合物半导体器件的第二基板可以包括含硅基板、含碳化硅基板或含蓝宝石基板。
第二化合物半导体器件还可以包括一个或多个栅极区、一个或多个源极区和一个或多个漏极区。在各种示例中，第二化合物半导体器件可以包括由化合物材料半导体层形成的一个或多个晶体管。在一个或多个说明性实例中，第二化合物半导体器件可包括单片微波集成电路的一个或多个晶体管。一个或多个栅极区、一个或多个源极区和一个或多个漏极区可以包括在AlGaN阻挡层中。可以通过将一个或多个金属层沉积到AlGaN阻挡层的对应于一个或多个栅极区域、一个或多个源极区和一个或多个漏极区的部分上来形成电接触。可以根据与一个或多个栅极区、一个或多个漏极区和一个或多个源极区的位置相对应的图案来沉积一个或多个金属层。可以使用一个或多个掩模层形成图案。
在各种示例中，相对于第二化合物半导体器件形成的图案可以不同于相对于第一化合物半导体器件所形成的图案。在这些情形中，第一化合物半导体器件的栅极电接触、源极电接触或漏极电接触中的至少一个的布局可以不同于第二化合物半导体器件中的栅极电接触、源极电气接触或漏电接触中至少一者的布局。此外，一个或多个光刻工艺和一个或多个蚀刻工艺可用于产生一个或多个图案化金属层，该图案化的金属层包括用于单片微波集成电路的一个或以上晶体管的一个或多个栅极区、一个或多个漏极区和一个或多个源极区的电接触。用于一个或多个栅极区域的电接触可以由一种或多种金属形成并包括一种或多种金属。例如，一个或多个栅极电接触、一个或多个源极电接触或一个或多个漏极电接触中的至少一个可以由含金金属材料形成并包括含金金属材料。在各种示例中，第二化合物半导体器件还可以包括耦合到第二基板的载体基板。
在操作206，过程200可以包括以面对面布置将第一化合物半导体器件耦合到第二化合物半导体器件。在一个或多个示例中，第一化合物半导体器件可以使用接合材料耦合到第二化合物半导体器件。例如，可以将接合材料施加到第一化合物半导体器件的一个或多个漏极电接触的至少一部分、第一化合物半导体装置的一个或多个源极电接触中的至少一个、第二化合物半导体器件一个或多个漏极电接触中的至少一部分、以及第二化合物半导体器件的一个或多个源极电接触的至少一部分，所述第二化合物半导体器件的一个或多个源极电接触的至少一部分或其一个或多个组合。在各种示例中，第一化合物半导体器件的一个或多个栅极电接触和第二化合物半导体器件一个或多个栅极电接触中可以不存在接合材料。在一个或多个说明性实例中，接合材料可包括铝锗、铜或金。
在一个或多个示例中，可以在将接合材料施加到第一化合物半导体器件或第二化合物半导体器件中的至少一个的部件之后加热接合材料。为了说明，可将粘合材料加热至约350℃至约500℃、约350℃～约450℃、约400℃～约500℃或约400℃至约450℃的温度。在一个或多个说明性实例中，可将接合材料加热至高于接合材料的熔化温度的温度。然后可以使用加热的接合材料将第一化合物半导体器件接合到第二化合物半导体器件。在各种示例中，可以使用丝网印刷接合工艺将第一化合物半导体器件耦合到第二化合物半导体器件。
在一个或多个附加示例中，可以执行第一接合工艺以在相对较低的温度下将第一化合物半导体器件耦合到第二化合物半导体器件，然后在较高的温度下执行第二接合工艺。例如，第一接合工艺可以包括使用一种或多种气体将第一化合物半导体器件接合到第二化合物半导体器件，以激活第一化合物半导体器件的至少一部分和第二化合物半导体器件的至少一部分的表面。一种或多种气体可以包括氧气(O2)或氮气(Nz)中的至少一种。第一键合工艺可以在约15℃至约125℃、约20℃至100℃、25℃至80℃或20℃到50℃的温度下进行。第一接合工艺也可以在约0.8atm至约1.2atm的压力下进行。在一个或多个说明性实例中，第一接合工艺可包括一个或一个以上等离子体激活工艺。
在使用第一接合工艺初始地耦合第一化合物半导体器件和第二化合物半导体器件之后，可以执行第二接合工艺。第二接合工艺可以包括加热设置在第一化合物半导体器件或第二化合物半导体器件中的至少一个的表面的至少一部分上的接合材料。接合材料可以包括铝锗、铜或金。此外，可将接合材料加热至高于接合材料熔点的温度。为了说明，可将粘合材料加热至约350℃至约500℃、约350℃～约450℃、约400℃～约500℃或约400℃至约450℃的温度。第二接合工艺可以加强第一化合物半导体器件和第二化合物半导体器件之间的耦合。此外，通过在不超过约120℃的温度下执行第一粘结工艺，然后在至少约350℃的条件下执行第二粘结工艺，可以使第一化合物半导体器件和第二化合物半导体器件之间的错位量最小化，该错位量可以由第一化合物半导体装置和第二混合物半导体器件的材料的热膨胀引起。
将第一化合物半导体器件接合到第二化合物半导体器件可以产生一个或多个空腔。例如，第一化合物半导体器件和第二化合物半导体器件的耦合可以产生多个气密密封的空腔，每个空腔包括第一化合物半导体器件的至少一个栅极电接触和第二化合物半导体器件的至少一个栅极电接触。在各种示例中，可以用气体填充单个空腔。该气体可以包括惰性气体，例如氮气或氩气。
图3是描述制造半导体器件的示例过程300的图，该半导体器件包括以面对面布置耦合到第二化合物半导体器件的第一化合物半导体器件。过程300可以包括在302制造第一化合物半导体器件304。第一化合物半导体器件304可以包括第一基板306。第一基板306可以耦合到第一金属层308。此外，第一基板306可以使用聚合物接合材料312耦合到载体基板310。在一个或多个说明性示例中，第一基板306可以包括含SiC的基板。
此外，第一化合物半导体器件304可以包括半导体层，该半导体层包括第一化合物半导体层314和第二化合物半导体层316。在各种示例中，至少第一电介质层318可以设置在第二化合物半导体层316上。第一化合物半导体层314可以包括沟道层，并且第二化合物半导体层316可以包括阻挡层。在一个或多个示例中，第一化合物半导体层314可以包括GaN沟道层，并且第二化合物半导体层316可以包括AlGaN阻挡层。
可以在第二化合物半导体层316上形成多个第一电接触，例如第一栅极电接触320、第一源极电接触322和第一漏极电接触324。此外，第一通孔326可以将第一源极电接触322耦合到金属层308。第二介电层328可以设置在第二化合物半导体层316上。可以在第二化合物半导体层316上形成附加电接触，例如第一附加栅极电接触330、第一附加源极电接触332和第一附加漏极电接触334。第一附加通孔336可以将第一附加源极电接触332耦合到金属层308。在一个或多个示例中，第一电接触320、322、324可用于产生第一晶体管，例如第一HEMT，并且第一附加电接触330、332、332可用于产生第二晶体管，例如第二HEMT。
在338，过程300可以包括制造第二化合物半导体器件340。第二化合物半导体器件340可以包括第二基板342。在一个或多个说明性示例中，第二基板342可以包括含SiC的基板。第二化合物半导体器件340还可以包括半导体层，该半导体层包括第一附加化合物半导体层344和第二附加化合物半导体层346。在各种示例中，至少第二介电层348可以设置在第二附加化合物半导体层346上。第一附加化合物半导体层344可以包括沟道层，并且第二附加化合物半导体层346可以包括阻挡层。在一个或多个示例中，第一附加化合物半导体层344可以包括GaN沟道层，并且第二附加化合物半导体层346可以包括AlGaN阻挡层。
可以在第二附加化合物半导体层346上形成多个第二电接触，例如第二栅极电接触350、第二源极电接触352和第二漏极电接触354。可以在第二附加化合物半导体层346上形成附加电接触，例如第二附加栅极电接触358、第二附加源极电接触360和第二附加漏极电接触362。在一个或多个示例中，第二电接触350、352、354可用于产生第一附加晶体管，例如第一附加HEMT，并且第二附加电接触358、360、362可用于产生第二晶体管，例如第二HEMT。
在364处，可以将接合材料层366施加到电接触322、324、352、354中的至少一个以及电接触332、334、360、362中的至少一个，以将第一化合物半导体器件304耦合到第二化合物半导体器件340。接合材料层366可以包括一种或多种金属。在各种示例中，第一化合物半导体器件304可以通过加热接合材料层366而耦合到第二化合物半导体器件340。在一个或多个示例中，可以在加热接合材料层366之前进行一个或更多个额外的接合操作。例如，第一化合物半导体器件304或第二化合物半导体器件340中的至少一个的表面可以使用在不大于约120℃的温度下执行的等离子体激活工艺来激活，以在第一化合物半导体器件304和第二化合物半导体器件340之间产生初始耦合。
将第一化合物半导体器件304耦合到第二化合物半导体器件340可以产生化合物半导体器件368。化合物半导体器件368可以包括第一空腔370和第二空腔372。第一空腔370可以包括栅极电接触320和350，而第二空腔372可以包括栅极电接触330和358。栅极电接触320和350不彼此耦合，从而在第一空腔370内的电接触320与350之间存在间隙。此外，栅极电接触330和358可以不彼此耦合，使得在第二空腔372内的电接触330与358之间存在间隙。在各种示例中，第一空腔370和第二空腔372可以填充有气体。在一个或多个示例中，气体可以包括氮气或氩气。此外，真空可以存在于第一空腔370或第二空腔372中的至少一个中。此外，第一空腔370和第二空腔372中的至少一个可以被密封。在一个或多个附加示例中，可以在第一化合物半导体器件304或第二化合物半导体器件340中的至少一个上形成一个或更多个对准结构，以最小化第一化合物半导体装置304和第二化合物半导体器件340之间的未对准量。可以通过沉积用于形成一个或多个对准结构的一层或多层材料来产生一个或更多个对准结构。一个或多个对准结构可以由一种或多种介电材料或一种或多种金属材料形成。此外可以通过在用于在第一化合物半导体器件304上形成一个或多个对准结构的至少一层材料上沉积一个或多个第一光致抗蚀剂层，并在用于在第二化合物半导体器件上形成一种或多个对准结构的至少一个材料层上沉积一个或多个第二光致抗腐蚀剂层化合物半导体器件340。可以将图案蚀刻到对应于一个或多个对准特征的一个或多个第一光致抗蚀剂层和一个或多个第二光致抗抗蚀剂中。当第一化合物半导体器件304耦合到第二化合物半导体器件340时，第一化合物半导体器件304和第二化合物半导体器件340的一个或多个对准特征可以被布置为使得第一栅极电接触320与第二栅极电接触350对准，并且第一附加栅极电接触330与第二附加栅极电接触358对准。
在374，过程300可以包括模切操作，并将化合物半导体器件368释放到膜框架。将化合物半导体器件368释放到膜框架可包括使载体基板310去耦并将化合物半导体装置368耦合到膜框架。图3中未显示胶片框架。此外，模切操作可用于制造第一半导体器件376和第二半导体器件378。每个半导体器件376、378可以包括一个或多个晶体管的电组件。此外，可以通过在第二基板342的与第一半导体器件376相关联的部分内形成凹陷区域以及在第二基板342的第二半导体器件378相关联部分内形成凹进区域来形成第一改性第二基板380和第二改性第二基板382。形成在第二基板342中的凹陷区域可以成形为散热片，其可以增加在第一半导体器件376和第二半导体器件378的操作期间产生的热的耗散。在一个或多个说明性示例中，第一半导体器件376或第二半导体器件378中的至少一个可以作为高电子迁移率晶体管操作。在一个或多个附加示例中，第一半导体器件376或第二半导体器件378中的至少一个可以包括在单片微波集成电路中。
在至少一些实施方式中，使栅极电接触320和330与栅极电接触348和358面对面布置可以最小化在第一半导体器件376和第二半导体器件378的操作期间产生的电场的影响。此外，第一半导体器件376或第二半导体器件378中的至少一个可以具有至少每毫米(mm)栅极宽度5瓦(W)、至少每毫米栅极宽度6瓦、至少每毫米栅极宽度7瓦、至少8瓦、至少9瓦、或至少10瓦/毫米栅极宽度的功率密度。在一个或多个说明性示例中，第一半导体器件376或第二半导体器件378中的至少一个可以具有从每毫米栅极宽度约5W到每毫米栅极宽度约2W、从每毫米栅极宽度约6W到每毫米栅极宽度约18W、从每mm栅极宽度约7W到每mm栅极宽度约15W的功率密度，从大约8W/mm的栅极宽度到大约12W/mm的栅极宽度，从大约6W/mm的栅极宽度到大约12MW/mm的栅极宽度，或者从大约5W/mm的栅极宽度至大约10W/mm的栅极宽度。
下面给出本主题的方面的编号的非限制性列表。
方面1.一种半导体器件，包括：第一化合物半导体器件，包括：第一半导体层，包括第一阻挡层和第一沟道层,所述第一沟道层由具有第13族元素和第15族元素的化合物材料构成；和设置在所述第一沟道层上的第一漏极电接触、第一源极电接触和第一栅极电接触；和第二化合物半导体器件，包括：第二半导体层，包括第二阻挡层和第二沟道层，所述第二沟道层由具有第13族元素和第15族元素的化合物材料构成；设置在所述第二沟道层上的第二漏极电接触、第二源极电接触和第二栅极电接触；和其中所述第一化合物半导体器件和所述第二化合物半导体器件以面对面布置耦合，所述面对面布置形成空腔，所述第一栅极电接触和所述第二栅极电接触设置在所述空腔中。
方面2.方面1的半导体器件，其中：在所述第一栅极电接触和所述第二栅极电接触之间存在间隙；和所述间隙为约5纳米至约40纳米。
方面3.方面1或2的半导体器件，其中：所述第一源极电接触通过设置在所述第一电源电接触和所述第二电源电接触之间的一定量的接合材料耦合到所述第二源极电接触；和所述第一漏极电接触通过设置在所述第一漏极电接触和所述第二漏极电接触之间的额外量的接合材料耦合到所述第二漏极电接触。
方面4.方面3的半导体器件，其中：所述接合材料包括铝锗、铜或金中的至少一种；和所述空腔中存在包括氮气或氩气的气体。
方面5.方面1-4中任一方面的半导体器件，其中：所述第一化合物半导体器件包括耦合到所述第一阻挡层的基板；耦合到所述基板的金属层；设置在第一半导体层和所述基板中的一个或多个通孔；和所述一个或多个通孔将所述金属层电连接到所述第一源极电接触或所述第二源极电接触中的至少一个。
方面6.方面5的半导体器件，其中：所述基板包括碳化硅(SiC)；和在所述基板内形成一个或多个互连。
方面7.方面1-6中任一方面的半导体器件，其中：所述第二化合物半导体器件包括耦合到所述第二阻挡层的附加基板；和由所述附加基板形成一个或多个凹陷区域，其中所述一个或多个凹陷区域形成一个或多个散热片，以消散在使用所述化合物半导体器件期间产生的热量。
方面8.方面1-7中任一方面的半导体器件，其中所述化合物半导体器件在从约25GHz至约35GHz的频率下具有至少约8瓦/毫米栅极宽度至约12瓦/毫米栅极宽度的功率密度。
方面9.一种制造化合物半导体器件的方法，所述方法包括:制造第一化合物半导体器件，所述第一化合物半导体器件包括:第一半导体层，包括第一阻挡层和第一沟道层,所述第一沟道层由具有第13族元素和第15族元素的化合物材料构成；和设置在所述第一沟道层上的第一漏极电接触、第一源极电接触和第一栅极电接触；制造第二化合物半导体器件，所述第二化合物半导体器件包括:第二半导体层，包括第二阻挡层和第二沟道层，所述第二沟道层由具有第13族元素和第15族元素的化合物材料构成；设置在所述第二沟道层上的第二漏极电接触、第二源极电接触和第二栅极电接触；和以面对面布置将所述第一化合物半导体器件耦合到所述第二化合物半导体器件以产生所述化合物半导体器件。
方面10.方面9的方法，包括：将所述接合材料施加到所述第一化合物半导体器件或所述第二化合物半导体器件中的至少一个的至少一部分，以将所述第一化合物半导体器件耦合到所述第二化合物半导体器件。
方面11.方面10的方法，其中所述接合材料包括铝锗、铜或金中的至少一种。
方面12.方面10或11的方法，包括：将所述接合材料加热至约375℃至约450℃的温度，以产生加热的接合材料；和其中所述第一化合物半导体器件使用所述加热的接合材料耦合到所述第二化合物半导体器件。
方面13.方面10-12中任一项的方法，其中将所述接合材料施加到所述第一漏极电接触或所述第二漏极电接触中的至少一个，并且将所述接合材料施加到所述第一源极电接触或所述第一漏极电接触中的至少一个。
方面14.方面10-13中任一项的方法，包括：执行一个或多个操作，以激活所述第一化合物半导体器件或所述第二化合物半导体器件中的至少一个的一个或更多个表面，从而将所述第一化合物半导体器件耦合到所述第二化合物半导体器件。
方面15.方面14的方法，其中所述一个或多个表面使用在不大于120℃的温度下进行的等离子体激活工艺和使用含氧气体来激活.
方面16.方面15的方法，包括：在执行一个或多个操作以激活所述一个或多个表面之后加热所述接合材料。
方面17.方面9-16中任一项的方法，其中所述第一化合物半导体器件包括耦合到所述第一半导体层的基板，并且所述第一基板通过额外接合材料耦合到载体基板，所述额外接合材料包括聚合物接合材料。
方面18.方面17的方法，包括：移除所述载体基板；切割所述半导体管芯以制造多个化合物半导体器件，各个化合物半导体器件包括:所述第一化合物半导体器件的至少一个第一漏极电接触通过一定量的接合材料耦合到所述第二化合物半导体器件的至少一个第二漏极电接触；所述第一化合物半导体器件的至少一个第一源极电接触通过额外量的接合材料耦合到所述第二化合物半导体器件的至少一个第二源极电接触；和空腔，包括所述第一化合物半导体器件的至少一个第一栅极电接触和所述第二化合物半导体器件的至少一个第二栅极电接触。
方面19.方面9-18中任一项的方法，其中：所述化合物半导体器件包括空腔，所述空腔包括以面对面布置设置的所述第一栅极电接触和所述第二栅极电接触；和在所述第一栅极电接触和所述第二栅极电接触之间存在间隙。
方面20.方面19的方法，其中所述空腔填充惰性气体。
本文所述的非限制性方面或示例中的每一个可以独立存在，或者可以与一个或多个其他示例以各种排列或组合组合。
上述详细描述包括对附图的引用，附图构成详细描述的一部分。附图通过说明的方式示出了可以实践本发明的具体实施例。这些实现在本文中也称为“示例”。这些示例可以包括除所示或描述的元素之外的元素。然而，本发明人还设想了仅提供所示或描述的那些元件的示例。此外，本发明人还针对特定示例(或其一个或多个方面)或针对本文所示或描述的其他示例(或其中一个或更多个方面)，设想使用所示或所描述的那些元素(或其中的一个或一个以上方面)的任何组合或排列的示例。
如果本文件与通过引用合并的任何文件之间的用法不一致，则以本文件中的用法为准。
在本文件中，术语“一个”或“一种”在专利文件中常见，包括一个或多个，独立于“至少一个”或“一个或多个”的任何其他实例或用法，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文件中，术语“包括”和“其中”被用作各自术语“包含”和“包含”的纯英语等价物。此外，在以下权利要求中，术语”包括“和”包含“是开放式的，即系统、装置、物品、组合物、制剂，包括除权利要求中该术语之后列出的元素之外的元素的方法仍被视为落入该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。
以上描述旨在说明性而非限制性。例如，上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实现方式，例如由本领域普通技术人员在回顾上述描述后使用。提供摘要是为了符合37C.F.R.§1.72(b)的规定，以便读者快速确定技术披露的性质。提交本文件时，应理解其不会用于解释或限制权利要求的范围或含义。此外，在上述详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意味着无人认领的公开特征对任何权利要求至关重要。相反，本发明的主题可能不在于特定公开的实现的所有特征。因此，以下权利要求在此作为示例或实现方式并入详细描述中，其中每个权利要求独立地作为单独的实现方式，并且预期这些实现方式可以以各种组合或排列方式彼此组合。本发明的范围应当参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。

Claims (20)

1.一种半导体器件，包括：
第一化合物半导体器件，包括：
第一半导体层，包括第一阻挡层和第一沟道层，所述第一沟道层由具有第13族元素和第15族元素的化合物材料构成；和
设置在所述第一沟道层上的第一漏极电接触、第一源极电接触和第一栅极电接触；以及
第二化合物半导体器件，包括：
第二半导体层，包括第二阻挡层和第二沟道层，所述第二沟道层由具有第13族元素和第15族元素的化合物材料构成；和
设置在所述第二沟道层上的第二漏极电接触、第二源极电接触和第二栅极电接触；和
其中所述第一化合物半导体器件和所述第二化合物半导体器件以面对面布置耦合，所述面对面布置形成空腔，所述第一栅极电接触和所述第二栅极电接触设置在所述空腔中。
2.根据权利要求1所述的半导体器件，其中：
在所述第一栅极电接触和所述第二栅极电接触之间存在间隙；和
所述间隙为约5纳米至约40纳米。
3.根据权利要求1所述的半导体器件，其中：
所述第一源极电接触通过设置在所述第一电源电接触和所述第二电源电接触之间的一定量的接合材料耦合到所述第二源极电接触；和
所述第一漏极电接触通过设置在所述第一漏极电接触和所述第二漏极电接触之间的额外量的接合材料耦合到所述第二漏极电接触。
4.根据权利要求3所述的半导体器件，其中：
所述接合材料包括铝锗、铜或金中的至少一种；和
所述空腔中存在包括氮气或氩气的气体。
5.根据权利要求1所述的半导体器件，其中：
所述第一化合物半导体器件包括耦合到所述第一阻挡层的基板；
耦合到所述基板的金属层；
设置在第一半导体层和所述基板中的一个或多个通孔；和
所述一个或多个通孔将所述金属层电连接到所述第一源极电接触或所述第二源极电接触中的至少一个。
6.根据权利要求5所述的半导体器件，其中：
所述基板包括碳化硅(SiC)；和
在所述基板内形成一个或多个互连。
7.根据权利要求1所述的半导体器件，其中：
所述第二化合物半导体器件包括耦合到所述第二阻挡层的附加基板；和
由所述附加基板形成一个或多个凹陷区域，其中所述一个或多个凹陷区域形成一个或多个散热片，以消散在使用所述化合物半导体器件期间产生的热量。
8.根据权利要求1所述的半导体器件，其中所述化合物半导体器件在从约25GHz至约35GHz的频率下具有至少约8瓦/毫米栅极宽度至约12瓦/毫米栅极宽度的功率密度。
9.一种制造化合物半导体器件的方法，所述方法包括：
制造第一化合物半导体器件，所述第一化合物半导体器件包括：
第一半导体层，包括第一阻挡层和第一沟道层,所述第一沟道层由具有第13族元素和第15族元素的化合物材料构成；和
设置在所述第一沟道层上的第一漏极电接触、第一源极电接触和第一栅极电接触；
制造第二化合物半导体器件，所述第二化合物半导体器件包括：
第二半导体层，包括第二阻挡层和第二沟道层，所述第二沟道层由具有第13族元素和第15族元素的化合物材料构成；和
设置在所述第二沟道层上的第二漏极电接触、第二源极电接触和第二栅极电接触；和
以面对面布置将所述第一化合物半导体器件耦合到所述第二化合物半导体器件以产生所述化合物半导体器件。
10.根据权利要求9的方法，包括：
将所述接合材料施加到所述第一化合物半导体器件或所述第二化合物半导体器件中的至少一个的至少一部分，以将所述第一化合物半导体器件耦合到所述第二化合物半导体器件。
11.根据权利要求10的方法，其中所述接合材料包括铝锗、铜或金中的至少一种。
12.根据权利要求10的方法，包括：
将所述接合材料加热至约375℃至约450℃的温度，以产生加热的接合材料；和
其中所述第一化合物半导体器件使用所述加热的接合材料耦合到所述第二化合物半导体器件。
13.根据权利要求10的方法，其中将所述接合材料施加到所述第一漏极电接触或所述第二漏极电接触中的至少一个，并且将所述接合材料施加到所述第一源极电接触或所述第一漏极电接触中的至少一个。
14.根据权利要求10的方法，包括：
执行一个或多个操作，以激活所述第一化合物半导体器件或所述第二化合物半导体器件中的至少一个的一个或更多个表面，从而将所述第一化合物半导体器件耦合到所述第二化合物半导体器件。
15.根据权利要求14所述的方法，其中所述一个或多个表面使用在不大于120℃的温度下进行的等离子体激活工艺和使用含氧气体来激活。
16.根据权利要求15的方法，包括：
在执行一个或多个操作以激活所述一个或多个表面之后加热所述接合材料。
17.根据权利要求9所述的方法，其中所述第一化合物半导体器件包括耦合到所述第一半导体层的基板，并且所述第一基板通过额外接合材料耦合到载体基板，所述额外接合材料包括聚合物接合材料。
18.根据权利要求17的方法，包括：
移除所述载体基板；
切割所述半导体管芯以制造多个化合物半导体器件，各个化合物半导体器件包括：
所述第一化合物半导体器件的至少一个第一漏极电接触通过一定量的接合材料耦合到所述第二化合物半导体器件的至少一个第二漏极电接触；
所述第一化合物半导体器件的至少一个第一源极电接触通过额外量的接合材料耦合到所述第二化合物半导体器件的至少一个第二源极电接触；和
空腔，包括所述第一化合物半导体器件的至少一个第一栅极电接触和所述第二化合物半导体器件的至少一个第二栅极电接触。
19.根据权利要求9的方法，其中：
所述化合物半导体器件包括空腔，所述空腔包括以面对面布置设置的所述第一栅极电接触和所述第二栅极电接触；和
在所述第一栅极电接触和所述第二栅极电接触之间存在间隙。
20.根据权利要求19所述的方法，其中所述空腔填充惰性气体。
CN202180062793.8A 2020-09-15 2021-09-14 以面对面布置组合的化合物半导体器件 Pending CN116391260A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063078820P 2020-09-15 2020-09-15
US63/078,820 2020-09-15
PCT/US2021/050292 WO2022060741A1 (en) 2020-09-15 2021-09-14 Compound semiconductor devices combined in a face-to-face arrangement

Publications (1)

Publication Number Publication Date
CN116391260A true CN116391260A (zh) 2023-07-04

Family

ID=80777452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180062793.8A Pending CN116391260A (zh) 2020-09-15 2021-09-14 以面对面布置组合的化合物半导体器件

Country Status (5)

Country Link
US (1) US20230299156A1 (zh)
EP (1) EP4214753A1 (zh)
KR (1) KR20230066361A (zh)
CN (1) CN116391260A (zh)
WO (1) WO2022060741A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034186A (en) * 2009-03-10 2010-09-16 Univ Chang Gung High electron mobility field-effect transistor device
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
CN106549048B (zh) * 2015-09-16 2019-08-02 中国科学院苏州纳米技术与纳米仿生研究所 基于槽栅技术的iii族氮化物增强型hemt及其制备方法
US10332876B2 (en) * 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body
CN110148561A (zh) * 2019-04-17 2019-08-20 复旦大学 Si基AlGaN/GaN 高电子迁移率晶体管转移至柔性衬底的方法

Also Published As

Publication number Publication date
US20230299156A1 (en) 2023-09-21
EP4214753A1 (en) 2023-07-26
KR20230066361A (ko) 2023-05-15
WO2022060741A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
EP3327774B1 (en) Device with a conductive feature formed over a cavity and method therefor
Hickman et al. Next generation electronics on the ultrawide-bandgap aluminum nitride platform
Shinohara et al. Scaling of GaN HEMTs and Schottky diodes for submillimeter-wave MMIC applications
EP2518764B1 (en) Group III nitride based flip-chip integrated circuit and method for fabricating
US7812372B2 (en) Semiconductor device having a support substrate partially having metal part extending across its thickness
EP1705714B1 (en) Field effect transistor and method of manufacturing the same
Shur et al. GaN-based materials and devices: growth, fabrication, characterization and performance
EP1739736A1 (en) Method of manufacturing a semiconductor device
JP2006173582A (ja) 電界効果トランジスタ及びその製造方法
TW202118064A (zh) 複合半導體裝置電場之改變
JP2010067662A (ja) 半導体装置及びその製造方法
JP2018041785A (ja) 半導体装置及び半導体装置の製造方法
JP2023528051A (ja) ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法
JP4748498B2 (ja) 電流遮断器付きＧａＮ系半導体装置
Sato et al. Heterogeneous integration of microwave GaN power amplifiers with Si matching circuits
Mishra et al. Lateral GaN devices for power applications (from kHz to GHz)
JP4492034B2 (ja) Ｈｅｍｔ及びその製造方法
Kim et al. Ka-Band MMIC Using AlGaN/GaN-on-Si With Recessed High-${k} $ Dual MIS Structure
Smorchkova et al. AlGaN/GaN HEMTs-operation in the K-band and above
US20230207557A1 (en) Microwave integrated circuits including gallium-nitride devices on silicon
US20230299156A1 (en) Compound semiconductor devices combined in a face-to-face arrangement
Quay et al. Hetero-integrated GaN MMICs: Hot islands in a (silicon) ocean…
Maroldt et al. (In) AlGaN heterojunction field effect transistors and circuits for high-power applications at microwave and millimeter-wave frequencies
KR101004332B1 (ko) 방열 구조를 갖는 트랜지스터 및 그의 제조 방법
KR101015787B1 (ko) 방열 구조를 갖는 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination